CN218918875U - 一种电子器件及电子设备 - Google Patents
一种电子器件及电子设备 Download PDFInfo
- Publication number
- CN218918875U CN218918875U CN202223398388.4U CN202223398388U CN218918875U CN 218918875 U CN218918875 U CN 218918875U CN 202223398388 U CN202223398388 U CN 202223398388U CN 218918875 U CN218918875 U CN 218918875U
- Authority
- CN
- China
- Prior art keywords
- chip
- conductive connection
- electronic device
- electrically connected
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型公开了一种电子器件及电子设备。电子器件包括第一芯片、第二芯片和导电连接垫,第一芯片与导电连接垫电连接,第二芯片与导电连接垫电连接。本实用新型能够缩短导线的长度,从而防止封装时树脂流动导致导线倒塌而造成的短路、防止高温导致导线熔断以及防止导线间出现短路的情况。
Description
技术领域
本实用新型涉及电子电路领域,尤其涉及一种电子器件及电子设备。
背景技术
为实现复杂的电路及MOS等功率器件的控制功能,经常会出现多个不同Chip(芯片)合封的情况。例如,多个控制IC芯片与单个或多个MOS的合封。为了构成完整的回路,实现复杂的电特性功能,在封装工艺中,需要通过导线连接多个不同的芯片。
但是,跨接于两个芯片之间的导线长度往往较长,封装时树脂流动容易使导线倒塌,从而导致短路。
实用新型内容
本实用新型提供一种电子器件及电子设备,能够缩短导线的长度,从而防止封装时树脂流动导致导线倒塌而造成的短路、防止高温导致导线熔断以及防止导线间出现短路的情况。
为解决上述技术问题,本实用新型采用如下技术方案:
本实用新型的第一方面,提供一种电子器件,包括第一芯片、第二芯片和导电连接垫,所述第一芯片与所述导电连接垫电连接,所述第二芯片与所述导电连接垫电连接。
本实用新型的有益效果:
在本申请中,第一芯片与导电连接垫电连接,例如,第一芯片可通过导线与导电连接垫电连接。第二芯片与导电连接垫电连接,例如,第二芯片可通过导线与导电连接垫电连接,因此,第一芯片和第二芯片之间通过导电连接垫和至少两根导线实现电连接。相比第一芯片和第二芯片之间直接通过导线电连接的方案,本实用新型提供的电子器件能够缩短每个导线的长度,从而防止封装时树脂流动导致导线倒塌而造成的短路。此外,导电连接垫增加了导线的散热面积,提高了导线的散热量,降低了损耗量,从而防止高温导致导线熔断。而且,通过灵活设置导电连接垫的尺寸与位置,可对导线的位置进行调整,增大各导线之间的距离,从而进一步防止导线间出现短路的情况。
可选地,所述第一芯片和所述第二芯片分别位于所述导电连接垫的两侧。
可选地,所述导电连接垫上朝向所述第一芯片的一端设置有第一连接引脚,所述第一芯片电连接至所述第一连接引脚。
可选地,所述导电连接垫上朝向所述第二芯片的一端设置有第二连接引脚,所述第二芯片电连接至所述第二连接引脚。
可选地,所述导电连接垫的数量为多个,每两个所述导电连接垫之间均电气绝缘,每个所述导电连接垫均与所述第一芯片电连接,每个所述导电连接垫均与所述第二芯片电连接。
可选地,多个所述导电连接垫同层同材料。
可选地,多个所述导电连接垫沿第一方向排列,所述第一芯片和所述第二芯片沿第二方向排列,所述第一方向与所述第二方向垂直。
可选地,所述电子器件还包括第一导电层和第二导电层,所述第一芯片固定于所述第一导电层上,所述第二芯片固定于所述第二导电层上,所述第一导电层和所述第二导电层同层同材料。
可选地,所述第一芯片、所述第二芯片和所述导电连接垫的数量均为多个,每个所述第一芯片均通过至少一个所述导电连接垫与每个所述第二芯片电连接。
本实用新型的第二方面,提供一种电子设备,包括上述任一项所述的电子器件。电子设备能够实现上述电子器件的所有效果。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
下面结合附图对本实用新型做进一步的说明:
图1为相关技术中电子器件的结构示意图;
图2为本申请第一种实施例中电子器件的结构示意图;
图3为本申请第二种实施例中电子器件的结构示意图;
图4为本申请第三种实施例中电子器件的结构示意图;
图5为本申请第四种实施例中电子器件的结构示意图。
图标:10-第一芯片;20-第二芯片;30-导电连接垫;31-第一连接引脚;32-第二连接引脚;40-第一导电层;50-第二导电层;60-引脚。
具体实施方式
为了对本实用新型的技术特征、目的和效果有更加清楚地理解,现对照附图详细说明本实用新型的具体实施方式。
下面结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例,基于本实用新型的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
如图1所示,在一种相关技术中,第一芯片10和第二芯片20是两个不同的芯片。第一芯片10和第二芯片20之间通过导线实现电连接。但是,跨接于两个芯片之间的导线长度往往较长,封装时树脂流动容易使导线倒塌,从而导致短路。
为了便于描述,如图2所示,可先定义两个方向,分别为X向(第一方向)和Y向(第二方向),且X向与Y向相垂直。X向表示电子器件的长度方向,Y向表示电子器件的宽度方向。
如图1所示,本实用新型采用如下技术方案:
实施例一
如图2所示,本实用新型的第一方面,提供一种电子器件,包括第一芯片10、第二芯片20和导电连接垫30,第一芯片10与导电连接垫30电连接,第二芯片20与导电连接垫30电连接。
本实用新型的有益效果:
由于第一芯片10与导电连接垫30电连接,例如,第一芯片10可通过导线与导电连接垫30电连接。第二芯片20与导电连接垫30电连接,例如,第二芯片20可通过导线与导电连接垫30电连接,因此,第一芯片10和第二芯片20之间通过导电连接垫30和至少两根导线实现电连接。相比第一芯片10和第二芯片20之间直接通过导线电连接的方案,本实用新型提供的电子器件能够缩短每个导线的长度,从而防止封装时树脂流动导致的导线倒塌而造成的短路。此外,导电连接垫增加了导线的散热面积,提高了导线的散热量,降低损耗量,从而防止高温导致导线熔断。而且,通过灵活设置导电连接垫的尺寸与位置,可对导线的位置进行调整,增大各导线之间的距离,从而进一步防止导线间出现短路的情况。
实施例二
可选地,如图2所示,第一芯片10和第二芯片20分别位于导电连接垫30的两侧。
可选地,如图2所示,导电连接垫30上朝向第一芯片10的一端设置有第一连接引脚31,第一芯片10电连接至第一连接引脚31。由于第一连接引脚31位于导电连接垫30上朝向第一芯片10的一端,即,第一连接引脚31位于导电连接垫30上距离第一芯片10最近的位置,由此可缩短第一连接引脚31与第一芯片10之间的距离,即,可缩短连接于第一连接引脚31与第一芯片10之间的导线的长度,从而进一步防止封装时树脂流动导致的导线倒塌而造成的短路、防止高温导致导线熔断以及防止导线间出现短路的情况。
可选地,如图2所示,导电连接垫30上朝向第二芯片20的一端设置有第二连接引脚32,第二芯片20电连接至第二连接引脚32。由于第二连接引脚32位于导电连接垫30上朝向第二芯片20的一端,即,第二连接引脚32位于导电连接垫30上距离第二芯片20最近的位置,由此可缩短第二连接引脚32与第二芯片20之间的距离,即,可缩短连接于第二连接引脚32与第二芯片20之间的导线的长度,从而进一步防止封装时树脂流动导致的导线倒塌而造成的短路、防止高温导致导线熔断以及防止导线间出现短路的情况。
可选地,如图2所示,导电连接垫30的数量为多个,每两个导电连接垫30之间均电气绝缘,每个导电连接垫30均与第一芯片10电连接,每个导电连接垫30均与第二芯片20电连接。由于第一芯片10上存在多个第一芯片引脚需要和第二芯片20上的多个第二芯片引脚连接的情况,而第一芯片10上的多个第一芯片引脚之间要求电气绝缘,第二芯片20上的多个第二芯片引脚之间也要求电气绝缘,因此,每个导电连接垫30均与第一芯片10电连接,具体每个导电连接垫30均连接至第一芯片10的每个第一芯片引脚上,每个导电连接垫30均与第二芯片20连接,具体每个导电连接垫30均连接至第二芯片20的每个第二芯片引脚上,从而通过多个导电连接垫30实现第一芯片10上的多个第一芯片引脚与第二芯片20上的多个第二芯片引脚的连接。
可选地,多个导电连接垫30同层同材料。这样,多个导电连接垫30可以在同一道工序中制作,从而节省制作工艺步骤,进而降低制作成本。
可选地,如图2所示,多个导电连接垫30沿第一方向(X向)排列,第一芯片10和第二芯片20沿第二方向(Y向)排列,第一方向(X向)与第二方向(Y向)垂直。这样,便于对第一芯片10和第二芯片20的数量进行扩展。
可选地,如图2所示,电子器件还包括第一导电层40和第二导电层50,第一芯片10固定于第一导电层40上,第二芯片20固定于第二导电层50上,第一导电层40和第二导电层50同层同材料。这样,第一导电层40、第二导电层50和多个导电连接垫30可以在同一道工序中制作,从而节省制作工艺步骤,进而降低制作成本。
可选地,如图2所示,第一芯片10、第二芯片20和导电连接垫30的数量均为多个,每个第一芯片10均通过至少一个导电连接垫30与每个第二芯片20电连接。通常,电子器件中的第一芯片10和第二芯片20的数量均为多个,这样便于将每个第一芯片10和/或每个第二芯片20设置为具有不同功能的芯片,由此,可以提高本实用新型实施例的电子器件的集成度,以及实现功能多元化。
具体地,如图2所示,第一芯片10的数量为2个,第二芯片20的数量也为2个,导电连接垫30的数量为6个,其中3个导电连接垫30连接于其中一个第一芯片10和其中一个第二芯片20之间,另外3个导电连接垫30连接于另一个第一芯片10和另一个第二芯片20之间。
如图2所示,电子器件还包括多个引脚60,示例性的,引脚60的数量为12个。其中2个引脚60与其中一个第一芯片10连接,2个引脚60与另外一个第一芯片10连接。2个引脚60与其中一个第二芯片20连接,2个引脚60与另外一个第二芯片20连接,其余4个引脚60可以为接地引脚或供电电压引脚。
可选地,如图3、图4和图5所示,多个第一芯片10可连接至同一个第二芯片20上。示例性的,第一芯片10的数量为两个,第二芯片20的数量为一个,两个第一芯片10均与同一个第二芯片电连接。例如,导电连接垫30的数量为6个,其中,第一芯片10通过3个导电连接垫30与第二芯片20电连接,另一个第一芯片10通过另外3个导电连接垫30与第二芯片20电连接。
在一种可能的实现方式中,如图3所示,导电连接垫30的形状均可以为矩形。当第一芯片10的引脚,与第二芯片20的引脚位置对应且需要连接时,可以采用长度方向沿Y向延伸的导电连接垫30进行连接。
在另一种可能的实现方式中,一部分导电连接垫30的形状可以为矩形,另一部分导电连接垫30的形状可以由两个矩形组合而形成的“L”形。示例性的,如图4所示,其中包括6个导电连接垫30,5个导电连接垫30的形状为矩形,一个导电连接垫30的形状为“L”形。
如图4所示,当第一芯片10中的部分引脚与第二芯片20中的部分引脚位置并未对应,却需要电连接时,则可采用呈“L”形的导电连接垫30进行连接。
在另一种可能的实现方式中,一部分导电连接垫30的形状可以为矩形,一部分导电连接垫30可以由三个矩形组合而形成的“T”形。示例性的,如图5所示,其中包括6个导电连接垫30,其中5个导电连接垫30的形状为矩形,一个导电连接垫30的形状为 “T”形。
如图5所示,当两个第一芯片10中的引脚,均需要与第二芯片20中的引脚连接时,可通过呈“T”形的导电连接垫30进行连接。
本实用新型的第二方面,提供一种电子设备,包括上述任一项的电子器件。电子设备能够实现上述电子器件的所有效果。
本实用新型是通过几个具体实施例进行说明的,本领域技术人员应当明白,在不脱离本实用新型范围的情况下,还可以对本实用新型进行各种变换和等同替代。另外,针对特定情形或具体情况,可以对本实用新型做各种修改,而不脱离本实用新型的范围。因此,本实用新型不局限于所公开的具体实施例,而应当包括落入本实用新型权利要求范围内的全部实施方式。
Claims (10)
1.一种电子器件,其特征在于,包括:第一芯片、第二芯片和导电连接垫,所述第一芯片与所述导电连接垫电连接,所述第二芯片与所述导电连接垫电连接。
2.根据权利要求1所述的电子器件,其特征在于,所述第一芯片和所述第二芯片分别位于所述导电连接垫的两侧。
3.根据权利要求1或2所述的电子器件,其特征在于,所述导电连接垫上朝向所述第一芯片的一端设置有第一连接引脚,所述第一芯片电连接至所述第一连接引脚。
4.根据权利要求1或2所述的电子器件,其特征在于,所述导电连接垫上朝向所述第二芯片的一端设置有第二连接引脚,所述第二芯片电连接至所述第二连接引脚。
5.根据权利要求1或2所述的电子器件,其特征在于,所述导电连接垫的数量为多个,每两个所述导电连接垫之间均电气绝缘,每个所述导电连接垫均与所述第一芯片电连接,每个所述导电连接垫均与所述第二芯片电连接。
6.根据权利要求5所述的电子器件,其特征在于,多个所述导电连接垫同层同材料。
7.根据权利要求5所述的电子器件,其特征在于,多个所述导电连接垫沿第一方向排列,所述第一芯片和所述第二芯片沿第二方向排列,所述第一方向与所述第二方向垂直。
8.根据权利要求1、2或6所述的电子器件,其特征在于,所述电子器件还包括第一导电层和第二导电层,所述第一芯片固定于所述第一导电层上,所述第二芯片固定于所述第二导电层上,所述第一导电层和所述第二导电层同层同材料。
9.根据权利要求1、2或6所述的电子器件,其特征在于,所述第一芯片、所述第二芯片和所述导电连接垫的数量均为多个,每个所述第一芯片均通过至少一个所述导电连接垫与每个所述第二芯片电连接。
10.一种电子设备,其特征在于,包括权利要求1-9任一项所述的电子器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223398388.4U CN218918875U (zh) | 2022-12-16 | 2022-12-16 | 一种电子器件及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223398388.4U CN218918875U (zh) | 2022-12-16 | 2022-12-16 | 一种电子器件及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218918875U true CN218918875U (zh) | 2023-04-25 |
Family
ID=86017632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223398388.4U Active CN218918875U (zh) | 2022-12-16 | 2022-12-16 | 一种电子器件及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218918875U (zh) |
-
2022
- 2022-12-16 CN CN202223398388.4U patent/CN218918875U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7391105B2 (en) | Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same | |
CN100438016C (zh) | 采用接地拱顶进行引线接合焊球阵列的方法 | |
KR100911784B1 (ko) | 다중 전압용 분리형 박막 커패시터 | |
US9190378B2 (en) | Semiconductor chip and semiconductor device | |
US20020075630A1 (en) | Capacitor with extended surface lands and method of fabrication therefor | |
JPH04273451A (ja) | 半導体装置 | |
CN218918875U (zh) | 一种电子器件及电子设备 | |
EP0446868A1 (en) | Tape carrier having improved test pads | |
US11296073B2 (en) | Semiconductor device | |
CN218849479U (zh) | 电子器件及电子设备 | |
US7227258B2 (en) | Mounting structure in integrated circuit module | |
CN115411018A (zh) | 优化寄生参数的功率半导体器件封装结构 | |
CN105280603A (zh) | 电子封装组件 | |
CN108630677B (zh) | 一种功率器件版图结构及制作方法 | |
CN100552946C (zh) | 电子封装结构 | |
CN215377402U (zh) | 引线框架及封装结构 | |
CN115662978B (zh) | 绝缘栅双极型晶体管 | |
CN214043647U (zh) | 表面贴装封装和表面贴装芯片封装的引线框架结构装置 | |
US6281580B1 (en) | LSI package and inner lead wiring method for same | |
US6362426B1 (en) | Radiused leadframe | |
KR19980063740A (ko) | 몰딩된 패키지용 다층 리드프레임 | |
CN107431066A (zh) | 半导体装置 | |
JP2970206B2 (ja) | 半導体装置 | |
US20080128877A1 (en) | Semiconductor device | |
TW202404219A (zh) | 輸出入埠電路及其晶片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |