CN218849479U - 电子器件及电子设备 - Google Patents

Abstract

本发明公开了一种电子器件及电子设备。电子器件包括、IC芯片、第一导电层、第二导电层和MOSFET芯片，其中：IC芯片固定于第一导电层，MOSFET芯片固定于第二导电层，第一导电层和第二导电层之间电气绝缘。本发明能够在不额外增加工艺开发成本的基础上，实现IC芯片与MOSFET芯片合封。

Description

电子器件及电子设备

技术领域

本发明涉及电子电路领域，尤其涉及一种电子器件及电子设备。

背景技术

为更好的控制MOSFET芯片，要求IC（Integrated Circuit，集成电路）芯片与MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管）芯片尽量合封在一个模块内。为提高集成度，确保性能，常规IC芯片工艺采用P-sub，其背面为GND（Ground，电线接地端）。而MOSFET芯片工艺则采用N-sub，芯片背面为VCC（Volt Current Condenser，电路的供电电压）端，这导致常规IC芯片不能直接与MOSFET芯片合封，而需要改变IC芯片或MOSFET芯片的结构，即，改变IC芯片或MOSFET芯片的制作工艺，才能够实现IC芯片与MOSFET芯片合封。

因此，如何提出一种在不额外增加工艺开发成本的基础上，实现IC芯片与MOSFET芯片合封，是目前亟待解决的技术问题。

发明内容

本发明提供一种电子器件及电子设备，能够在不额外增加工艺开发成本的基础上，实现IC芯片与MOSFET芯片合封。

为解决上述技术问题，本发明采用如下技术方案：

本发明的第一方面，提供一种电子器件，包括IC芯片、第一导电层、第二导电层和MOSFET芯片，其中：

所述IC芯片固定于所述第一导电层，所述MOSFET芯片固定于所述第二导电层，所述第一导电层和所述第二导电层之间电气绝缘。

本发明的有益效果：

由于IC芯片的背面是GND，MOSFET芯片的背面是VCC端，可见IC芯片的背面与MOSFET芯片的背面不同，无法直接共同连接至同一个导电层中。在本申请中，IC芯片固定于第一导电层上，MOSFET芯片固定于第二导电层上，第一导电层和第二导电层之间电气绝缘，因此，可将第一导电层和第二导电层设置为分别与IC芯片和MOSFET芯片相对应，从而使得不需要对IC芯片进行工艺改进，也不需要对MOSFET芯片进行工艺改进。由此，本申请实施例能够在不改变IC芯片和MOSFET芯片的制作工艺的基础上，实现IC芯片和MOSFET芯片合封。由于不需要改变IC芯片和MOSFET芯片的制作工艺，也就不需要增加IC芯片和MOSFET芯片的工艺开发成本，因此，本申请实施例能够在在不额外增加工艺开发成本的基础上，实现IC芯片与MOSFET芯片合封。

可选地，所述电子器件还包括接地引脚，所述第一导电层与所述接地引脚连接。由于IC芯片的背面是GND，第一导电层与GND引脚连接，则第一导电层接地，因此，IC芯片可直接固定至第一导电层上，而不需要对IC芯片进行工艺改进。

可选地，所述电子器件还包括供电电压VCC引脚，所述第二导电层与所述VCC引脚连接，所述IC芯片的VCC端与所述第二导电层连接。由于MOSFET芯片的背面是VCC，第二导电层与VCC引脚连接，则VCC引脚可通过第二导电层直接向MOSFET芯片提供供电电压VCC，因此，不需要对MOSFET芯片进行工艺改进。

可选地，所述第一导电层和所述第二导电层同层同材料。

可选地，所述第一导电层与所述第二导电层沿第一方向排列，所述第一导电层与所述第二导电层在所述第一方向上的投影无交叠，所述MOSFET芯片在所述第二导电层上的投影位于所述第二导电层的范围内。

可选地，所述电子器件还包括绝缘层；所述第一导电层和所述第二导电层层叠设置，所述绝缘层位于所述第一导电层与所述第二导电层之间。

可选地，所述IC芯片的VCC端在所述第二导电层上的投影位于所述第二导电层的范围内。

可选地，所述第二导电层的第一表面包括第一子表面和第二子表面，所述第一导电层设于所述第一子表面上，所述MOSFET芯片设于所述第二子表面上。

可选地，所述第一表面还包括位于所述第一子表面和所述第二子表面之间的第三子表面，所述IC芯片的VCC端连接至所述第三子表面。

本发明的第二方面，提供一种电子设备，包括上述任一项所述的电子器件。电子设备能够实现上述电子器件的所有效果。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

下面结合附图对本发明做进一步的说明：

图1为本申请一种实施例中电子器件的结构图；

图2为本申请一种实施例中中电子器件的结构图。

图标：20-IC芯片；21-VCC端；40-MOSFET芯片；50-第一导电层；60-第二导电层；61-第一表面；611-第一子表面；612-第二子表面；613-第三子表面；71-接地引脚；72-VCC引脚。

具体实施方式

为了对本发明的技术特征、目的和效果有更加清楚地理解，现对照附图详细说明本发明的具体实施方式。

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了便于描述，如图1所示，可先定义两个方向，分别为X向（第一方向）和Y向（第二方向），且X向与Y向相垂直。X向表示电子器件的长度方向，Y向表示电子器件的宽度方向。

如图1所示，本发明采用如下技术方案：

实施例一

本发明的第一方面，提供一种电子器件，包括IC芯片20、第一导电层50、第二导电层60和MOSFET芯片40，其中：IC芯片20固定于第一导电层50，MOSFET芯片40固定于第二导电层60，第一导电层50和第二导电层60之间电气绝缘。

本发明的有益效果：

由于IC芯片20的背面是GND，MOSFET芯片40的背面是VCC端，可见IC芯片20的背面与MOSFET芯片40的背面不同，无法直接共同连接至同一个导电层中。在本申请实施例中，IC芯片20固定于第一导电层50上，MOSFET芯片40固定于第二导电层60上，第一导电层50和第二导电层60之间电气绝缘，因此，可将第一导电层50和第二导电层60设置为分别与IC芯片20和MOSFET芯片40相对应，从而使得不需要对IC芯片20进行工艺改进，也不需要对MOSFET芯片40进行工艺改进。由此，本申请实施例能够在不改变IC芯片20和MOSFET芯片40的制作工艺的基础上，实现IC芯片20和MOSFET芯片40合封。由于不需要改变IC芯片20和MOSFET芯片40的制作工艺，也就不需要增加IC芯片20和MOSFET芯片40的工艺开发成本，因此，本申请实施例能够在在不额外增加工艺开发成本的基础上，实现IC芯片20与MOSFET芯片40合封。

实施例二

可选地，如图1所示，电子器件还包括接地引脚71，第一导电层50与接地引脚71连接。由于IC芯片20的背面是GND，第一导电层50与GND引脚连接，则第一导电层50接地，因此，IC芯片20可直接固定至第一导电层50上，而不需要对IC芯片20进行工艺改进。

可选地，如图1所示，电子器件还包括VCC引脚72，第二导电层60与VCC引脚72连接，IC芯片20的VCC端21与第二导电层60连接。由于MOSFET芯片40的背面是VCC端，第二导电层60与VCC引脚72连接，则VCC引脚72可通过第二导电层60直接向MOSFET芯片40提供供电电压VCC，因此，不需要对MOSFET芯片40进行工艺改进。

此处需要说明的是，本发明实施例的电子器件可以为SOP(Small Out-LinePackage，集成电路封装），具体可以为SOP-8、SOP-16或SOP-24等。其中，如图1所示，SOP-8中包含8个引脚。同理，SOP-16中包含16个引脚，SOP-24中包含24个引脚。

可选地，如图1所示，第一导电层50和第二导电层60同层同材料。这样，第一导电层50和第二导电层60可以在同一道工序中制作，从而节省制作工艺步骤，进而降低制作成本。

可选地，如图1所示，第一导电层50与第二导电层60沿第一方向（即，X向）排列，第一导电层50与第二导电层60在X向上的投影无交叠，Y向与X向垂直，MOSFET芯片40在第二导电层60上的投影位于第二导电层60的范围内。由于MOSFET芯片40在第二导电层60上的投影位于第二导电层60的范围内，即，第二导电层60在第一表面61上的投影尺寸可以大于MOSFET芯片40在第一表面61上的投影尺寸，由此可增加第二导电层60的散热面积，从而使得第二导电层60能够更好地对MOSFET芯片40进行散热。

具体地，如图1所示，第一导电层50的表面形状可以为矩形，第二导电层60的表面形状也可以为矩形。

可选地，电子器件还包括绝缘层。如图2所示，第一导电层50和第二导电层60层叠设置，绝缘层位于第一导电层50与第二导电层60之间。第二导电层60与第一导电层50在第二导电层60上的投影有交叠。由于IC芯片20的VCC端21需要连接至VCC引脚72，而第二导电层60连接至VCC引脚72，因此，当IC芯片20的VCC端21连接至第二导电层60时，IC芯片20的VCC端21即可连接至VCC引脚72。当第一导电层50和第二导电层60层叠设置时，便于将位于第一导电层50上的IC芯片20的VCC引脚72连接至第二导电层60。此外，位于第一导电层50和第二导电层60之间的绝缘层为第一导电层50和第二导电层60起到了绝缘作用，从而避免两者之间出现电气连接从而影响电子器件性能的情况。

可选地，如图2所示，IC芯片20的VCC端21在第二导电层60上的投影位于第二导电层60的范围内。由于IC芯片20固定于第一导电层50上，通常，IC芯片20在第一导电层50上的投影位于第一导电层50的范围内。当IC芯片20的VCC端21在第二导电层60上的投影位于第二导电层60的范围内时，便于将IC芯片20的VCC端21通过导线连接至第二导电层60上。

可选地，如图2所示，第二导电层60的第一表面61包括第一子表面611和第二子表面612，第一导电层50设于第一子表面611上，MOSFET芯片40设于第二子表面612上。由于IC芯片20设于第一导电层50上，当第一导电层50设于第一子表面611上时，表明IC芯片20设于第一子表面611上，由此可为IC芯片20和MOSFET芯片40提供足够的空间以将IC芯片20和MOSFET芯片40分别设于第一子表面611和第二子表面612上。

可选地，如图2所示，第一表面61还包括位于第一子表面611和第二子表面612之间的第三子表面613，IC芯片20的VCC端21连接至第三子表面613。由于第三子表面613位于第一子表面611和第二子表面612之间，IC芯片20固定于第一子表面611，MOSFET芯片40固定于第二子表面612，因此，当IC芯片20的VCC端21连接至第三子表面613时，表明IC芯片20的VCC端21在第二导电层60上的连接点位于IC芯片20和MOSFET芯片40之间，由此便于对IC芯片20的VCC端21和第二导电层60进行连接。

本发明的第二方面，提供一种电子设备，包括上述任一项的电子器件。电子设备能够实现上述电子器件的所有效果。

本发明是通过几个具体实施例进行说明的，本领域技术人员应当明白，在不脱离本发明范围的情况下，还可以对本发明进行各种变换和等同替代。另外，针对特定情形或具体情况，可以对本发明做各种修改，而不脱离本使用新型的范围。因此，本发明不局限于所公开的具体实施例，而应当包括落入本发明权利要求范围内的全部实施方式。

Claims (10)

1.一种电子器件，其特征在于，包括：集成电路IC芯片、第一导电层、第二导电层和金属-氧化物半导体场效应晶体管MOSFET芯片，其中：

所述IC芯片固定于所述第一导电层，所述MOSFET芯片固定于所述第二导电层，所述第一导电层和所述第二导电层之间电气绝缘。

2.根据权利要求1所述的电子器件，其特征在于，所述电子器件还包括接地引脚，所述第一导电层与所述接地引脚连接。

3.根据权利要求2所述的电子器件，其特征在于，所述电子器件还包括供电电压VCC引脚，所述第二导电层与所述VCC引脚连接，所述IC芯片的VCC端与所述第二导电层连接。

4.根据权利要求1-3任一项所述的电子器件，其特征在于，所述第一导电层和所述第二导电层同层同材料。

5.根据权利要求4所述的电子器件，其特征在于，所述第一导电层与所述第二导电层沿第一方向排列，所述第一导电层与所述第二导电层在所述第一方向上的投影无交叠，所述MOSFET芯片在所述第二导电层上的投影位于所述第二导电层的范围内。

6.根据权利要求1-3任一项所述的电子器件，其特征在于，所述电子器件还包括绝缘层；

所述第一导电层和所述第二导电层层叠设置，所述绝缘层位于所述第一导电层与所述第二导电层之间。

7.根据权利要求6所述的电子器件，其特征在于，所述IC芯片的VCC端在所述第二导电层上的投影位于所述第二导电层的范围内。

8.根据权利要求7所述的电子器件，其特征在于，所述第二导电层的第一表面包括第一子表面和第二子表面，所述第一导电层设于所述第一子表面上，所述MOSFET芯片设于所述第二子表面上。

9.根据权利要求8所述的电子器件，其特征在于，所述第一表面还包括位于所述第一子表面和所述第二子表面之间的第三子表面，所述IC芯片的VCC端连接至所述第三子表面。

10.一种电子设备，其特征在于，包括权利要求1-9任一项所述的电子器件。

Images