CN220155536U - 一种ntoll封装结构 - Google Patents

一种ntoll封装结构 Download PDF

Info

Publication number
CN220155536U
CN220155536U CN202320338925.1U CN202320338925U CN220155536U CN 220155536 U CN220155536 U CN 220155536U CN 202320338925 U CN202320338925 U CN 202320338925U CN 220155536 U CN220155536 U CN 220155536U
Authority
CN
China
Prior art keywords
pin
packaging
ntoll
area
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320338925.1U
Other languages
English (en)
Inventor
蒲宝华
廖光朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Yuntong Technology Co ltd
Original Assignee
Chongqing Yuntong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Yuntong Technology Co ltd filed Critical Chongqing Yuntong Technology Co ltd
Priority to CN202320338925.1U priority Critical patent/CN220155536U/zh
Application granted granted Critical
Publication of CN220155536U publication Critical patent/CN220155536U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种NTOLL封装结构,该封装结构包括用于功能电路搭建的引线框架和用于封装的塑封层,所述引线框架包括用于元器件装配的基岛区和实现封装结构与外部电路电气连接的引脚区;所述塑封层将所述基岛区和所述引脚区全部进行塑封,且所述基岛区的左上位置和右上位置内缩,被所述塑封层包裹。本封装结构左上、右上两个位置的基岛内缩,被塑封料包裹住,防止了外露,有效地解决了因基岛与塑封料齐平而导致裁切时基岛易卷边的问题,且塑封层对基岛进行完全包裹,解决了封装结构应用时水汽从侧边进入引起的离子迁移问题。

Description

一种NTOLL封装结构
技术领域
本实用新型涉及一种NTOLL封装结构。
背景技术
集成电路(integrated circuit)是一种微型电子器件或部件,把一个电路中所需元器件(如晶体管、电阻、电容、电感等)及布线互连一起,制作在一小块或几小块半导体晶片或介质基片上,然后进行封装,通过未完全封装的引脚实现与外部电路的电性连接,构建功能电路。
现有的集成电路封装结构中基岛角落与塑封料齐平,加工制造过程中裁切时易卷边,影响贴片,且应用时容易从侧边进入水汽引起离子迁移。离子迁移是指金属如铜、银、锡等在一定条件下发生离子化并在电场作用下通过绝缘层向另一极迁移而导致绝缘性能下降。离子迁移有3要素:一是电势差,二是水汽,三是迁移的通道。
实用新型内容
为解决现有技术所存在的问题,本实用新型提供了一种NTOLL封装结构,该封装结构能够有效解决加工裁切过程中易卷边及水汽从侧边进入所引起的离子迁移问题。
为此,本实用新型提供的NTOLL封装结构包括用于功能电路搭建的引线框架和用于封装的塑封层,所述引线框架包括用于元器件装配的基岛区和实现封装结构与外部电路电气连接的引脚区;所述塑封层将所述基岛区和所述引脚区全部进行塑封,且所述基岛区的左上位置和右上位置内缩,被所述塑封层包裹。
在一些实施方式中,所述引脚区包括第一引脚和与所述第一引脚相间隔的第二引脚,所述第二引脚被配置相连接并间隔的多个引脚。
在一些实施方式中,所述第一引脚和所述第二引脚之间的间距,以及所述第二引脚被配置的多个引脚之间的间距与S-TOLL封装结构的引脚间接相同。
在一些实施方式中,所述基岛区尺寸,所述引脚区所被配置的引脚数、引脚尺寸、引脚之间的间距,以及所述基岛区和所述引脚区之间的间距分别与S-TOLL封装结构相同。
在一些实施方式中,所述封装层由环氧塑封料形成。
采用本实用新型技术方案所能实现的有益效果至少包括:
1)本封装结构左上、右上两个位置的基岛内缩,被塑封料包裹住,防止了外露,有效地解决了因基岛与塑封料齐平而导致裁切时基岛易卷边的问题,且塑封层对基岛进行完全包裹,解决了封装结构应用时水汽从侧边进入引起的离子迁移问题。
2)将该封装结构基岛区尺寸,引脚区所被配置的引脚数、引脚尺寸、引脚之间的间距,以及基岛区和引脚区之间的间距分别与S-TOLL封装结构相同,可以被直接使用在已经布局为S-TOLL的PCB板上实现功能电路搭建,扩大了该封装结构的适用范围;且无需另外开模即可生成。
3)本结构塑封层包裹住管脚,有效地保护引脚在加工、运输、使用过程中遭受应力损伤。
4)本封装结构塑封面积大,由热阻计算公式θ=L/(λS),其中L是导热材料厚度,S是接触面积,λ是导热系数,可得出,NTOLL封装比类似S-TOLL封装结构从底部至正面塑封料的热阻更小,更易于正面散热。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本实用新型的实施例,并与说明书一起用于解释本实用新型的原理。显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1为本实用新型提供的NTOLL封装结构的正面图,图中阴影部分为透视;
图2为本实用新型提供的NTOLL封装结构的背面图,图中灰色区域为基岛区和引脚区。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施方式使得实用新型将更加全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。
离子迁移是指金属如铜、银、锡等在一定条件下发生离子化并在电场作用下通过绝缘层向另一极迁移而导致绝缘性能下降。离子迁移有3要素:一是电势差,二是水汽,三是迁移的通道。现有的集成电路封装结构中基岛角落与塑封料齐平,加工制造过程中裁切时易卷边,影响贴片,且应用时容易从侧边进入水汽引起离子迁移。
MOS管的G/D/S间有不同的电压,且内部构造固定,有迁移的固定通道,能阻止离子迁移的唯一途径是阻止水汽。本实用新型提供了一种封装结构,该封装结构将框架内缩,裁切时塑封料不与框架齐平,包裹住框架,能有效阻止水汽从侧边进入,有效地解决了因水汽引起的离子迁移。
请参照图1、2,本实用新型提供了一种NTOLL封装结构,该封装结构包括用于功能电路搭建的引线框架1和用于封装的塑封层2,引线框架1包括用于元器件装配的基岛区11和实现封装结构与外部电路电气连接的引脚区12;塑封层2将基岛区11和引脚区12全部进行塑封,且基岛区12的左上位置和右上位置(图2圈住部分)内缩,被塑封层2包裹。基岛区12左、右上位置内缩距离可以被任意设定为既可以使基岛区被包裹,又可以保证基岛区布局面积的内缩距离,如0.1mm-0.5mm。
本封装结构外形尺寸、引脚数、引脚之间的间距、引脚尺寸、及引脚区和基岛区之间的间距等参数被实际视产品需求设定,如将管脚数量、间距、尺寸等完全相同等参数配置为与S-TOLL封装形式的管脚数量、间距、尺寸等完全相同,可以在系统板级直接替代S-TOLL封装芯片;或者本封装结构的引脚区包括第一引脚和与第一引脚相间隔的第二引脚,第二引脚被配置相连接并间隔的多个引脚;第一引脚和第二引脚之间的间距,以及第二引脚被配置的多个引脚之间的间距与S-TOLL封装结构的引脚间接相同。
可以理解的是,本NTOLL封装结构大小不限于上述尺寸,可随意调整。
本NTOLL封装结构引线框架1上搭建的功能电路可以是三相全桥电路、全桥电路、放大电路等,引脚根据所搭建的功能电路所需引脚数配置,如三相全桥电路需配置电源引脚,用于电源接入;输出引脚,用于与后级待驱动电路电性连接;控制引脚,用于控制信号接入至晶体管的控制极(基极、栅极);接地引脚等。
本封装结构的引线框架可以被配置用铜合金大致分为铜一铁系、铜一镍-硅系、铜一铬系、或铜一镍一锡系(JK--2合金)等材料制成;塑封层为环氧塑封料形成。
本公开已由上述相关实施例加以描述,然而上述实施例仅为实施本公开的范例。必需指出的是,已揭露的实施例并未限制本公开的范围。相反,在不脱离本公开的精神和范围内所作的变动与润饰,均属本公开的专利保护范围。

Claims (6)

1.一种NTOLL封装结构,其特征在于,该封装结构包括用于功能电路搭建的引线框架和用于封装的塑封层,所述引线框架包括用于元器件装配的基岛区和实现封装结构与外部电路电气连接的引脚区;所述塑封层将所述基岛区和所述引脚区全部进行塑封,且所述基岛区的左上位置和右上位置内缩,被所述塑封层包裹。
2.根据权利要求1所述的NTOLL封装结构,其特征在于,所述引脚区包括第一引脚和与所述第一引脚相间隔的第二引脚,所述第二引脚被配置相连接并间隔的多个引脚。
3.根据权利要求2所述的NTOLL封装结构,其特征在于,所述第一引脚和所述第二引脚之间的间距,以及所述第二引脚被配置的多个引脚之间的间距与S-TOLL封装结构的引脚间接相同。
4.根据权利要求1所述的NTOLL封装结构,其特征在于,所述基岛区尺寸,所述引脚区所被配置的引脚数、引脚尺寸、引脚之间的间距,以及所述基岛区和所述引脚区之间的间距分别与S-TOLL封装结构相同。
5.根据权利要求1所述的NTOLL封装结构,其特征在于,所述引线框架采用铜一铁系合金制成。
6.根据权利要求1所述的NTOLL封装结构,其特征在于,所述塑封层由环氧塑封料形成。
CN202320338925.1U 2023-02-28 2023-02-28 一种ntoll封装结构 Active CN220155536U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202320338925.1U CN220155536U (zh) 2023-02-28 2023-02-28 一种ntoll封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202320338925.1U CN220155536U (zh) 2023-02-28 2023-02-28 一种ntoll封装结构

Publications (1)

Publication Number Publication Date
CN220155536U true CN220155536U (zh) 2023-12-08

Family

ID=89008389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320338925.1U Active CN220155536U (zh) 2023-02-28 2023-02-28 一种ntoll封装结构

Country Status (1)

Country Link
CN (1) CN220155536U (zh)

Similar Documents

Publication Publication Date Title
US10566320B2 (en) Method for fabricating electronic package
US7345357B2 (en) High density chip scale leadframe package and method of manufacturing the package
US5420752A (en) GPT system for encapsulating an integrated circuit package
US6744124B1 (en) Semiconductor die package including cup-shaped leadframe
US8729682B1 (en) Conformal shield on punch QFN semiconductor package
US9620440B1 (en) Power module packaging with dual side cooling
US11842948B2 (en) SMDs integration on QFN by 3D stacked solution
US20060202313A1 (en) High performance chip scale leadframe with t-shape die pad and method of manufacturing package
JP2009543349A (ja) 完全なパワートレインのためのチップモジュール
US8802502B2 (en) TSOP with impedance control
CN106252312B (zh) 具有堆叠端子的半导体器件
US11257739B2 (en) Semiconductor package with integrated passive electrical component
JP3116916B2 (ja) 回路装置、その製造方法
US9905439B2 (en) Power module package having patterned insulation metal substrate
US20140246722A1 (en) Power MOS Transistor with Improved Metal Contact
CN220155536U (zh) 一种ntoll封装结构
US9865531B2 (en) Power module package having patterned insulation metal substrate
TWI616994B (zh) 一種無基板器件及其製造方法
JP3391372B2 (ja) 絶縁物封止型電子装置及びその製造方法
US20200020620A1 (en) Packaged multichip module with conductive connectors
US11973071B2 (en) Semiconductor module
CN212907709U (zh) 二极管器件结构
CN110676233B (zh) 一种压接式功率开关模块及其制备方法
CN218849479U (zh) 电子器件及电子设备
CN115551172A (zh) 电子元件封装体、电子组件、电压调节模块以及稳压器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant