CN113190061B - 一种集成电路芯片的辅助电路及其设计方法 - Google Patents

Abstract

本申请提出一种集成电路芯片的辅助电路及其设计方法。该辅助电路包括控制电路和加热电路，仅在低温时触发该辅助电路通电发热，将芯片加热至第一阈值时触发使能开关让芯片工作。该设计在原有芯片版图的基础上外加一辅助电路，通过这样的设计实现让一些原本仅设计在‑45℃以上环境温度工作的芯片在‑70℃时仍能正常工作，同时避免了原芯片在环境温度过低时工作发生意外。

Description

一种集成电路芯片的辅助电路及其设计方法

技术领域

本申请涉及半导体芯片领域，具体地涉及一种集成电路芯片的辅助电路及其设计方法。

背景技术

集成电路芯片可应用场合很多，其可能应用于不同的温度环境中，为了让一个集成电路芯片在较大的温度范围内工作，往往会使得芯片的其他特性变窄，比如启低温会使得启动电压变高（可工作电压范围变小）、芯片工作温度变大会使得部分电阻变化范围变大导致部分参数范围偏离最佳工作点较远等。而要设计一个可在大范围内可工作的芯片需要考虑更多的设计余量，从而导致芯片的设计难度变大。

因此，需要改进现有的集成电路芯片。

发明内容

为克服上述存在的缺陷，本申请实施例的目的在于：提供一种新的集成电路芯片，其配置有辅助电路，这样温度在低至-70℃时芯片仍能正常工作。

本申请实施例的另一目的在于：提供一种新的集成电路芯片的设计方法，该方法在芯片绘制成版图后通过程序自动的在原芯片版图的外部添加辅助电路的版图，这样不改变原芯片设计，仅在原芯片版图的外围添加辅助电路。

为了实现上述目的，本申请采用如下技术方案：

一种集成电路芯片的辅助电路，其特征在于，包括：控制电路和加热电路，

所述控制电路，配置于原芯片的供电端侧，其包括：

第一温度检测电路及第二温度检测电路，其中，

所述第一温度检测电路电性连接加热电路，所述第一温度检测电路配置成在环境温度低至-70℃时能正常工作，且所述第一温度检测电路检测芯片当前的温度低于-40℃时输出第一控制信号至所述加热电路，所述加热电路响应第一控制信号工作，

所述第二温度检测电路电性连接所述供电端，所述第二温度检测电路配置成基于检测芯片当前的温度，检测出温度达到预设的第一阈值时，发出第二控制信号至所述供电端，所述供电端响应第二控制信号所述芯片工作，

所述加热电路，包括：多个阻值相同的电阻，多个阻值相同的所述电阻电性串联的支路配置成至少一圈且围绕在原芯片的周围。这样不改变原芯片设计，仅在版图的外围添加辅助电路，加热电路的电阻均匀分布在原芯片版图的四周外侧，可让原芯片在-70℃仍能正常工作。实践中，芯片未工作（不发热）开启场合时，芯片在开始工作时，检测出的芯片当前温度等于或大致等于环境温度。

在一较佳的实施方式中，还包括：使能开关，其电性连接所述第二温度检测电路及所述供电端，

所述第二温度检测电路检测出当前的温度达到预设的第一阈值时，发出第二控制信号至所述使能开关，所述使能开关接收并响应第二控制信号所述芯片工作，所述第一阈值介于-45℃～-40℃。

在一较佳的实施方式中，该第二温度检测电路检测出当前的温度未达到预设的第一阈值时，所述使能开关截止，所述芯片不工作。

在一较佳的实施方式中，该第一温度检测电路配置成检测芯片当前的温度在第二阈值时，输出第三控制信号至所述加热电路，

所述加热电路接收并响应第三控制信号以关闭加热电路，所述第二阈值介于-25℃～-20℃。

在一较佳的实施方式中，该集成电路芯片的辅助电路，还包括：电流限制模块，其电性连接第一温度检测电路及所述电阻的支路，所述电流限制模块配置成基于第一温度检测电路的信息调整电流输出，以限制电阻产生的热量。

本申请实施例提供一种集成电路芯片的辅助电路的设计方法，所述方法依据如下步骤自动运行：

S1.获取原芯片的外框尺寸及坐标，

S2.获取原芯片的VIN PAD的位置坐标，

S3.基于获取VIN PAD的位置坐标，将辅助电路的控制电路配置于所述VIN PAD所在位置的附近，且靠近VIN PAD边框的外侧，

S4.从VIN PAD处引线到辅助电路的使能开关的输出端，

S5.基于获取原芯片的外框尺寸，并依据预设的规则计算周长D，

S6.基于计算出的周长D计算需添加的加热点数量，

S7.基于计算出的加热点数的数量，均匀分布的配置加热电阻，即按照周长除以加热点数来分布，

S8.配置新的边框。设计过程无需手动修改原芯片的版图，依据程序自动的在原芯片版图的外部添加辅助电路对应的版图，而无需重新排布原芯片版图，这样避免了因重新排布原芯片版图，需要重新验证芯片的参数、性能等问题。

在一较佳的实施方式中，该步骤S6中，还包括：

依据所述周长D除以第一预设值，得到商1，

依据周长D除以第二预设值得到商2，

取商1和商2之间的一个整数值记为加热点数，若商1和商2的整数部分一致，则取用一个大于商1的值。

在一较佳的实施方式中，该步骤S6中，还包括，计算总的加热电阻的长和/或宽。

在一较佳的实施方式中，该步骤S6中，还包括，基于预设的加热功率，计算加热电路的宽。

在一较佳的实施方式中，该步骤S6中，还包括，基于预设的最大封装尺寸计算加热电路的宽。

有益效果

相对于现有技术中的方案，搭载本申请提出的辅助电路的芯片，在环境温度在-70℃时，第一温度检测电路基于检测的环境信息输出控制信号触发加热电路，加热电路发热以提升芯片的温度，基于第二温度检测电路检测芯片当前的温度并输出控制信号、芯片工作或不工作，这样实现原本设计环境温度仅在-45℃以上工作的芯片，在环境温度为-70℃时仍能正常进行工作，拓展芯片的应用范围。该加热电路包括多个阻值相同的电阻，且该多个阻值相同的电阻配置成电性串联的支路一圈或多圈的围绕在原芯片的周围，因电阻的发热功率一样，可保证触发辅助电路后电阻均匀发热来加热原芯片。另外，辅助电路的设计是通过程序自动的添加本申请提出的辅助电路对应的版图而无需要手动修改原芯片的版图，且无需重新排布原芯片版图。另外辅助电路对应的版图添加在原芯片版图的外围，不额外增加设计调整工作量，若该辅助电路对应的版图配置于原芯片版图内，则会导致原芯片版图的重新排布，可能影响参数及其性能。

附图说明

为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图：

图1为本申请实施例的辅助电路的功能示意图；

图2为本申请实施例的辅助电路的拓扑示意图；

图3为本申请实施例的芯片的测温电路的测温的示意图；

图4为本申请实施例的芯片的辅助电路的设计方法流程示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请提出的技术方案，下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本说明书中的一部分实施例，而不是全部的实施例。基于本说明书中的一个或复数实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

本申请的实施方式集成电路芯片的辅助电路，在设计后的集成电路芯片的基础上增加辅助电路，其可采用高纯度的硅导热系数为140W/mK，其为良好的导热性材料，该辅助电路，包括：控制电路和加热电路，控制电路，配置于原芯片的供电端侧，其包括：第一温度检测电路及第二温度检测电路，以分别控制加热电路、芯片是否工作，第一温度检测电路配置成基于检测芯片当前的温度并输出控制信号至加热电路使其工作或不工作，第二温度检测电路电性连接所述供电端，其将控制信号输出至供电端，第二温度检测电路配置成基于检测芯片当前的温度并输出控制信号至供电端使得芯片工作或不工作，加热电路，包括：多个阻值相同的电阻，多个阻值相同的电阻通过导线电性串联成至少一圈且围绕在原芯片的周围。这样仅在低温时触发该辅助电路、通电发热，这样在低温下加热芯片至预设的温度后关闭辅助电路该芯片工作。这样芯片在环境温度为-70℃时仍能正常工作，相比目前环境温度设计仅在-45℃以上工作的芯片，拓宽了应用范围。

下面结合附图来详细的描述本申请出的集成电路芯片的辅助电路及其设计方法。

请参考图1及图2，该辅助电路包括控制电路C1和加热电路，

该控制电路，配置于原芯片的供电端（vin打线焊盘）附近。

该加热电路，包括：多个阻值电阻R1，该多个电阻R1通过导线串联的支路R，支路R呈一圈或多圈的围绕在原芯片版图L1的周围（支路R看上去呈一圈或多圈的围绕在原芯片版图L1的周围）。较佳的，电阻R1均匀分布在原芯片版图L1的四周外侧。该串联的多个电阻R1配置成每个电阻的阻值相同，因而发热功率一样的，触发辅助电路后原芯片就会被这些电阻均匀加热。在一实施方式中，该多个电阻R1通过导线串联形成多条支路R，且多条支路R分布在原芯片版图L1的四周外侧（这时电阻R1均匀分布在原芯片版图L1的四周外侧）。

该控制电路C1包括：第一温度检测电路及第二温度检测电路，该第一温度检测电路电性连接加热电路，该第二温度检测电路电性连接芯片的供电端。本实施方式中，第一温度检测电路配置成在-70℃仍能正常工作。这样保证芯片在环境温度为-70℃时仍能正常工作，使得原先设计仅能在-45摄氏度以上工作的芯片拓宽了应用范围。

第一温度检测电路检测当前的温度低于-40℃时输出第一控制信号至加热电路，加热电路工作，以加热芯片。检测出的芯片当前温度等于或大致等于环境温度。进一步的，该第一温度检测电路检测芯片当前的温度上升至第二阈值（如-25℃、-20℃）时，输出第三控制信号至加热电路，以关闭加热电路。

第二温度检测电路电性连接芯片的供电端，该第二温度检测电路检测出当前芯片的温度达到预设的第一阈值（-45℃或-40℃，具体视应用场景来设定）时，发出第二控制信号至供电端，供电端接收并响应第二控制信号芯片工作。进一步的，芯片工作时，第二温度检测电路检测芯片当前的温度低于-50℃时，发出第四控制信号至供电端，该芯片停止工作。这样避免原芯片在环境温度过低时发生意外。第二温度检测电路检测芯片当前的温度未达到预设的第一阈值时，供电端截止，芯片不工作。

本实施方式中，该辅助电路还包括：使能开关s1，其电性连接至原芯片（电路）的供电端。在低温时（如：-70℃）使能开关s1截止，这样在低温时首先触发该辅助电路加热、直至合适的温度（如：-45℃或-40℃），使能开关s1接收第二温度检测电路的控制信号触发，芯片才能正常工作，这样的设计防止芯片在环境温度过低时工作而发生意外。该辅助电路包括两个温度系数不一致的电阻组成一个比较器，当温度下降的时候，正温度系数电阻的电阻值减小，负温度系数电阻的电阻值增大，他们又由镜像电流源灌入同等大小的电流，合理绘制两个电阻的版图（或常温时的电阻值），可以实现在特定温度、镜像电流下两个电阻上的电压差会产生变化，即正温度系数电阻上的电压随着温度降低而减小，负温度系数电阻上的电压随着温度降低而增加，常温时正温度系数电阻上的电压大于负温度系数上的电压，随着温度降低会变成正温度系数电阻上的电压会低于负温度系数电阻上的电压，当达到特定压差时施密特触发器的输出O会变换切换，反过来亦是如此，只是由于施密特触发器存在迟滞特性，所以两个方向的触发电压差不一致，实质等效于温度上升和下降时触发施密特触发器输出反转的温度不一致。本实施方式中，辅助电路包括：控制电路及加热电路，加热电路对应到版图表现为围绕原芯片周围的发热电阻及金属层导线。控制电路包括：第一温度检测电路及第二温度检测电路也称测温电路，其具有两个如图3所示测温电路组成，分别给加热电路、原芯片的使能开关输出控制信号。在一实施方式中，该加热电路的电阻（电阻所在的支路）电性连接电流限制模块，该电流限制模块电性连接第一温度检测电路，并基于第一温度检测电路的信息以限制电流进而限制发热电阻产生的热量，在节能的同时降低发生意外的风险。

接下来结合图3来描述辅助电路的动作，

该辅助电路包括：施密特触发器，

其同相输入端电性连接正温度系数电阻支路，

其反相输入端电性连接负温度系数电阻支路，

输出端连接使能开关的触发端，

利用施密特触发器的迟滞特性，可以实现不同温度切换输出状态。可在预设的温度区间内施密特触发器输出信号以触发使能开关。触发该使能开关让芯片工作，防止芯片在环境温度过低时工作发生意外。通过这样的设计，在芯片设计完成绘制成版图后，在原芯片上外加的一个辅助电路，这样不改变原芯片设计，仅在版图外围添加辅助电路，其中第一温度检测电路配置成基于检测的温度输出控制信号使加热电路以及闭供电端使得芯片不工作，第二温度检测电路配置成基于检测的温度输出控制信号以关闭加热电路使其不工作及触发所述供电端使得芯片工作，这样可让原芯片在比原设计预期的更低的环境温度下正常工作。该辅助电路与芯片封装在一起。

接下来描述图4来描述本申请的辅助电路的设计方法，该方法依据如下步骤自动运行：

S11.获取原芯片的外框尺寸及坐标，

S12.获取原芯片的VIN PAD的位置坐标，

S13.基于获取VIN PAD的位置坐标，将辅助电路的控制电路配置于该VIN PAD所在位置的附近，

S14.从VIN PAD处引金属线并配置使能开关，

S15. 基于预设的规则配置加热电阻，

S16. 配置新的边框（加热电阻的外侧配置新的边框）。该方法在几乎不用改动原芯片的设计及版图前提下，通过程序自动的在芯片版图的外围添加辅助电路（控制电路及加热电路），即可让芯片在比原设计预期的更低的环境温度下正常工作。辅助电路对应的版图添加在原芯片版图的外围，基本不额外增加设计调整工作量。若该辅助电路对应的版图配置于原芯片版图内，则会导致原芯片版图的重新排布，从而可能影响参数及其性能。

作为上述方法的变形，在一实施方式中，该辅助电路的设计方法依据如下步骤自动运行：

S1.获取原芯片的外框尺寸及坐标，

S2.获取原芯片的VIN PAD的位置坐标，

S3.基于获取VIN PAD的位置坐标，将辅助电路的控制电路配置于该VIN PAD所在位置的附近，且最靠近VIN PAD的边框外侧，

S4.从VIN PAD处引金属线到辅助电路的使能开关的输出点，

S5.基于获取原芯片的外框尺寸依据预设的规则计算周长D，如：芯片的边框增加一定宽度后的周长D，

S6.基于计算出的周长D，

依据周长D除以第一预设值（如，200um），得到商1，

依据周长D除以第二预设值（如，500um）得到商2，计算出需添加的加热点数量，取商1和商2之间的一个整数值记为加热点数。在实际的芯片中，现有尺寸的周长大致介于6～10mm，在其周围均匀的增加加热电路，又不至于数量过多增加计算机算力负担（特别是仿真相关的算力负担），只增加小几十个发热点。

S7.基于计算出的加热点数的数量，均匀分布的配置加热电阻的位置，即按照周长除以加热点数来分布。

S8.配置新的边框（加热电阻的外侧配置新的边框）。该方法在几乎不用改动原芯片的设计及版图前提下，通过程序自动的实现仅在原芯片版图的外围添加辅助电路（控制电路及加热电路），通过辅助电路可让芯片在-70℃时仍能正常工作。

在一实施方法中，步骤S6中，若商1和商2的整数部分一致，则取用一个稍大于商1的值，尽可能使得加热点数为加热电阻长度除以工艺精度的商的约数。

在一实施方法中，步骤S8中，还包括提供选项可以去除原芯片的边框，若选择去除则需要考察加热电路与原边框内电路的电压差是否安全。

在一实施方法中，步骤S6中，还包括，计算总的加热电阻的长/宽。

在一实施方法中，步骤S6中，还包括，提供选项选择加热功率，加热功率决定了加热电路的宽度，功率越大，加热电路越宽，其运行时能使得芯片产生更多的热，获得在更大热量散失的情况下工作的能力。

在一实施方法中，步骤S6中，提供选项限制最大尺寸，最大尺寸会限制加热功率上限，但是可以保证能够被放进特定封装。

在一实施方法中，步骤S8之后还包括制作芯片流片、制作芯片模块。这样在不改变原芯片设计，添加本方法内的辅助电路（加热及控制电路），即可让原芯片在更低环境温度下工作。

在一实施方法中，在步骤S5中新增的加热电路是有一定宽度的，在电路宽度的设计中，流过1mA电流的金属线宽约1um（这个参考值在不同工艺时可能有差异），在实际计算的时候取预计的通过电流上限来计算新增的加热电路宽度，如：一个48V最大供电的芯片，需要500mw的发热功率，则此时增加的边框外宽度是11um，那么此时可以计算加热电路预计的周长就是原芯片外框周长增加8*11um=88um。

需要说明的是，上述实施方式可以由计算机硬件、硬件和软件的组合，或者通过存储在非暂时性计算机可读存储器中的计算机指令来实现或实施。每个程序可以以高级过程或面向对象的编程语言来实现与计算机系统通信。然而，若需要，该程序可以以汇编或机器语言实现。在任何情况下，该语言可以是编译或解释的语言。此外，为此目的该程序能够在编程的专用集成电路上运行。也可以在可操作地连接至合适的任何类型的计算平台中实现，包括但不限于个人电脑、迷你计算机、主框架、工作站、网络或分布式计算环境、单独的或集成的计算机平台，或者与带电粒子工具或其它成像装置通信等等。当介质或设备由计算机读取时可用于配置和操作计算机以执行在此所描述的过程。此外，机器可读代码，或其部分可以通过有线或无线网络传输。当此类媒体包括结合微处理器或其他数据处理器实现上文所述步骤的指令或程序时，本实施例所述的发明包括这些和其他不同类型的非暂时性计算机可读介质。当根据本发明所述的方法和技术编程时，本发明还包括计算机本身。

上述实施例只为说明本申请的技术构思及特点，其目的在于让熟悉此项技术的人是能够了解本申请的内容并据以实施，并不能以此限制本申请的保护范围。凡如本申请精神实质所做的等效变换或修饰，都应涵盖在本申请的保护范围之内。

Claims (5)

1.一种集成电路芯片的辅助电路的设计方法，所述辅助电路包括：控制电路和加热电路，其特征在于：所述方法依据如下步骤自动运行：

S1.获取原芯片的外框尺寸及坐标，

S2.获取原芯片的VIN PAD的位置坐标，

S3.基于获取VIN PAD的位置坐标，将辅助电路的控制电路配置于所述VIN PAD所在位置的附近，且靠近VIN PAD边框的外侧，

S4.从VIN PAD处引线到辅助电路的使能开关的输出端，

S5.基于获取原芯片的外框尺寸依据预设的规则计算周长D，

S6.基于计算出的周长D计算需添加的加热点数量，

S7.基于计算出的加热点数的数量，均匀分布的配置加热电阻，即按照周长除以加热点数来分布，

S8.配置新的边框；

其中，所述控制电路，配置于原芯片的供电端侧，其包括：

第一温度检测电路及第二温度检测电路，其中，

所述第一温度检测电路电性连接加热电路，所述第一温度检测电路配置成在环境温度低至-70℃时能正常工作，所述第一温度检测电路配置成检测芯片当前的温度低于-40℃时输出第一控制信号至所述加热电路，所述加热电路响应第一控制信号工作，

所述第二温度检测电路电性连接所述供电端，所述第二温度检测电路配置成基于检测芯片当前的温度，检测出温度达到预设的第一阈值时，发出第二控制信号至所述供电端，所述供电端响应第二控制信号所述芯片工作，

所述加热电路，包括：多个阻值相同的电阻，多个阻值相同的所述电阻电性串联的支路配置成至少一圈且围绕在原芯片的周围。

2.如权利要求1所述的集成电路芯片的辅助电路的设计方法，其特征在于：所述步骤S6中，还包括：

依据所述周长D除以第一预设值，得到商1，

依据周长D除以第二预设值得到商2，

取商1和商2之间的一个整数值记为加热点数，若商1和商2的整数部分一致，则取用一个大于商1的值。

3.如权利要求1所述的集成电路芯片的辅助电路的设计方法，其特征在于：所述步骤S6中，还包括，计算总的加热电阻的长和/或宽。

4.如权利要求1所述的集成电路芯片的辅助电路的设计方法，其特征在于：

所述步骤S6中，还包括，基于预设的加热功率，计算加热电路的宽。

5.如权利要求1所述的集成电路芯片的辅助电路的设计方法，其特征在于：

所述步骤S6中，还包括，基于预设的最大封装尺寸计算加热电路的宽。

Images