CN111859835A - 一种电路互连网络模型的降阶方法、降阶装置及降阶设备 - Google Patents
一种电路互连网络模型的降阶方法、降阶装置及降阶设备 Download PDFInfo
- Publication number
- CN111859835A CN111859835A CN202010605973.3A CN202010605973A CN111859835A CN 111859835 A CN111859835 A CN 111859835A CN 202010605973 A CN202010605973 A CN 202010605973A CN 111859835 A CN111859835 A CN 111859835A
- Authority
- CN
- China
- Prior art keywords
- matrix
- model
- singular value
- gram
- gram matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 230000009467 reduction Effects 0.000 title claims abstract description 30
- 239000011159 matrix material Substances 0.000 claims abstract description 280
- 238000000354 decomposition reaction Methods 0.000 claims abstract description 51
- 238000004364 calculation method Methods 0.000 claims abstract description 30
- 230000009466 transformation Effects 0.000 claims abstract description 16
- 239000013598 vector Substances 0.000 claims description 19
- 238000004590 computer program Methods 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 claims description 7
- FZNWJRXTACKOPU-UHFFFAOYSA-N 2-(2-methylthioethyl)malic acid Chemical compound CSCCC(O)(C(O)=O)CC(O)=O FZNWJRXTACKOPU-UHFFFAOYSA-N 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims description 3
- 238000004088 simulation Methods 0.000 abstract description 11
- 230000008569 process Effects 0.000 abstract description 10
- 238000011946 reduction process Methods 0.000 abstract description 4
- 238000012545 processing Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000012795 verification Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000013178 mathematical model Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明公开了一种电路互连网络模型的降阶方法、降阶装置、降阶设备及计算机可读存储介质，在根据电路互连网络的参数值建立电路互连网络的延迟模型，建立延迟模型的可控性格兰姆矩阵和延迟模型的可观性格兰姆矩阵之后，通过利用可控性格兰姆矩阵和可观性格兰姆矩阵计算交叉格兰姆矩阵，再对交叉格兰姆矩阵进行奇异值分解运算，相较于现有技术中分别对可控性格兰姆矩阵和可观性格兰姆矩阵进行奇异值分解计算的方式，在保证对可控性格兰姆矩阵和可观性格兰姆矩阵二者信息的继承的基础上极大简化了计算过程，最后根据奇异值分解结果计算投影矩阵以进行投影变换，降低了降阶过程的计算量，提高了电路互连网络的仿真效率。
Description
技术领域
本发明涉及电路仿真技术领域，特别是涉及一种电路互连网络模型的降阶方法、降阶装置、降阶设备及计算机可读存储介质。
背景技术
随着集成电路的快速发展,器件特征尺寸降低为纳米级别，单个芯片上所集成的晶体管数目可达1012量级，芯片内部的互连线规模也越来越大,这就导致互连线的延迟与功耗对电路性能的影响越来越占主导地位,集成电路设计也逐渐从以逻辑驱动为中心进行优化设计向以互连优化设计为重心转变。所以能对大规模互连线进行快速有效的仿真与分析是对电路设计自动化相关领域提出的一项新挑战。
对电路进行仿真分析需要对原始电路建立精确的数学模型,随着集成电路工作频率越来越高，互连线已经不能再视为简单的金属导线,需要用传输线的分布参数理论来处理，例如使用多段RC或者RLC电路来近似高速互连线等.此外集成电路的多层堆叠也使得用来描述电路系统的数学模型变得复杂,方程的数目也越来越多。而在集成电路设计阶段,逻辑与互连电路需要进行反复的仿真与验证才能满足设计要求,涉及到规模庞大的计算量。虽然目前计算设备的算力已经相当强大,但是处理规模如此庞大的计算量还是异常的耗时,计算时间常常令人难以接受。
模型降阶(Model Order Reduction，MOR)技术是解决此问题的一种非常有效的手段，其主要目的是提出原始大规模系统中的冗余信息，寻找一个近似的较小的降阶系统，该降阶系统能很好的近似原始系统的输入输出关系，并且能保留原始系统的主要性质，例如无源性，稳定性等。这样可以很大程度上降低原始系统的规模，减少原始系统的仿真分析难度与复杂度。其主要机理为，高维空间的主要信息往往可以通过低维空间进行表示，通过构建合适的低维空间，将原始系统在低维空间中进行近似表示。
平衡截断降阶方法是目前运用到集成电路分析与模拟中的模型降阶方法之一，该方法主要是基于系统的可控性格兰姆(Gramian，下文同)矩阵及可观性格兰姆矩阵来寻找降阶矩阵。可控性和可观性是系统的两条重要的基本特性，揭示了系统内部状态和外部输入输出之间的关系，所以根据可控性格兰姆矩阵和可观性格兰姆矩阵所得到的降阶系统能很好的保持原始系统的输入输出关系和系统的稳定性。
高速互连电路需要将信号的延迟考虑在内，所以其数学模型一般为延迟的微分方程组。目前针对高速互连电路系统的平衡截断模型降阶方法主要是求解延迟模型的可控性格兰姆矩阵和可观性格兰姆矩阵。在大规模电路系统中，出于降低计算量的目的，通常采用数值积分方法来求解可控性格兰姆矩阵和可观性格兰姆矩阵。在得到可控性格兰姆矩阵和可观性格兰姆矩阵后，分别对可控性格兰姆矩阵和可观性格兰姆矩阵进行奇异值分解运算，根据二者的奇异值分解结果计算得到延迟模型的投影矩阵，从而可以对延迟模型进行投影变换以得到电路互连网络的降阶模型。
然而，随着集成电路规模的不断增大，上述降阶过程还是会产生较大的计算量，使得电路互连网络的仿真与验证过程耗时较长。
发明内容
本发明的目的是提供一种电路互连网络模型的降阶方法、降阶装置、降阶设备及计算机可读存储介质，用于降低对电路互连网络的降阶过程的计算量，提高电路互连网络的仿真与验证的效率。
为解决上述技术问题，本发明提供一种电路互连网络模型的降阶方法，包括：
根据电路互连网络的参数值建立所述电路互连网络的延迟模型；
建立所述延迟模型的可控性格兰姆矩阵和所述延迟模型的可观性格兰姆矩阵；
利用所述可控性格兰姆矩阵和所述可观性格兰姆矩阵计算交叉格兰姆矩阵；
对所述交叉格兰姆矩阵进行奇异值分解运算，得到奇异值分解结果；
根据所述奇异值分解结果计算得到所述延迟模型的投影矩阵；
利用所述投影矩阵对所述延迟模型进行投影变换，得到所述电路互连网络的降阶模型。
可选的，所述利用所述可控性格兰姆矩阵和所述可观性格兰姆矩阵计算交叉格兰姆矩阵，具体包括：
提取所述可控性格兰姆矩阵的预设量的信息，得到第一信息矩阵；
提取所述可观性格兰姆矩阵的所述预设量的信息，得到第二信息矩阵；
对所述第一信息矩阵和所述第二信息矩阵进行交叉运算，得到所述交叉格兰姆矩阵。
可选的，所述提取所述可控性格兰姆矩阵的预设量的信息，得到第一信息矩阵；提取所述可观性格兰姆矩阵的所述预设量的信息，得到第二信息矩阵，具体包括：
在预设频率范围内取第一预设数目的频率点；
将所述可控性格兰姆矩阵进行近似表示为各所述频率点处的第一信息矩阵及所述第一信息矩阵的共轭转置矩阵的乘积的形式，确定所述第一信息矩阵；
将所述可观性格兰姆矩阵进行近似表示为各所述频率点处的第二信息矩阵及所述第二信息矩阵的共轭转置矩阵的乘积的形式，确定所述第二信息矩阵。
可选的，所述在预设频率范围内取第一预设数目的频率点，具体包括：
根据所述电路互连网络的工作频率确定所述预设频率范围；
依据所述电路互连网络的计算精度要求确定所述第一预设数目；
在所述预设频率范围内取所述第一预设数目的频率点。
可选的，所述根据所述奇异值分解结果计算得到所述延迟模型的投影矩阵，具体为：
在所述奇异值分解结果中的奇异值矩阵中选取奇异值较大的前第二预设数目的奇异值对应的左奇异值向量作为所述投影矩阵。
可选的，所述在所述奇异值分解结果中的奇异值矩阵中选取奇异值较大的前第二预设数目的奇异值对应的左奇异值向量作为所述投影矩阵，具体包括：
依据所述电路互连网络的计算精度要求确定所述第二预设数目；
在所述奇异值矩阵中选取奇异值较大的前所述第二预设数目的奇异值对应的左奇异值向量作为所述投影矩阵。
可选的，所述延迟模型具体通过下式表示：
其中，E∈Rn×n，为所述延迟模型的电感值和电容值所构成的矩阵；A∈Rn×n，为所述延迟模型的电阻值、电导值和各器件的关联关系所构成的矩阵；Ad∈Rn×n，为所述延迟模型的互连线中的寄生参数值所构成的矩阵；B∈Rn×1，为所述延迟模型的输入矩阵；u(t)为所述延迟模型的输入量；y为所述延迟模型的输出量；C∈Rn×1，为所述延迟模型的输出矩阵；x(t)∈Rn×1，为所述延迟模型的未知变量；τ为信号传输延迟；n为所述延迟模型的阶数；
所述降阶模型具体通过下式表示：
其中，Er＝MTEM∈Rr×r，为所述降阶模型的电感值和电容值所构成的矩阵；xr＝MTx，为所述降阶模型的未知变量；Ar＝MTAM∈Rr×r，为所述降阶模型的电阻值、电导值和各器件的关联关系所构成的矩阵；Adr＝MTAdM∈Rr×r，为所述降阶模型的互连线中的寄生参数值所构成的矩阵；Br＝MTB∈Rr×1，为所述降阶模型的输入矩阵；Cr＝CM∈R1×r，为所述降阶模型的输出矩阵；M为所述投影矩阵；r为所述降阶模型的阶数。
为解决上述技术问题，本发明还提供一种电路互连网络模型的降阶装置，包括：
建模单元，用于根据电路互连网络的参数值建立所述电路互连网络的延迟模型；
创建单元，用于建立所述延迟模型的可控性格兰姆矩阵和所述延迟模型的可观性格兰姆矩阵；
第一计算单元，用于利用所述可控性格兰姆矩阵和所述可观性格兰姆矩阵计算交叉格兰姆矩阵；
分解单元，用于对所述交叉格兰姆矩阵进行奇异值分解运算，得到奇异值分解结果；
第二计算单元，用于根据所述奇异值分解结果计算得到所述延迟模型的投影矩阵；
变换单元，用于利用所述投影矩阵对所述延迟模型进行投影变换，得到所述电路互连网络的降阶模型。
为解决上述技术问题，本发明还提供一种电路互连网络模型的降阶设备，包括：
存储器，用于存储指令，所述指令包括上述任意一项所述电路互连网络模型的降阶方法的步骤；
处理器，用于执行所述指令。
为解决上述技术问题，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意一项所述电路互连网络模型的降阶方法的步骤。
本发明所提供的电路互连网络模型的降阶方法，包括：根据电路互连网络的参数值建立电路互连网络的延迟模型；建立延迟模型的可控性格兰姆矩阵和延迟模型的可观性格兰姆矩阵；利用可控性格兰姆矩阵和可观性格兰姆矩阵计算交叉格兰姆矩阵；对交叉格兰姆矩阵进行奇异值分解运算，得到奇异值分解结果；根据奇异值分解结果计算得到延迟模型的投影矩阵；利用投影矩阵对延迟模型进行投影变换，得到电路互连网络的降阶模型。通过对可控性格兰姆矩阵和可观性格兰姆矩阵计算得到的交叉格兰姆矩阵进行奇异值分解运算，相较于现有技术中分别对可控性格兰姆矩阵和可观性格兰姆矩阵进行奇异值分解计算的方式，在保证对可控性格兰姆矩阵和可观性格兰姆矩阵二者信息的继承的基础上极大简化了计算过程，从而降低了对电路互连网络的降阶过程的计算量，提高了电路互连网络的仿真与验证的效率。
本发明还提供一种电路互连网络模型的降阶装置、降阶设备及计算机可读存储介质，具有上述有益效果，在此不再赘述。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种电路互连网络模型的降阶方法的流程图；
图2为本发明实施例提供的一种图1中步骤S103的具体实施方式的流程图；
图3为本发明实施例提供的一种延迟模型和降阶模型的输出相应曲线图；
图4为图3中延迟模型和降阶模型的相对误差示意图；
图5为本发明实施例提供的一种电路互连网络模型的降阶装置的结构示意图；
图6为本发明实施例提供的一种电路互连网络模型的降阶设备的结构示意图。
具体实施方式
本发明的核心是提供一种电路互连网络模型的降阶方法、降阶装置、降阶设备及计算机可读存储介质，用于降低对电路互连网络的降阶过程的计算量，提高电路互连网络的仿真与验证的效率。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例提供的一种电路互连网络模型的降阶方法的流程图。
如图1所示，本发明实施例提供的电路互连网络模型的降阶方法包括：
S101：根据电路互连网络的参数值建立电路互连网络的延迟模型。
在具体实施中，首先读取电路网络与互连线的特征信息，包括电路网络中电阻，电感，电容值以及互连线的寄生参数值。
利用节点电压法，或改进的节点电压法(具体可以参考现有技术)，根据电路互连网络的参数值建立电路互连网络的延迟模型，延迟模型具体通过下式表示：
其中，E∈Rn×n，为延迟模型的电感值和电容值所构成的矩阵；A∈Rn×n，为延迟模型的电阻值、电导值和各器件的关联关系所构成的矩阵；Ad∈Rn×n，为延迟模型的互连线中的寄生参数值所构成的矩阵；B∈Rn×1，为延迟模型的输入矩阵；u(t)为延迟模型的输入量；y为延迟模型的输出量；C∈Rn×1，为延迟模型的输出矩阵；x(t)∈Rn×1，为延迟模型的未知变量；τ为信号传输延迟；n为所述延迟模型的阶数，即方程(1)中未知变量的个数。
S102：建立延迟模型的可控性格兰姆矩阵和延迟模型的可观性格兰姆矩阵。
式(1)在频率域内的可控性格兰姆矩阵P和可观性格兰姆矩阵Q分别为：
其中，H为矩阵的共轭转置。
S103：利用可控性格兰姆矩阵和可观性格兰姆矩阵计算交叉格兰姆矩阵。
S104：对交叉格兰姆矩阵进行奇异值分解运算，得到奇异值分解结果。
S105：根据奇异值分解结果计算得到延迟模型的投影矩阵。
现有技术中在建立可控性格兰姆矩阵和可观性格兰姆矩阵之后，分别对二者进行奇异值分解运算，而后再对二者的奇异值分解结果进行交叉运算以获得投影矩阵，这需要进行两次奇异值分解运算，针对大规模电路系统进行仿真时需要大量的计算。
而在本发明实施例中，可以先对可控性格兰姆矩阵和可观性格兰姆矩阵进行交叉运算，得到交叉格兰姆矩阵。而后只需要对交叉格兰姆矩阵一个矩阵进行奇异值分解运算，并根据奇异值分解结果计算延迟模型的投影矩阵，不仅保持了电路互连网络的主要性质与输入输出特性，还有效减少了计算量。
S106：利用投影矩阵对延迟模型进行投影变换，得到电路互连网络的降阶模型。
在得到延迟模型的投影矩阵后，利用投影矩阵对延迟模型进行投影变换，可以得到电路互连网络的降阶模型。具体来说，利用投影矩阵对延迟模型进行单边投影变换，得到的电路互连网络的降阶模型能够保持电路互连网络的稳定性。
在式(1)的基础上，对延迟模型进行单边投影变换得到的降阶模型具体通过下式表示：
其中，Er＝MTEM∈Rr×r，为降阶模型的电感值和电容值所构成的矩阵；xr＝MTx，为降阶模型的未知变量；Ar＝MTAM∈Rr×r，为降阶模型的电阻值、电导值和各器件的关联关系所构成的矩阵；Adr＝MTAdM∈Rr×r，为降阶模型的互连线中的寄生参数值所构成的矩阵；Br＝MTB∈Rr×1，为降阶模型的输入矩阵；Cr＝CM∈R1×r，为降阶模型的输出矩阵；M为投影矩阵；r为所述降阶模型的阶数。
本发明实施例提供的电路互连网络模型的降阶方法，包括：根据电路互连网络的参数值建立电路互连网络的延迟模型；建立延迟模型的可控性格兰姆矩阵和延迟模型的可观性格兰姆矩阵；利用可控性格兰姆矩阵和可观性格兰姆矩阵计算交叉格兰姆矩阵；对交叉格兰姆矩阵进行奇异值分解运算，得到奇异值分解结果；根据奇异值分解结果计算得到延迟模型的投影矩阵；利用投影矩阵对延迟模型进行投影变换，得到电路互连网络的降阶模型。通过对可控性格兰姆矩阵和可观性格兰姆矩阵计算得到的交叉格兰姆矩阵进行奇异值分解运算，相较于现有技术中分别对可控性格兰姆矩阵和可观性格兰姆矩阵进行奇异值分解计算的方式，在保证对可控性格兰姆矩阵和可观性格兰姆矩阵二者信息的继承的基础上极大简化了计算过程，从而降低了对电路互连网络的降阶过程的计算量，提高了电路互连网络的仿真与验证的效率。
图2为本发明实施例提供的一种图1中步骤S103的具体实施方式的流程图。
可控性格兰姆矩阵P和可观性格兰姆矩阵Q满足延迟李雅普诺夫方程求解方程得到可控性格兰姆矩阵P和可观性格兰姆矩阵Q较为繁琐，也导致了庞大的计算量。因此在上述实施例的基础上，如图2所示，在本发明实施例提供的电路互连网络模型的降阶方法中，步骤S103：利用可控性格兰姆矩阵和可观性格兰姆矩阵计算交叉格兰姆矩阵，具体包括：
S201：提取可控性格兰姆矩阵的预设量的信息，得到第一信息矩阵。
S202：提取可观性格兰姆矩阵的预设量的信息，得到第二信息矩阵。
S203：对第一信息矩阵和第二信息矩阵进行交叉运算，得到交叉格兰姆矩阵。
在具体实施中，由于集成电路的工作频率均为某个正数区间，所以在求解式(2)、式(3)的过程中，可以选择求解电路互连网络的频率区间内的表达式：
为进一步简化计算，可以在该频率区间内选择多个频率点，将式(5)、式(6)的积分形式转换为多个频率点求和的方式来计算可控性格兰姆矩阵P的值和可观性格兰姆矩阵Q的值。
基于此，步骤S201、步骤S202具体包括：
在预设频率范围内取第一预设数目的频率点；将可控性格兰姆矩阵进行近似表示为各频率点处的第一信息矩阵及第一信息矩阵的共轭转置矩阵的乘积的形式，确定第一信息矩阵；将可观性格兰姆矩阵进行近似表示为各频率点处的第二信息矩阵及第二信息矩阵的共轭转置矩阵的乘积的形式，确定第二信息矩阵。
其中，通过电路互连网络的工作频率确定预设频率范围，依据电路互连网络的计算精度要求确定第一预设数目，依此在预设频率范围内取第一预设数目的频率点。当电路互连网络的计算精度要求较高时，第一预设数目取值较大；反之，若电路互连网络的计算精度要求不高，则出于简化计算，第一预设数目的取值可以小一些。
则在预设频率范围[a,b]内取第一预设数目k的频率点[ω1,ω2,···,ωq](k＝1,2,···,q)，在每一个频率点处有：
则可控性格兰姆矩阵P和可观性格兰姆矩阵Q可以近似表示为下式：
设第一信息矩阵Zc＝[zc1,zc2,zc3,···,zcq]，第二信息矩阵Zo＝[zo1,zo2,zo3,···,zoq]，则可控性格兰姆矩阵P和可观性格兰姆矩阵Q可以进一步表示为：
可控性格兰姆矩阵P和可观性格兰姆矩阵Q包含了延迟模型的主要信息，而第一信息矩阵包含了可控性格兰姆矩阵P的主要信息，第二信息矩阵包含了可观性格兰姆矩阵Q的主要信息。
则步骤S203：对第一信息矩阵和第二信息矩阵进行交叉运算，得到交叉格兰姆矩阵，具体通过下式计算：
交叉格兰姆矩阵X中包含了可控性格兰姆矩阵P的主要信息和可观性格兰姆矩阵Q的主要信息，用于构建电路互连网络模型的投影矩阵。
此时，步骤S104：对交叉格兰姆矩阵进行奇异值分解运算，得到奇异值分解结果，具体通过下式计算：
X＝U∑N (14)
其中，U∈Rn×n，为交叉格兰姆矩阵X的左奇异值向量所组成的矩阵；∑∈Rn×m，为交叉格兰姆矩阵X的奇异值矩阵；N∈Rm×m，为交叉格兰姆矩阵X的右奇异值所组成的矩阵。
在式(14)中，奇异值矩阵∑和左奇异值向量矩阵U是对应的，根据奇异值矩阵∑来选择左奇异值向量矩阵U内的向量。而在奇异值矩阵∑中，奇异值越大，其对应的在左奇异值向量矩阵U中的奇异值向量所包含的信息就越多。为了进一步简化计算，可以舍去一些较小的奇异值，取前面较大的多个奇异值所对应的左奇异值向量。
则在上述实施例的基础上，在本发明实施例提供的电路互连网络模型的降阶方法中，步骤S105：根据奇异值分解结果计算得到延迟模型的投影矩阵，具体为：在奇异值分解结果中的奇异值矩阵中选取奇异值较大的前第二预设数目的奇异值对应的左奇异值向量作为投影矩阵：
U＝[M S] (15)
则取M∈Rn×r为投影矩阵；S∈Rn×(n-r)，为左奇异值向量矩阵U中除第二预设数目r个奇异值对应的左奇异值向量外的剩余左奇异值向量构成的矩阵。
同理，可以依据电路互连网络的计算精度要求确定第二预设数目r；在奇异值矩阵中选取奇异值较大的前第二预设数目r的奇异值对应的左奇异值向量作为投影矩阵。当电路互连网络的计算精度要求较高时，第二预设数目r取值较大；反之，若电路互连网络的计算精度要求不高，则出于简化计算，第二预设数目r的取值可以小一些。
最后，参照式(4)进行单边投影变换，得到电路互连网络的降阶模型，该模型阶数相较于初始的延迟模型较低，而包含了延迟模型的主要信息，维持了延迟模型的输入输出特性，且保持了延迟模型的稳定性。
图3为本发明实施例提供的一种延迟模型和降阶模型的输出相应曲线图；
图4为图3中延迟模型和降阶模型的相对误差示意图。
应用本发明上述实施例提供的电路互连网络模型的降阶方法，以两个靠互连线连接的RLC电路网络为例，利用改进的节点电压法分别建立RLC电路网络与互连线的延迟模型，该模型的阶数为1632阶。
通过本发明实施例提供的方案，构建投影矩阵M∈R1632×60，得到的降阶模型的阶数为60阶，即通过一个60阶的降阶系统来近似原始1632阶系统。原始1632阶系统与60阶降阶系统的输入均为
其输出相应如图3所示。
可以看到，应用本发明上述实施例提供的电路互连网络模型的降阶方法对电路互连网络的延迟模型进行降阶后，得到了较为稳定而保持了原有输入输出特性的降阶模型。
为定量地证明该降阶模型的优劣，可以通过下式计算延迟模型和降阶模型的相对误差Err：
其中，y为延迟模型的输出，yr为降阶模型的输出。
应用式(16)拟合图3中原始1632阶系统与60阶降阶系统的相对误差曲线图，如图4所示。
在本发明实施例中，通过对延迟模型和降阶模型进行输出相应仿真，再通过对二者的仿真结果拟合相对误差曲线，可以有效分析降阶模型对延迟模型的描述能力，结合电路互连网络的精度要求，可以作为调整第一预设数目和第二预设数目的参考。
上文详述了电路互连网络模型的降阶方法对应的各个实施例，在此基础上，本发明还公开了与上述方法对应的电路互连网络模型的降阶装置、降阶设备及计算机可读存储介质。
图5为本发明实施例提供的一种电路互连网络模型的降阶装置的结构示意图。
如图5所示，本发明实施例提供的电路互连网络模型的降阶装置包括：
建模单元501，用于根据电路互连网络的参数值建立所述电路互连网络的延迟模型；
创建单元502，用于建立所述延迟模型的可控性格兰姆矩阵和所述延迟模型的可观性格兰姆矩阵；
第一计算单元503，用于利用所述可控性格兰姆矩阵和所述可观性格兰姆矩阵计算交叉格兰姆矩阵；
分解单元504，用于对所述交叉格兰姆矩阵进行奇异值分解运算，得到奇异值分解结果；
第二计算单元505，用于根据所述奇异值分解结果计算得到所述延迟模型的投影矩阵；
变换单元506，用于利用所述投影矩阵对所述延迟模型进行投影变换，得到所述电路互连网络的降阶模型。
由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
图6为本发明实施例提供的一种电路互连网络模型的降阶设备的结构示意图。
如图6所示，本发明实施例提供的电路互连网络模型的降阶设备包括：
存储器610，用于存储指令，所述指令包括上述任意一项实施例所述的电路互连网络模型的降阶方法的步骤；
处理器620，用于执行所述指令。
其中，处理器620可以包括一个或多个处理核心，比如3核心处理器、8核心处理器等。处理器620可以采用数字信号处理DSP(Digital Signal Processing)、现场可编程门阵列FPGA(Field－Programmable Gate Array)、可编程逻辑阵列PLA(Programmable LogicArray)中的至少一种硬件形式来实现。处理器620也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器CPU(CentralProcessing Unit)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器620可以集成有图像处理器GPU(Graphics Processing Unit)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器620还可以包括人工智能AI(Artificial Intelligence)处理器，该AI处理器用于处理有关机器学习的计算操作。
存储器610可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器610还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器610至少用于存储以下计算机程序611，其中，该计算机程序611被处理器620加载并执行之后，能够实现前述任一实施例公开的电路互连网络模型的降阶方法中的相关步骤。另外，存储器610所存储的资源还可以包括操作系统612和数据613等，存储方式可以是短暂存储或者永久存储。其中，操作系统612可以为Windows。数据613可以包括但不限于上述方法所涉及到的数据。
在一些实施例中，电路互连网络模型的降阶设备还可包括有显示屏630、电源640、通信接口650、输入输出接口660、传感器670以及通信总线680。
本领域技术人员可以理解，图6中示出的结构并不构成对电路互连网络模型的降阶设备的限定，可以包括比图示更多或更少的组件。
本申请实施例提供的电路互连网络模型的降阶设备，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如上所述的电路互连网络模型的降阶方法，效果同上。
需要说明的是，以上所描述的装置、设备实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本发明各个实施例所述方法的全部或部分步骤。
为此，本发明实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如电路互连网络模型的降阶方法的步骤。
该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器ROM(Read-OnlyMemory)、随机存取存储器RAM(Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本实施例中提供的计算机可读存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的电路互连网络模型的降阶方法的步骤，效果同上。
以上对本发明所提供的一种电路互连网络模型的降阶方法、降阶装置、降阶设备及计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、设备及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种电路互连网络模型的降阶方法，其特征在于，包括：
根据电路互连网络的参数值建立所述电路互连网络的延迟模型；
建立所述延迟模型的可控性格兰姆矩阵和所述延迟模型的可观性格兰姆矩阵；
利用所述可控性格兰姆矩阵和所述可观性格兰姆矩阵计算交叉格兰姆矩阵；
对所述交叉格兰姆矩阵进行奇异值分解运算，得到奇异值分解结果；
根据所述奇异值分解结果计算得到所述延迟模型的投影矩阵；
利用所述投影矩阵对所述延迟模型进行投影变换，得到所述电路互连网络的降阶模型。
2.根据权利要求1所述的降阶方法，其特征在于，所述利用所述可控性格兰姆矩阵和所述可观性格兰姆矩阵计算交叉格兰姆矩阵，具体包括：
提取所述可控性格兰姆矩阵的预设量的信息，得到第一信息矩阵；
提取所述可观性格兰姆矩阵的所述预设量的信息，得到第二信息矩阵；
对所述第一信息矩阵和所述第二信息矩阵进行交叉运算，得到所述交叉格兰姆矩阵。
3.根据权利要求2所述的降阶方法，其特征在于，所述提取所述可控性格兰姆矩阵的预设量的信息，得到第一信息矩阵；提取所述可观性格兰姆矩阵的所述预设量的信息，得到第二信息矩阵，具体包括：
在预设频率范围内取第一预设数目的频率点；
将所述可控性格兰姆矩阵进行近似表示为各所述频率点处的第一信息矩阵及所述第一信息矩阵的共轭转置矩阵的乘积的形式，确定所述第一信息矩阵；
将所述可观性格兰姆矩阵进行近似表示为各所述频率点处的第二信息矩阵及所述第二信息矩阵的共轭转置矩阵的乘积的形式，确定所述第二信息矩阵。
4.根据权利要求3所述的降阶方法，其特征在于，所述在预设频率范围内取第一预设数目的频率点，具体包括：
根据所述电路互连网络的工作频率确定所述预设频率范围；
依据所述电路互连网络的计算精度要求确定所述第一预设数目；
在所述预设频率范围内取所述第一预设数目的频率点。
5.根据权利要求1所述的降阶方法，其特征在于，所述根据所述奇异值分解结果计算得到所述延迟模型的投影矩阵，具体为：
在所述奇异值分解结果中的奇异值矩阵中选取奇异值较大的前第二预设数目的奇异值对应的左奇异值向量作为所述投影矩阵。
6.根据权利要求5所述的降阶方法，其特征在于，所述在所述奇异值分解结果中的奇异值矩阵中选取奇异值较大的前第二预设数目的奇异值对应的左奇异值向量作为所述投影矩阵，具体包括：
依据所述电路互连网络的计算精度要求确定所述第二预设数目；
在所述奇异值矩阵中选取奇异值较大的前所述第二预设数目的奇异值对应的左奇异值向量作为所述投影矩阵。
7.根据权利要求5所述的降阶方法，其特征在于，所述延迟模型具体通过下式表示：
其中，E∈Rn×n，为所述延迟模型的电感值和电容值所构成的矩阵；A∈Rn×n，为所述延迟模型的电阻值、电导值和各器件的关联关系所构成的矩阵；Ad∈Rn×n，为所述延迟模型的互连线中的寄生参数值所构成的矩阵；B∈Rn×1，为所述延迟模型的输入矩阵；u(t)为所述延迟模型的输入量；y为所述延迟模型的输出量；C∈Rn×1，为所述延迟模型的输出矩阵；x(t)∈Rn ×1，为所述延迟模型的未知变量；τ为信号传输延迟；n为所述延迟模型的阶数；
所述降阶模型具体通过下式表示：
其中，Er＝MTEM∈Rr×r，为所述降阶模型的电感值和电容值所构成的矩阵；xr＝MTx，为所述降阶模型的未知变量；Ar＝MTAM∈Rr×r，为所述降阶模型的电阻值、电导值和各器件的关联关系所构成的矩阵；Adr＝MTAdM∈Rr×r，为所述降阶模型的互连线中的寄生参数值所构成的矩阵；Br＝MTB∈Rr×1，为所述降阶模型的输入矩阵；Cr＝CM∈R1×r，为所述降阶模型的输出矩阵；M为所述投影矩阵；r为所述降阶模型的阶数。
8.一种电路互连网络模型的降阶装置，其特征在于，包括：
建模单元，用于根据电路互连网络的参数值建立所述电路互连网络的延迟模型；
创建单元，用于建立所述延迟模型的可控性格兰姆矩阵和所述延迟模型的可观性格兰姆矩阵；
第一计算单元，用于利用所述可控性格兰姆矩阵和所述可观性格兰姆矩阵计算交叉格兰姆矩阵；
分解单元，用于对所述交叉格兰姆矩阵进行奇异值分解运算，得到奇异值分解结果；
第二计算单元，用于根据所述奇异值分解结果计算得到所述延迟模型的投影矩阵；
变换单元，用于利用所述投影矩阵对所述延迟模型进行投影变换，得到所述电路互连网络的降阶模型。
9.一种电路互连网络模型的降阶设备，其特征在于，包括：
存储器，用于存储指令，所述指令包括权利要求1至7任意一项所述电路互连网络模型的降阶方法的步骤；
处理器，用于执行所述指令。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任意一项所述电路互连网络模型的降阶方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010605973.3A CN111859835A (zh) | 2020-06-29 | 2020-06-29 | 一种电路互连网络模型的降阶方法、降阶装置及降阶设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010605973.3A CN111859835A (zh) | 2020-06-29 | 2020-06-29 | 一种电路互连网络模型的降阶方法、降阶装置及降阶设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111859835A true CN111859835A (zh) | 2020-10-30 |
Family
ID=72988182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010605973.3A Pending CN111859835A (zh) | 2020-06-29 | 2020-06-29 | 一种电路互连网络模型的降阶方法、降阶装置及降阶设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111859835A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112861457A (zh) * | 2021-02-10 | 2021-05-28 | 山东英信计算机技术有限公司 | 一种延迟电路系统的模型降阶方法、装置及介质 |
| CN114117999A (zh) * | 2021-11-19 | 2022-03-01 | 苏州浪潮智能科技有限公司 | 一种互连线数学模型的降阶方法、装置、电子设备及存储介质 |
| CN114386367A (zh) * | 2022-03-24 | 2022-04-22 | 苏州浪潮智能科技有限公司 | 一种非线性延迟电路系统的仿真方法、系统及介质 |
| CN114462352A (zh) * | 2021-12-30 | 2022-05-10 | 苏州浪潮智能科技有限公司 | 一种电路仿真验证方法及相关装置 |
| CN116361967A (zh) * | 2023-03-16 | 2023-06-30 | 三一重工股份有限公司 | 工程机械用三维模型降阶方法、装置及电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1527228A (zh) * | 2003-09-25 | 2004-09-08 | 复旦大学 | 一种基于直接投影和变分分析的非线性电路模型降阶方法 |
| CN102520071A (zh) * | 2011-12-20 | 2012-06-27 | 江苏方天电力技术有限公司 | 基于改进子空间算法的输电塔模态参数识别方法 |
| CN104008246A (zh) * | 2014-06-04 | 2014-08-27 | 北京航空航天大学 | 基于矢量拟合与平衡截断法的电磁兼容宏模型建模方法 |
| CN111158343A (zh) * | 2020-01-10 | 2020-05-15 | 淮阴工学院 | 一种针对带有执行器和传感器故障的切换系统的异步容错控制方法 |
| CN111273553A (zh) * | 2020-03-18 | 2020-06-12 | 华南理工大学 | 二自由度伺服云台系统的耦合辨识和解耦控制设计方法 |
-
2020
- 2020-06-29 CN CN202010605973.3A patent/CN111859835A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1527228A (zh) * | 2003-09-25 | 2004-09-08 | 复旦大学 | 一种基于直接投影和变分分析的非线性电路模型降阶方法 |
| CN102520071A (zh) * | 2011-12-20 | 2012-06-27 | 江苏方天电力技术有限公司 | 基于改进子空间算法的输电塔模态参数识别方法 |
| CN104008246A (zh) * | 2014-06-04 | 2014-08-27 | 北京航空航天大学 | 基于矢量拟合与平衡截断法的电磁兼容宏模型建模方法 |
| CN111158343A (zh) * | 2020-01-10 | 2020-05-15 | 淮阴工学院 | 一种针对带有执行器和传感器故障的切换系统的异步容错控制方法 |
| CN111273553A (zh) * | 2020-03-18 | 2020-06-12 | 华南理工大学 | 二自由度伺服云台系统的耦合辨识和解耦控制设计方法 |
Non-Patent Citations (2)
| Title |
|---|
| （美）哈达德等: "《超低功耗生物医学信号处理 用于起搏器的模拟小波滤波器方法》", 30 November 2014 * |
| 卢方明: "大规模互连线模型降阶算法研究", 《中国优秀博硕士学位论文全文数据库(硕士) 信息科技辑》 * |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112861457A (zh) * | 2021-02-10 | 2021-05-28 | 山东英信计算机技术有限公司 | 一种延迟电路系统的模型降阶方法、装置及介质 |
| CN114117999A (zh) * | 2021-11-19 | 2022-03-01 | 苏州浪潮智能科技有限公司 | 一种互连线数学模型的降阶方法、装置、电子设备及存储介质 |
| CN114117999B (zh) * | 2021-11-19 | 2024-01-09 | 苏州浪潮智能科技有限公司 | 一种互连线数学模型的降阶方法、装置、电子设备及存储介质 |
| CN114462352A (zh) * | 2021-12-30 | 2022-05-10 | 苏州浪潮智能科技有限公司 | 一种电路仿真验证方法及相关装置 |
| CN114462352B (zh) * | 2021-12-30 | 2024-04-12 | 苏州浪潮智能科技有限公司 | 一种电路仿真验证方法及相关装置 |
| CN114386367A (zh) * | 2022-03-24 | 2022-04-22 | 苏州浪潮智能科技有限公司 | 一种非线性延迟电路系统的仿真方法、系统及介质 |
| CN114386367B (zh) * | 2022-03-24 | 2022-05-24 | 苏州浪潮智能科技有限公司 | 一种非线性延迟电路系统的仿真方法、系统及介质 |
| WO2023179379A1 (zh) * | 2022-03-24 | 2023-09-28 | 苏州浪潮智能科技有限公司 | 一种非线性延迟电路系统的仿真方法、系统及介质 |
| CN116361967A (zh) * | 2023-03-16 | 2023-06-30 | 三一重工股份有限公司 | 工程机械用三维模型降阶方法、装置及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111859835A (zh) | 一种电路互连网络模型的降阶方法、降阶装置及降阶设备 | |
| Hassoun et al. | A hierarchical network approach to symbolic analysis of large-scale networks | |
| Kim et al. | Time-domain macromodels for VLSI interconnect analysis | |
| JP5935544B2 (ja) | 論理セルのアナログモデルを生成する方法、製品及びコンピュータシステム | |
| Khaitan et al. | A class of new preconditioners for linear solvers used in power system time-domain simulation | |
| Miettinen et al. | PartMOR: Partitioning-based realizable model-order reduction method for RLC circuits | |
| Zhang et al. | Simulation and automated modeling of microwave circuits: State-of-the-art and emerging trends | |
| US11663383B2 (en) | Method and system for hierarchical circuit simulation using parallel processing | |
| Zhang et al. | An efficient projector-based passivity test for descriptor systems | |
| Zhao et al. | Power grid analysis with hierarchical support graphs | |
| Fan et al. | Parallel electromagnetic transients simulation with shared memory architecture computers | |
| Zhang et al. | Different Zhang functions leading to different ZNN models illustrated via time-varying matrix square roots finding | |
| CN115146570A (zh) | 一种集成电路的降阶方法、装置及介质 | |
| WO2006132639A1 (en) | Circuit splitting in analysis of circuits at transistor level | |
| Zhang et al. | A block-diagonal structured model reduction scheme for power grid networks | |
| CN114117999A (zh) | 一种互连线数学模型的降阶方法、装置、电子设备及存储介质 | |
| Galicia et al. | Neurovp: A system-level virtual platform for integration of neuromorphic accelerators | |
| Scholz | The signature method for DAEs arising in the modeling of electrical circuits | |
| Hao et al. | High-dimensional extension of the TICER algorithm | |
| Farhan et al. | New method for fast transient simulation of large linear circuits using high-order stable methods | |
| WO2019232447A1 (en) | Method and system for hierarchical circuit simulation using parallel processing | |
| JP6065543B2 (ja) | ニューラルネットワーク設計方法、フィッティング方法、及びプログラム | |
| US20200311330A1 (en) | Method for simulating a dynamic system | |
| CN116739094A (zh) | 量子线路的串扰优化方法、装置、存储介质及电子装置 | |
| Kukutla et al. | TC-GVF: Tensor Core GPU based Vector Fitting via Accelerated Tall-Skinny QR Solvers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201030 |