CN114462352A - 一种电路仿真验证方法及相关装置 - Google Patents

一种电路仿真验证方法及相关装置 Download PDF

Info

Publication number
CN114462352A
CN114462352A CN202111666987.7A CN202111666987A CN114462352A CN 114462352 A CN114462352 A CN 114462352A CN 202111666987 A CN202111666987 A CN 202111666987A CN 114462352 A CN114462352 A CN 114462352A
Authority
CN
China
Prior art keywords
delay
interconnection line
order
line model
reduced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111666987.7A
Other languages
English (en)
Other versions
CN114462352B (zh
Inventor
邱志勇
闫瑞栋
郭振华
赵雅倩
李仁刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111666987.7A priority Critical patent/CN114462352B/zh
Publication of CN114462352A publication Critical patent/CN114462352A/zh
Application granted granted Critical
Publication of CN114462352B publication Critical patent/CN114462352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种电路仿真验证方法，包括：根据电路结构，构建延迟互连线模型；对所述延迟互联线模型进行降阶处理，得到降阶延迟互联线模型；其中，对所述延迟互联线模型进行降阶处理包括：对所述延迟互联线模型的传递函数在多个频率点处进行展开，并得到各所述频率点处的矩；根据所述频率点处的矩，得到所述频率点处的降阶矩阵；根据所述降阶矩阵对所述延迟互联线模型进行降阶处理；对所述降阶延迟互联线模型进行仿真验证。该方法能够降低仿真验证的复杂度与难度，保障电路仿真验证有效进行。本申请还公开了一种电路仿真验证装置、设备及计算机可读存储介质，均具有上述技术效果。

Description

一种电路仿真验证方法及相关装置
技术领域
本申请涉及电路技术领域，特别涉及一种电路仿真验证方法；还涉及一种电路仿真验证装置、设备以及计算机可读存储介质。
背景技术
随着集成电路规模变得越来越大，对其进行仿真验证成为制约集成电路发展的一个重要因素。对大规模集成电路进行仿真分析，首先需要对原始电路进行精确的数学建模，需要将电路工作过程中各种效应都考虑在内，例如，信号的传输延迟，器件的寄生参数等等，因此考虑多种因素在内的集成电路数学模型规模庞大且复杂。面对规模庞大且复杂的集成电路模型，在对其进行仿真验证的过程中，求解异常耗时，甚至无法求解，由此给电路仿真验证带来巨大挑战。因此如何降低仿真验证的复杂度与难度，保障电路仿真验证有效进行已成为本领域技术人员亟待解决的技术问题。
发明内容
本申请的目的是提供一种电路仿真验证方法，能够降低仿真验证的复杂度与难度，保障电路仿真验证有效进行。本申请的另一个目的是提供一种电路仿真验证装置、设备以及计算机可读存储介质，均具有上述技术效果。
为解决上述技术问题，本申请提供了一种电路仿真验证方法，包括：
根据电路结构，构建延迟互连线模型；
对所述延迟互联线模型进行降阶处理，得到降阶延迟互联线模型；其中，对所述延迟互联线模型进行降阶处理包括：对所述延迟互联线模型的传递函数在多个频率点处进行展开，并得到各所述频率点处的矩；根据所述频率点处的矩，得到所述频率点处的降阶矩阵；根据所述降阶矩阵对所述延迟互联线模型进行降阶处理；
对所述降阶延迟互联线模型进行仿真验证。
可选的，所述根据所述频率点处的矩，得到所述频率点处的降阶矩阵包括：
利用多阶Arnoldi算法对所述频率点处的矩进行正交化处理，得到所述频率点处的降阶矩阵。
可选的，所述根据所述降阶矩阵对所述延迟互联线模型进行降阶处理包括：
对各所述降阶矩阵进行正交化处理，得到总降阶矩阵；
根据所述总降阶矩阵对所述延迟互连线模型中的状态变量与系数矩阵进行降阶变换。
可选的，所述对所述延迟互联线模型的传递函数在多个频率点处进行展开前还包括：
提取所述传递函数的延迟项，并展开所述延迟项；
选取展开后的所述延迟项的前预设个数项，并根据所述延迟项的前预设个数项重构所述传递函数。
可选的，所述展开所述延迟项包括：
对所述延迟项进行泰勒展开。
为解决上述技术问题，本申请还提供了一种电路仿真验证装置，包括：
模型构建模块，用于根据电路结构，构建延迟互连线模型；
模型降阶模块，用于对所述延迟互联线模型进行降阶处理，得到降阶延迟互联线模型；其中，对所述延迟互联线模型进行降阶处理包括：对所述延迟互联线模型的传递函数在多个频率点处进行展开，并得到各所述频率点处的矩；根据所述频率点处的矩，得到所述频率点处的降阶矩阵；根据所述降阶矩阵对所述延迟互联线模型进行降阶处理；
仿真验证模块，用于对降阶处理后的所述延迟互联线模型进行仿真验证。
可选的，所述模型降阶模块包括：
第一正交化处理单元，用于利用多阶Arnoldi算法对所述频率点处的矩进行正交化处理，得到所述频率点处的降阶矩阵。
可选的，所述模型降阶模块包括：
第二正交化处理单元，用于对各所述降阶矩阵进行正交化处理，得到总降阶矩阵；
降阶变换单元，用于根据所述总降阶矩阵对所述延迟互连线模型中的状态变量进行降阶变换。
为解决上述技术问题，本申请还提供了一种电路仿真验证设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上任一项所述的电路仿真验证方法的步骤。
为解决上述技术问题，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上任一项所述的电路仿真验证方法的步骤。
本申请所提供的电路仿真验证方法，包括：根据电路结构，构建延迟互连线模型；对所述延迟互联线模型进行降阶处理，得到降阶延迟互联线模型；其中，对所述延迟互联线模型进行降阶处理包括：对所述延迟互联线模型的传递函数在多个频率点处进行展开，并得到各所述频率点处的矩；根据所述频率点处的矩，得到所述频率点处的降阶矩阵；根据所述降阶矩阵对所述延迟互联线模型进行降阶处理；对所述降阶延迟互联线模型进行仿真验证。
可见，本申请所提供的电路仿真验证方法，在构建延迟互联线模型的基础上，首先对该延迟互联线模型进行降阶处理，剔除延迟互连线模型中的冗余信息，得到与原延迟互连线模型近似的、保留原延迟互连线模型的主要性质的模型，进而对降阶得到的模型进行仿真验证，以此减少了仿真分析难度与复杂度，可以保障电路仿真验证有效进行，并且该电路仿真验证方法可以实现高精度降阶。
本申请所提供的电路仿真验证装置、设备以及计算机可读存储介质均具有上述技术效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种电路仿真验证方法的流程示意图；
图2为本申请实施例所提供的一种RLC电路网络的示意图；
图3为本申请实施例所提供的一种系统的幅度响应示意图；
图4为本申请实施例所提供的一种电路仿真验证装置的示意图；
图5为本申请实施例所提供的一种电路仿真验证设备的示意图。
具体实施方式
本申请的核心是提供一种电路仿真验证方法，能够降低仿真验证的复杂度与难度，保障电路仿真验证有效进行。本申请的另一个核心是提供一种电路仿真验证装置、设备以及计算机可读存储介质，均具有上述技术效果。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参考图1，图1为本申请实施例所提供的一种电路仿真验证方法的流程示意图，参考图1所示，该方法主要包括：
S101：根据电路结构，构建延迟互连线模型；
根据电路结构，利用改进节点电压法，对延迟互联线进行建模，得到延迟互联线模型。通常延迟互连线模型可以表示如下：
Figure BDA0003448539830000041
其中，矩阵E∈Rn×n为电感的值、电容的值所组成，矩阵A∈Rn×n为电阻、电导值以及各器件之间的关联关系所组成，矩阵Ai∈Rn×n为互联线中寄生参数值所组成。B∈Rn×1为输入矩阵，u(t)为输入，BT∈R1×n为输出矩阵。未知变量x(t)∈Rn×1为电路中节点电压或者支路电流。n为电路的阶数，也就是延迟互连线模型(1)中未知量个数。τi为信号传输延迟。
S102：对所述延迟互联线模型进行降阶处理，得到降阶延迟互联线模型；其中，对所述延迟互联线模型进行降阶处理包括：对所述延迟互联线模型的传递函数在多个频率点处进行展开，并得到各所述频率点处的矩；根据所述频率点处的矩，得到所述频率点处的降阶矩阵；根据所述降阶矩阵对所述延迟互联线模型进行降阶处理；
对延迟互连线模型进行降阶，需要进行频域内的模型降阶，故在构建延迟互联线模型的基础上，首先将其转换到频域内，得到延迟互连线模型的传递函数。
可对公式(1)进行laplace变换，得到：
Figure BDA0003448539830000051
Y(s)＝BTX(s) (3)
进而根据公式(2)与公式(3)得到延迟互连线模型的传递函数，表示如下：
Figure BDA0003448539830000052
转换得到延迟互连线模型的传递函数后，对所述延迟互联线模型的传递函数进行降阶处理，主要包括：对所述延迟互联线模型的传递函数在多个频率点处进行展开，并得到各所述频率点处的矩；根据所述频率点处的矩，得到所述频率点处的降阶矩阵；根据所述降阶矩阵对所述延迟互联线模型进行降阶处理。
其中，对所述延迟互联线模型的传递函数在多个频率点处进行展开前还包括：提取所述传递函数的延迟项，并展开所述延迟项；选取展开后的所述延迟项的前预设个数项，并根据所述延迟项的前预设个数项重构所述传递函数。
展开延迟项的方式可以为对延迟项进行泰勒展开，对延迟项进行一般正交多项式展开等。
在一些实施例中，所述展开所述延迟项包括：对所述延迟项进行泰勒展开。
具体而言，对公式(2)所示的传递函数中的延迟项
Figure BDA0003448539830000053
进行泰勒展开：
Figure BDA0003448539830000054
选取公式(5)中前预设个数项，得到延迟项
Figure BDA0003448539830000055
的近似。例如，选取公式(5)中的前三项，得到延迟项
Figure BDA0003448539830000056
的近似：
Figure BDA0003448539830000057
将公式(6)代入公式(4)，得到：
Figure BDA0003448539830000061
公式(7)中的s为复频率。在一定频率范围内(可根据具体电路工作频率选取)，选取一些频率点即展开点，在所有展开点处，对公式(7)进行展开，例如进行泰勒展开。以在si点处展开为例，公式(7)的泰勒展开为：
Figure BDA0003448539830000062
其中，Mi为传递函数的矩，包含了传递函数的重要信息。
设定：
Figure BDA0003448539830000063
矩Mi符合以下递推关系：
Figure BDA0003448539830000064
矩Mi符合2阶Krylov子空间条件：
Figure BDA0003448539830000065
M0为初始矩阵，Mi前q阶矩所张成子空间可以表示为：
Kq(P1,P2；M0)＝colspan{M0,M1,...,Mq-1}
P为
Figure BDA0003448539830000066
所组成的矩；
Figure BDA0003448539830000067
进一步，根据各频率点处的矩，得到各频率点处的降阶矩阵。
其中，在一些实施例中，所述根据所述频率点处的矩，得到所述频率点处的降阶矩阵的方式为：利用多阶Arnoldi算法对所述频率点处的矩进行正交化处理，得到所述频率点处的降阶矩阵。
只使用单点处的传递函数信息，不能很好的近似原始的延迟互连线模型，因此本实施例对传递函数使用一系列展开点{s0,s1,…,sq-1}，在每个展开点处都进行展开，并且构建降阶矩阵Vi。
进一步，根据所述降阶矩阵对所述延迟互联线模型进行降阶处理。
其中，在一些实施例中，所述根据所述降阶矩阵对所述延迟互联线模型进行降阶处理包括：
对各所述降阶矩阵进行正交化处理，得到总降阶矩阵；
根据所述总降阶矩阵对所述延迟互连线模型中的状态变量进行降阶变换。
具体而言，利用降阶矩阵，构建总降阶矩阵V：
V＝orth([V0,V1,…,Vq-1])；
orth()表示将矩阵进行正交化。得到总降阶矩阵后，对原始的延迟互连线中的状态变量以及系数矩阵做的变换，从而达到对原始的延迟互联线进行降阶的目的。
对原始的延迟互连线中的状态变量以及系数矩阵做的变换如下：
xr＝VTx；Er＝VTEV∈Rr×r；Ar＝VTAV∈Rr×r；Air＝VTAiV∈Rr×r；Br＝VTB∈Rr×1；
Figure BDA0003448539830000071
经过上述变换，得到的降阶延迟互联线模型表示如下：
Figure BDA0003448539830000072
S103：对所述降阶延迟互联线模型进行仿真验证。
降阶得到的降阶延迟互联线模型的规模远小于原始的延迟互联线模型，且能够保留原始的延迟互连线模型的输入输出关系、稳定性等重要性质。得到降阶延迟互连线模型后，对该降阶延迟互联线模型进行仿真验证。
综上所述，本申请所提供的电路仿真验证方法，包括：根据电路结构，构建延迟互连线模型；对所述延迟互联线模型进行降阶处理，得到降阶延迟互联线模型；其中，对所述延迟互联线模型进行降阶处理包括：对所述延迟互联线模型的传递函数在多个频率点处进行展开，并得到各所述频率点处的矩；根据所述频率点处的矩，得到所述频率点处的降阶矩阵；根据所述降阶矩阵对所述延迟互联线模型进行降阶处理；对降阶处理后的所述延迟互联线模型进行仿真验证。可见，本申请所提供的电路仿真验证方法，在构建延迟互联线模型的基础上，首先对该延迟互联线模型进行降阶处理，剔除延迟互连线模型中的冗余信息，得到与原延迟互连线模型近似的、保留原延迟互连线模型的主要性质的模型，进而对降阶得到的模型进行仿真验证，以此减少了仿真分析难度与复杂度，可以保障电路仿真验证有效进行，并且该电路仿真验证方法可以实现高精度降阶。
参考图2所示，以图2所示的RLC电路网络为例，阐述一种电路仿真验证实施例：
图2所示RLC电路网络包括三条互连线，对互联线进行建模得到：
Figure BDA0003448539830000081
其中，E∈R1026×1026，取值为RLC电路网络中电感值与电容值。A∈R1026×1026为电阻值、电导值以及电路器件之间的关联矩阵所构成。Ai∈R1026×1026为互联线中寄生参数值所构成。B∈R1026×1为输入矩阵，u(t)为输入，BT∈R1×1026为输出矩阵。
Figure BDA0003448539830000082
为信号传输延迟。变量x(t)∈R1026×1为电路中的节点电压或者支路电流。
在此基础上，采用如上实施例所述的电路仿真验证方法，构建得到总降阶矩阵V∈R1026×45。进而基于总降阶矩阵对原始的延迟互联线模型中的状态变量与系数矩阵进行如下转换：
xr＝VTx，Er＝VTEV∈R45×45，Ar＝VTAV∈R45×45，Air＝VTAiV∈R45×45，Br＝VTB∈R45×1，
Figure BDA0003448539830000083
降阶后，所得降阶延迟互联线模型的阶数为45，比原始的阶数1026大大减少。参考图3所示，对原始的延迟互联线模型即图3中所示的原始系统与降阶得到的降阶延迟互联线模型即图3中所示的降阶系统在一定频率区间内的幅度响应进行对比可知，在一定频率范围内，降阶前后的延迟互连线模型能够较好的吻合。
本申请还提供了一种电路仿真验证装置，下文描述的该装置可以与上文描述的方法相互对应参照。请参考图4，图4为本申请实施例所提供的一种电路仿真验证装置的示意图，结合图4所示，该装置包括：
模型构建模块10，用于根据电路结构，构建延迟互连线模型；
模型降阶模块20，用于对所述延迟互联线模型进行降阶处理，得到降阶延迟互联线模型；其中，对所述延迟互联线模型进行降阶处理包括：对所述延迟互联线模型的传递函数在多个频率点处进行展开，并得到各所述频率点处的矩；根据所述频率点处的矩，得到所述频率点处的降阶矩阵；根据所述降阶矩阵对所述延迟互联线模型进行降阶处理；
仿真验证模块30，用于对降阶处理后的所述延迟互联线模型进行仿真验证。
在上述实施例的基础上，作为一种具体的实施方式，所述模型降阶模块包括：
第一正交化处理单元，用于利用多阶Arnoldi算法对所述频率点处的矩进行正交化处理，得到所述频率点处的降阶矩阵。
在上述实施例的基础上，作为一种具体的实施方式，所述模型降阶模块包括：
第二正交化处理单元，用于对各所述降阶矩阵进行正交化处理，得到总降阶矩阵；
降阶变换单元，用于根据所述总降阶矩阵对所述延迟互连线模型中的状态变量进行降阶变换。
在上述实施例的基础上，作为一种具体的实施方式，还包括：
延迟项展开模块，用于提取所述传递函数的延迟项，并展开所述延迟项；
传递函数重构模型，用于选取展开后的所述延迟项的前预设个数项，并根据所述延迟项的前预设个数项重构所述传递函数。
在上述实施例的基础上，作为一种具体的实施方式，所述延迟项展开模块具体对所述延迟项进行泰勒展开。
本申请所提供的电路仿真验证装置，在构建延迟互联线模型的基础上，首先对该延迟互联线模型进行降阶处理，剔除延迟互连线模型中的冗余信息，得到与原延迟互连线模型近似的、保留原延迟互连线模型的主要性质的模型，进而对降阶得到的模型进行仿真验证，以此减少了仿真分析难度与复杂度，可以保障电路仿真验证有效进行，并且该电路仿真验证方法可以实现高精度降阶。
本申请还提供了一种电路仿真验证设备，参考图5所示，该设备包括存储器1和处理器2。
存储器1，用于存储计算机程序；
处理器2，用于执行计算机程序实现如下的步骤：
根据电路结构，构建延迟互连线模型；对所述延迟互联线模型进行降阶处理，得到降阶延迟互联线模型；其中，对所述延迟互联线模型进行降阶处理包括：对所述延迟互联线模型的传递函数在多个频率点处进行展开，并得到各所述频率点处的矩；根据所述频率点处的矩，得到所述频率点处的降阶矩阵；根据所述降阶矩阵对所述延迟互联线模型进行降阶处理；对所述降阶延迟互联线模型进行仿真验证。
对于本申请所提供的设备的介绍请参照上述方法实施例，本申请在此不做赘述。
本申请还提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时可实现如下的步骤：
根据电路结构，构建延迟互连线模型；对所述延迟互联线模型进行降阶处理，得到降阶延迟互联线模型；其中，对所述延迟互联线模型进行降阶处理包括：对所述延迟互联线模型的传递函数在多个频率点处进行展开，并得到各所述频率点处的矩；根据所述频率点处的矩，得到所述频率点处的降阶矩阵；根据所述降阶矩阵对所述延迟互联线模型进行降阶处理；对所述降阶延迟互联线模型进行仿真验证。
该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
对于本申请所提供的计算机可读存储介质的介绍请参照上述方法实施例，本申请在此不做赘述。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、设备以及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的电路仿真验证方法、装置、设备以及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围。

Claims (10)

1.一种电路仿真验证方法，其特征在于，包括：
根据电路结构，构建延迟互连线模型；
对所述延迟互联线模型进行降阶处理，得到降阶延迟互联线模型；其中，对所述延迟互联线模型进行降阶处理包括：对所述延迟互联线模型的传递函数在多个频率点处进行展开，并得到各所述频率点处的矩；根据所述频率点处的矩，得到所述频率点处的降阶矩阵；根据所述降阶矩阵对所述延迟互联线模型进行降阶处理；
对所述降阶延迟互联线模型进行仿真验证。
2.根据权利要求1所述的电路仿真验证方法，其特征在于，所述根据所述频率点处的矩，得到所述频率点处的降阶矩阵包括：
利用多阶Arnoldi算法对所述频率点处的矩进行正交化处理，得到所述频率点处的降阶矩阵。
3.根据权利要求1所述的电路仿真验证方法，其特征在于，所述根据所述降阶矩阵对所述延迟互联线模型进行降阶处理包括：
对各所述降阶矩阵进行正交化处理，得到总降阶矩阵；
根据所述总降阶矩阵对所述延迟互连线模型中的状态变量与系数矩阵进行降阶变换。
4.根据权利要求1所述的电路仿真验证方法，其特征在于，所述对所述延迟互联线模型的传递函数在多个频率点处进行展开前还包括：
提取所述传递函数的延迟项，并展开所述延迟项；
选取展开后的所述延迟项的前预设个数项，并根据所述延迟项的前预设个数项重构所述传递函数。
5.根据权利要求4所述的电路仿真验证方法，其特征在于，所述展开所述延迟项包括：
对所述延迟项进行泰勒展开。
6.一种电路仿真验证装置，其特征在于，包括：
模型构建模块，用于根据电路结构，构建延迟互连线模型；
模型降阶模块，用于对所述延迟互联线模型进行降阶处理，得到降阶延迟互联线模型；其中，对所述延迟互联线模型进行降阶处理包括：对所述延迟互联线模型的传递函数在多个频率点处进行展开，并得到各所述频率点处的矩；根据所述频率点处的矩，得到所述频率点处的降阶矩阵；根据所述降阶矩阵对所述延迟互联线模型进行降阶处理；
仿真验证模块，用于对降阶处理后的所述延迟互联线模型进行仿真验证。
7.根据权利要求6所述的电路仿真验证装置，其特征在于，所述模型降阶模块包括：
第一正交化处理单元，用于利用多阶Arnoldi算法对所述频率点处的矩进行正交化处理，得到所述频率点处的降阶矩阵。
8.根据权利要求6所述的电路仿真验证装置，其特征在于，所述模型降阶模块包括：
第二正交化处理单元，用于对各所述降阶矩阵进行正交化处理，得到总降阶矩阵；
降阶变换单元，用于根据所述总降阶矩阵对所述延迟互连线模型中的状态变量进行降阶变换。
9.一种电路仿真验证设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至5任一项所述的电路仿真验证方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述的电路仿真验证方法的步骤。
CN202111666987.7A 2021-12-30 2021-12-30 一种电路仿真验证方法及相关装置 Active CN114462352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111666987.7A CN114462352B (zh) 2021-12-30 2021-12-30 一种电路仿真验证方法及相关装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111666987.7A CN114462352B (zh) 2021-12-30 2021-12-30 一种电路仿真验证方法及相关装置

Publications (2)

Publication Number Publication Date
CN114462352A true CN114462352A (zh) 2022-05-10
CN114462352B CN114462352B (zh) 2024-04-12

Family

ID=81407641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111666987.7A Active CN114462352B (zh) 2021-12-30 2021-12-30 一种电路仿真验证方法及相关装置

Country Status (1)

Country Link
CN (1) CN114462352B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115496019A (zh) * 2022-11-17 2022-12-20 浪潮电子信息产业股份有限公司 一种电路的仿真分析方法、系统、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111859835A (zh) * 2020-06-29 2020-10-30 浪潮电子信息产业股份有限公司 一种电路互连网络模型的降阶方法、降阶装置及降阶设备
CN112861457A (zh) * 2021-02-10 2021-05-28 山东英信计算机技术有限公司 一种延迟电路系统的模型降阶方法、装置及介质

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111859835A (zh) * 2020-06-29 2020-10-30 浪潮电子信息产业股份有限公司 一种电路互连网络模型的降阶方法、降阶装置及降阶设备
CN112861457A (zh) * 2021-02-10 2021-05-28 山东英信计算机技术有限公司 一种延迟电路系统的模型降阶方法、装置及介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115496019A (zh) * 2022-11-17 2022-12-20 浪潮电子信息产业股份有限公司 一种电路的仿真分析方法、系统、设备及存储介质

Also Published As

Publication number Publication date
CN114462352B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
Sheehan TICER: Realizable reduction of extracted RC circuits
Hockenberry et al. Evaluation of uncertainty in dynamic simulations of power system models: The probabilistic collocation method
Vrudhula et al. Hermite polynomial based interconnect analysis in the presence of process variations
US6473884B1 (en) Method and system for equivalence-checking combinatorial circuits using interative binary-decision-diagram sweeping and structural satisfiability analysis
US9836564B1 (en) Efficient extraction of the worst sample in Monte Carlo simulation
CN112861457B (zh) 一种延迟电路系统的模型降阶方法、装置及介质
CN111859835A (zh) 一种电路互连网络模型的降阶方法、降阶装置及降阶设备
US6135649A (en) Method of modeling and analyzing electronic noise using Pade approximation-based model-reduction techniques
Cao et al. HiPRIME: hierarchical and passivity reserved interconnect macromodeling engine for RLKC power delivery
Pecenak et al. Inversion reduction method for real and complex distribution feeder models
CN114462352B (zh) 一种电路仿真验证方法及相关装置
CN114117999B (zh) 一种互连线数学模型的降阶方法、装置、电子设备及存储介质
US9672318B2 (en) Synthesis of reduced netlist having positive elements and no controlled sources
CN115146570A (zh) 一种集成电路的降阶方法、装置及介质
Shi et al. On symbolic model order reduction
Chatzigeorgiou et al. Exploiting extended krylov subspace for the reduction of regular and singular circuit models
CN114004191A (zh) 一种延迟电路宏模型提取方法、系统、设备以及介质
CN112513861B (zh) 使用并行处理进行层次电路模拟的方法和系统
Silva et al. Outstanding issues in model order reduction
Basu et al. Variation-aware macromodeling and synthesis of analog circuits using spline center and range method and dynamically reduced design space
Voss et al. Model order reduction for nonlinear differential algebraic equations in circuit simulation
Zhu et al. Two-stage newton–raphson method for transistor-level simulation
Qi et al. Structure‐preserved MOR method for coupled systems via orthogonal polynomials and Arnoldi algorithm
Goh A fast multi-purpose circuit simulator using the latency insertion method
Hamad et al. Efficient multilevel formal analysis and estimation of design vulnerability to single event transients

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant