CN117473931B - 一种基于模拟ic拓扑结构微调的电路性能建模方法与装置 - Google Patents

一种基于模拟ic拓扑结构微调的电路性能建模方法与装置 Download PDF

Info

Publication number
CN117473931B
CN117473931B CN202311829108.7A CN202311829108A CN117473931B CN 117473931 B CN117473931 B CN 117473931B CN 202311829108 A CN202311829108 A CN 202311829108A CN 117473931 B CN117473931 B CN 117473931B
Authority
CN
China
Prior art keywords
circuit
analog
parameter
topology
parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311829108.7A
Other languages
English (en)
Other versions
CN117473931A (zh
Inventor
方刚
赵镇鑫
董威
刘焕宇
冯烽
孙明辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Siwei Mapping Software Co ltd
Xinge Shanghai Microelectronics Co ltd
Bayes Electronic Technology Shaoxing Co ltd
Original Assignee
Hangzhou Siwei Mapping Software Co ltd
Xinge Shanghai Microelectronics Co ltd
Bayes Electronic Technology Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Siwei Mapping Software Co ltd, Xinge Shanghai Microelectronics Co ltd, Bayes Electronic Technology Shaoxing Co ltd filed Critical Hangzhou Siwei Mapping Software Co ltd
Priority to CN202311829108.7A priority Critical patent/CN117473931B/zh
Publication of CN117473931A publication Critical patent/CN117473931A/zh
Application granted granted Critical
Publication of CN117473931B publication Critical patent/CN117473931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/01—Probabilistic graphical models, e.g. probabilistic networks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Algebra (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Feedback Control In General (AREA)

Abstract

本发明提供了一种基于模拟IC的电路性能建模方法，基于模拟IC，确定若干不同的微调拓扑结构；结合模拟IC的元器件参数拓展对象与元器件参数拓展范围，形成统一的采样空间，采样形成多个不同的参数值组合，并将其分别转化为参数化电路网表；仿真获取电路性能，建立电路参数与电路性能的映射；采用人工神经网络作为性能建模的模型并使用超参数优化方法实现自动建模。本发明还提供了一种基于模拟IC的电路性能建模的装置。相比现有技术，本发明建模模型能够更快的计算更接近于实际情况的电路性能。

Description

一种基于模拟IC拓扑结构微调的电路性能建模方法与装置
技术领域
本发明属于集成电路仿真领域，具体涉及一种基于模拟IC拓扑结构微调的电路性能建模方法与装置。
背景技术
当前工程师在设计模拟电路时，需要根据设计要求并利用自身经验选择合适的模拟IC拓扑结构和确定其各元器件参数的初始值，但该组初始值往往无法满足设计所需的性能要求，因此工程师需要对电路的各元器件参数值不断调整，并利用仿真工具或建立好的性能模型对电路在该组参数对应的性能进行评估，直到满足性能指标。然而在实际设计中，只调整电路参数值的话，可能始终无法使选定的电路拓扑达到给定的性能指标。在这种情况下，工程师往往需要微调拓扑结构。但是，一旦拓扑结构发生改变，电路参数和电路性能之间的映射将会发生极大的变化，这意味着利用现有性能建模方法对调整前的电路拓扑建立的性能模型将无法适用于调整后的电路拓扑，需要重新花费大量时间建立新的性能模型来捕捉电路参数和电路性能间的新映射。
另外，现有针对模拟电路的性能建模方法仅考虑电路的元器件参数（如晶体管、电容、电阻的尺寸等）而并未考虑PVT（即Process、Voltage、Temperature）等因素引起的参数影响，例如包括掺杂浓度、扩散深度、刻蚀程度等在内的工艺偏差会导致流片后芯片的实际性能与工程师设计的性能发生偏离，进而降低芯片制造的良率，因此，在PVT变化时导致建立的性能模型可能会产生严重失准的风险，模型的有效性受到了相当大的限制。当设计的性能指标、工艺条件、工作电压、工作温度等发生调整时，已经优化好的各元器件参数需要重新再调整一遍，导致模拟电路设计通常需要较长的周期。
为解决以上问题，有必要对模拟电路的性能建模方法进行深入研究。
发明内容
为了解决现有模拟IC性能建模方法存在的拓扑结构调整需重新建立性能模型的问题，本发明提出了一种基于模拟IC拓扑结构微调的电路性能建模方法，包含以下步骤：
S1、拓展微调拓扑结构：基于需要进行电路性能建模的模拟IC，确定若干不同的微调拓扑结构参数及其拓展范围；
S2、拓展电路参数：确定所述模拟IC的元器件参数拓展对象与元器件参数拓展范围，与微调拓扑结构参数结合，形成统一的采样空间；
S3、仿真数据采集：基于步骤S1中的微调拓扑结构参数、步骤S2中的电路参数以及所述采样空间，采样形成多个不同的参数值组合，将其分别转化为参数化电路网表；
S4、仿真映射：基于参数化电路网表开展仿真，得到其对应的电路性能，建立电路参数与电路性能的映射；
S5、优化建模：基于优化算法，得到考虑拓扑结构微调的电路性能模型。
进一步的，各微调拓扑结构是在原模拟IC拓扑结构的基础上，分别通过添加、删减、变换某电路元器件中的至少一种方式，对不同局部位置的拓扑结构进行调整。
进一步的，在步骤S2中，拓展的电路参数还包含PVT参数；所述PVT参数包含工艺漂移参数、电压参数与温度参数。
进一步的，微调拓扑结构的拓展方式与电路参数的拓展对象的确定方法包含人工分析或条件触发拓展。
进一步的，在步骤S5中，采用人工神经网络作为性能建模的模型并使用超参数优化方法实现自动建模。
进一步的，在步骤S5中，优化方法包含如下步骤：
S101、从抽样空间随机采样N组超参数并建立N个贝叶斯超参数优化模型；
S102、用1/N的训练样本分别训练所述N个贝叶斯超参数优化模型并验证获得对应的损失值；
S103、应用连续减半方法，保留N个贝叶斯超参数优化模型中损失值最低的η组模型；
S104、重复S101至S104步骤，直至保留最后一组贝叶斯超参数优化模型；
S105、应用超频带算法，调整η值，重复S101至S104步骤，以获得匹配训练样本最优的η值。
本发明还提出了一种基于模拟IC拓扑结构微调的电路性能建模装置，用于运行上述一种基于模拟IC拓扑结构微调的电路性能建模方法，以输出模拟IC的优化电路参数组、电路性能模型模型、对应模拟IC电路参数组的性能指标或性能评价中的至少一项内容。
相比于现有技术，本发明对于模拟IC建立了多个包含不同调整电路参数的微调拓扑结构，使得在建模计算时，简化了电路基础拓扑结构和对应参数变化引起的复杂条件组合与性能关联变化，仅通过不同拓扑参数微调，能够获悉相关微调对电路基础拓扑结构带来的电路性能影响，并从综合拓展电路参数的仿真数据采集、仿真映射与优化建模，快速找到改进优化的方向与对应的参数组合。相比现有技术，本发明还将电路参数的拓展范围扩展到PVT参数，通过考虑更多影响性能的条件参数，使得建模计算的性能精准度有更大概率接近于实际情况，而除方向试探替代完整参数模拟计算外，本发明还采用了自动化调参与人工智能算法，提高了建模效率。
附图说明
图1为实施例1的模拟IC电路性能建模流程图。
图2为实施例1中一种差分放大器恒定电流的模拟IC电路的拓扑结构示意图。
图3为实施例1中对应图2模拟IC电路的一种微调拓扑结构。
图4为实施例1中对应图2模拟IC电路的另一种微调拓扑结构。
图5为实施例1中对应图2模拟IC电路的另一种微调拓扑结构。
图6为实施例1中对应图2模拟IC电路的另一种微调拓扑结构。
具体实施方式
以下结合说明书附图对本发明作进一步详细说明，并给出具体实施方式。
实施例1：
本实施例提供一种基于模拟IC的电路性能建模方法，如图1所示，包含以下步骤：
S1、拓展微调拓扑结构：基于需要进行电路性能建模的模拟IC，确定若干不同的微调拓扑结构参数及其拓展范围；
S2、拓展电路参数：确定所述模拟IC的元器件参数拓展对象与元器件参数拓展范围，与微调拓扑结构参数结合，形成统一的采样空间；
S3、仿真数据采集：基于步骤S1中的微调拓扑结构参数、步骤S2中的电路参数以及所述采样空间，采样形成多个不同的参数值组合，并将其分别转化为参数化电路网表；由于参数值较多，对应的参数组合数量通常非常庞大；
S4、仿真映射：基于参数化电路网表开展仿真，得到其对应的电路性能，建立电路参数与电路性能的映射；
S5、优化建模：基于优化算法，得到考虑拓扑结构微调的电路性能模型。
在步骤S1中，各微调拓扑结构是在原模拟IC拓扑结构的基础上，分别通过添加、删减、变换某电路元器件中的至少一种方式，对不同局部位置的拓扑结构进行调整。所述电路元器件包含无源器件与有源器件；无源器件包含电容、电阻与电感中的其中一种或多种；有源器件包含MOS管、二极管、三极管中的其中一种或多种。
图2为一种差分放大器恒定电流的模拟IC电路的拓扑结构示意图；图3至图6均基于图2模拟IC电路的微调结构示意；其中，为了使图2中差分放大器工作点稳定，流经RE的电流IE应保持恒定；对于恒定的IE，RE 应该相当大。 这也会增加 CMRR 的值，但如果 RE 值增加到相当大的值，IE（静态工作电流）会降低。为了保持相同的 IE 值，应增加发射极电源VEE。为了获得非常高的电阻 RE 值和恒定的 IE，使用电阻R1，电阻R2、三极管Q1构建了电流偏置，如图3所示。而如果温度变化，电流 IE 也会变化。为了提高热稳定性，在电阻 R1上串联了一个二极管VD，如图 4 所示。还可以使用齐纳二极管D2代替二极管VD和电阻R1，如图 5所示。如图6所示，还可以用三极管Q4代替二极管VD和电阻R1。齐纳二极管适用于很宽的电压范围，并且可以具有匹配的温度系数。微调拓扑结构参数的拓展选项与电路参数的拓展对象的确定方法包含人工分析或条件触发拓展。人工分析的方法，一般是由具有丰富经验的工程师，在电路的拓扑结构中选择具有性能影响的位置添加电路元器件与连接方式。条件触发拓展，则是根据电路元器件属性、物理尺寸影响与电路原理，设定触发拓展规则，比如设计的工作频率在500M赫兹以上的耦合电容，则对应拓展一定大小值的串联电阻。微调后的拓扑结构并不会引入新的电路参数拓展对象，比如放大器的放大倍数由反馈电阻与其他相关电阻的比例确定，如果改变模拟IC的拓扑结构引入了新的电路参数拓展对象，则需要在不同温度、工艺条件下进行再次仿真计算，其增加的计算量巨大；通过上述方法，本发明建立的性能模型所映射的输入和输出之间的关系用公式表达即：(1)
其中，模型的输入为,/>,/>，输出为/>，/>表示微调拓扑结构参数，/>表示电路参数，/>表示PVT参数，/>表示（/>,/>,/>）对应的电路性能。以模拟IC的电路拓扑结构为基础，所添加的电路元器件从拓扑结构微调获得参数变化对应性能的优化或劣化影响方向出发并分析对应变化，微调结构不强行与温度、工艺条件进行全组合计算，且同时获得多个微调拓扑结构的情况下，能够快速的明确参数调整的优化方向。由此，将拓扑结构微调整的可能性选项化，设置为拓扑调整参数，与电路参数一起组成电路设计参数，形成统一的抽样空间，用以建立考虑拓扑结构微调的性能模型，即建立的性能模型可适用于调整后的电路拓扑，不需要耗费大量时间建立新的性能模型。
本实施例提出的若干参数化电路网表为批量化自动生成。自动生成参数化电路网表包含如下步骤：
S01、读取参数文件中的一组参数；
S02、将模拟IC对应初始电路网表文件的参数声明中的每个参数用步骤S01中读取的参数值进行对应替代，以形成新电路网表文件；
S03、创建一个空文件夹将步骤S2中建立的新电路网表存储在该文件夹中；
S04、重复步骤S01至S03，直到参数文件中的所有数据均被读取。
在步骤S5中，采用人工神经网络作为性能建模的模型并使用超参数优化方法实现自动建模，并提前终止表现不佳的参数化电路网表模型仿真。
由于采样数据量巨大，纯手工建立如此大批量的参数化网表极为耗时耗力，在步骤S3中，所述采样方法为拉丁超立方抽样方法，即设计参数采集通过拉丁超立方(Latinhypercube sampling, LHS)抽样的方式进行采样，它属于分层抽样技术，常用于计算机实验和蒙特卡洛积分。分层抽样先将取值空间，比如[0,1]做N等分，得到[0,1/N], [1/N,2/N], ..., [(N-1)/N,N]这N个子层，在每层中随机选取采样点，并打乱采样值的顺序，防止出现有规律的场面，保持了样本间的独立性。特别适用于需要同时变化大量输入因素或参数的情况，其目标是在整个参数空间，通过确保参数空间更均匀和分层覆盖，提供更好的统计性能，并减少了获得准确结果所需的样本。
另外，本实施例采用漏斗型人工神经网络模型。该模型结构第一层最宽，之后的每一层宽度逐层递减。而具体模型的宽度和深度依然是一个需要搜索和尝试的问题。为了扩大搜索范围，以模型宽度为例，尝试21，22，23，…，210。即模型宽度的搜索是指数变化的，这样可以用最小的参数搜索空间覆盖尽量大的模型结构变化范围。本实施例尝试搜索的超参数类型与范围如表1所示：
表1. 超参数及其搜索范围
在贝叶斯优化方法中，目标函数的估计非常昂贵，为加快模型的搜索效率，充分利用计算资源，减少计算时间。本发明在贝叶斯优化的基础上引入了连续减半方法（SuccessiveHalving）和超频带（HyperBand）方法对人工神经网络模型的超参数进行优化，该方法可提前终止表现不佳的超参数模型，将训练的计算资源留给性能较优的模型，并且使用多轮迭代来发挥贝叶斯优化对模型超参数性能的预测能力，逐轮提高超参数模型的精准程度。本实施例中，人工神经网络速算法包含如下步骤：
S101、从抽样空间随机采样N组超参数并建立N个贝叶斯超参数优化模型；
S102、用1/N的训练样本分别训练所述N个贝叶斯超参数优化模型并验证获得对应的损失值；
S103、应用连续减半方法，保留N个贝叶斯超参数优化模型中损失值最低的η组模型；
S104、重复S101至S104步骤，直至保留最后一组贝叶斯超参数优化模型；
S105、应用超频带算法，调整η值，重复S101至S104步骤，以获得匹配训练样本最优的η值。
对于不同的数据集而言, η的选择并非有一个通用的最佳值. 往往是有些数据集需要η更大时, 找到的模型最好，而有些则反过来。超频带（HyperBand）方法是在连续减半算法外层再增加一层循环，专门用来对η来进行不同的尝试。使用HyperBand贝叶斯优化算法自动建立基于人工神经网络的性能模型。与贝叶斯超参数优化算法相比，该方法不仅减少了计算资源，而且加快了建模效率。而采用拉丁超立方抽样（LHS）的方式，在数据量较少的时候，能得到较高的覆盖率。
在实际应用中，可将上述的一种基于模拟IC拓扑结构微调的电路性能建模方法所获得的优选电路参数组或电路性能模型，基于特定类型的模拟电路IC进行对应匹配与封装，以便仿真调用，成为一种快捷的针对类型电路的仿真方法。
本实施例还提出了一种基于模拟IC拓扑结构微调的电路性能建模的装置，用于运行上所述一种基于模拟IC拓扑结构微调的电路性能建模方法，以输出模拟IC的优化电路参数组、电路性能模型、对应模拟IC电路参数组的性能指标或性能评价中的至少一项内容。
实施例2：
本实施例与实施例1的区别在于：在步骤S1与步骤S2之间，还包含仿真环境的搭建，根据具体的电路拓扑结构、性能指标、工艺条件设置仿真环境；在拓展电路参数步骤中，拓展的电路参数还包含PVT参数；所述PVT参数包含工艺漂移参数、电压参数与温度参数。通过将拓扑结构微调设置成参数，与PVT参数及电路参数组合在一起，拓展成电路设计参数，形成统一的采样空间，从而建立考虑拓扑结构微调的性能模型。通过考虑更多影响性能的条件参数，使得建模计算的性能精准度有更大概率接近于实际情况。参数值的增加使得参数组合与对应的电路性能建模数量呈指数级上升，结合人工神经网络作为性能建模的模型并使用超参数优化方法实现自动建模，并提前终止表现不佳的参数化电路网表模型仿真，实现了建模、过程仿真与最优模型输出的整体效率提升。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (14)

1.一种基于模拟IC拓扑结构微调的电路性能建模方法，其特征在于：包含以下步骤：
S1、拓展微调拓扑结构：基于需要进行电路性能建模的模拟IC，确定若干不同的微调拓扑结构参数及其拓展范围；
S2、拓展电路参数：确定所述模拟IC的元器件参数拓展对象与元器件参数拓展范围，与微调拓扑结构参数结合，形成统一的采样空间；
S3、仿真数据采集：基于步骤S1中的微调拓扑结构参数、S2中的电路参数以及所述采样空间，采样形成多个不同的参数值组合，并将其分别转化为参数化电路网表；
S4、仿真映射：基于参数化电路网表开展仿真，得到其对应的电路性能，建立电路参数与电路性能的映射；
S5、优化建模：基于优化算法，得到考虑拓扑结构微调的电路性能模型。
2.如权利要求1所述的一种基于模拟IC拓扑结构微调的电路性能建模方法，其特征在于：各微调拓扑结构是在原模拟IC拓扑结构的基础上，分别通过添加、删减、变换某电路元器件中的至少一种方式，对不同局部位置的拓扑结构进行调整。
3.如权利要求2所述的一种基于模拟IC拓扑结构微调的电路性能建模方法，其特征在于：所述电路元器件包含无源器件与有源器件。
4.如权利要求3所述的一种基于模拟IC拓扑结构微调的电路性能建模方法，其特征在于：所述有源器件包含MOS管、二极管、三极管。
5.如权利要求3所述的一种基于模拟IC拓扑结构微调的电路性能建模方法，其特征在于：所述无源器件包含电容、电阻与电感。
6.如权利要求1或2所述的一种基于模拟IC拓扑结构微调的电路性能建模方法，其特征在于：在步骤S2中，拓展的电路参数还包含PVT参数；所述PVT参数包含工艺漂移参数、电压参数与温度参数。
7.如权利要求6所述的一种基于模拟IC拓扑结构微调的电路性能建模方法，其特征在于：微调拓扑结构的拓展方式与电路参数的拓展对象的确定方法包含人工分析或条件触发拓展。
8.如权利要求6所述的一种基于模拟IC拓扑结构微调的电路性能建模方法，其特征在于：在步骤S3中，采用拉丁超立方抽样方法对步骤S1中的微调拓扑结构参数、S2中的电路参数以及所述采样空间进行采样。
9.如权利要求6所述的一种基于模拟IC拓扑结构微调的电路性能建模方法，其特征在于：在步骤S3中，若干参数化电路网表为批量化自动生成。
10.如权利要求9所述的一种基于模拟IC拓扑结构微调的电路性能建模方法，其特征在于：自动生成参数化电路网表包含如下步骤：
S01、读取参数文件中的一组参数；
S02、将模拟IC对应初始电路网表文件的参数声明中的每个参数用步骤S01中读取的参数值进行对应替代，以形成新电路网表文件；
S03、创建一个空文件夹将步骤S2中建立的新电路网表存储在该文件夹中；
S04、重复步骤S01至S03，直到参数文件中的所有数据均被读取。
11.如权利要求1或2所述的一种基于模拟IC拓扑结构微调的电路性能建模方法，其特征在于：在步骤S5中，采用人工神经网络作为性能建模的模型并使用超参数优化方法实现自动建模。
12.如权利要求11所述的一种基于模拟IC拓扑结构微调的电路性能建模方法，其特征在于： 在步骤S5中，优化方法包含如下步骤：
S101、从抽样空间随机采样N组超参数并建立N个贝叶斯超参数优化模型；
S102、用1/N的训练样本分别训练所述N个贝叶斯超参数优化模型并验证获得对应的损失值；
S103、应用连续减半方法，保留N个贝叶斯超参数优化模型中损失值最低的η组模型；
S104、重复S101至S104步骤，直至保留最后一组贝叶斯超参数优化模型；
S105、应用超频带算法，调整η值，重复S101至S104步骤，以获得匹配训练样本最优的η值。
13.如权利要求1所述的一种基于模拟IC拓扑结构微调的电路性能建模方法，其特征在于：在步骤S1与步骤S2之间，还包含仿真环境的搭建。
14.一种基于模拟IC拓扑结构微调的电路性能建模的装置，其特征在于，用于运行如权利要求1至10中任一所述一种基于模拟IC拓扑结构微调的电路性能建模方法，以输出模拟IC的优化电路参数组、电路性能模型、对应模拟IC电路参数组的性能指标或性能评价中的至少一项内容。
CN202311829108.7A 2023-12-28 2023-12-28 一种基于模拟ic拓扑结构微调的电路性能建模方法与装置 Active CN117473931B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311829108.7A CN117473931B (zh) 2023-12-28 2023-12-28 一种基于模拟ic拓扑结构微调的电路性能建模方法与装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311829108.7A CN117473931B (zh) 2023-12-28 2023-12-28 一种基于模拟ic拓扑结构微调的电路性能建模方法与装置

Publications (2)

Publication Number Publication Date
CN117473931A CN117473931A (zh) 2024-01-30
CN117473931B true CN117473931B (zh) 2024-04-05

Family

ID=89638316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311829108.7A Active CN117473931B (zh) 2023-12-28 2023-12-28 一种基于模拟ic拓扑结构微调的电路性能建模方法与装置

Country Status (1)

Country Link
CN (1) CN117473931B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7735048B1 (en) * 2003-11-24 2010-06-08 Cadence Design Systems, Inc. Achieving fast parasitic closure in a radio frequency integrated circuit synthesis flow
CN102339342A (zh) * 2010-07-27 2012-02-01 中国科学院微电子研究所 一种参数化器件单元的快速实体化方法
US11126772B1 (en) * 2019-07-15 2021-09-21 Dialog Semiconductor (Uk) Limited Tools and methods for designing a circuit, and circuits made thereby
CN113420519A (zh) * 2021-06-25 2021-09-21 南方科技大学 基于树结构的模拟电路自动设计方法、装置、设备及介质
CN113919108A (zh) * 2021-11-22 2022-01-11 广州大学 一种基于多种群分层协助进化的基准源结构优化方法
CN114611449A (zh) * 2022-04-25 2022-06-10 杭州法动科技有限公司 一种模拟电路的快速仿真优化方法及其系统
CN114722760A (zh) * 2022-04-22 2022-07-08 广州大学 一种辅助电路参数优化的spice电路网表生成方法
CN114912398A (zh) * 2022-04-20 2022-08-16 河南科技大学 量子遗传算法结合神经网络选取模拟集成电路参数的方法
CN116245061A (zh) * 2022-10-08 2023-06-09 广州大学 一种多源异构数据的异常辨识和特征筛选方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113505556B (zh) * 2021-09-13 2021-11-23 苏州贝克微电子有限公司 一种可视化计算机辅助芯片设计和仿真验证方法及系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7735048B1 (en) * 2003-11-24 2010-06-08 Cadence Design Systems, Inc. Achieving fast parasitic closure in a radio frequency integrated circuit synthesis flow
CN102339342A (zh) * 2010-07-27 2012-02-01 中国科学院微电子研究所 一种参数化器件单元的快速实体化方法
US11126772B1 (en) * 2019-07-15 2021-09-21 Dialog Semiconductor (Uk) Limited Tools and methods for designing a circuit, and circuits made thereby
CN113420519A (zh) * 2021-06-25 2021-09-21 南方科技大学 基于树结构的模拟电路自动设计方法、装置、设备及介质
CN113919108A (zh) * 2021-11-22 2022-01-11 广州大学 一种基于多种群分层协助进化的基准源结构优化方法
CN114912398A (zh) * 2022-04-20 2022-08-16 河南科技大学 量子遗传算法结合神经网络选取模拟集成电路参数的方法
CN114722760A (zh) * 2022-04-22 2022-07-08 广州大学 一种辅助电路参数优化的spice电路网表生成方法
CN114611449A (zh) * 2022-04-25 2022-06-10 杭州法动科技有限公司 一种模拟电路的快速仿真优化方法及其系统
CN116245061A (zh) * 2022-10-08 2023-06-09 广州大学 一种多源异构数据的异常辨识和特征筛选方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Analog Circuit Topology Representation for Automated Synthesis and Optimization;Rojec, Z et al.;INFORMACIJE MIDEM-JOURNAL OF MICROELECTRONICS ELECTRONIC COMPONENTS AND MATERIALS;20180607;全文 *
一种模拟电路自动综合中的数据阵列描述方法;高雪莲;石寅;;电子与信息学报;20060720(07);全文 *
基于Hammerstein模型的模拟电路结构级行为模型建模方法研究;马华;马建国;喻明艳;叶以正;;电子学报;20090215(02);全文 *

Also Published As

Publication number Publication date
CN117473931A (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
Lyu et al. An efficient bayesian optimization approach for automated optimization of analog circuits
Martins et al. Many-objective sizing optimization of a class-C/D VCO for ultralow-power IoT and ultralow-phase-noise cellular applications
JP5044635B2 (ja) 回路動作の最悪条件決定システム、方法およびプログラム
CN109145389B (zh) 集成电路模型复用方法及装置
CN103164585A (zh) 缓冲器的插入方法及装置
CN108280236A (zh) 一种基于LargeVis的随机森林可视化数据分析方法
Passos et al. Enhanced systematic design of a voltage controlled oscillator using a two-step optimization methodology
CN117473931B (zh) 一种基于模拟ic拓扑结构微调的电路性能建模方法与装置
CN114004191A (zh) 一种延迟电路宏模型提取方法、系统、设备以及介质
US20040073879A1 (en) Modeling devices in consideration of process fluctuations
Passos et al. Physical vs. surrogate models of passive RF devices
Touloupas et al. Mixed-Variable Bayesian Optimization for Analog Circuit Sizing using Variational Autoencoders
Olenšek et al. DESA: a new hybrid global optimization method and its application to analog integrated circuit sizing
CN111241767B (zh) 一种亚阈值电路信号平衡路径的延时优化方法及装置
Tseng et al. A novel design space reduction method for efficient simulation-based optimization
Vai et al. Computer-aided design of monolithic MESFET distributed amplifiers
Wu et al. DeepTune: Robust Global Optimization of Electronic Circuit Design via Neuro-Symbolic Optimization
Yang et al. Simulated annealing algorithm with multi-molecule: An approach to analog synthesis
Martins et al. Using EDA Tools to Push the Performance Boundaries of an Ultralow-Power IoT-VCO at 65nm
CN107301154A (zh) 基于差分进化算法的分数阶希尔伯特变换阶次优化方法
CN108920501A (zh) 一种关系表非键属性特征抽取与数据生成方法
US11568117B2 (en) Generating simulation-friendly compact physical models for passive structures
Xie et al. Unified Inductance Calculations for On-Chip Planar Spirals
CN117272938B (zh) 一种用于文本生成的动态限定域解码方法、设备及介质
US11424903B1 (en) Drift tracking using an analog delay line during clock-data recovery

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant