CN109145389B - 集成电路模型复用方法及装置 - Google Patents

集成电路模型复用方法及装置 Download PDF

Info

Publication number
CN109145389B
CN109145389B CN201810828217.XA CN201810828217A CN109145389B CN 109145389 B CN109145389 B CN 109145389B CN 201810828217 A CN201810828217 A CN 201810828217A CN 109145389 B CN109145389 B CN 109145389B
Authority
CN
China
Prior art keywords
model
preset
parameters
new
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810828217.XA
Other languages
English (en)
Other versions
CN109145389A (zh
Inventor
王燕
潘志建
叶佐昌
张进宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201810828217.XA priority Critical patent/CN109145389B/zh
Publication of CN109145389A publication Critical patent/CN109145389A/zh
Application granted granted Critical
Publication of CN109145389B publication Critical patent/CN109145389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电路模型复用方法及装置，其中，方法包括以下步骤：将预设模型作为模型主体，且在模型自变量和函数目标值上进行变换，以得到变换后的新模型；根据新模型获取待求模型的模型参数，并求解模型参数，其中，如果模型主体为可导，则采用迭代优化算法进行求解；如果模型主体为不可导，则启发式算法进行求解。该方法充分利用已搭建好的电路模型，有效减少新电路建模所需要的样本数量，且不受具体模型形式的限制，可以适用于各类电路模型，适用于各类有相似性的电路设计问题，从而有效提高新电路建模与设计的效率，适用性强，简单易实现。

Description

集成电路模型复用方法及装置
技术领域
本发明涉及电路建模与设计技术领域，特别涉及一种集成电路模型复用方法。
背景技术
目前，在集成电路中，一种类型的电路模型形式只能进行一种电路模型的设计，而在设计不同类型电路模型时，往往需要不同类型的电路模型形式，需要不同的设计方法进行电路设计，工作繁琐，且电路搭建与设计的效率低，适用性差，有待解决。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
为此，本发明的一个目的在于提出一种集成电路模型复用方法，该方法可以有效提高新电路建模与设计的效率，适用性强，简单易实现。
本发明的另一个目的在于提出一种集成电路模型复用装置。
为达到上述目的，本发明一方面实施例提出了一种集成电路模型复用方法，包括以下步骤：将预设模型作为模型主体，且在模型自变量和函数目标值上进行变换，以得到变换后的新模型；根据所述新模型获取待求模型的模型参数，并求解所述模型参数，其中，如果所述模型主体为可导，则采用迭代优化算法进行求解；如果所述模型主体为不可导，则启发式算法进行求解。
本发明实施例的集成电路模型复用方法，充分利用已搭建好的电路模型，有效减少新电路建模所需要的样本数量，且不受具体模型形式的限制，可以适用于各类电路模型，适用于各类有相似性的电路设计问题，从而有效提高新电路建模与设计的效率，适用性强，简单易实现。
另外，根据本发明上述实施例的集成电路模型复用方法还可以具有以下附加的技术特征：
进一步地，在本发明的一个实施例中，其中，所述预设模型为：
yS≈fS(x)，
所述新模型为：
fT(x)≈h(fS(g(x)))，
其中，fS为所述预设模型，fT为所述新模型，yS和yT分别为所述预设模型和所述新模型的建模目标，X为所述预设模型的电路设计参数，g(·)代表在所述预设模型自变量上进行的变换，h(·)代表在所述函数目标值上进行的变换。
进一步地，在本发明的一个实施例中，其中，在所述模型自变量和所述函数目标值上进行线性变换，且g(·)和h(·)的函数形式位：
h(t)＝c·t+d，
g(x)＝[g1(x1)，g2(x2)，…gK(xK)]T，
其中，K为设计参数的个数，t代表了所述预设模型的输出结果，c和d为所述新模型的模型参数，x1，x2，...，xK为不同的电路设计参数。
进一步地，在本发明的一个实施例中，所述求解所述模型参数，进一步包括：优化所述模型参数，使所述待求模型与对应样本数据间的拟合误差满足预设条件，其中，求解的优化问题为：
Figure BDA0001742973060000021
其中，a和b为所述新模型参数构成的向量。
进一步地，在本发明的一个实施例中，所述迭代优化算法包括基于一阶或二阶的迭代优化算法，且所述启发式算法包括差分进化算法。
为达到上述目的，本发明另一方面实施例提出了一种集成电路模型复用装置，包括：变换模块，用于将预设模型作为模型主体，且在模型自变量和函数目标值上进行变换，以得到变换后的新模型；求解模块，用于根据所述新模型获取待求模型的模型参数，并求解所述模型参数，其中，如果所述模型主体为可导，则采用迭代优化算法进行求解，如果在所述模型主体为不可导，则启发式算法进行求解。
本发明实施例的集成电路模型复用装置，充分利用已搭建好的电路模型，有效减少新电路建模所需要的样本数量，且不受具体模型形式的限制，可以适用于各类电路模型，适用于各类有相似性的电路设计问题，从而有效提高新电路建模与设计的效率，适用性强，简单易实现。
另外，根据本发明上述实施例的集成电路模型复用装置还可以具有以下附加的技术特征：
进一步地，在本发明的一个实施例中，其中，所述预设模型为：
yS≈fS(x)，
所述新模型为：
fT(x)≈h(fS(g(x)))，
其中，fS为所述预设模型，fT为所述新模型，yS和yT分别为所述预设模型和所述新模型的建模目标，X为所述预设模型的电路设计参数，g(·)代表在所述预设模型自变量上进行的变换，h(·)代表在所述函数目标值上进行的变换。
进一步地，在本发明的一个实施例中，其中，在所述模型自变量和所述函数目标值上进行线性变换，且g(·)和h(·)的函数形式位：
h(t)＝c·t+d，
g(x)＝[g1(x1)，g2(x2)，…gK(xK)]T，
其中，K为设计参数的个数，t代表了所述预设模型的输出结果，c和d为所述新模型的模型参数，x1，x2，...，xK为不同的电路设计参数。
进一步地，在本发明的一个实施例中，所述求解模块进一步用于优化所述模型参数，使所述待求模型与对应样本数据间的拟合误差满足预设条件，其中，求解的优化问题为：
Figure BDA0001742973060000031
其中，a和b为所述新模型参数构成的向量。
进一步地，在本发明的一个实施例中，所述迭代优化算法包括基于一阶或二阶的迭代优化算法，且所述启发式算法包括差分进化算法。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为根据本发明一个实施例的集成电路模型复用方法的流程图；
图2为根据本发明一个实施例的源简并电感型低噪声放大器的拓扑结构的结构示意图；
图3为根据本发明一个实施例的源简并电感型低噪声放大器的版图；
图4为根据本发明一个实施例的集成电路模型复用装置的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
下面参照附图描述根据本发明实施例提出的集成电路模型复用方法及装置，首先将参照附图描述根据本发明实施例提出的集成电路模型复用方法。
图1是本发明一个实施例的集成电路模型复用方法的流程图。
如图1所示，该集成电路模型复用方法包括以下步骤：
在步骤S101中，将预设模型作为模型主体，且在模型自变量和函数目标值上进行变换，以得到变换后的新模型。
可以理解的是，预设模型为已有模型，在搭建新模型时，本发明实施例将已有模型作为模型的主体，在自变量和最后的目标上进行变换，得到新的模型。
进一步地，在本发明的一个实施例中，其中，预设模型为：
yS≈fS(x)，
新模型为：
fT(x)≈h(fS(g(x)))，
其中，fS为预设模型，fT为新模型，yS和yT分别为预设模型和新模型的建模目标，X为预设模型的电路设计参数，g(·)代表在预设模型自变量上进行的变换，h(·)代表在函数目标值上进行的变换。
具体而言，假定预设模型fS和待求模型fT分别为：
yS≈fS(x)， (1)
yT≈fT(x)， (2)
其中x为电路的设计参数，即模型输入；yS和yT分别为预设模型和待求模型的建模目标，即模型输出。本发明实施例假定电路中有K个设计参数，即：
x＝[x1，x2，...，xK]， (3)
其中x1，x2，...，xK为不同的电路设计参数。
在搭建新模型时，本发明实施例借用预设模型作为模型的主体，在自变量和最后的目标上进行变换，得到新的模型：
fT(x)≈h(fS(g(x)))， (4)
其中g(·)代表在模型自变量上进行的变换，h(·)代表在函数目标值上进行的变换。可以采用的变换形式多种多样，但是，实际上待求模型和预设模型的相似度比较高，为了尽量维持两者的相似度，本发明实施例采用了最简单的变换形式，即线性变换，而且线性变换本身也有比较好的性质，有利于未知参数的求解，除此之外，采用线性变换也能很好地控制变换时增加的未知参数的个数。
进一步地，在本发明的一个实施例中，其中，在模型自变量和函数目标值上进行线性变换，且g(·)和h(·)的函数形式位：
h(t)＝c·t+d，
g(x)＝[g1(x1)，g2(x2)，...gK(xK)]T，
其中，K为设计参数的个数，t代表了预设模型的输出结果，c和d为新模型的模型参数，x1，x2，...，xK为不同的电路设计参数。
具体而言，可以写出g(·)和h(·)的函数形式：
h(t)＝c·t+d， (5)
(x)＝[g1(x1)，g2(x2)，...gK(xK)]T， (6)
其中：
gi(xi)＝ai·xi+bi，i＝1，2，...K， (7)
其中x为公式3给出的电路设计参数，K为设计参数的个数，t代表了已有模型的输出结果。未知参数{ai；i＝0，1，2，...，K}，{bi；i＝0，1，2，...，K}，c和d构成了新的待求的模型参数，共有2K+2个。
在步骤S102中，根据新模型获取待求模型的模型参数，并求解模型参数。
进一步地，在本发明的一个实施例中，求解模型参数，进一步包括：优化模型参数，使待求模型与对应样本数据间的拟合误差满足预设条件，其中，求解的优化问题为：
Figure BDA0001742973060000051
其中，a和b为新模型参数构成的向量。
具体而言，求解未知的模型参数，本发明实施例采用的方法是优化模型参数，使待求模型与对应样本数据
Figure BDA0001742973060000053
之间的拟合误差尽可能小，即求解以下优化问题：
Figure BDA0001742973060000052
其中a＝[a1，a2，...，aK]T和b＝[b1，b2，...，bK]T是公式7中待求模型参数构成的向量。
由于模型的主体fs(·)可能有各种形式，而且一般情况下，目标函数与待求参数之间并不是线性关系，所以，这是一个非线性最小二乘问题，而且，通常该问题也不是凸优化问题。解决这类问题，可选择的优化算法很多，需要根据fS(·)的特点来选取，可以分为以下两种情况：步骤S103和步骤S104，下面分别进行赘述。
在步骤S103中，如果模型主体为可导，则采用迭代优化算法进行求解。
在本发明的一个实施例中，迭代优化算法包括基于一阶或二阶的迭代优化算法，且启发式算法包括差分进化算法。
可以理解的是，如果fS(·)是可导的，本发明实施例可以采用基于一阶或二阶的迭代优化算法来求解。有很多经典的算法可以选择，比如梯度下降算法和牛顿法等。由于本发明实施例的优化问题并不是一个凸优化问题，这类迭代优化算法只能收敛到局部最优，而无法保证全局最优，因此初值的选取非常重要，它能决定算法的收敛速度和最终解的质量。在本发明实施例的优化问题中，初值选择的问题较好解决，因为假定待求模型和原模型有很高的相似性，利用这个性质，可以给出一个较好的初值，即令a中元素和c为1，b中元素和d为0。也就是说，算法可以在模型fS(·)附近寻找最优的线性变换来获得待求模型。
在步骤S104中，如果模型主体为不可导，则启发式算法进行求解。
可以理解的是，如果fS(·)是不可导的，比如非参数化模型中的高斯过程模型，在这种情况下，难以使用基于梯度的迭代算法，可以采用启发式算法，在本发明实施例的具体应用中，使用的是差分进化算法。
下面将结合本发明实施例的具体应用对集成电路模型复用方法进行进一步阐述。
源简并电感型低噪声放大器是射频电路中比较经典且常用的电路，本发明实施例将用这种类型的电路来验证模型复用方法的有效性。实验的电路是设计应用在5GHz窄带频段的源简并电感型LNA(Low Noise Amplifier，低噪声放大器)，其简化的电路拓扑结构如图2所示，该电路共有12个主要的设计参数，包括偏置电流Ib，晶体管M1和M2的沟道宽度，电感L1、L2和L3的内径和圈数，电容C1、C2和C3的尺寸。在实验中，要建模的目标为电路在5GHz处的增益，因此，本发明实施例将采用所提出的方法，复用电路原理图级的建模结果，搭建电路版图级的模型，以验证方法的有效性。
首先将搭建其原理图级的模型。建模的方法为LASSO回归算法，其中基函数采用的是一阶到三阶正交多项式。
为搭建模型，本发明实施例需要产生训练样本，主要做法在设计参数空间中进行随机采样，而后对不同设计参数下的电路，采用电路仿真器进行仿真，得到需要建模的电路性能指标，最终生成训练样本；为了评估模型的建模与预测误差，将采用同样的方法，独立生成测试样本。其中采样方法较为重要，采用的是拉丁超立方采样的方法，相比于普通的随机采样，这种方法在进行多维随机分布采样时，能保证更好的采样均匀度，即尽量使采样空间中每一维都有采样点。
对此LNA，生成了500个训练样本和300个测试样本，设计参数的取值范围为初始设计取值上下浮动20％，其中初始设计为根据基本流程进行的简单设计。为了评估性能模型的建模误差，本发明实施例定义了如下平均相对误差：
Figure BDA0001742973060000061
其中rj和yj分别为第j个测试样本的电路仿真性能和模型预估的性能，N为测试样本的数量。
原理图级性能模型建模完成后，计算得到的平均相对误差为1.36％，这个误差可以满足后续电路设计的要求。
接下来，本发明实施例将搭建版图级的模型，采用的方法即所提出的模型复用方法，模型复用的目的和优势就是尽可能减少版图级建模所需的样本量的大小，所以，只产生了20个训练样本和10个测试样本，采样方法同样是拉丁超立方采样的方法，采样范围为初始设计上下浮动10％。而后基于这些样本完成电路版图的设计和版图级仿真，从而得到训练数据集和测试数据集。需要注意的是，在进行版图设计时，不同设计参数对应的电路版图的版式应该保持尽量一致，这样有利于提高建模的精确度。图3给出了此LNA在某种尺寸下的版图设计结果。
最终模型误差为2.41％，也满足电路设计的要求。
为了更好的验证方法的有效性，本发明实施例与传统的回归算法进行了对比，即使用模型复用建模用的数据样本，直接采用LASSO回归算法进行建模，最终建模误差为22.45％，可见，如果不采用模型复用的方法充分利用原理图已搭建好的模型，在这么少的样本点的情况下，很难搭建可用的性能模型。通过原理图级的建模过程分析发现，如果采用LASSO回归算法这种传统的建模，训练样本至少要几百的量级，因此模型复用方法能降低至少10倍的样本量。
综上，本发明实施例不受具体模型形式的限制，可以适用于各类电路模型；适用于各类有相似性的电路设计问题，比如电路的原理图级设计和版图级设计，相同电路拓扑结构在不同电源电压或偏置下的设计，相同电路拓扑结构改变工艺前后的设计，电路拓扑结构进行微小调整前后的设计等等；能充分利用已搭建好的电路模型，从而有效减少新电路建模所需要的样本数量，进而提高新电路建模与设计的效率。
根据本发明实施例提出的集成电路模型复用方法，充分利用已搭建好的电路模型，有效减少新电路建模所需要的样本数量，且不受具体模型形式的限制，可以适用于各类电路模型，适用于各类有相似性的电路设计问题，从而有效提高新电路建模与设计的效率，适用性强，简单易实现。
其次参照附图描述根据本发明实施例提出的集成电路模型复用装置。
图4是本发明一个实施例的集成电路模型复用装置的结构示意图。
如图4所示，该集成电路模型复用装置10包括：变换模块100和求解模块200。
其中，变换模块100用于将预设模型作为模型主体，且在模型自变量和函数目标值上进行变换，以得到变换后的新模型。求解模块200用于根据新模型获取待求模型的模型参数，并求解模型参数，其中，如果模型主体为可导，则采用迭代优化算法进行求解，如果在模型主体为不可导，则启发式算法进行求解。本发明实施例的装置10充分利用已搭建好的电路模型，有效减少新电路建模所需要的样本数量，从而有效提高新电路建模与设计的效率，适用性强，简单易实现。
进一步地，在本发明的一个实施例中，其中，预设模型为：
yS≈fS(x)，
新模型为：
fT(x)≈h(fS(g(x)))，
其中，fS为预设模型，fT为新模型，yS和yT分别为预设模型和新模型的建模目标，X为预设模型的电路设计参数，g(·)代表在预设模型自变量上进行的变换，h(·)代表在函数目标值上进行的变换。
进一步地，在本发明的一个实施例中，其中，在模型自变量和函数目标值上进行线性变换，且g(·)和h(·)的函数形式位：
h(t)＝c·t+d，
g(x)＝[g1(x1)，g2(x2)，...gK(xK)]T，
其中，K为设计参数的个数，t代表了预设模型的输出结果，c和d为新模型的模型参数，x1，x2，...，xK为不同的电路设计参数。
进一步地，在本发明的一个实施例中，求解模块200进一步用于优化模型参数，使待求模型与对应样本数据间的拟合误差满足预设条件，其中，求解的优化问题为：
Figure BDA0001742973060000081
其中，a和b为新模型参数构成的向量。
进一步地，在本发明的一个实施例中，迭代优化算法包括基于一阶或二阶的迭代优化算法，且启发式算法包括差分进化算法。
需要说明的是，前述对集成电路模型复用方法实施例的解释说明也适用于该实施例的集成电路模型复用装置，此处不再赘述。
根据本发明实施例提出的集成电路模型复用装置，充分利用已搭建好的电路模型，有效减少新电路建模所需要的样本数量，且不受具体模型形式的限制，可以适用于各类电路模型，适用于各类有相似性的电路设计问题，从而有效提高新电路建模与设计的效率，适用性强，简单易实现。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (4)

1.一种集成电路模型复用方法，其特征在于，包括以下步骤：
将预设模型作为模型主体，且在模型自变量和函数目标值上进行变换，以得到变换后的新模型，其中，所述预设模型为：yS≈fS(x)，所述新模型为：fT(x)≈h(fS(g(x)))，其中，fS为所述预设模型，fT为所述新模型，yS和yT分别为所述预设模型和所述新模型的建模目标，X为所述预设模型的电路设计参数，g(·)代表在所述预设模型自变量上进行的变换，h(·)代表在所述函数目标值上进行的变换；其中，在所述模型自变量和所述函数目标值上进行线性变换，且g(·)和h(·)的函数形式为：h(t)＝c·t+d，g(x)＝[g1(x1),g2(x2),...gK(xK)]T，其中，K为设计参数的个数，t代表了所述预设模型的输出结果，c和d为所述新模型的模型参数，x1,x2,...,xK为不同的电路设计参数；
根据所述新模型获取待求模型的模型参数，并求解所述模型参数，其中，所述求解所述模型参数，进一步包括：优化所述模型参数，使所述待求模型与对应样本数据间的拟合误差满足预设条件，其中，求解的优化问题为：
Figure FDA0002591919850000011
其中，a和b为所述新模型参数构成的向量，其中，
如果所述模型主体为可导，则采用迭代优化算法进行求解；以及
如果所述模型主体为不可导，则启发式算法进行求解。
2.根据权利要求1所述的集成电路模型复用方法，其特征在于，所述迭代优化算法包括基于一阶或二阶的迭代优化算法，且所述启发式算法包括差分进化算法。
3.一种集成电路模型复用装置，其特征在于，包括：
变换模块，用于将预设模型作为模型主体，且在模型自变量和函数目标值上进行变换，以得到变换后的新模型，其中，所述预设模型为：yS≈fS(x)，所述新模型为：fT(x)≈h(fS(g(x)))，其中，fS为所述预设模型，fT为所述新模型，yS和yT分别为所述预设模型和所述新模型的建模目标，X为所述预设模型的电路设计参数，g(·)代表在所述预设模型自变量上进行的变换，h(·)代表在所述函数目标值上进行的变换；其中，在所述模型自变量和所述函数目标值上进行线性变换，且g(·)和h(·)的函数形式为：h(t)＝c·t+d，g(x)＝[g1(x1),g2(x2),...gK(xK)]T，其中，K为设计参数的个数，t代表了所述预设模型的输出结果，c和d为所述新模型的模型参数，x1,x2,...,xK为不同的电路设计参数；
求解模块，用于根据所述新模型获取待求模型的模型参数，并求解所述模型参数，其中，如果所述模型主体为可导，则采用迭代优化算法进行求解，如果在所述模型主体为不可导，则启发式算法进行求解，其中，所述求解模块进一步用于优化所述模型参数，使所述待求模型与对应样本数据间的拟合误差满足预设条件，其中，求解的优化问题为：
Figure FDA0002591919850000021
其中，a和b为所述新模型参数构成的向量。
4.根据权利要求3所述的集成电路模型复用装置，其特征在于，所述迭代优化算法包括基于一阶或二阶的迭代优化算法，且所述启发式算法包括差分进化算法。
CN201810828217.XA 2018-07-25 2018-07-25 集成电路模型复用方法及装置 Active CN109145389B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810828217.XA CN109145389B (zh) 2018-07-25 2018-07-25 集成电路模型复用方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810828217.XA CN109145389B (zh) 2018-07-25 2018-07-25 集成电路模型复用方法及装置

Publications (2)

Publication Number Publication Date
CN109145389A CN109145389A (zh) 2019-01-04
CN109145389B true CN109145389B (zh) 2020-11-06

Family

ID=64798036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810828217.XA Active CN109145389B (zh) 2018-07-25 2018-07-25 集成电路模型复用方法及装置

Country Status (1)

Country Link
CN (1) CN109145389B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111324608A (zh) * 2020-02-14 2020-06-23 深圳前海微众银行股份有限公司 模型复用方法、装置、设备及存储介质
CN112417803B (zh) * 2020-12-02 2024-02-06 苏州复鹄电子科技有限公司 一种基于人工智能算法的模拟集成电路设计参数自动优化方法
CN114429099B (zh) * 2022-01-27 2024-01-19 西安交通大学 一种模拟集成电路参数优化方法及系统
CN115178397A (zh) * 2022-07-07 2022-10-14 阿维塔科技(重庆)有限公司 喷涂程序调试方法、装置、设备及计算机可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980849A (en) * 1989-02-28 1990-12-25 Raytheon Company Method and apparatus for autoregressive model simulation
US6338158B1 (en) * 1997-10-31 2002-01-08 Vlsi Technology, Inc. Custom IC hardware modeling using standard ICs for use in IC design validation
CN1894692A (zh) * 2003-12-18 2007-01-10 皇家飞利浦电子股份有限公司 基于模板的领域特定的可重构逻辑
CN101853322A (zh) * 2010-06-08 2010-10-06 北京华大九天软件有限公司 电路仿真中模型计算的检查方法
CN102541830A (zh) * 2010-12-21 2012-07-04 深圳市恒扬科技有限公司 一种仿真平台中仿真报告生成的方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980849A (en) * 1989-02-28 1990-12-25 Raytheon Company Method and apparatus for autoregressive model simulation
US6338158B1 (en) * 1997-10-31 2002-01-08 Vlsi Technology, Inc. Custom IC hardware modeling using standard ICs for use in IC design validation
CN1894692A (zh) * 2003-12-18 2007-01-10 皇家飞利浦电子股份有限公司 基于模板的领域特定的可重构逻辑
CN101853322A (zh) * 2010-06-08 2010-10-06 北京华大九天软件有限公司 电路仿真中模型计算的检查方法
CN102541830A (zh) * 2010-12-21 2012-07-04 深圳市恒扬科技有限公司 一种仿真平台中仿真报告生成的方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Low Power Inductorless Wideband LNA With Gm Enhancement and Noise Cancellation;Zhijian Pan等;《IEEE RFIC Virtual Journal》;20170131;第27卷(第1期);第58-60页 *
基于积分求导法的高速集成电路互连系统的规模缩减;李鸿儒 等;《上海交通大学学报》;20010630;第35卷(第6期);第835-837页 *

Also Published As

Publication number Publication date
CN109145389A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
CN109145389B (zh) 集成电路模型复用方法及装置
JP5246030B2 (ja) 回路自動設計プログラム、方法及び装置
US20060161413A1 (en) Methods for fast and large circuit simulation
US9898566B2 (en) Method for automated assistance to design nonlinear analog circuit with transient solver
Yang et al. Interpolation/extrapolation of radar cross-section (RCS) data in the frequency domain using the Cauchy method
CN108959779B (zh) 基于电源噪声时域解析分析的去耦网络设计方法
Lu et al. A comparative study of one-shot statistical calibration methods for analog/RF ICs
Jafari et al. Design optimization of analog integrated circuits by using artificial neural networks
Shaker et al. Accelerated antenna design methodology exploiting parameterized Cauchy models
US9098660B2 (en) Metal interconnect modeling
Passos et al. Physical vs. surrogate models of passive RF devices
Koziel et al. Simulation-driven design in microwave engineering: methods
CN111460593B (zh) 一种空间域电磁分量确定方法及系统
Severo et al. Simulated annealing to improve analog integrated circuit design: Trade-offs and implementation issues
De Ridder et al. A generative modeling framework for statistical link analysis based on sparse data
JP2006227847A (ja) パラメータ抽出方法およびパラメータ抽出プログラム
US9805151B1 (en) Method and apparatus for Laplace transform system simulation
De Tommasi et al. Surrogate modeling of low noise amplifiers based on transistor level simulations
Rocha et al. A new metaheuristc combining gradient models with NSGA-II to enhance analog IC synthesis
Bi et al. Optimization and quality estimation of circuit design via random region covering method
CN115186588A (zh) 基于多目标粒子群优化的功放设计方法
Pandey et al. Design and application of a CMOS active inductor at Ku band based on a multi-objective optimizer
Lee et al. Optimization of PDN decoupling capacitors for EMI Reduction based on Deep Reinforcement Learning
Dervenis et al. Neural network specialists for inverse spiral inductor design
Pehl et al. Variability-aware automated sizing of analog circuits considering discrete design parameters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant