CN101853322A - 电路仿真中模型计算的检查方法 - Google Patents
电路仿真中模型计算的检查方法 Download PDFInfo
- Publication number
- CN101853322A CN101853322A CN201010200001A CN201010200001A CN101853322A CN 101853322 A CN101853322 A CN 101853322A CN 201010200001 A CN201010200001 A CN 201010200001A CN 201010200001 A CN201010200001 A CN 201010200001A CN 101853322 A CN101853322 A CN 101853322A
- Authority
- CN
- China
- Prior art keywords
- derivative
- parameter
- check
- circuit simulation
- model calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种电路仿真中模型计算的检查方法,属于电子设计自动化领域。这种方法对单个晶体管的节点电压进行扫描,分别计算器件模型中各参数与扫描电压的关系,以及所考察参数的解析导数和数值导数。通过检查所计算参数随扫描电压变化的连续性,及它的解析导数与数值导数的一致性,可以发现并改正模型计算中的问题。从而确保在模型中,参数与各偏压关系的连续,光滑,无奇异点,并且可以保证各参数对电压的导数计算正确。这种方法可用于对电路仿真器性能的改进,同时也可用于对电路仿真中出现的不收敛现象进行检查。
Description
1.技术领域
本发明属于电子设计自动化领域,特别地,涉及一种集成电路仿真中,对器件模型计算的检查。
2.背景技术
集成电路设计离不开精确的,快速的电路仿真器。好的电路仿真器能够帮助电路设计者对所设计的电路进行验证,分析出所设计的电路是否达到了设计要求,这样,就可以避免因投片生产后才发现芯片性能不符合要求而造成的巨额损失。
集成电路是由各种半导体器件通过节点连接起来的一个电路网路,每个器件都可以用一组数学方程对它的电学性能进行描述,这就是器件的模型。一般的,在电路仿真中,对于有n个节点的器件,它的DC电流模型可被表示为:
Ii=ii(V1,V2,......Vn)i=1......n
Qi=qi(V1,V2,......Vn)i=1......n
对于有m个节点的整个电路,根据基尔霍夫(Kirchhoff)定律,在每一个时刻,流过每一个节点的总电流应该等于0,于是在t时刻,流过k节点的总电流Ik(t)方程为:
其中是每一个器件对k节点电流直流和交流部分的贡献。采用上面提到的电导G和电容C,用牛頓-拉福森(Newton-Ralphson)迭代,可以对这组方程进行求解,从而可以得到整个电路的电学特性,这就是电路仿真器的工作过程。在这个过程中,如果器件模型,具体说就是以上电流I,电导G,电荷Q,电容C的计算不能对器件的电学性能进行准确的描述,这就可能导致最后仿真结果出错,或者出现仿真不收敛的情况。因此,开发精确的,鲁棒性好的器件模型不管是对电路设计者来说,还是对于器件模型开发者来说都至关重要。
为了保证器件模型的质量,当前的传统做法是通过大量特殊设计的测试用例来验证模型的好坏,即进行大量的测试,并检查仿真的结果。CMC(Compact Model Council)还发布了一系列标准的测试用例来保证模型的正确性。但这种做法很难对一个模型进行深入的测评,因为测试用例毕竟是有限的。模型中的有些问题通过这种有限的测试也不会反映出来。另外,这种方法不能检测仿真过程中迭代的有效性,因为模型中的一些问题可能不会引起错误的结果,但却会导致迭代步数的增加。
电路仿真经常遇到的另一个问题是仿真不收敛,为了解决这个问题,一般的做法是把每一步牛頓-拉福森迭代的矩阵打印出来,测试者通过检查矩阵中的一些异常现象来判断问题的根源。这种查找问题的方法需要经验丰富的测试者。另外,随着集成电路变得越来越复杂,通过矩阵差错的方法变得更加困难,也越来越不可行。
3.发明内容
本发明的目的在于为电路仿真器的测试提供一套简洁的,可行的方法。它能检查出电路仿真时,器件模型参数在计算中出现的问题,例如在模型计算中出现的参数不连续,不光滑,不可导,出现奇异点等不合理现象,从而指导模型开发者对模型进行改进,提高电路仿真器的性能,减少迭代次数,减少电路仿真时间。同时,这种方法还可以用于对电路的不收敛问题进行检查,它能找出造成电路仿真不收敛,器件模型方面潜在的原因。
本发明的技术方案是:
分别对单个晶体管(如mosfet,bjt等)的节点电压Vj进行扫描,得到模型计算中各参数随Vj的变化关系,以及所考察参数对各节点电压的解析导数和数值导数。检查各参数随Vj变化的连续性,保证各参数随Vj的变化连续,光滑,可导,不出现奇异点。检查所考察参数对各节点电压解析导数和数值导数计算结果的一致性,保证各参数导数计算正确。
进一步地,所述的电路仿真中模型计算的检查方法,要计算流过每个节点的电流Ii与Vj的变化关系,检查Ii随Vj变化的连续性。要计算每个节点的电荷Qi与Vj的变化关系,检查Qi随Vj变化的连续性。要计算流过每个节点的电流Ii对各个节点电压Vk的解析导数Gik和数值导数其中和分别为Vk变化量为Δ和-Δ时节点i的电流,检查与Gik是否相等。要计算每个节点的电荷Qi对各个节点电压Vk的解析导数Cik和数值导数其中和分别为Vk变化量为Δ和-Δ时节点i的电荷,检查与Cik是否相等。要计算模型计算过程中的中间变量P与Vj的变化关系,检查参数P随Vj变化的连续性。要计算模型计算过程中的中间变量P对各节点电压Vk的解析导数和数值导数其中和分别为Vk变化量为Δ和-Δ时参数P的值,检查与是否相等。对参数变化连续性的检查,以及对各参数数值导数和解析导数相等的判定,可以采取图形输出的方式,判断曲线是否连续或者两条曲线是否拟合,也可以利用软件进行。
在对电路仿真器模型的检查,和对不收敛电路仿真的检查过程中,采取以上方法,能够检查出模型计算中各参数随电压变化出现的不连续,毛刺,不光滑等导致仿真收敛困难的因素,因此这种方法:
a:能够提高收敛效率,减少电路仿真时间。
b:能消除模型计算中出现的错误,提高模型的鲁棒性。
c:能够快速找出电路仿真不收敛的原因。
4.附图说明
图1是电路仿真器工作流程
图2是mosfet Bsim3模型等效电路图
图3是电路仿真器参数计算检查流程
图4是模型参数输出结果的分析
5.具体实施方式
电路仿真器的工作原理就是由模型Engine根据网表(netlist)输入,建立电路方程,然后通过Solver求解。如图1所示,电路仿真器首先读入网表(101),然后会产生一组用于模型计算的各电路节点的电压,或支路电流,这就是电路初始值(102)。把这组状态初始值交给模型Engine,用于网表中各个器件模型的计算(103),最后得到在以上初始值条件下,各器件的电学特性,这就是每个器件的电流I,电导G,电荷Q和电容C(104)。电路仿真器把每个器件的I,Q,G,C填入电路求解矩阵(105),再通过Sover求解(106)。电路仿真器会根据一定的收敛条件对所求得的电路状态进行判断(107),看是否收敛,如果收敛就说明已经得到了电路的平衡态,从而可以输出结果(108)。在(107),如果判断不收敛,就会以所求得的电路状态为初始值,再进行下一轮的模型求解和矩阵计算,直到收敛为止。
要使得电路仿真容易收敛,或者收敛结果正确,模型参数的计算(103)至关重要,如果器件模型所提供的I,Q,G,C(104)不光滑,不连续,存在奇异点,或者G,C的计算不正确,这都会导致仿真器收敛困难。图2是mosfet Bsim3模型的等效电路图,这是一个由Gn,Dn,Sn,Bn,Dpn,Spn六个节点构成的电路网路,模型计算所要提供的就是流过各个节点的支路电流isn,idn,ids,ibs,ibd,isub,各节点的电荷Qg,Qs,Qd,Qb,Qspn,Qdpn,以及它们对各节点电压的导数。
本发明就是要通过检查和修正所计算I,Q,G,C(104)中存在的不光滑,不连续,奇异点,或者计算不正确等问题,以达到提高仿真器性能的目的。如图3所示,进行仿真器模型参数计算的检查,首先要在网表中设置所关心节点电压Vj的DC扫描(301),然后进行仿真,分别计算填入最后电路求解矩阵(105)中的、流过各节点的电流Ii,节点电荷Qi,以及它们的解析导数Gik,Cik和数值导数如果模型计算正确,那么Ii,Qi应该连续,并且有 对Ii,Qi的连续性进行检查,并检查Ii的解析导数Gik是否和它的数值导数相等,Qi的解析导数Cik是否和它的数值导数相等(303)。
对检查结果做出判断(304),如果以上计算都达到了要求,没有参数计算错误,那么检查结束(313)。如果在(304)发现以上参数计算存在问题,就要逐步分析错误参数的计算过程。在(305),如果通过以上参数计算过程的分析,能找出模型计算中存在的问题,那么对模型计算进行修改(306),再对修改过的模型进行第二轮的电压DC扫描,计算并输出新的Ii,Qi,Gik,Cik,如果由于Ii,Qi,Gik,Cik的计算过于复杂,在(205)中不能发现模型参数计算错误的原因,可以把Ii,Qi简化处理,把Ii,Qi分别分解成若干个相关的参数P(307),然后再分别考察这每个参数P的连续性和对电压求导的情况。如果构成Ii,Qi的每个参数P都连续,导数计算都正确,那么Ii,Qi也必然会连续,且导数计算正确。这样对复杂参数Ii,Qi的检查就转变成了对简单参数P的检查。做电压的DC扫描,分别输出参数P及它的解析导数数值导数对P的连续性进行检查,并检查P的解析导数是否和它的数值导数相等(309),找到引起Ii,Qi或Gik,Cik计算错误的相关参数P0(310)。逐步分析P0的计算过程,在(311),如果通过对P0计算过程的分析,能找到参数P0计算错误的原因,则修改模型计算(306),再进入下一轮的计算和检查。如果在(311),还是找不到参数P0计算错误的原因,可以把参数P0进一步简化(312),分解出与P0相关的一系列参数P,再进行更深层次的P的检查,直到器件模型计算中的所有参数都连续,光滑,没有奇异点,且导数正确。这样就能确保电路仿真的收敛性和仿真结果的正确性。
在图3中,(303)和(309)对参数的检查如图4所示,首先要读出待检查参数的信息(401),即参数Ii,Qi,P与偏压的关系,以及Gik,Cik,对于所读取的数据,可以通过绘图工具显示检查(402),也可以采用软件分析检查(404),绘图工具检查可以直观地对参数的连续性,及解析导数与数值导数的一致性进行判定(403)。软件分析检查(404)会依据一定的标准对参数的连续性及可导性进行判断,并给出相应信息(405),如当一条曲线在某个点的左右数值导数相近,即认为曲线在这点连续,当两条曲线在对应点误差小于某个特定值时,即认为曲线在这点相同。
Claims (9)
1.一种电路仿真中模型计算的检查方法,其特点在于扫描单个晶体管的节点电压Vj,得到模型计算中各参数随电压的变化关系,以及所考察参数对各节点电压的解析导数和数值导数。检查各参数随电压变化的连续性,保证各参数随电压的变化连续,光滑,可导,没有奇异点。检查所考察参数对各节点电压解析导数和数值导数计算结果的一致性,保证各参数导数计算正确。
2.如权利要求1所述的一种电路仿真中模型计算的检查方法,其特征在于要计算流过每个节点的电流Ii与Vj的关系,检查Ii随Vj变化的连续性。
3.如权利要求1所述的一种电路仿真中模型计算的检查方法,其特征在于要计算每个节点的电荷Qi与Vj的关系,检查Qi随Vj变化的连续性。
6.如权利要求1所述的一种电路仿真中模型计算的检查方法,其特征在于要计算模型计算过程中的中间变量P与Vj的关系,检查参数P随Vj变化的连续性。
8.如权利要求1所述的一种电路仿真中模型计算的检查方法,其特征在于对参数变化连续性的检查,以及对参数数值导数和解析导数相等的判定,可以采取图形输出的方式,判断曲线是否连续或者两条曲线是否拟合。
9.如权利要求1所述的一种电路仿真中模型计算的检查方法,其特征在于对参数变化连续性的检查,以及对参数数值导数和解析导数相等的判定,可以利用软件进行。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010200001A CN101853322A (zh) | 2010-06-08 | 2010-06-08 | 电路仿真中模型计算的检查方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010200001A CN101853322A (zh) | 2010-06-08 | 2010-06-08 | 电路仿真中模型计算的检查方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101853322A true CN101853322A (zh) | 2010-10-06 |
Family
ID=42804813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010200001A Pending CN101853322A (zh) | 2010-06-08 | 2010-06-08 | 电路仿真中模型计算的检查方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101853322A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107463725A (zh) * | 2017-06-25 | 2017-12-12 | 浙江大学 | 一种适用于模拟及射频集成电路的参数设计方法 |
CN109145389A (zh) * | 2018-07-25 | 2019-01-04 | 清华大学 | 集成电路模型复用方法及装置 |
CN109657384A (zh) * | 2018-12-26 | 2019-04-19 | 南京九芯电子科技有限公司 | 一种tft模型参数的提取方法 |
CN112651202A (zh) * | 2020-12-22 | 2021-04-13 | 北京华大九天科技股份有限公司 | 一种检查模型连续性方法 |
US20210181250A1 (en) * | 2019-12-17 | 2021-06-17 | Bayes Electronics Technology Co., Ltd | System and method for identifying design faults or semiconductor modeling errors by analyzing failed transient simulation of an integrated circuit |
-
2010
- 2010-06-08 CN CN201010200001A patent/CN101853322A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107463725A (zh) * | 2017-06-25 | 2017-12-12 | 浙江大学 | 一种适用于模拟及射频集成电路的参数设计方法 |
CN109145389A (zh) * | 2018-07-25 | 2019-01-04 | 清华大学 | 集成电路模型复用方法及装置 |
CN109145389B (zh) * | 2018-07-25 | 2020-11-06 | 清华大学 | 集成电路模型复用方法及装置 |
CN109657384A (zh) * | 2018-12-26 | 2019-04-19 | 南京九芯电子科技有限公司 | 一种tft模型参数的提取方法 |
CN109657384B (zh) * | 2018-12-26 | 2022-05-24 | 南京华大九天科技有限公司 | 一种tft模型参数的提取方法 |
US20210181250A1 (en) * | 2019-12-17 | 2021-06-17 | Bayes Electronics Technology Co., Ltd | System and method for identifying design faults or semiconductor modeling errors by analyzing failed transient simulation of an integrated circuit |
WO2021121240A1 (en) * | 2019-12-17 | 2021-06-24 | Bayes Electronics Technology Co., Ltd | System and method for identifying design faults or semiconductor modeling errors by analyzing failed transient simulation of integrated circuit |
CN112651202A (zh) * | 2020-12-22 | 2021-04-13 | 北京华大九天科技股份有限公司 | 一种检查模型连续性方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11003824B2 (en) | Computer implemented system and method of identification of useful untested states of an electronic design | |
US8051402B2 (en) | Method and apparatus for implementing communication between a software side and a hardware side of a test bench in a transaction-based acceleration verification system | |
CN112417798B (zh) | 一种时序测试方法、装置、电子设备及存储介质 | |
CN103838894B (zh) | 一种pdk自动测试实现方法 | |
CN101853322A (zh) | 电路仿真中模型计算的检查方法 | |
CN106934121B (zh) | 一种测试器件模型仿真结果正确性的方法 | |
CN105279345B (zh) | 一种航天器用数字软ip核评测方法 | |
CN104317995B (zh) | 基于PSpice AD电路仿真的单故障自动注入方法 | |
US20140325460A1 (en) | Method for simulation of partial vlsi asic design | |
TW201807424A (zh) | 自動測試樣式生成的電路建模方法、非暫態電腦可讀存儲介質以及自動測試樣式生成電路 | |
CN102314522A (zh) | 一种模拟集成电路设计优化方法 | |
CN103076559A (zh) | 一种针对扫描测试中移位功耗的优化方法 | |
TWI575394B (zh) | 透過考量不同電路拓撲之輸入波形產生來特徵化元件 | |
CN109214023B (zh) | 一种工艺设计工具包的测试方法及装置 | |
CN105740487A (zh) | 基于工艺设计包的版图与原理图一致性验证方法 | |
Fontana et al. | A new simulation program for analog circuits using symbolic analysis techniques | |
CN110516275A (zh) | 基于扰动信息的仿真模型参数校核方法 | |
CN115398253A (zh) | 用于模拟缺陷可检测性分析的迅速且可扩展的方法 | |
Zivkovic et al. | Requirements, for Industrial Analog Faulf-Simulator | |
US20060123377A1 (en) | Interconnect integrity verification | |
CN102708260A (zh) | 电磁暂态仿真方法及装置 | |
US20120166168A1 (en) | Methods and systems for fault-tolerant power analysis | |
US7299428B2 (en) | Model stamping matrix check technique in circuit simulator | |
WO2014077671A1 (en) | A method of generating spice-compatible isfet model | |
CN115238620A (zh) | 一种响应曲面结合支持向量回归机的复合算法辅助模拟ic设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20101006 |