CN108959779B - 基于电源噪声时域解析分析的去耦网络设计方法 - Google Patents

Abstract

本发明公开了一种基于电源噪声时域解析分析的去耦网络设计方法，主要解决现有技术中复杂板级PDN集总模型难以进行时域去耦网络设计的问题。其实现方案是：1.将典型的板级电源分配网络PDN集总模型等效简化为两个电源分配网络模型K₁和K₂，并利用K₁与K₂计算板级电源分配网络PDN集总模型的电源噪声解析式；2.根据电源噪声解析式，求得电源噪声最大值及其所在时刻；3.根据电源噪声最大值与上升时间t_r的关系，选择去耦支路，完成电源分配网络PDN的去耦设计。本发明能计算出时域电源噪声，提高了去耦网络的可行性与准确性，可用于对高速电路中电源噪声的抑制。

Description

基于电源噪声时域解析分析的去耦网络设计方法

技术领域

本发明属于电子元件技术领域，特别涉及一种基于电源噪声时域解析式的去耦网络设计方法，可用于对高速电路中电源噪声的抑制。

背景技术

随着集成电路IC工艺向10nm甚至更小的特征尺寸发展，在高速数字系统内部时钟主频和瞬态电流变化率不断提升的同时，工作电压却持续降低，这将进一步拓宽电压噪声带宽并降低电压噪声绝对容限。因此，准确评估电源噪声并制定有效的电源分配网络PDN去耦方案，对于保证整个高速数字系统性能和稳定性是极其重要的。

基于频域目标阻抗法的PDN设计技术是业界评估PDN设计优劣的代表性方法。但是，随着芯片时钟频率不断提高，研究人员发现传统频域PDN分析方法不能准确表征PDN的高频特性，逐渐有相关研究人员采用时域方法来分析PDN噪声和去耦网络问题。在2007年的高速设计DesignCon会议上,Archambeault B等知名信号完整性SI专家首次详细对比分析了在高速印制电路板的电荷传递、电源总线噪声分析方面时域和频域分析方法的优缺点，建议采用时域方法来提高PDN高频特性的描述精度。2012年密苏里科技大学学者JingookKim提出通过频域阻抗计算电源电压的方法，该方法根据实际应用中电容量级关系进行电路简化，有效的简化了电源噪声的计算复杂程度，但是仅研究了在周期三角脉冲下芯片级电源噪声的计算，而没有探究板级电路下的电源噪声计算以及相应的去耦方案的设计。2015年Biyao Zhao提出基于简化电路计算电源噪声的方法，该方法通过研究电压波动与电路拓扑结构之间的关系，验证了电路简化方法计算电源噪声的可行性与价值。但文中仅分析了集总电路中单电容支路的电源噪声简化与计算，而实际板级电路中往往含有多个电容支路。因此，该方法不能计算含有多种电容电路的PDN电源噪声和形成相应的去耦设计方案。

发明内容

本发明的目的在于针对上述现有技术的不足，提供一种基于电源噪声时域解析分析的去耦网络设计方法，以实现对含有多种电容电路的PDN电源噪声的计算，提高噪声抑制效果。

本发明的技术思路是：通过建立板级PDN集总电路模型，并对其进行等效简化，在输入电流激励为阶跃电流的条件下，理论推导简化电路的时域电源噪声解析式，利用解析式进一步的分析电源噪声与上升时间的关系，据此对电源分配网络进行时域去耦设计，使电源分配网络去耦设计更加完善准确，其实现方案包括如下：

(1)对典型的板级电源分配网络PDN集总模型进行等效简化，即先将板级电路阻抗曲线进行分解，再将分解后的阻抗曲线进行电路拟合，得到简化后的两个电源分配网络模型K₁和K₂，

(2)根据简化后的两个电源分配网络模型K₁和K₂，构建电源噪声解析式：

V(t)＝V_K1(t)+V_K2(t)-I(t)R₁

其中V(t)表示板级PDN集总模型的电源噪声解析式，V_K1(t)表示第一个电源分配网络模型K₁的噪声解析式，V_K2(t)表示第二个电源分配网络模型K₂的噪声解析式，I(t)表示带有上升边的阶跃电流，R₁是板级电源分配网络PDN中第一条电容支路的寄生电阻；

(3)根据电源噪声解析式V(t)最大值与上升时间t_r的关系，设计去耦网络:

3a)计算去耦网络中仅添加去耦支路VRM时，V(t)的最大值V(t_r)：

其中，L_VRM和R_VRM分别表示板级电源分配网络PDN中去耦支路VRM的寄生电感与寄生电阻，I_peak表示阶跃电流的峰值；

3b)计算去耦网络中添加去耦电容时，V(t)上升时间前的最大值V_max(t_r)和上升时间后的最大值V_max(t_x)：

其中，t_x表示电源噪声在上升时间后出现的第一个谐波波峰处时刻；C₁是板级电源分配网络PDN中第一条电容支路的寄生电容；A₁是电源分配网络PDN中与电阻、电容和电感相关的第一因子；α₁是电源分配网络PDN中与电阻、电容和电感相关的第二因子；ω₁是电源分配网络PDN中与电阻、电容和电感相关的第三因子；ζ是电源分配网络PDN中与电阻、电容和电感相关的第四因子；γ是电源分配网络PDN中与电阻、电容和电感相关的第五因子；φ是电源分配网络PDN中与电阻、电容和电感相关的第六因子；

3c)根据电流上升时间t_r选择去耦支路：

3c1)选择电压调节模组VRM的去耦支路：

计算电路不足以引发超出电压噪声容限的电流上升时间t_VRM为：

其中，ΔV为电源分配网络PDN允许的最大电压波动值；

将电流上升时间t_r与所允许的最小电流上升时间t_VRM进行比较，若t_r≥t_VRM，则完成电压调节模组VRM的去耦设计；若t_r＜t_VRM，则必须添加电容去耦支路，执行3c2)；

3c2)选择电容去耦支路：

计算电路不足以引发超出电压噪声容限的电流上升时间t_C为：

将电流上升时间t_r与所允许的最小电流上升时间t_C进行比较，若t_r≥t_C，则完成电容去耦设计；若t_r＜t_c，则停止该板级电路的去耦设计，即该电路的去耦设计无法实现，需要配合封装级、芯片级电路实现去耦设计。

本发明与现有技术相比具有以下优点：

1.本发明由于对板级电源分配网络PDN进行了简化，可以利用简化后的电路模型计算板级电源分配网络PDN的时域电源噪声解析式，解决了板级电源分配网络PDN不能计算时域电源噪声解析式的问题。

2.本发明由于得到了时域电源噪声解析式中电源噪声与上升时间的关系，可以计算出电源噪声最大值及其所在位置，进而根据电源噪声最大值进行时域去耦设计，解决了板级PDN电路不能进行时域去耦设计的问题。

附图说明

图1为本发明的实现流程图；

图2为现有典型的电源分配网络集总电路模型图；

图3为本发明中的板级集总电路模型频域阻抗曲线图；

图4为用本发明中绝对误差随电路模型中去耦电容比率变化的曲线图；

图5为本发明中计算第一个电源分配网络模型K₁噪声解析式V_K1(t)的电路图；

图6为对图3的电源噪声仿真结果图。

图7为用本发明选择的去耦电容构成的电路图。

具体实施方式

下面将参考附图并结合实施例来详细、完整的说明本发明。

参照图1，本发明基于电源噪声时域解析分析的去耦网络设计方法，其实现步骤如下：

步骤1，选择典型PDN集总电路模型。

现有电源分配网络PDN电路模型主要分为两类：电源分配网络PDN宏模型和电源分配网络PDN集总电路模型。其中：

电源分配网络PDN宏模型，是将电源分配网络PDN假设为一黑盒模型，通过矢量网络分析仪获取各端口之间频率响应参数，再利用有理函数对频率响应进行拟合。但是，拟合出来的有理函数多项式并不一定能保证其无源性，必须进行无源性检测和无源性补偿才能确保电路的收敛性。

电源分配网络PDN集总电路模型，相对比电源分配网络PDN宏模型更直观，其电路仿真条件无需应考虑电路的收敛性，对于实际电路的仿真也更加容易，所以本发明是基于电源分配网络PDN集总电路模型进行去耦网络设计。

该电源分配网络PDN集总电路模型可以划分为四个部分组成，即电压调节模组VRM级，印刷电路板PCB级，封装级和芯片级，其电路图如图2所示。

参照图2，电源分配网络PDN集总电路模型中的电压调节模组VRM级包含电压调节模组的输出电感L_VRM和寄生电阻R_VRM；印刷电路板PCB级包含体电容C及其寄生电感L、寄生电阻R、表贴电容C_i及其等效电感L_i、等效电阻R_i(i＝1,2,...,n)、平面电容C_pl、平面电阻R_pl、焊球阵列封装BGA的过孔寄生电阻R_av和寄生电感值L_av；封装级包括去耦电容C_pkg及其等效电感L_pkg和等效电阻R_pkg、封装引线的寄生电感L_p和寄生电阻R_p；芯片级包含去耦电容C_ohp和寄生电阻R_ohp。

由于芯片级与封装级电压噪声的分析计算与芯片电路结构和芯片电流形式建模紧密联系，属于IC工程师完成。本发明主要完成板级电路电源噪声分析与时域去耦设计。为板级电源噪声的分析与抑制提供更加迅速准确的方法。

步骤2，对电源分配网络PDN板级集总电路模型进行等效简化，构建电源噪声解析式。

从图2可以看出，印刷电路板PCB的每一条支路都可以单独等效为一个电阻R、电容C和电感L串联的模型，且这些支路通过级联方式可形成多级串联的电路，问题在于每一条支路的串联模型都需要建立二阶差分方程来求解支路电流和电压，这样对于n条支路的RLC级联则需要2n阶差分方程，非常复杂，且在实际设计中根本无法获取整个板级PDN电源噪声的解析解，因此，必须对板级PDN电路模型需要进行等效简化，使之转化成可以获得解析解的电路形式。

由于对电源分配网络PDN模型的简化会引入一定的误差，当误差较大时，则不能进行简化。为了验证能否对板级PDN电路模型进行简化，需要明确其简化带来的误差大小，图3给出了误差随电路模型中去耦电容比率变化的曲线，其中：横坐标表示板级PDN电源分配网络模型中两条去耦电容的容值比率，C₂选择为

其纵坐标表示简化产生误差的最大值。

由图3可见，当C₁＜10C₂时，其误差较大，当C₁＞10C₂时，误差在10％左右，所以简化板级PDN电源分配网络模型的条件是：板级PDN电源分配网络模型中C₁与C₂的容值相差必须在10倍以上。

本发明所选择的电源分配网络PDN集总电路模型可以满足上述条件，故能够进行简化。

为此，本实例将电源分配网络PDN板级集总电路模型等效简化为K₁与K₂这两个电路模型，结果如图4所示，其中：

图4(a)是原电源分配网络PDN模型以及相应的阻抗曲线图，f₁、f₃是曲线中的并联谐振点，f₂、f₄是线中的串联谐振点。在串联谐振点f₂处将图4(a)的阻抗曲线一分为二，即[0,f₂)频带范围内的阻抗曲线与[f₂,∞)频带范围的阻抗曲线。

图4(b)是原电源分配网络PDN模型简化后第一个电源分配网络模型K₁以及相应的阻抗曲线图。

在图4(a)的[0,f₂)频带范围内，由于原电源分配网络模型中寄生电感L₁的阻抗ωL₁比较小，第二条电容支路中电容C₂阻抗很大，因此将图4(a)原电源分配网络PDN模型中的L₁短路，将整个第二条电容支路开路，即可得到第一个电源分配网络模型K₁。

图4(c)是将原电源分配网络PDN模型简化后第二个电源分配网络模型K₂以及相应的阻抗曲线图。

在图4(a)的[f₂,∞)频带范围内，由于原电源分配网络模型中VRM的寄生电阻R_VRM和第一条电容支路的电容C₁引起的阻抗很小，所以将图4(a)中板级电源分配网络PDN模型中的R_VRM和C₁进行短路，即可得到第二个电源分配网络模型K₂。

根据简化后的两个电源分配网络模型K₁和K₂，构建电源噪声解析式：

V(t)＝V_K1(t)+V_K2(t)-i(t)R₁<1>

其中V(t)表示板级PDN集总模型的电源噪声解析式，V_K1(t)表示第一个电源分配网络模型K₁的噪声解析式，V_K2(t)表示第二个电源分配网络模型K₂的噪声解析式，i(t)表示带有上升边的阶跃电流，R₁是板级电源分配网络PDN中第一条电容支路的寄生电阻。

步骤3，计算简化后两个电源分配网络模型的噪声解析式V_K1(t)和V_K2(t)。

一般情况下，芯片的开关电流形式和IC工作状态密切相关，在一些特定工作状态下，芯片级开关电流可等效为具有周期性的三角波，经封装级和芯片级去耦电容的作用后，板级电流可近似表示为带有上升时间的阶跃信号i(t)，其表达式为：

其中，t_r表示上升时间，ε(t)表示单位阶跃函数，ε(t-t_r)表示延时为t_r的单位阶跃函数，I_peak表示阶跃电流的峰值。

图5是第一个电源分配网络模型K₁噪声解析式V_K1(t)的电路图，在输入电流为i(t)的情况下，V_K1(t)的计算式如下：

其中，A₁是电源分配网络PDN中与电阻、电容和电感相关的第一因子；α₁是电源分配网络PDN中与电阻、电容和电感相关的第二因子；ω₁是电源分配网络PDN中与电阻、电容和电感相关的第三因子；ζ是电源分配网络PDN中与电阻、电容和电感相关的第四因子；γ是电源分配网络PDN中与电阻、电容和电感相关的第五因子；φ是电源分配网络PDN中与电阻、电容和电感相关的第六因子，分别表示为：

第一因子：

第二因子：α₁＝(R₁+R_VRM)/(2(L₁+L_VRM))，

第三因子：

第四因子：

第五因子：

第六因子：

将V_K1(t)表达式中只需将参数L_VRM、R_VRM、C₁、L₁和R₁分别替换为L_VRM||L₁、R₁、C₂、L₂和R₂，得到V_K2(t)表达式如下：

步骤4计算电源噪声解析式V(t)最大值。

4a)计算去耦网络中仅添加去耦支路VRM时，V(t)的最大值V(t_r)：

电源噪声解析式V(t)在t≤t_r时间范围内，V(t)随着时间t的增大单调递增，t＞t_r随着时间t的增大单调递减，最终电源噪声解析式V(t)趋于常数，因此在t＝t_r取最大值；

将式<2>和式<3>带入式<1>，得到仅添加VRM去耦支路时电源噪声解析式V(t)的最大值V(t_r)如下：

4b)计算去耦网络中添加去耦电容时，电源噪声解析式V(t)上升时间前的最大值V_max(t_r)和上升时间后的最大值V_max(t_x)：

由于V(t)在t≤t_r时间范围内随着时间t的增大单调递增，所以在t＝t_r处取得噪声最大值V_max(t_r)，当t＞t_r时，V(t)随着时间t的增大开始震荡衰减，故在第一个谐波波峰处时刻t_x取得噪声最大值V_max(t_r)。

将式<2>和式<3>带入式<1>，得到添加去耦电容V(t)的上升时间前最大值V_max(t_r)与上升时间后最大值V_max(t_x)如下

步骤5，根据电流上升时间t_r选择去耦支路。

5a)选择电压调节模组VRM的去耦支路：

计算电路不足以引发超出电压噪声容限的电流上升时间t_VRM为：

其中，ΔV为电源分配网络PDN允许的最大电压波动值；

将电流上升时间t_r与所允许的最小电流上升时间t_VRM进行比较，若t_r≥t_VRM，则完成电压调节模组VRM的去耦设计；若t_r＜t_VRM，则必须添加电容去耦支路，执行5b)；

5b)选择电容去耦支路：

计算电路不足以引发超出电压噪声容限的电流上升时间t_C为：

将电流上升时间t_r与所允许的最小电流上升时间t_C进行比较，若t_r≥t_C，则完成电容去耦设计；若t_r＜t_c，则停止该板级电路的去耦设计，即该电路的去耦设计无法实现，需要配合封装级、芯片级电路实现去耦设计。

本发明的效果可以通过以下实验实例进一步证实：

一、实验条件：

设电流i(t)最大电流峰值I_peak为10A，上升时间t_r为10ns，系统允许的电源噪声波动值为ΔV＝0.165V。

对图3电路模型设置如下参数：L_VRM为60nH，R_VRM为0.001Ohm，C₁为560uF，L₁为5.74252nH，R₁为0.011369927Ohm，C₂为32.9uF,L₂为0.14455nH，R₂为0.009574263Ohm。

对图7电路模型设置如下参数：

L_VRM为60nH，R_VRM为0.001Ohm，C₁为4.7uF，L₁为1.01185nH，R₁为0.0067Ohm。

二、实验内容：

实验一、仿真图3中电路模型频域阻抗曲线，第一个电源分配网络模型K₁的阻抗曲线与原电源分配网络PDN模型的阻抗曲线在串联谐振点之前的频段范围内基本一致；第二个电源分配网络模型K₂的阻抗曲线与原电源分配网络PDN模型的阻抗曲线在串联谐振点之后的频段范围内基本一致。

实验二、仿真图3电路模型的电源噪声曲线，结果如图6，其中：

图6中的(a)是仿真时间为80us的仿真图，图6中的(b)是仿真时间为100ns的仿真图。

图6中Vnoice1是利用利用式<1>计算出的电源噪声曲线，Vnoice直接使用原电源分配网络PDN模型的电源噪声曲线。

由图6可知，利用式<1>计算出的电源噪声曲线Vnoice1与原电路直接仿真的电源噪声曲线Vnoice基本一致。

上述实验一和实验二证明本发明对电源分配网络PDN模型的简化方法具有准确性和有效性。

实验三、根据电源噪声时域解析分析的进行去耦设计，结果如图7，其中：

根据公式<4>计算出图7的t_VRM＝3.64us，t_r＜t_VRM，则必须添加电容去耦支路。

根据公式<5>计算出图7的t_C1＝9.3nH，t_r＞t_C，满足去耦设计的要求，结束去耦设计。

实验三验证了本发明的可行性与准确性。

以上所述，仅为本发明的具体实施方式，不构成对本发明的限制，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种基于电源噪声时域解析分析的去耦网络设计方法，其特征在于，包括如下：

(1)对典型的板级电源分配网络PDN集总模型进行等效简化，即先将板级电路阻抗曲线进行分解，再将分解后的阻抗曲线进行电路拟合，得到简化后的两个电源分配网络模型K₁和K₂，

(2)根据简化后的两个电源分配网络模型K₁和K₂，构建电源噪声解析式：

V(t)＝V_K1(t)+V_K2(t)-I(t)R₁

其中V(t)表示板级PDN集总模型的电源噪声解析式，V_K1(t)表示第一个电源分配网络模型K₁的噪声解析式，V_K2(t)表示第二个电源分配网络模型K₂的噪声解析式，I(t)表示带有上升边的阶跃电流，R₁是板级电源分配网络PDN中第一条电容支路的寄生电阻；

(3)根据电源噪声解析式V(t)最大值与上升时间t_r的关系，设计去耦网络:

3a)计算去耦网络中仅添加去耦支路VRM时，V(t)的最大值V(t_r)：

其中，L_VRM和R_VRM分别表示板级电源分配网络PDN中去耦支路VRM的寄生电感与寄生电阻，I_peak表示阶跃电流的峰值；

3b)计算去耦网络中添加去耦电容时，V(t)上升时间前的最大值V_max(t_r)和上升时间后的最大值V_max(t_x)：

其中，t_x表示电源噪声在上升时间后出现的第一个谐波波峰处时刻；C₁是板级电源分配网络PDN中第一条电容支路的寄生电容；A₁是电源分配网络PDN中与电阻、电容和电感相关的第一因子；α₁是电源分配网络PDN中与电阻、电容和电感相关的第二因子；ω₁是电源分配网络PDN中与电阻、电容和电感相关的第三因子；ζ是电源分配网络PDN中与电阻、电容和电感相关的第四因子；γ是电源分配网络PDN中与电阻、电容和电感相关的第五因子；φ是电源分配网络PDN中与电阻、电容和电感相关的第六因子；

3c)根据电流上升时间t_r选择去耦支路：

3c1)选择电压调节模组VRM的去耦支路：

计算电路不足以引发超出电压噪声容限的电流上升时间t_VRM为：

其中，ΔV为电源分配网络PDN允许的最大电压波动值；

将电流上升时间t_r与所允许的最小电流上升时间t_VRM进行比较，若t_r≥t_VRM，则完成电压调节模组VRM的去耦设计；若t_r＜t_VRM，则必须添加电容去耦支路，执行3c2)；

3c2)选择电容去耦支路：

计算电路不足以引发超出电压噪声容限的电流上升时间t_C为：

将电流上升时间t_r与所允许的最小电流上升时间t_C进行比较，若t_r≥t_C，则完成电容去耦设计；若t_r＜t_c，则停止该板级电路的去耦设计，即该电路的去耦设计无法实现，需要配合封装级、芯片级电路实现去耦设计。

2.根据权利要求1所述的方法，其中步骤(1)中将板级电路阻抗曲线进行分解，是将频域阻抗曲线在第一个串联谐振点分为串联谐振点之前的阻抗曲线和串联谐振点之后的阻抗曲线。

3.根据权利要求1所述的方法，其中步骤(1)中简化后得到的两个电源分配网络模型K₁和K₂分别为：

K₁是将原电源分配网络模型中对第一条电容支路的寄生电感L₁进行短路，对第二条电容支路进行开路所构成第一个电源分配网络模型；

K₂是将原电源分配网络模型中对VRM的寄生电阻R_VRM和第一条电容支路的电容C₁进行短路所构成的第二个电源分配网络模型。

4.根据权利要求1所述的方法，其中步骤(2)中第一个电源分配网络模型K₁的噪声解析式V_K1(t)，表示如下：

其中，ε(t)表示单位阶跃函数，ε(t-t_r)表示延时为t_r的单位阶跃函数。

5.根据权利要求1所述的方法，其中步骤(2)中第二个电源分配网络模型K₂的噪声解析式V_K2(t)，表示如下：

其中，C₂是板级电源分配网络PDN中第二条电容支路的电容，ε(t)表示单位阶跃函数，ε(t-t_r)表示延时为t_r的单位阶跃函数。

6.根据权利要求1所述的方法，其中步骤(3b)中所涉及电源分配网络PDN中与电阻、电容和电感相关的6个因子，分别表示如下：

第一因子：

第二因子：α₁＝(R₁+R_VRM)/(2(L₁+L_VRM))，

第三因子：

第四因子：

第五因子：

第六因子：

Images