CN115166572A - 高速链路最坏电源噪声求解方法、系统及存储介质 - Google Patents

高速链路最坏电源噪声求解方法、系统及存储介质 Download PDF

Info

Publication number
CN115166572A
CN115166572A CN202210806096.5A CN202210806096A CN115166572A CN 115166572 A CN115166572 A CN 115166572A CN 202210806096 A CN202210806096 A CN 202210806096A CN 115166572 A CN115166572 A CN 115166572A
Authority
CN
China
Prior art keywords
power supply
data template
switching current
frequency
supply noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210806096.5A
Other languages
English (en)
Inventor
蒲菠
何秋森
范峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Detu Technology Co ltd
Original Assignee
Ningbo Detu Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Detu Technology Co ltd filed Critical Ningbo Detu Technology Co ltd
Priority to CN202210806096.5A priority Critical patent/CN115166572A/zh
Publication of CN115166572A publication Critical patent/CN115166572A/zh
Priority to PCT/CN2023/106368 priority patent/WO2024008186A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Dc-Dc Converters (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

本发明公开了一种高速链路最坏电源噪声求解方法，包括：在驱动器前输入指定频率下的数据模板，得到周期性的同时开关电流，根据时钟频率得到所有相关的数据模板；进行一次全链路仿真得到同时开关电流波形轮廓，并对同时开关电流近似建模；省略通道链路结构，直接将同时开关电流作为PDN的输入，以数据模板的频率扫描同时开关电流，得到多组不同幅度大小的电源噪声；找出最坏的电源噪声及其对应的同时开关电流，则该同时开关电流的频率就是电源噪声最坏情况的数据模板的频率。本发明基于建模扫频法能快速得到最坏电源噪声。

Description

高速链路最坏电源噪声求解方法、系统及存储介质
技术领域
本发明涉及集成电路领域，特别是涉及一种高速链路最坏电源噪声求解方法。一种用于执行所述高速链路最坏电源噪声求解方法中步骤的计算机可读存储介质。以及一种高速链路最坏电源噪声求解系统。
背景技术
随着集成电路的设计水平和工艺水平的不断发展，电路的集成度越来越高，时钟频率也随之越来越高，形成了Ghz以上的高速电路。以前忽落不计的电源噪声现在可以影响整个系统的工作状态，因而对电源噪声的研究越来越受到重视,电源噪声会耦合到信号线中，会引起逻辑门电路的误触发，使得器件正常工作电压偏置，严重时会导致器件失效。电源噪声的大小与驱动器输入的数据有着十分密切的关系,因此找到能够激励出最大幅度电源噪声的数据模板对于电源分配网络的研究有着重要意义。
同时开关噪声(Simultaneous Switch Noise，SSN)是指当数字电路驱动器中大量晶体管同时迅速动作、电平状态改变时，产生一个很大的瞬间变化电流，该电流流经回路寄生电感时，形成交流压降，从而引起电源电压的波动。同时开关噪声的定义如下：
ΔV＝N*Lloop(di/dt) (1)
其中，N指的是同时开关的数量，即当芯片中N个缓冲驱动同时切换状态时，流经回路寄生电感Lloop(电源地平面上的电流回路电感)的电流将会扩大N倍。i指的是单个晶体管状态切换时所汲取的电流，当多个晶体管同时切换时产生的电流称为同时开关电流，经过感性封装后，会在电源地平面上或电源轨道产生噪声，因此也称为电源噪声。电源噪声又会耦合到信号线中，在驱动器的输出端表现出来，造成输出波形的噪声和抖动。本申请针对的是芯片封装级PDN上的电源噪声，即封装中电源地平面上的噪声。
对于寻找最坏情况的电源噪声，传统的做法是频域仿真得到PDN的目标阻抗，利用阻抗曲线Zpdn(f)来找出最坏情况数据模板，即找到PDN的谐振频率，如果PDN有多个谐振点，需要全链路多次仿真，然后用具有很强成分的PDN谐振频率的数据模板来作为激励输入到驱动器中，得到最坏电源噪声。然而这种寻找最坏数据模板的机制只适用于电流随阻抗线性变化的PDN结构，并不能适用于非线性Zpdn(f)曲线以及Ipdn(f)谱分量PDN结构。
V(jω)＝I(jω)Z(jω) (2)
公式(2)从频域角度解释了这一现象。在公式(2)中Z(jω)为PDN的阻抗频率函数，I(jω)为PDN电流的频率函数，两者相互作用下产生频域电源噪声V(jω)。在一般情况下，Z(jω)是时推移而改变)，然而I(jω)则取决于系统中的状态活动情况，可以是时变的和非周期平稳的，即随时间推移当状态活动(例如驱动器前的数据模板)改变时，I(jω)的频谱会随着数据模板的改变而改变，如图1所示。
阻抗曲线Zpdn(f)只能反映不同频率下PDN阻抗的特性，并不能体现频域中电流的特性，只有当PDN输出电流I(jω)在阻抗频带内的频谱分量较大时，才会出现最大幅度的电源噪声。因而若只根据频域的阻抗信息和谐振频率得到最坏数据模板不够准确。
以DDR4的封装中电源分配网络系统来说明。图2a是PDN的模型结构，模型是以S参数形式给出。1、2、3、4、5为芯片端口，连接芯片的去耦电容，PDN中有4个低电感电容器，连接在11、12、13、14端口。图中有5个通路，且通路之间相互独立，互不影响。以第一通路来分析，片上电容为20.8nf，其寄生电阻为0.0015欧姆，在端口1处加幅度为1A的恒定正弦波电流源可得PDN阻抗曲线如图2(b)。从图中可以看出不同频率下PDN阻抗不同，由于PDN中的封装电感与片上去耦电容的相互作用，使得PDN在233MHz下发生了谐振。图3描述了仿真的全链路模型，包括PDN、PCB、封装、驱动器和接收器等模型。对驱动器输入不同频率的数据模板，得到时域电源噪声仿真结果如表1所示。
表1：不同频率下的电源噪声
Figure BDA0003737724490000031
从表1中可以看出虽然PDN在233MHz频率处发生谐振，但在178MHz处激励出了最坏电源噪声，此处电源噪声的峰峰值为18mv，这是因为在所有频率的数据模板中178MHz频率处的PDN输出电流频谱分量最大,这主要是由于片上电容的充放电周期和晶体管开关时间等工艺参数共同决定的。对不同频率的PDN输出电流做傅里叶变换可以得到不同频率的电流谱，如图4(a)所示，其对应的电源噪声波形如图4(b)所示。将频域阻抗与电流频谱相乘得到频域电源噪声，将频域电源噪声进行傅立叶反变换，得到时域的电源噪声，其峰峰值如表2所示。178MHz的电流谱与PDN阻抗的相互作用激励出最坏的电源噪声。因而最坏电源噪声的数据模板不一定在PDN的谐振频率处，而取决于电流频谱和阻抗频谱的共同作用。
表2：不同频率下的Ipdn
Figure BDA0003737724490000032
发明内容
在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明要解决的技术问题是提供一种基于建模扫频法能快速得到最坏电源噪声的高速链路最坏电源噪声求解方法。
以及，一种用于执行所述高速链路最坏电源噪声求解方法中步骤的计算机可读存储介质和一种高速链路最坏电源噪声求解系统。
为解决上述技术问题，本发明提供一种高速链路最坏电源噪声求解方法，包括以下步骤：
S1，在驱动器前输入指定频率下的数据模板，得到周期性的同时开关电流，根据时钟频率得到所有相关的数据模板；
S2，进行一次全链路仿真得到同时开关电流波形轮廓，并对同时开关电流近似建模；
S3,省略通道链路结构，直接将同时开关电流作为PDN的输入，以数据模板的频率扫描同时开关电流，得到多组不同幅度大小的电源噪声；
S4,找出最坏的电源噪声及其对应的同时开关电流，则该同时开关电流的频率就是电源噪声最坏情况的数据模板的频率。
可选择的，进一步改进所述的高速链路最坏电源噪声求解方法，所述数据模板是占空比为50％的方波信号类的数据模板。
可选择的，进一步改进所述的高速链路最坏电源噪声求解方法，同时开关电流近似建模包括：
数据模板周期T满足，T＞2(Tpr+Tpf+Tnr+Tnf)时；
数据模板周期T满足，T＜2(Tpr+Tpf+Tnr+Tnf)时，
Figure BDA0003737724490000041
开关电流用如下公式建模，Issi＝Ipt+Int+Idc；
Ipt是正向周期三角脉冲，周期与所加数据模板周期相同，三角脉冲上升时间等于Tpr，下降时间等于Tpf；
Int是负向周期三角脉冲，周期与所加数据模板周期相同，延迟时间为半个周期，三角脉冲上升时间等于Tnr，下降时间等于Tnf；
Idc是直流电流。
可选择的，进一步改进所述的高速链路最坏电源噪声求解方法，以数据模板的频率扫描同时开关电流周期变换范围为9.38ns到0.938ns，变化步长为0.1ns，对应扫描到的数据模板频率从100.6MHz到1.066GHz。
为解决上述技术问题，本发明提供一种用于执行上述任意一项所述高速链路最坏电源噪声求解方法中步骤的计算机可读存储介质。
为解决上述技术问题，本发明提供一种高速链路最坏电源噪声求解系统，包括：
驱动模块，其在驱动器前输入指定频率下的数据模板；
计算模块，其根据时钟频率得到所有相关的数据模板；
建模模块，其基于一次全链路仿真得到同时开关电流波形轮廓，对同时开关电流近似建模；
噪声采集模块，其省略通道链路结构，直接将同时开关电流作为PDN的输入，以数据模板的频率扫描同时开关电流，得到多组不同幅度大小的电源噪声；
频率获取模块，其用于获取最坏的电源噪声及其对应的同时开关电流。
可选择的，进一步改进所述的高速链路最坏电源噪声求解系统，所述数据模板是占空比为50％的方波信号类的数据模板。
可选择的，进一步改进所述的高速链路最坏电源噪声求解系统，建模模块对同时开关电流近似建模包括：
数据模板周期T满足，T＞2(Tpr+Tpf+Tnr+Tnf)时；
数据模板周期T满足，T＜2(Tpr+Tpf+Tnr+Tnf)时，
Figure BDA0003737724490000051
开关电流用如下公式建模，Issi＝Ipt+Int+Idc；
Ipt是正向周期三角脉冲，周期与所加数据模板周期相同，三角脉冲上升时间等于Tpr，下降时间等于Tpf；
Int是负向周期三角脉冲，周期与所加数据模板周期相同，延迟时间为半个周期，三角脉冲上升时间等于Tnr，下降时间等于Tnf；
Idc是直流电流。
可选择的，进一步改进所述的高速链路最坏电源噪声求解系统，噪声采集模块以数据模板的频率扫描同时开关电流周期变换范围为9.38ns到0.938ns，变化步长为0.1ns，对应扫描到的数据模板频率从100.6MHz到1.066GHz。
最坏电源噪声不一定出现在PDN谐振频率处，阻抗曲线只描述了PDN阻抗的特性，电源噪声是阻抗与电流相互作用产生的。只根据PDN的阻抗曲线确定谐振频率作为最坏数据模板，这样的分析是不够的，还要分析PDN的同时开关输出电流，PDN的输出电流是产生电源噪声的根源。本发明为寻找最坏数据模板给出了扫频法，只需一次全链路仿真得到同步开关电流，通过同时开关电流的等效建模作为激励，省略了通道模型，然后改变同时开关电流的周期，得到最坏电源噪声。相比于传统的多谐振点多次全链路仿真本发明找寻最坏电源噪声更加省时，且准确。
附图说明
本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是Zpdn(f)曲线以及Ipdn(f)谱分量PDN结构示意图。
图2a是PDN的拓扑结构示意图。
图2b是Zpdn(f)的阻抗曲线示意图。
图3是包含PDN网络的全链路模型示意图。
图4a是不同频率数据模板的电源电压与PDN输出电流频谱示意图。
图4b是不同频率数据模板的电源电压与PDN输出电流频谱对应的电源噪声波形示意图。
图5是178MHz下的PDN同时开关电流等效波形示意图。
图6是不同频率的开关电流激励出的电源噪声示意图。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
第一实施例；
本发明提供一种高速链路最坏电源噪声求解方法，包括以下步骤：
S1，在驱动器前输入指定频率下的数据模板，得到周期性的同时开关电流，根据时钟频率得到所有相关的数据模板；
S2，进行一次全链路仿真得到同时开关电流波形轮廓，并对同时开关电流近似建模；
S3,省略通道链路结构，直接将同时开关电流作为PDN的输入，以数据模板的频率扫描同时开关电流，得到多组不同幅度大小的电源噪声；
S4,找出最坏的电源噪声及其对应的同时开关电流，则该同时开关电流的频率就是电源噪声最坏情况的数据模板的频率。
第二实施例；
本发明第二实施例针基于上述第一实施例各步骤进一步说明如下；
在驱动器前输入特定频率下的数据模板，会得到周期性的同时开关电流，改变数据模板的频率，同时开关电流会随着数据模板的变化而有规律地变化，图5虚线为178MHz的同时开关电流波形。
确定PDN的工作时钟频率，由公式：
T＝1/f (3)
T为周期，f为频率，求出时钟周期，时钟周期为占空比为50％的01序列的时长，将周期扩大2，3，4，···倍，可得到时钟频率的相关分频作为数据模板的频率,最坏数据模板会出现在这些相关分频的某个频率处。方波信号傅里叶级数展开式为
Figure BDA0003737724490000081
方波在占空比为50％时的基波(正弦波)幅值最大。当信号的占空比不等于50％时，就会引入直流分量，而信号不论占空比为多少，其有效值不变，直流分量越大，交流分量就越小，而基波属于交流分量，因此只有占空比为50％的方波信号类的数据模板才能激励出最坏的电源噪声。
提取所有相关数据模板，以上述DDR4封装PDN系统为例，首先确定PDN工作的时钟频率，DDR4的时钟频率为1066MHz，数据采样速率为2133MHz。UI＝0.469ns，T＝0.938ns，UI代表一个位时长，选择为占空比为50％的数据模板作为驱动器的输入，所选择的数据模板如表3所示：
表3：不同频率的数据模板
Figure BDA0003737724490000082
其中，···代表重复数据模板。
同时开关电流的建模，以DDR4封装PDN中的同时开关电流为例，具体建模过程如下：
同时开关电流轮廓大致由三部分构成，分别是稳态电流，上升边电流，和下降边电流。通过观察不同频率下的同时开关电流波形，得出同时开关电流的正向脉冲的上升时间Tpr、下降时间Tpf、幅度Mp和负向脉冲的上升时间Tnr、下降时间Tnf、幅度Mn几乎不变的结论。当所加数据模板的周期T满足如下条件时：
T＞2(Tpr+Tpf+Tnr+Tnf) (5)
开关电流可用如下公式建模：
Issi＝Ipt+Int+Idc (6)
式6中，Ipt是正向周期三角脉冲，周期与所加数据模板周期相同，三角脉冲上升时间等于Tpr，下降时间等于Tpf，幅度等于Mp；Int是负向周期三角脉冲，周期与所加数据模板周期相同，延迟时间为半个周期，三角脉冲上升时间等于Tnr、下降时间等于Tnf；幅度等于Mp；Idc是直流电流。等效模型与178MHz下的同时开关电流的对比图如图5所示。图中由2标示的电流部分用1进行补偿。
当所加数据模板的周期T满足如下条件时：
T＜2(Tpr+Tpf+Tnr+Tnf) (7)
同时开关电流仍用公式6建模。其中三角脉冲下降时间变为：
Figure BDA0003737724490000091
式(6)中的其余变量保持不变。将上述等效电流模型作为激励，仿真PDN上的电源噪声。
扫频处理，通过扫描开关电流的周期，周期变换范围为9.38ns到0.938ns，变化步长为0.1ns，对应扫描到的数据模板频率从100.6MHz到1.066GHz。仿真得到PDN上电源噪声随同时开关电流频率(即数据模板频率)变化的趋势图如图6所示。从图6中得到178MHz频率的数据模板激励出了最坏电源噪声，其峰峰值即为18.1mv。它与表2中178MHz数据模板激励出的电源噪声相一致，其余频率处的电源噪声也与表二中的相同频率下激励出的电源噪声大小相同。
第三实施例；
本发明提供一种用于第一实施例或第二实施例任意一项所述高速链路最坏电源噪声求解方法中步骤的计算机可读存储介质。
第四实施例；
本发明提供一种高速链路最坏电源噪声求解系统，包括：
驱动模块，其在驱动器前输入指定频率下的数据模板，即占空比为50％的方波信号类的数据模板；
计算模块，其根据时钟频率得到所有相关的数据模板；
建模模块，其基于一次全链路仿真得到同时开关电流波形轮廓，对同时开关电流近似建模；
噪声采集模块，其省略通道链路结构，直接将同时开关电流作为PDN的输入，以数据模板的频率扫描同时开关电流，得到多组不同幅度大小的电源噪声；
频率获取模块，其用于获取最坏的电源噪声及其对应的同时开关电流。
第五实施例；
本发明提供一种高速链路最坏电源噪声求解系统，包括：
驱动模块，其在驱动器前输入指定频率下的数据模板；
计算模块，其根据时钟频率得到所有相关的数据模板；
建模模块，其基于一次全链路仿真得到同时开关电流波形轮廓，对同时开关电流近似建模，包括：
包括：
数据模板周期T满足，T＞2(Tpr+Tpf+Tnr+Tnf)时；
数据模板周期T满足，T＜2(Tpr+Tpf+Tnr+Tnf)时，
Figure BDA0003737724490000101
开关电流用如下公式建模，Issi＝Ipt+Int+Idc；
Ipt是正向周期三角脉冲，周期与所加数据模板周期相同，三角脉冲上升时间等于Tpr，下降时间等于Tpf；
Int是负向周期三角脉冲，周期与所加数据模板周期相同，延迟时间为半个周期，三角脉冲上升时间等于Tnr，下降时间等于Tnf；
Idc是直流电流；
噪声采集模块，其省略通道链路结构，直接将同时开关电流作为PDN的输入，以数据模板的频率扫描同时开关电流周期变换范围为9.38ns到0.938ns，变化步长为0.1ns，对应扫描到的数据模板频率从100.6MHz到1.066GHz得到多组不同幅度大小的电源噪声；
频率获取模块，其用于获取最坏的电源噪声及其对应的同时开关电流。
除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种高速链路最坏电源噪声求解方法，其特征在于，包括以下步骤：
S1，在驱动器前输入指定频率下的数据模板，得到周期性的同时开关电流，根据时钟频率得到所有相关的数据模板；
S2，进行一次全链路仿真得到同时开关电流波形轮廓，并对同时开关电流近似建模；
S3,省略通道链路结构，直接将同时开关电流作为PDN的输入，以数据模板的频率扫描同时开关电流，得到多组不同幅度大小的电源噪声；
S4,找出最坏的电源噪声及其对应的同时开关电流，则该同时开关电流的频率就是电源噪声最坏情况的数据模板的频率。
2.如权利要求1所述的高速链路最坏电源噪声求解方法，其特征在于：所述数据模板是占空比为50％的方波信号类的数据模板。
3.如权利要求1所述的高速链路最坏电源噪声求解方法，其特征在于，同时开关电流近似建模包括：
数据模板周期T满足，T＞2(Tpr+Tpf+Tnr+Tnf)时；
数据模板周期T满足，T＜2(Tpr+Tpf+Tnr+Tnf)时，
Figure FDA0003737724480000011
开关电流用如下公式建模，Issi＝Ipt+Int+Idc；
Ipt是正向周期三角脉冲，周期与所加数据模板周期相同，三角脉冲上升时间等于Tpr，下降时间等于Tpf；
Int是负向周期三角脉冲，周期与所加数据模板周期相同，延迟时间为半个周期，三角脉冲上升时间等于Tnr，下降时间等于Tnf；
Idc是直流电流。
4.如权利要求1所述的高速链路最坏电源噪声求解方法，其特征在于：以数据模板的频率扫描同时开关电流周期变换范围为9.38ns到0.938ns，变化步长为0.1ns，对应扫描到的数据模板频率从100.6MHz到1.066GHz。
5.一种用于执行权利要求1-4任意一项所述高速链路最坏电源噪声求解方法中步骤的计算机可读存储介质。
6.一种高速链路最坏电源噪声求解系统，其特征在于，包括：
驱动模块，其在驱动器前输入指定频率下的数据模板；
计算模块，其根据时钟频率得到所有相关的数据模板；
建模模块，其基于一次全链路仿真得到同时开关电流波形轮廓，对同时开关电流近似建模；
噪声采集模块，其省略通道链路结构，直接将同时开关电流作为PDN的输入，以数据模板的频率扫描同时开关电流，得到多组不同幅度大小的电源噪声；
频率获取模块，其用于获取最坏的电源噪声及其对应的同时开关电流。
7.如权利要求6所述的高速链路最坏电源噪声求解系统，其特征在于：所述数据模板是占空比为50％的方波信号类的数据模板。
8.如权利要求6所述的高速链路最坏电源噪声求解系统，其特征在于：建模模块对同时开关电流近似建模包括：
数据模板周期T满足，T＞2(Tpr+Tpf+Tnr+Tnf)时；
数据模板周期T满足，T＜2(Tpr+Tpf+Tnr+Tnf)时，
Figure FDA0003737724480000021
开关电流用如下公式建模，Issi＝Ipt+Int+Idc；
Ipt是正向周期三角脉冲，周期与所加数据模板周期相同，三角脉冲上升时间等于Tpr，下降时间等于Tpf；
Int是负向周期三角脉冲，周期与所加数据模板周期相同，延迟时间为半个周期，三角脉冲上升时间等于Tnr，下降时间等于Tnf；
Idc是直流电流。
9.如权利要求6所述的高速链路最坏电源噪声求解系统，其特征在于：噪声采集模块以数据模板的频率扫描同时开关电流周期变换范围为9.38ns到0.938ns，变化步长为0.1ns，对应扫描到的数据模板频率从100.6MHz到1.066GHz。
CN202210806096.5A 2022-07-08 2022-07-08 高速链路最坏电源噪声求解方法、系统及存储介质 Pending CN115166572A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210806096.5A CN115166572A (zh) 2022-07-08 2022-07-08 高速链路最坏电源噪声求解方法、系统及存储介质
PCT/CN2023/106368 WO2024008186A1 (zh) 2022-07-08 2023-07-07 高速链路最坏电源噪声求解方法、系统及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210806096.5A CN115166572A (zh) 2022-07-08 2022-07-08 高速链路最坏电源噪声求解方法、系统及存储介质

Publications (1)

Publication Number Publication Date
CN115166572A true CN115166572A (zh) 2022-10-11

Family

ID=83492843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210806096.5A Pending CN115166572A (zh) 2022-07-08 2022-07-08 高速链路最坏电源噪声求解方法、系统及存储介质

Country Status (2)

Country Link
CN (1) CN115166572A (zh)
WO (1) WO2024008186A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024008186A1 (zh) * 2022-07-08 2024-01-11 宁波德图科技有限公司 高速链路最坏电源噪声求解方法、系统及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5141052B2 (ja) * 2007-03-08 2013-02-13 日本電気株式会社 電源ノイズ測定回路および測定方法
US8521500B2 (en) * 2010-08-24 2013-08-27 International Business Machines Corporation Method and device for measuring integrated circuit power supply noise and calibration of power supply noise analysis models
CN106326537B (zh) * 2016-08-12 2020-04-17 西安电子科技大学 一种计算时域同时开关噪声的方法以及装置
CN106886636B (zh) * 2017-01-23 2019-10-25 西安电子科技大学 一种高速电路系统最坏电源噪声的精确预测方法
CN107330221B (zh) * 2017-07-21 2020-06-16 西安电子科技大学 基于pdn与通道协同模型的最坏眼图实现方法
CN114021831B (zh) * 2021-11-12 2024-03-29 西安电子科技大学 基于边沿响应的pdn网络最坏电压噪声预测方法
CN115166572A (zh) * 2022-07-08 2022-10-11 宁波德图科技有限公司 高速链路最坏电源噪声求解方法、系统及存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024008186A1 (zh) * 2022-07-08 2024-01-11 宁波德图科技有限公司 高速链路最坏电源噪声求解方法、系统及存储介质

Also Published As

Publication number Publication date
WO2024008186A1 (zh) 2024-01-11

Similar Documents

Publication Publication Date Title
Wang et al. Characterization and experimental assessment of the effects of parasitic elements on the MOSFET switching performance
Meng et al. Multiple slope switching waveform approximation to improve conducted EMI spectral analysis of power converters
Larsson Resonance and damping in CMOS circuits with on-chip decoupling capacitance
Van der Wel et al. Modeling random telegraph noise under switched bias conditions using cyclostationary RTS noise
US8001508B1 (en) Method and system for analyzing input/output simultaneous switching noise
WO2024008186A1 (zh) 高速链路最坏电源噪声求解方法、系统及存储介质
Musznicki et al. Accurate modeling of layout parasitic to forecast EMI emitted from a DC-DC converter
Chen et al. Modeling and simulation of SiC MOSFET fast switching behavior under circuit parasitics
Murugan et al. Multiscale EMC Modeling, Simulation, and Validation of a Synchronous Step-Down DC-DC Converter
CN116629183B (zh) 碳化硅mosfet干扰源建模方法、设备及存储介质
Ziesler et al. A 225 MHz resonant clocked ASIC chip
Ferzli et al. Verification and codesign of the package and die power delivery system using wavelets
Kovacevic-Badstuebner et al. Tools for broadband electromagnetic modeling of power semiconductor packages and external circuit layouts
Schmied et al. Analysis of the Zero Overvoltage Switching Phenomenon
CN114021831B (zh) 基于边沿响应的pdn网络最坏电压噪声预测方法
CN116306438A (zh) 基于碳化硅功率变换器系统cm-emi建模方法及其系统、设备
US9038007B2 (en) Prediction of dynamic current waveform and spectrum in a semiconductor device
Ke et al. Modeling and simulation of SiC MOSFET turn-off oscillation under influence of parasitic parameter
Labrousse et al. Switching cell EMC behavioral modeling by transfer function
Paakkinen et al. Simulation of the non-idealities in current sharing in parallel IGBT subsystem
Ma et al. Research on switching characteristics of SiC MOSFET in pulsed power supply with analytical model
Tibenszky et al. Adaptive Simulation with HDL Control Module for Frequency Converting Circuits
Geng et al. Short pulse generation with on-chip pulse-forming lines
Jeng et al. PCB Layout Parasitic Parameter Verification Using Multi-Frequency Analysis
Palumbo et al. Propagation delay model of a current driven RC chain for an optimized design

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination