CN116629183B - 碳化硅mosfet干扰源建模方法、设备及存储介质 - Google Patents
碳化硅mosfet干扰源建模方法、设备及存储介质 Download PDFInfo
- Publication number
- CN116629183B CN116629183B CN202310905424.1A CN202310905424A CN116629183B CN 116629183 B CN116629183 B CN 116629183B CN 202310905424 A CN202310905424 A CN 202310905424A CN 116629183 B CN116629183 B CN 116629183B
- Authority
- CN
- China
- Prior art keywords
- voltage
- drain
- stage
- silicon carbide
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 88
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 73
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 73
- 230000003071 parasitic effect Effects 0.000 claims abstract description 60
- 230000008569 process Effects 0.000 claims abstract description 54
- 238000012360 testing method Methods 0.000 claims abstract description 12
- 230000010355 oscillation Effects 0.000 claims description 70
- 230000000630 rising effect Effects 0.000 claims description 45
- 230000008859 change Effects 0.000 claims description 18
- 238000013016 damping Methods 0.000 claims description 14
- 230000006870 function Effects 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 10
- 230000003068 static effect Effects 0.000 claims description 5
- 238000004458 analytical method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 230000001174 ascending effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 101100136092 Drosophila melanogaster peng gene Proteins 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/10—Numerical modelling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
本发明公开了一种碳化硅MOSFET干扰源建模方法、设备及存储介质，该方法包括构建考虑高频寄生参数的碳化硅MOSFET等效测试电路模型；基于碳化硅MOSFET等效测试电路模型，对碳化硅MOSFET开关过程进行分析，得到漏源电压在开关过程中的通用波形；根据漏源电压在开关过程中的通用波形计算出碳化硅MOSFET在时域的分段函数表达式；根据分段函数表达式构建碳化硅MOSFET干扰源的通用波形模型。本发明可以更为精确预测电磁干扰，极大提高了预测电磁干扰的准确性。
Description
技术领域
本发明属于碳化硅MOSFET技术领域，尤其涉及一种碳化硅MOSFET干扰源建模方法、设备及存储介质。
背景技术
电力电子开关器件具有开关速度快、饱和电压低、安全工作区域宽等优点，其广泛应用于高压直流输电、轨道交通、航空航天等领域。然而，电力电子开关器件在高速开关过程中会产生电磁干扰(EMI)，严重影响器件所在系统的电磁环境。
评估器件所在系统的电磁干扰的方法可分为时域分析法和频域分析法。前者先获得作为干扰源的器件的时域波形，然后求解电路方程得到系统的干扰电压或电流，最后利用傅里叶变换FT得到干扰的频谱特性，时域分析法一般用于简单的系统分析；后者通过电磁干扰源和发射路径的频域特性来获得系统的干扰水平，更适合于复杂系统的分析。上述两种电磁干扰评估方法都与干扰源的建模有关。因此，对作为干扰源的器件进行准确建模，进而分析其频谱特性，对限制电磁干扰的产生和发射具有特殊的意义。
为了提前评估电力电子开关器件所在系统的电磁干扰水平，更多的研究希望通过数值计算来获得干扰源，以便在系统投入运行之前估计系统产生的电磁干扰水平。目前，器件干扰源（即作为干扰源的器件）的数值计算方法包括行为模型建立和开关波形等效。在行为模型建立方法上，可以准确模拟开关过程中电压和电流的时域波形特征，从而通过FT更准确地获得频谱特征参数。但是，器件行为模型结构复杂，计算收敛性差，仅适用于电磁干扰的时域计算，更适合描述器件在开关过程中的电压和电流行为特性。相比之下，开关波形等效法不仅简单有效，而且可以应用于电磁干扰的频域求解，因此，开关波形等效方法在解决系统电磁干扰方面具有较好的前景，并在一些研究中得到了很好的发展。
目前，常用的开关波形等效方法是将电力电子开关器件（例如功率半导体器件）的开关信号等效为理想方波、梯形波、多斜率阶梯波等，但是存在着以下问题：
（1）将碳化硅MOSFET的开关波形等效为梯形波和阻尼波的叠加波形时，由于二极管反向恢复和回路的杂散电感，碳化硅MOSFET的开关波形不会以规则的梯形波出现，而会出现超调和凹陷，这些需要在对电磁干扰源建模时进行考虑。
（2）现有的基于时域表达式的开关波形等效基本是将开关中的每个过程等效为一条斜率固定的线段，其本质是将每个过程中的电容值等效为固定值。但由于碳化硅MOSFET内部的寄生电容会随着漏源电压的变化，输出电容容值至少产生了一个数量级的变化，反向电容容值变化甚至有两个数量级，这对开通过程中的电压下降阶段与关断过程中的电压上升阶段的影响尤为明显，进而导致开关波形等效不准确。
发明内容
本发明的目的在于提供一种碳化硅MOSFET干扰源建模方法、设备及存储介质，以解决传统开关波形等效法未考虑寄生参数的影响，导致开关波形等效不准确的问题。
本发明是通过如下的技术方案来解决上述技术问题的：一种碳化硅MOSFET干扰源建模方法，包括以下步骤：
构建考虑高频寄生参数的碳化硅MOSFET等效测试电路模型；
基于所述碳化硅MOSFET等效测试电路模型，对碳化硅MOSFET开关过程进行分析，得到漏源电压在开关过程中的通用波形；
根据所述漏源电压在开关过程中的通用波形计算出碳化硅MOSFET在时域的分段函数表达式；
根据所述分段函数表达式构建碳化硅MOSFET干扰源的通用波形模型。
进一步地，所述高频寄生参数包括栅极和漏极之间的寄生电容、栅极和源极之间的寄生电容、漏极和源极之间的寄生电容、漏极寄生电感、源极寄生电感、栅极寄生电感、母线寄生电感以及二极管结电容。
进一步地，所述碳化硅MOSFET开关过程包括开通过程和关断过程，所述开通过程包括开通延时阶段、电流上升阶段、电压下降阶段和开通电压振荡阶段；所述关断过程包括关断延时阶段、电压上升阶段Ⅰ、电压上升阶段Ⅱ和关断电压振荡阶段。
进一步地，在所述开通延时阶段，漏源电压的通用波形等效为一条平行于时间轴的线段；
在所述电流上升阶段，漏源电压Vds的通用波形等效为一条斜率为K1的线段，斜率K1的表达式为：
；
其中，gm表示MOSFET的跨导参数，Lloop表示回路寄生电感，Ld表示漏极寄生电感，Ls表示源极寄生电感，Lbus表示母线寄生电感，Vth表示MOSFET的阈值电压，Rg表示栅极的驱动电阻，Cgd表示栅极和漏极之间的寄生电容，Cgs表示栅极和源极之间的寄生电容，Vg表示栅极的驱动电压；
在所述电压下降阶段，漏源电压Vds的通用波形等效为斜率K2随Cgddg变化的曲线，斜率K2的表达式为：
；
其中，Vdg表示栅漏电压，Vmil表示栅源电压Vgs处于米勒平台时的电压值，Cgddg表示栅极与漏极之间的寄生电容Cgd随栅漏电压Vdg变化的关系；
在所述开通电压振荡阶段，漏源电压Vds的通用波形等效为一段正弦阻尼衰减的振荡曲线，具体表达式为：
；
其中，A1为开通过程中正弦阻尼振荡的初始幅值，ω 1为开通过程中正弦阻尼振荡的角频率，α 1为开通过程中正弦阻尼振荡的阻尼衰减系数，为漏源电压Vds降到静态值的时间，/>为时间自变量；
在所述关断延时阶段，漏源电压Vds的通用波形等效为一条平行于时间轴的线段；
在所述电压上升阶段Ⅰ，漏源电压Vds的通用波形等效为一条斜率为K3的线段，斜率K3的表达式为：
；
在所述电压上升阶段Ⅱ，漏源电压Vds的通用波形等效为斜率K4随Cgddg变化的曲线，斜率K4的表达式为：
；
在所述关断电压振荡阶段，漏源电压Vds的通用波形等效为一段正弦阻尼衰减的振荡曲线，具体表达式为：
；
其中，A2为关断过程中正弦阻尼振荡的初始幅值，ω 2为关断过程中正弦阻尼振荡的角频率，α 2为关断过程中正弦阻尼振荡的阻尼衰减系数，为漏源电压Vds上升到电源电压Vdd的时间。
进一步地，碳化硅MOSFET在时域的分段函数表达式具体为：
在开通延时阶段和关断延时阶段，漏源电压；
在电流上升阶段，漏源电压；其中，Vdd表示电源电压，t 5≤t≤t 6，t 5表示电流上升阶段的起始时间，t 6表示电流上升阶段的结束时间或电压下降阶段的起始时间；
在电压下降阶段，漏源电压；其中，Vsat表示MOSFET导通时的静态电压，t 6≤t≤t 7，t 7表示电压下降阶段的结束时间或开通电压振荡阶段的起始时间；
在开通电压振荡阶段，漏源电压；其中，t 7≤t≤t 8，t 8表示开通电压振荡阶段的结束时间；
在电压上升阶段Ⅰ，漏源电压；其中，t 0≤t≤t 1，t 0表示电压上升阶段Ⅰ的起始时间，t 1表示电压上升阶段Ⅰ的结束时间或电压上升阶段Ⅱ的起始时间；
在电压上升阶段Ⅱ，漏源电压；其中，t 1≤t≤t 2，t 2表示电压上升阶段Ⅱ的结束时间或关断电压振荡阶段的起始时间；
在关断电压振荡阶段，漏源电压；其中，t 2≤t≤t 3，t 3表示关断电压振荡阶段的结束时间。
基于同一构思，本发明还提供了一种电子设备，所述设备包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上所述的碳化硅MOSFET干扰源建模方法。
基于同一构思，本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的碳化硅MOSFET干扰源建模方法。
有益效果
与现有技术相比，本发明的优点在于：
本发明考虑了在碳化硅MOSFET开关过程中高频寄生参数的变化，通过将开关过程分成8个阶段来分析每个阶段漏源电压变化的通用波形，在通用波形分析时并未将电容值取固定值，使得通用波形的分辨率更高，高频特性更加准确；本发明构建的模型可以更为精确预测电磁干扰，极大提高了预测电磁干扰的准确性。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一个实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例中碳化硅MOSFET干扰源建模方法流程图；
图2是本发明实施例中碳化硅MOSFET等效测试电路模型；
图3（a）是本发明实施例中碳化硅MOSFET开通延时阶段的等效电路示意图；
图3（b）是本发明实施例中开通过程中漏极电流上升阶段的等效电路示意图；
图3（c）是本发明实施例中开通过程中漏源极电压下降阶段的等效电路示意图；
图3（d）是本发明实施例中开通过程中漏源极电压振荡阶段的等效电路示意图；
图4是本发明实施例中导通振荡状态的化简过程等效电路图；
图5（a）是本发明实施例中碳化硅MOSFET关断延迟阶段的等效电路示意图；
图5（b）是本发明实施例中关断过程中漏源极电压上升阶段I的等效电路示意图；
图5（c）是本发明实施例中关断过程中漏源极电压上升阶段II的等效电路示意图；
图5（d）是本发明实施例中关断过程中漏源极电压振荡阶段的等效电路示意图；
图6是本发明实施例中关断振荡状态的化简过程等效电路图；
图7是本发明实施例中碳化硅MOSFET干扰源通用分析波形；
图8是本发明实施例中碳化硅MOSFET开关过程中现有模型和本发明模型的频谱对比图。
具体实施方式
下面结合本发明实施例中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
本发明提供的一种碳化硅MOSFET干扰源建模方法，利用考虑高频寄生参数的碳化硅MOSFET等效测试电路模型对非理想状态下碳化硅MOSFET开关过程中的漏源电压与结电容的变化进行分析，得到漏源电压梯度变化与结电容之间的关系式，确定等效开关波形的等效形态和数量，然后计算出等效开关波形，并在仿真软件中实现模型。
由于近年来，大多以电压波形为例对碳化硅MOSFET干扰源使用波形等效的建模方法，因此本发明只分析碳化硅MOSFET开关过程中的漏源极电压的变化趋势，具体包括碳化硅MOSFET开通过程和关断过程。根据漏源极电压的变化趋势，将开通过程分为开通延时阶段、电流上升阶段、电压下降阶段和电压振荡阶段，将关断过程分为关断延时阶段、电压上升阶段Ⅰ、电压上升阶段Ⅱ和电压振荡阶段。
如图1所示，本发明实施例所提供的一种碳化硅MOSFET干扰源建模方法，包括以下步骤：
步骤1：构建考虑高频寄生参数的碳化硅MOSFET等效测试电路模型。
图2示出了碳化硅MOSFET等效测试电路模型，该模型充分考虑了寄生参数的影响。图2中，Cj表示二极管结电容、Ld表示漏极寄生电感、Ls表示源极寄生电感、Lg表示栅极寄生电感、Lbus表示母线寄生电感、Vdd表示电源电压、Idd表示负载电流、Id表示流经漏极寄生电感Ld的电流、Ich表示MOSFET的沟道电流、Vds表示漏源电压（即漏源极间电压）、Rg表示栅极的驱动电阻、Cgd表示栅极和漏极之间的寄生电容（或简称为栅漏寄生电容）、Cgs表示栅极和源极之间的寄生电容（或简称为栅源寄生电容）、Cds表示漏极和源极之间的寄生电容（或简称为漏源寄生电容）、Vg表示栅极的驱动电压。
本发明碳化硅MOSFET等效测试电路模型不仅考虑了寄生电容Cgd、Cgs、Cds的影响，还考虑了寄生电感Ld、Ls、Lg、Lbus以及二极管结电容Cj的影响。
步骤2：基于碳化硅MOSFET等效测试电路模型，对碳化硅MOSFET开关过程中的漏源电压进行分析，得到漏源电压在开关过程中的通用波形。
开通延时阶段：碳化硅MOSFET开通延时阶段的等效电路如图3（a）所示，MOSFET的输入电容Ciss（Ciss=Cgs+Cgd）被充电。由于寄生电容Cgs两端电压Vgs(t)不超过MOSFET的阈值电压Vth，MOSFET沟道处于关断状态，因此沟道电流Ich＝0，且假定续流二极管导通时其两端压降几乎为零，故认为开通延时阶段Vds＝Vdd保持不变，因此结电容Cj不变，Vds的电压梯度为0，可将开通延时阶段的通用波形等效成一条平行于时间轴t的线段。即开通延时阶段对应图7中的t 4～t 5段，t 3～t 4段为一个开关周期内MOSFET处于完全关断状态的时间。
电流上升阶段：MOSFET漏极电流Id上升阶段的等效电路如图3（b）所示。该阶段MOSFET沟道开始导通电流，并且进入饱和区，则有以下等式：
（1）
其中，gm表示MOSFET的跨导参数。栅源电压V gs (t)的表达式为：
（2）
其中，表示MOSFET开关周期内的时间自变量；t01表示开通阶段的起始时间，对应于图7中的t4，/>表示此阶段电路中的时间常数，/>。对Vgs(t)进行泰勒级数展开，取前两项，可得：
（3）
式（3）中，根据MOSFET结电容随漏源电压的变化特性可知，Cgs在整个电压变化过程中可以看做常数，并且在高压情况下的Cgd也可以取值为常数。
由于回路存在寄生电感Lloop，故漏源电压存在压降，可表示为：
（4）
其中，。
由于电流上升阶段的Vds变化较小且处于高压情况下，Cgd可看做常数。又因为式（4）中其他数值也是常数，故可将式（4）化简为：
（5）
则电流上升阶段Vds的电压梯度为K1，可将此阶段漏源电压的通用波形等效成一条斜率为K1的线段，对应于图7中的t 5～t 6段。
电压下降阶段：MOSFET漏极电流下降阶段的等效电路如图3（c）所示。此时栅极电流Ig(t)主要只对栅漏寄生电容Cgd充电，即Ig(t)=Cgd×dVgd(t)/dt，并且dVgs(t)/dt=0。因此，Vds(t)的下降梯度可采用如下的关系表达式：
（6）
其中，Vmil表示栅源电压Vgs处于米勒平台时的电压值，如图7所示，t 0 ～t 1 段和t 6 ～振荡结束前Vgs处于平台位置，该平台称作米勒平台。
由于此时漏源电压Vds下降变化范围大，导致Cgd也随着漏源电压的变化产生较大变化，故此时Cgd的值不可以使用常数代入。为了更准确的获取电容值，本实施例利用器件的物理特性和物理模型的数据表来计算电容值（可参见Yang T, Li X, Yin S, et al. ADatasheet-Driven Nonsegmented Empirical SPICE Model of SiC MOSFET WithImproved Accuracy and Convergence Capability[J]. IEEE Transactions onElectron Devices, 2022, 70(1): 4-12.），表达式如下：
（7）
其中，γ 1、γ 2和γ 3均为建立物理模型时的常数参数，且通过器件数据表中的C-V曲线进行提取；参数Vdg为漏栅极间电压；Cgd0为Vdg等于0时Cgd的值，可以通过观察器件数据表的C-V曲线直接确定；参数Cgdmin表示调节系数，用于保证Cgd在Vdg值比较大时饱和为恒定值。
故电压下降阶段Vds的电压梯度是一直随着Cgd变化的，由于式（6）中除了Cgd，其他数值都可以看做常数，则式（6）可以化简为：
（8）
（9）
则将电压下降阶段漏源电压的通用波形等效成斜率K2随Cgddg变化的曲线，对应图7中的t 6～t 7段。
开通过程中的电压振荡阶段：MOSFET漏源极电压振荡阶段的等效电路如图3（d）所示，其本质是电路的杂散电感与器件的结电容之间的共振。关断振荡状态和导通振荡状态可等效于RLC串联电路。对于导通振荡状态，化简后的等效电路如图4所示。图4中，Ron表示MOSFET开通时的等效电阻，Ciss1为Cgd和Cgs并联后的等效电容，Req1为Ciss1、Lg、Ls和Rg总体化简后的等效电阻。根据图4可以得到基尔霍夫电压方程：
（10）
其中，Req1为开通振荡等效电路中的等效电阻，VCj(t)为二极管结电容的电压时域表示。
求解二阶电路微分方程式（10），得到阻尼振荡电压（即二极管结电容电压）为：
（11）
其中，A1为阻尼振荡的初始幅值，ω 1为阻尼振荡的角频率，α 1为阻尼振荡的阻尼衰减系数，为漏源电压Vds降到静态值（即振荡前）的时间。A1与二阶电路微分方程的初值有关，ω 1、α 1的表达式为：
（12）
（13）
由于阻尼振荡的本质是电路的杂散电感与器件的结电容之间的共振，故此开通电压振荡阶段的V ds 可以表示为：
（14）
开通电压振荡阶段漏源电压的通用波形等效成一段正弦阻尼衰减的振荡曲线，对应图7中的t 7～t 8段。
关断延时阶段：碳化硅MOSFET关断延时阶段的等效电路如图5（a）所示，输入电容Ciss放电，结电容Cj大小不变且Vds不会改变。因此，Vds的电压梯度为0，可将关断延时阶段漏源电压的通用波形等效成一条平行于横轴的线段，对应图7中的0～t 0段。
电压上升阶段Ⅰ：碳化硅MOSFET漏源电压上升阶段I的等效电路如图5（b）所示，主要是寄生电容Cgd放电，由于漏源电压Vds的变化值较小，故将Cgd看做定值，又因为电流Id不变，故漏源电压Vds的上升梯度可表示为：
（15）
由于此阶段式（15）中的数值都看作常数，故可将式（15）化简为：
（16）
则漏源电压Vds的电压梯度为K3，可将此阶段漏源电压的通用波形等效成一条斜率为K3的线段，对应图7中的t 0～t 1段。
电压上升阶段Ⅱ：碳化硅MOSFET漏源电压上升阶段II的等效电路如图5（c）所示，Vds的上升梯度仍然可以用式（15）表示，但是这个阶段的Cgd将会随漏源电压改变，需要用式（7）来计算，则上升梯度可表示为：
（17）
（18）
则将电压上升阶段Ⅱ漏源电压的通用波形等效成斜率K4随Cgddg变化的曲线，对应图7中的t 1～t 2段。
关断过程中的电压振荡阶段：碳化硅MOSFET漏源极电压振荡阶段的等效电路如图5(d)所示，对于关断振荡状态，其等效电路如图6所示。图6中，Cg1表示寄生电容Cgs部分进行三角形-星形变换后栅极的电容参数，Cs1表示寄生电容Cds部分进行三角形-星形变换后源极的电容参数，Cd1表示寄生电容Cgd部分进行三角形-星形变换后漏极的电容参数，Req2表示Cs1、Cg1、Lg、Ls和Rg总体化简后的等效电阻，关断振荡状态的分析过程与开通振荡状态相同，可得关断振荡状态的角频率ω 2和阻尼衰减系数α 2为：
（19）
（20）
其中，Cd1为关断振荡电路中的等效电容，Req2为关断振荡电路中的等效电阻。
故此关断电压振荡阶段的Vds可以表示为：
（21）
其中，A2为阻尼振荡的初始幅值，ω 2为阻尼振荡的角频率，α 2为阻尼振荡的阻尼衰减系数，为漏源电压Vds上升到Vdd（即振荡前）的时间。关断电压振荡阶段漏源电压的通用波形等效成一段正弦阻尼衰减的振荡曲线，对应图7中的t 2～t 3段。
通过对MOSFET开关过程中Vds与Cgd的分析，将漏源电压在开关各个阶段的变化规律等效为相应的线段或曲线，从而形成相对应的通用波形。由上述分析可知，通用波形由8部分组成且与开通、关断过程中的8个阶段一一对应，故可得出等效的通用波形，如图7所示。
图7中，纵坐标表示漏源电压、Vsat表示MOSFET导通时的静态电压、Vmil-Vth表示漏源开始大幅度变化时的转折电压、Vdd表示直流母线电压、Vmax代表漏源极振荡时产生的最大电压值、表示漏源电压的上升时间、/>表示漏源电压的下降时间、T表示开关周期、K1和K2表示对应时间段内漏源电压变化的固定斜率、b/Cgddg和a/Cgddg表示对应时间段内漏源电压变化的斜率。
步骤3：根据漏源电压在开关过程中的通用波形计算出碳化硅MOSFET在时域的分段函数表达式。
本实施例，选用Wolfspeed公司的C3M0120090D和CVFD20065A作为碳化硅MOSFET和碳化硅SBD的参考器件。建模的相关条件：开关电压/电流为600V/15A，开关周期为6μs和占空比为0.3。根据图7所示的等效通用波形、参考器件的数据表和开关过程中的漏源电压梯度表达式计算出碳化硅MOSFET在时域的分段函数表达式。碳化硅MOSFET在时域的分段函数表达式与图7的等效波形模型一一对应。
在图7中的关断延时阶段0～t 0段：
（22）
在图7中的关断电压上升阶段Ⅰt 0～t 1段：
（23）
在图7中的关断电压上升阶段Ⅱt 1～t 2段：
（24）
在上式中分段对电容Cgd进行取值，具体分段可以根据实际情况和精度确定，例如每隔0.1纳秒取一个电容值。
在图7中的关断电压振荡阶段t 2～t 3段：
（25）
在图7中的开通延时阶段t 4～t 5段：漏源电压与式（22）相同。
在图7中的开通电流上升阶段t 5～t 6段：
（26）
在图7中的开通电压下降阶段t 6～t 7段：
（27）
在图7中的开通电压振荡t 7～t 8段：
（28）
步骤4：根据分段函数表达式构建对应的碳化硅MOSFET干扰源的通用波形模型。
将时域中的碳化硅MOSFET干扰源的通用波形模型进行傅里叶变换，得到相对应的频谱图。为了验证模型的优越性，将其频谱图与现有模型（可参见：Hao B, Peng C, TangX, et al. Calculation and analysis for spectrum characteristics parameters ofswitching device for reduced EMI generation[J]. IEEE Transactions on PowerElectronics, 2021, 37(5): 5444-5454.）的等效波形的频谱图进行对比，得到对比图8。从图8中得知，本发明提供的碳化硅MOSFET干扰源的建模方法在高频下的频谱幅值更小，预测准确度更高。
本发明实施例还提供一种电子设备，该电子设备包括：处理器和存储有计算机程序的存储器，所述处理器被配置为执行所述计算机程序时实现如上所述的碳化硅MOSFET干扰源建模方法。
尽管未示出，所述电子设备包括处理器，其可以根据存储在只读存储器（ROM）中的程序和/或数据或者从存储部分加载到随机访问存储器（RAM）中的程序和/或数据而执行各种适当的操作和处理。处理器可以是一个多核的处理器，也可以包含多个处理器。在一些实施例中，处理器可以包含一个通用的主处理器以及一个或多个特殊的协处理器，例如，中央处理器、图形处理器（GPU）、神经网络处理器（NPU）、数字信号处理器（DSP）等等。在RAM中，还存储有电子设备操作所需的各种程序和数据。处理器、ROM以及RAM通过总线彼此相连。输入/输出（I/O）接口也连接至总线。
上述处理器与存储器共同用于执行存储在存储器中的程序，所述程序被计算机执行时能够实现上述各实施例描述的方法、步骤或功能。
尽管未示出，本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的碳化硅MOSFET干扰源建模方法。
在本发明的实施例的存储介质包括永久性和非永久性、可移动和非可移动的可以由任何方法或技术来实现信息存储的物品。存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。
以上所揭露的仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或变型，都应涵盖在本发明的保护范围之内。
Claims (6)
1.一种碳化硅MOSFET干扰源建模方法，其特征在于，包括以下步骤：
构建考虑高频寄生参数的碳化硅MOSFET等效测试电路模型；
基于所述碳化硅MOSFET等效测试电路模型，对碳化硅MOSFET开关过程进行分析，得到漏源电压在开关过程中的通用波形；
根据所述漏源电压在开关过程中的通用波形计算出碳化硅MOSFET在时域的分段函数表达式；
根据所述分段函数表达式构建碳化硅MOSFET干扰源的通用波形模型；
其中，所述碳化硅MOSFET开关过程包括开通过程和关断过程，所述开通过程包括开通延时阶段、电流上升阶段、电压下降阶段和开通电压振荡阶段；所述关断过程包括关断延时阶段、电压上升阶段Ⅰ、电压上升阶段Ⅱ和关断电压振荡阶段；
在所述开通延时阶段，漏源电压的通用波形等效为一条平行于时间轴的线段；
在所述电流上升阶段，漏源电压Vds的通用波形等效为一条斜率为K1的线段，斜率K1的表达式为：
；
其中，gm表示MOSFET的跨导参数，Lloop表示回路寄生电感，Ld表示漏极寄生电感，Ls表示源极寄生电感，Lbus表示母线寄生电感，Vth表示MOSFET的阈值电压，Rg表示栅极的驱动电阻，Cgd表示栅极和漏极之间的寄生电容，Cgs表示栅极和源极之间的寄生电容，Vg表示栅极的驱动电压；
在所述电压下降阶段，漏源电压Vds的通用波形等效为斜率K2随Cgddg变化的曲线，斜率K2的表达式为：
；
其中，Vdg表示栅漏电压，Vmil表示栅源电压Vgs处于米勒平台时的电压值，Cgddg表示栅极与漏极之间的寄生电容Cgd随栅漏电压Vdg变化的关系；
在所述开通电压振荡阶段，漏源电压Vds的通用波形等效为一段正弦阻尼衰减的振荡曲线，具体表达式为：
；
其中，A1为开通过程中正弦阻尼振荡的初始幅值，ω 1为开通过程中正弦阻尼振荡的角频率，α 1为开通过程中正弦阻尼振荡的阻尼衰减系数，为漏源电压Vds降到静态值的时间，为时间自变量；
在所述关断延时阶段，漏源电压Vds的通用波形等效为一条平行于时间轴的线段；
在所述电压上升阶段Ⅰ，漏源电压Vds的通用波形等效为一条斜率为K3的线段，斜率K3的表达式为：
；
在所述电压上升阶段Ⅱ，漏源电压Vds的通用波形等效为斜率K4随Cgddg变化的曲线，斜率K4的表达式为：
；
在所述关断电压振荡阶段，漏源电压Vds的通用波形等效为一段正弦阻尼衰减的振荡曲线，具体表达式为：
；
其中，A2为关断过程中正弦阻尼振荡的初始幅值，ω 2为关断过程中正弦阻尼振荡的角频率，α 2为关断过程中正弦阻尼振荡的阻尼衰减系数，为漏源电压Vds上升到电源电压Vdd的时间。
2.根据权利要求1所述的碳化硅MOSFET干扰源建模方法，其特征在于，所述高频寄生参数包括栅极和漏极之间的寄生电容、栅极和源极之间的寄生电容、漏极和源极之间的寄生电容、漏极寄生电感、源极寄生电感、栅极寄生电感、母线寄生电感以及二极管结电容。
3.根据权利要求1所述的碳化硅MOSFET干扰源建模方法，其特征在于，栅极与漏极之间的寄生电容Cgd随栅漏电压Vdg变化的关系Cgddg的具体表达式为：
；
其中，γ 1、γ 2和γ 3均为建立物理模型时的常数参数；Vdg为栅漏电压；Cgd0为Vdg等于0时Cgd的值；Cgdmin表示调节系数。
4.根据权利要求1所述的碳化硅MOSFET干扰源建模方法，其特征在于，碳化硅MOSFET在时域的分段函数表达式具体为：
在开通延时阶段和关断延时阶段，漏源电压；
在电流上升阶段，漏源电压；其中，Vdd表示电源电压，t 5≤t≤t 6，t 5表示电流上升阶段的起始时间，t 6表示电流上升阶段的结束时间或电压下降阶段的起始时间；
在电压下降阶段，漏源电压；其中，Vsat表示MOSFET导通时的静态电压，t 6≤t≤t 7，t 7表示电压下降阶段的结束时间或开通电压振荡阶段的起始时间；
在开通电压振荡阶段，漏源电压；其中，t 7≤t≤t 8，t 8表示开通电压振荡阶段的结束时间；
在电压上升阶段Ⅰ，漏源电压；其中，t 0≤t≤t 1，t 0表示电压上升阶段Ⅰ的起始时间，t 1表示电压上升阶段Ⅰ的结束时间或电压上升阶段Ⅱ的起始时间；
在电压上升阶段Ⅱ，漏源电压；其中，t 1≤t≤t 2，t 2表示电压上升阶段Ⅱ的结束时间或关断电压振荡阶段的起始时间；
在关断电压振荡阶段，漏源电压；其中，t 2≤t≤t 3，t 3表示关断电压振荡阶段的结束时间。
5.一种电子设备，其特征在于，所述设备包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1~4中任一项所述的碳化硅MOSFET干扰源建模方法。
6.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1~4中任一项所述的碳化硅MOSFET干扰源建模方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310905424.1A CN116629183B (zh) | 2023-07-24 | 2023-07-24 | 碳化硅mosfet干扰源建模方法、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310905424.1A CN116629183B (zh) | 2023-07-24 | 2023-07-24 | 碳化硅mosfet干扰源建模方法、设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116629183A CN116629183A (zh) | 2023-08-22 |
| CN116629183B true CN116629183B (zh) | 2023-10-13 |
Family
ID=87636930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310905424.1A Active CN116629183B (zh) | 2023-07-24 | 2023-07-24 | 碳化硅mosfet干扰源建模方法、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116629183B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116861833B (zh) * | 2023-08-30 | 2024-01-30 | 湖南大学 | SiC MOSFET物理模型构建方法、设备及存储介质 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104899350A (zh) * | 2015-04-27 | 2015-09-09 | 北京交通大学 | SiC MOSFET仿真模型的建模方法 |
| CN111368454A (zh) * | 2020-03-18 | 2020-07-03 | 哈尔滨工业大学 | 一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法 |
| CN112434401A (zh) * | 2020-10-15 | 2021-03-02 | 北京交通大学 | 一种mosfet栅源电压响应高频脉冲干扰的数学模型 |
| CN113076712A (zh) * | 2021-04-06 | 2021-07-06 | 武汉羿变电气有限公司 | 一种基于双脉冲测试的碳化硅mosfet关断过程建模方法 |
| CN114611277A (zh) * | 2022-02-28 | 2022-06-10 | 重庆大学 | 一种基于开关过程的SiC MOSFET六相逆变器传导电磁干扰建模方法 |
| CN115496032A (zh) * | 2021-06-17 | 2022-12-20 | 电子科技大学广东电子信息工程研究院 | 一种碳化硅mosfet开关过程分析方法 |
| WO2023024688A1 (zh) * | 2021-08-23 | 2023-03-02 | 中国科学院电工研究所 | 一种无线充电系统的驱动电路构建方法及系统 |
| CN116306438A (zh) * | 2023-02-24 | 2023-06-23 | 国网陕西省电力有限公司电力科学研究院 | 基于碳化硅功率变换器系统cm-emi建模方法及其系统、设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9425303B1 (en) * | 2015-02-13 | 2016-08-23 | The United States Of America As Represented By The Secretary Of The Navy | Controlling current or mitigating electromagnetic or radiation interference effects using multiple and different semi-conductive channel regions generating structures |
| DE112020001131T5 (de) * | 2019-03-08 | 2022-01-27 | Osram Gmbh | Komponente für ein Lidar-Sensorsystem, Lidar-Sensorsystem, Lidar-Sensorgerät, Verfahren für ein Lidar-Sensorsystem und Verfahren für ein Lidar-Sensorgerät |
-
2023
- 2023-07-24 CN CN202310905424.1A patent/CN116629183B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104899350A (zh) * | 2015-04-27 | 2015-09-09 | 北京交通大学 | SiC MOSFET仿真模型的建模方法 |
| CN111368454A (zh) * | 2020-03-18 | 2020-07-03 | 哈尔滨工业大学 | 一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法 |
| CN112434401A (zh) * | 2020-10-15 | 2021-03-02 | 北京交通大学 | 一种mosfet栅源电压响应高频脉冲干扰的数学模型 |
| CN113076712A (zh) * | 2021-04-06 | 2021-07-06 | 武汉羿变电气有限公司 | 一种基于双脉冲测试的碳化硅mosfet关断过程建模方法 |
| CN115496032A (zh) * | 2021-06-17 | 2022-12-20 | 电子科技大学广东电子信息工程研究院 | 一种碳化硅mosfet开关过程分析方法 |
| WO2023024688A1 (zh) * | 2021-08-23 | 2023-03-02 | 中国科学院电工研究所 | 一种无线充电系统的驱动电路构建方法及系统 |
| CN114611277A (zh) * | 2022-02-28 | 2022-06-10 | 重庆大学 | 一种基于开关过程的SiC MOSFET六相逆变器传导电磁干扰建模方法 |
| CN116306438A (zh) * | 2023-02-24 | 2023-06-23 | 国网陕西省电力有限公司电力科学研究院 | 基于碳化硅功率变换器系统cm-emi建模方法及其系统、设备 |
Non-Patent Citations (1)
| Title |
|---|
| 分析传导EMI的功率MOSFET建模;袁义生, 钱照明;浙江大学学报(工学版)(02);第198-201, 204页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116629183A (zh) | 2023-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116629183B (zh) | 碳化硅mosfet干扰源建模方法、设备及存储介质 | |
| Wang et al. | Characterization and experimental assessment of the effects of parasitic elements on the MOSFET switching performance | |
| Meng et al. | Multiple slope switching waveform approximation to improve conducted EMI spectral analysis of power converters | |
| CN108959779B (zh) | 基于电源噪声时域解析分析的去耦网络设计方法 | |
| CN116861833B (zh) | SiC MOSFET物理模型构建方法、设备及存储介质 | |
| Sochor et al. | A fast and accurate SiC MOSFET compact model for virtual prototyping of power electronic circuits | |
| Li et al. | An improved equivalent circuit model of SiC MOSFET and its switching behavior predicting method | |
| Fakhfakh et al. | New simplified model for predicting conducted EMI in DC/DC converters | |
| CN109033534A (zh) | 基于伪漏极开路端接的输出器时序抖动估计方法 | |
| Sanaullah et al. | Analysis of RLC interconnect delay model using second order approximation | |
| CN114004067A (zh) | Mosfet开关管特性模型建立方法、装置、设备及介质 | |
| CN113076712B (zh) | 一种基于双脉冲测试的碳化硅mosfet关断过程建模方法 | |
| Raee et al. | Analytical prediction of switching losses in MOSFETs for variable drain-source voltage and current applications | |
| WO2024008186A1 (zh) | 高速链路最坏电源噪声求解方法、系统及存储介质 | |
| Schreurs et al. | Construction of behavioral models for microwave devices from time domain large‐signal measurements to speed up high‐level design simulations | |
| Sellers et al. | An automated SPICE modeling procedure utilizing static and dynamic characterization of power FETs | |
| Pilipenko et al. | Investigation of modern numerical analysis methods of self-oscillatory circuits efficiency | |
| Ke et al. | Modeling and simulation of SiC MOSFET turn-off oscillation under influence of parasitic parameter | |
| Hao et al. | Calculation and analysis for spectrum characteristics parameters of switching device for reduced EMI generation | |
| CN112183810B (zh) | 一种基于密勒平台效应的电磁干扰预测算法 | |
| Labrousse et al. | Switching cell EMC behavioral modeling by transfer function | |
| CN115496032A (zh) | 一种碳化硅mosfet开关过程分析方法 | |
| CN110676880B (zh) | 一种基于siso系统理论的三相逆变器稳定性分析方法 | |
| CN110007166B (zh) | 一种变频器能效的快速测量方法 | |
| CN102592006A (zh) | 一种新型的mosfet nqs模型及电路仿真方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |