CN111368454A - 一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法 - Google Patents
一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法 Download PDFInfo
- Publication number
- CN111368454A CN111368454A CN202010192530.6A CN202010192530A CN111368454A CN 111368454 A CN111368454 A CN 111368454A CN 202010192530 A CN202010192530 A CN 202010192530A CN 111368454 A CN111368454 A CN 111368454A
- Authority
- CN
- China
- Prior art keywords
- sic mosfet
- model
- bare chip
- packaging structure
- chip packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法，属于新型器件的建模与仿真领域。所述方法通过设计PCB测试电路获得开关振荡频率和实际波形后，利用ANSYS软件的STATIC STRUCTURE建模功能、Q3D寄生参数提取功能、Saber软件中ModelArchitect构建SiC MOSFET SPICE模型的功能等，快速准确地建立了模型。本发明根据实际振荡频率进行分析，得到的寄生参数较为准确。利用Saber软件建立了一种SiC MOSFET SPICE模型，采用实际振荡频率下从封装结构提取的寄生参数，提高了仿真模型的准确性。本发明建立的模型经过与实际测试的对比，显示出较好的准确性，可以为包含SiC MOSFET的复杂电路仿真方法提供依据。
Description
技术领域
本发明属于新型器件的建模与仿真领域，具体涉及一种基于裸片封装结构的SiCMOSFET SPICE模型建立方法。
背景技术
近几年，在大功率电力电子应用领域SiC MOSFET器件的发展十分迅速。与传统的Si MOSFET相比，它具有耐高温、耐高压、开关性能好以及低导通电阻等优点。但由于SiCMOSFET器件的价格仍然较高，在实际生产中要尽可能的充分利用其性能。同时由于电力电子产品趋向于复杂化，在实际测试前进行准确有效的仿真可以大大缩短产品的生产周期，而SiC MOSFET新型器件还没有统一的快速建模方法，发明一种快速准确的SiC MOSFET器件建模方法可以使仿真更加贴近实际效果，对SiC MOSFET产品的生产有着重大的意义。
发明内容
本发明的目的是提供一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法，所述方法通过设计PCB测试电路获得开关振荡频率和实际波形后，利用ANSYS软件的STATICSTRUCTURE建模功能、Q3D寄生参数提取功能、Saber软件中Model Architect构建SiCMOSFET SPICE模型的功能等，快速准确地建立了一种基于裸片封装结构的SiC MOSFETSPICE模型。并与实际波形对比，验证了模型的准确性。本发明使含有SiC MOSFET的仿真电路更加贴近实际效果，对SiC MOSFET产品的生产有着重大的意义。
为实现上述目的，本发明采取的技术方案如下：
一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法，所述方法包括如下步骤：
步骤一、实际测试：使用示波器对测试电路门极和源极间、漏极和源极间的开关波形进行观察，测量开关的振荡频率；
步骤二、基于裸片封装提取寄生参数：
(1)在ANSYS STATIC STRUCTURE中建立SiC MOSFET的裸片封装结构模型；
(2)将上述模型导入ANSYS Q3D中，并进行材料设置、类型设置以及每个键合丝上电流的进出面设置；
(3)根据步骤一得到的实际测试结果选择振荡频率下的AC RL分析，得到各键合丝的电感和电阻矩阵，计算每个键合丝在振荡过程中的等效电感，根据键合丝的分布情况，计算在门极和源极间、漏极和源极间上的等效寄生电阻和寄生电感值；
步骤三、SiC MOSFET SPICE建模：
(1)将SiC MOSFET器件手册提供的输出特性、传输特性、电容特性以及体二极管特性曲线分别导入Saber软件的Model Architect中，通过对各特性曲线的采样和拟合，完成SiC MOSFET各项参数的设置；
(2)根据器件手册提供的反向特性参数完善反向恢复电容的建模；
(3)将步骤二提取出来的寄生电阻和寄生电感值填入，完成基于裸片封装结构的SiC MOSFET SPICE模型建立。
本发明相对于现有技术的有益效果为：
1、本发明提出了一种基于裸片封装结构的SiC MOSFET寄生参数提取方法，并根据实际振荡频率进行分析，得到的寄生参数较为准确。
2、本发明利用Saber软件建立了一种SiC MOSFET SPICE模型，采用实际振荡频率下从封装结构提取的寄生参数，提高了仿真模型的准确性。
3、本发明建立的模型经过与实际测试的对比，显示出较好的准确性，可以为包含SiC MOSFET的复杂电路仿真方法提供依据。
附图说明
图1为本发明的SiC MOSFET建模流程图；
图2为本发明的SiC MOSFET裸片封装结构模型图；
图3为本发明的SiC MOSFET SPICE模型图；
图4为本发明的仿真测试电路图；
图5为本发明仿真和实际的门极和源极间接通电压波形的对比验证图；
图6为本发明仿真和实际的门极和源极间关断电压波形的对比验证图；
图7为本发明仿真和实际的漏极和源极间接通电压波形的对比验证图；
图8为本发明仿真和实际的漏极和源极间关断电压波形的对比验证图。
具体实施方式
下面结合附图对本发明的技术方案作进一步的说明，但并不局限于此，凡是对本发明技术方案进行修改或者等同替换，而不脱离本发明技术方案的范围，均应涵盖在本发明的保护范围中。
具体实施方式一：本实施方式记载的是一种基于裸片封装结构的SiC MOSFETSPICE模型建立方法，该模型分为封装提取寄生参数部分和SiC MOSFET SPICE建模部分，建模流程如图1所示，所述方法包括如下步骤：
步骤一、实际测试：使用示波器对测试电路门极和源极间、漏极和源极间的开关波形进行观察，测量开关的振荡频率；
步骤二、基于裸片封装提取寄生参数：
(1)在ANSYS STATIC STRUCTURE中建立SiC MOSFET的裸片封装结构模型；
(2)将上述模型导入ANSYS Q3D中，并进行材料设置、类型设置以及每个键合丝上电流的进出面设置；
(3)根据步骤一得到的实际测试结果选择振荡频率下的AC RL分析，得到各键合丝的电感和电阻矩阵，计算每个键合丝在振荡过程中的等效电感，根据键合丝的分布情况，计算在门极和源极间、漏极和源极间上的等效寄生电阻和寄生电感值；
步骤三、SiC MOSFET SPICE建模：
(1)将SiC MOSFET器件手册提供的输出特性、传输特性、电容特性以及体二极管特性曲线分别导入Saber软件的ModelArchitect中，通过对各特性曲线的采样和拟合，完成SiC MOSFET各项参数的设置；
(2)根据器件手册提供的反向特性参数完善反向恢复电容的建模；
(3)将步骤二提取出来的寄生电阻和寄生电感值填入，完成基于裸片封装结构的SiC MOSFET SPICE模型建立。
具体实施方式二：具体实施方式一所述的一种基于裸片封装结构的SiC MOSFETSPICE模型建立方法，步骤一中，所述示波器的采样精度250M次每秒。
实施例1：
一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法，具体步骤为：
步骤一、实际测试：
(1)设计SiC MOSFET开关阻性负载的测试电路，门极驱动电压为19V，负载电压为12V，电阻为2Ω；
(2)使用示波器对测试电路门极和源极间、漏极和源极间的开关波形进行观察，测量开关的振荡频率为2.5MHz；所述示波器的采样精度250M次每秒。
(3)使用Getdata和MATLAB绘制开关波形；将开关振荡部分的波形保存为png格式的图片，并使用Getdata进行数据点采样，导出数据点矩阵后使用MATLAB绘制实际波形；
步骤二、基于裸片封装提取寄生参数：
(1)在ANSYS STATIC STRUCTURE中建立SiC MOSFET的裸片封装结构模型，如图2所示；在本发明的建模中键合丝是一根独立，十根并联的情况；
(2)将上述模型导入ANSYS Q3D中，并进行材料设置、类型设置以及每个键合丝上电流的进出面设置；
(3)根据步骤一得到的实际测试结果选择振荡频率下的AC RL分析，得到各键合丝的电感和电阻矩阵，计算每个键合丝在振荡过程中的等效电感，根据键合丝的分布情况，计算在门极和源极间、漏极和源极间上的等效寄生电阻和寄生电感值；
步骤三、SiC MOSFET SPICE建模：
(1)将SiC MOSFET器件手册提供的输出特性、传输特性、电容特性以及体二极管特性曲线分别导入Saber软件的ModelArchitect中，通过对各特性曲线的采样和拟合，完成SiC MOSFET各项参数的设置；
(2)根据器件手册提供的反向特性参数完善反向恢复电容的建模；
(3)将步骤二提取出来的寄生电阻和寄生电感值填入，完成基于裸片封装结构的SiC MOSFET SPICE模型建立，如图3所示。
步骤四、模型验证：
(1)如图4所示，在Saber中使用上述模型搭建与测试相同的仿真电路；
(2)使用Probe的差分探针功能观察门极和源极间、漏极和源极间的开关波形；
(3)使用MATLAB绘制仿真电路开关振荡部分的波形。将仿真波形和实际波形进行对比，如图5～8所示，可以看出，开关振荡过程中门极电压和漏源极电压的波形与实际波形相符，可以认为使用本发明方法建立的模型是比较准确的。
Claims (2)
1.一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法，其特征在于：所述方法包括如下步骤：
步骤一、实际测试：使用示波器对测试电路门极和源极间、漏极和源极间的开关波形进行观察，测量开关的振荡频率；
步骤二、基于裸片封装提取寄生参数：
(1)在ANSYS STATIC STRUCTURE中建立SiC MOSFET的裸片封装结构模型；
(2)将上述模型导入ANSYS Q3D中，并进行材料设置、类型设置以及每个键合丝上电流的进出面设置；
(3)根据步骤一得到的实际测试结果选择振荡频率下的AC RL分析，得到各键合丝的电感和电阻矩阵，计算每个键合丝在振荡过程中的等效电感，根据键合丝的分布情况，计算在门极和源极间、漏极和源极间上的等效寄生电阻和寄生电感值；
步骤三、SiC MOSFET SPICE建模：
(1)将SiC MOSFET器件手册提供的输出特性、传输特性、电容特性以及体二极管特性曲线分别导入Saber软件的ModelArchitect中，通过对各特性曲线的采样和拟合，完成SiCMOSFET各项参数的设置；
(2)根据器件手册提供的反向特性参数完善反向恢复电容的建模；
(3)将步骤二提取出来的寄生电阻和寄生电感值填入，完成基于裸片封装结构的SiCMOSFET SPICE模型建立。
2.根据权利要求1所述的一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法，其特征在于：步骤一中，所述示波器的采样精度250M次每秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010192530.6A CN111368454B (zh) | 2020-03-18 | 2020-03-18 | 一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010192530.6A CN111368454B (zh) | 2020-03-18 | 2020-03-18 | 一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111368454A true CN111368454A (zh) | 2020-07-03 |
| CN111368454B CN111368454B (zh) | 2021-11-23 |
Family
ID=71210594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010192530.6A Active CN111368454B (zh) | 2020-03-18 | 2020-03-18 | 一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111368454B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112668265A (zh) * | 2021-01-05 | 2021-04-16 | 哈尔滨工业大学 | 一种基于Saber软件的SiC MOSFET SPICE模型图形化修正方法 |
| CN112924840A (zh) * | 2021-02-26 | 2021-06-08 | 航天科工防御技术研究试验中心 | 发光二极管失效定位方法 |
| CN113076712A (zh) * | 2021-04-06 | 2021-07-06 | 武汉羿变电气有限公司 | 一种基于双脉冲测试的碳化硅mosfet关断过程建模方法 |
| CN116629183A (zh) * | 2023-07-24 | 2023-08-22 | 湖南大学 | 碳化硅mosfet干扰源建模方法、设备及存储介质 |
| CN117236260A (zh) * | 2023-11-13 | 2023-12-15 | 广东芯聚能半导体有限公司 | 半导体器件的建模方法、装置、计算机设备及存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110238393A1 (en) * | 2010-03-25 | 2011-09-29 | Kabushiki Kaisha Toshiba | Spice model parameter output apparatus and method, and recording medium |
| CN109190245A (zh) * | 2018-08-31 | 2019-01-11 | 哈尔滨工业大学 | 一种基于ltspice软件的mosfet spice模型的建立方法 |
-
2020
- 2020-03-18 CN CN202010192530.6A patent/CN111368454B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110238393A1 (en) * | 2010-03-25 | 2011-09-29 | Kabushiki Kaisha Toshiba | Spice model parameter output apparatus and method, and recording medium |
| CN109190245A (zh) * | 2018-08-31 | 2019-01-11 | 哈尔滨工业大学 | 一种基于ltspice软件的mosfet spice模型的建立方法 |
Non-Patent Citations (2)
| Title |
|---|
| 何亚宁: "一种用于功率半导体模块动态特性建模的封装寄生参数高效提取方法", 《电焊机》 * |
| 叶雪荣: "SiC MOSFET SPICE 模型的建立与仿真分析", 《电器与能效管理技术》 * |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112668265A (zh) * | 2021-01-05 | 2021-04-16 | 哈尔滨工业大学 | 一种基于Saber软件的SiC MOSFET SPICE模型图形化修正方法 |
| CN112668265B (zh) * | 2021-01-05 | 2022-02-08 | 哈尔滨工业大学 | 一种基于Saber软件的SiC MOSFET SPICE模型图形化修正方法 |
| CN112924840A (zh) * | 2021-02-26 | 2021-06-08 | 航天科工防御技术研究试验中心 | 发光二极管失效定位方法 |
| CN113076712A (zh) * | 2021-04-06 | 2021-07-06 | 武汉羿变电气有限公司 | 一种基于双脉冲测试的碳化硅mosfet关断过程建模方法 |
| CN113076712B (zh) * | 2021-04-06 | 2022-05-17 | 武汉羿变电气有限公司 | 一种基于双脉冲测试的碳化硅mosfet关断过程建模方法 |
| CN116629183A (zh) * | 2023-07-24 | 2023-08-22 | 湖南大学 | 碳化硅mosfet干扰源建模方法、设备及存储介质 |
| CN116629183B (zh) * | 2023-07-24 | 2023-10-13 | 湖南大学 | 碳化硅mosfet干扰源建模方法、设备及存储介质 |
| CN117236260A (zh) * | 2023-11-13 | 2023-12-15 | 广东芯聚能半导体有限公司 | 半导体器件的建模方法、装置、计算机设备及存储介质 |
| CN117236260B (zh) * | 2023-11-13 | 2024-03-12 | 广东芯聚能半导体有限公司 | 半导体器件的建模方法、装置、计算机设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111368454B (zh) | 2021-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111368454B (zh) | 一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法 | |
| US20210132136A1 (en) | Method for measuring current-voltage characteristic | |
| CN103105571B (zh) | 一种基于仿真的绝缘栅双极型晶体管的电流特性测定方法 | |
| CN107636656A (zh) | 基于大信号等效电路模型的GaN器件工艺参数统计分析方法 | |
| CN109190245B (zh) | 一种基于ltspice软件的mosfet spice模型的建立方法 | |
| Jing et al. | An improved behavior model for IGBT modules driven by datasheet and measurement | |
| JP5117926B2 (ja) | インバータシミュレーション装置およびインバータシミュレーションプログラム | |
| CN106156379A (zh) | 一种热电耦合igbt模块暂态模型建立方法 | |
| CN102109570B (zh) | 多偏置下场效应晶体管栅源电容的测量方法 | |
| CN105279339B (zh) | 用于电磁干扰仿真分析的igbt模型 | |
| CN112630544B (zh) | 一种高压SiC MOSFET漏源极间非线性电容测量及建模方法 | |
| CN106202590B (zh) | Igbt模块开关暂态模型参数获取方法及模型建立方法 | |
| CN114217202A (zh) | 一种基于多个电参数的igbt模块键合线状态监测评估方法 | |
| CN107622167B (zh) | 一种用于栅控器件的集电极电流软测量方法 | |
| Zhou et al. | Effects of wire-bond lift-off on gate circuit of IGBT power modules | |
| CN116822449A (zh) | SiC MOSFET模块仿真模型建模方法及其应用 | |
| Kovacevic-Badstuebner et al. | Tools for broadband electromagnetic modeling of power semiconductor packages and external circuit layouts | |
| CN113536723B (zh) | 一种功率器件漏源寄生电容子电路模型及其建模方法 | |
| CN103792478B (zh) | 一种绝缘栅双极型晶体管直流特性的仿真方法 | |
| CN108846171A (zh) | 仿真mosfet温度电学特性的子电路模型的建立方法 | |
| CN102194691B (zh) | 多栅结构mosfet模型的建模方法 | |
| CN112213562A (zh) | 测算功率半导体器件栅极内阻的方法 | |
| Zhuolin et al. | A simple SiC power MOSFET model | |
| Ke et al. | Modeling and simulation of SiC MOSFET turn-off oscillation under influence of parasitic parameter | |
| JP7407749B2 (ja) | シミュレーションモデルおよびシミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |