CN113076712A - 一种基于双脉冲测试的碳化硅mosfet关断过程建模方法 - Google Patents
一种基于双脉冲测试的碳化硅mosfet关断过程建模方法 Download PDFInfo
- Publication number
- CN113076712A CN113076712A CN202110367212.3A CN202110367212A CN113076712A CN 113076712 A CN113076712 A CN 113076712A CN 202110367212 A CN202110367212 A CN 202110367212A CN 113076712 A CN113076712 A CN 113076712A
- Authority
- CN
- China
- Prior art keywords
- sic
- state
- turn
- mosfet
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 112
- 238000012360 testing method Methods 0.000 title claims abstract description 24
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 108
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 108
- 230000003071 parasitic effect Effects 0.000 claims abstract description 14
- 238000004364 calculation method Methods 0.000 claims abstract description 10
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000010355 oscillation Effects 0.000 claims description 5
- 238000013016 damping Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000005669 field effect Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003542 behavioural effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
- G06F17/13—Differential equations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Operations Research (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明提供了一种基于双脉冲测试的SiC MOSFET关断过程建模方法，包括如下步骤：搭建基于SiC MOSFET的双脉冲测试电路；基于所述SiC MOSFET关断过程中的各中间模态，建立各中间过程的等效电路；基于各中间过程的等效电路，建立关断过程的状态空间方程组；对所建立的微分方程组进行求解，从而得出基于SiC MOSFET的双脉冲测试电路的关断过程模型。本发明在传统关断模型的基础上提出了一种新的中间模态，能够用于分析极低损耗的关断过程；同时本模型充分考虑了回路中寄生参数以及SiC器件本身的非线性参数，保证了很高的计算精度。
Description
技术领域
本发明涉及碳化硅(SiC)MOSFET器件技术领域，尤其涉及一种基于双脉冲测试的碳化硅MOSFET关断过程建模方法。
背景技术
SiC器件作为新型功率半导体，相比传统的硅(Si)基功率半导体具有宽禁带，高击穿场强，高导热率，高开关速度，低开关损耗等优势，具有广阔的应用场景。最新的研究指出，SiC MOSFET在特定条件先甚至能实现接近零的极低关断损耗。然而，现有的SiC MOSFET关断模型没有考虑能实现极低关断损耗的模态，无法正常计算这一模态下的关断过程。因此，建立能兼容极低关断损耗现象的SiC器件关断模型具有重要意义。
目前SiC MOSFET的开关模型主要可以分为三类：物理模型，行为模型和解析模型。物理模型基于半导体物理理论，有助于理解器件内部的物理过程，但物理模型通常过于复杂，而且难以考虑外部的电路参数。行为模型被广泛应用于仿真软件，但这种模型难以直观解释开关过程中各阶段的物理意义。解析模型通常将开关过程分为若干阶段，再用分段线性的方法对各阶段进行近似计算。解析模型没有考虑SiC器件电容和转移特性曲线的非线性，计算精度有限。
除此之外，最新的研究显示，在小电流或者小驱动电阻的情况下，SiC MOSFET的关断过程会存在一个特殊的中间过程，从而实现极低的关断损耗。现有的SiC MOSFET模型缺少这一特殊的中间过程，因而难以分析和预测这一情况下的极低损耗关断现象。
发明内容
本发明的目的是为了解决现有技术中存在的缺点，而提出的基于双脉冲测试的碳化硅MOSFET关断过程建模方法。
为了实现上述目的，本发明采用了如下技术方案：一种基于双脉冲测试的SiCMOSFET关断过程建模方法：
S1、搭建基于SiC MOSFET的双脉冲测试电路；
S2、基于所述SiC MOSFET关断过程中的各中间模态，建立各中间过程的等效电路；
S3、基于各中间过程的等效电路，建立关断过程的状态空间方程组；
S4、对所建立的微分方程组进行求解，从而得出基于SiC MOSFET的双脉冲测试电路的关断过程模型。
本发明在传统关断模型的基础上提出了一种新的中间模态，能够用于分析极低损耗的关断过程；同时本模型充分考虑了回路中寄生参数(包括SiC MOSFET的非线性电容，非线性转移特性曲线以及SiC二极管的非线性电容)以及SiC器件本身的非线性参数，保证了很高的计算精度。
附图说明
图1为本发明中SiC二极管及其各模态等效电路；
图2为本发明中SiC MOSFET及其各模态等效电路；
图3为SiC MOSFET双脉冲测试平台电路原理图；
图4为本发明中关断过程的两种不同情况下的波形示意图；
图5为本发明中SiC器件关断各中间过程的等效电路以及判定条件；
图6为本发明中SiC器件关断模型在MATLAB中求解的程序流程图；
图7为通常关断情况下实验波形与本发明所提出建模方法计算结果的对比；
图8为特殊关断情况下实验波形与本发明所提出建模方法计算结果的对比。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施例和附图，进一步阐述本发明，但下述实施例仅仅为本发明的优选实施例，并非全部。基于实施方式中的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得其它实施例，都属于本发明的保护范围。
下面结合附图描述本发明的具体实施例。
SiC器件作为新一代功率半导体器件具有许多优良性质，其中高开关速度、低开关损耗的特性意味着更低的损耗，可以提高变换器的效率，是SiC器件的重要优势。最新的研究显示，在特定情况下，SiC MOSFET甚至可以实现近乎于零的极低关断损耗。然而，现有的SiC MOSFET关断模型没有考虑能实现极低关断损耗的模态，因此无法正常计算这一模态下的关断过程。本发明在传统关断模型的基础上提出了一种新的中间模态，能够用于分析极低损耗的关断过程；同时本模型充分考虑了回路中寄生参数以及SiC器件本身的非线性参数，保证了很高的计算精度。本发明的基于双脉冲测试的碳化硅MOSFET关断过程的建模方法，包括如下步骤：
S1、搭建基于SiC MOSFET的双脉冲测试电路；
S2、基于所述SiC MOSFET关断过程中的各中间模态，建立各中间过程的等效电路；
S3、基于各中间过程的等效电路，建立关断过程的状态空间方程组；
S4、对所建立的微分方程组进行求解，从而得出基于SiC MOSFET的双脉冲测试电路的关断过程模型。
参考图1，图1为本发明中SiC二极管及其各模态等效电路。参考图1中的(a)部分，步骤S2中，所述建立各中间过程的等效电路具体包括：对于SiC二极管，其等效电路是一个理想二极管D与一个寄生电容CD进行并联，其中电容CD存在等效串联电阻RD，贡献高频振荡衰减过程中的阻尼。参考图1中的(b)、(c)部分，SiC二极管具有两种工作模态：续流状态与关断状态，SiC二极管在续流状态时为一个理想二极管，在关断状态时视为一个带寄生电阻的非线性电容；电容CD的容值随二极管两端的电压变化，其值可从SiC二极管的资料手册上获得。
参考图2，图2为本发明中SiC MOSFET及其各模态等效电路。参考图2的(a)部分，对于SiC MOSFET，其等效电路包括理想MOSFET、寄生电容Cds、Cgs、Cgd以及栅极内电阻Rint，Cds存在等效串联电阻RMC，RMC与Cds串联后连接在理想MOSFET的D极与S极之间，Cgd与Cgs串联后连接在理想MOSFET的D极与S极之间，Rint的一端连接在Cgd与Cgs之间。参考图2的(b)、(c)、(d)部分，SiC MOSFET具有三种工作模态：关断状态，受控电流源状态以及导通状态，在关断状态时，理想MOSFET的D极与S极之间等效为断开，在受控电流源状态时，理想MOSFET的D极至S极之间等效为连接电流源，在导通状态时，理想MOSFET的D极至S极之间等效连接漏源电阻Rds。三个寄生电容Cds、Cgs、Cgd均为非线性电容，其容值随漏源极电压而变化，容值-电压曲线可从对应的SiC MOSFET资料手册上获得。其中，电容Cds的等效串联电阻RMC贡献高频振荡衰减过程中的阻尼。SiC MOSFET在关断态呈现电容的特性，在导通态呈现电阻的特性，在可控电流源态工作为由栅源电压Vgs控制的电流源。
参考图3，图3为SiC MOSFET双脉冲测试平台电路原理图。该电路模型包括了器件封装与外接电路引入的寄生电容，包括漏极电感Ld，源极电感Ls2，共源电感Ls1，SiC二极管阳极电感La，SiC二极管阴极电感Lc，直流正极电感LDC+，直流负极电感LDC-，驱动回路电感Lg，外接驱动电阻Rg，栅极内部电阻Rint，回路等效电阻Rl、直流电压VDC，驱动电压Vdr，IL为负载电感电流，等效为恒定电流源。这些参数可根据实际测试平台进行有限元仿真提取得到，亦可根据设计值或者需要计算的参数值进行设置。
参考图4，图4为本发明中关断过程的两种不同情况下的波形示意图。其中，其中Vdrh为驱动电压的高电平，Vdrl为驱动电压的低电平，Ich为MOSFET沟道电流，ID为SiC二极管电流，Vds为漏源电压，Id为漏极电压。为了突出展示关断过程中的典型特征，电压电流波形的超调与震荡在此省略。通常关断过程一般发生在大电流和大驱动电阻的情况下，特殊关断过程一般发生在小电流和小驱动电阻的情况下，两者的区别在于SiC MOSFET沟道关断时间与SiC二极管进入续流状态时间的先后：若SiC二极管先进入续流状态，则为通常关断过程；若SiC MOSFET先关断沟道，则进入特殊关断过程。电压电流的具体变换过程将结合图5进行说明。
参考图5，图5为本发明中SiC器件关断各中间过程的等效电路以及判定条件。本发明将SiC器件关断过程分为4个阶段，共有5个模态，根据关断时电路参数及电流大小的不同，其中第3阶段可分为两钟模态。等效电路中选取栅源电压Vgs、栅极电流Ig、漏源电压Vds、漏极电压Id、漏源极电容电流IMC、二极管电容等效电压V’D作为状态变量，用于建立各阶段等效电路的微分状态方程组。对驱动回路，Vgh为驱动电路的高电平电压，Vgl为其低电平电压，Lt为功率回路寄生电感之和(Lt＝LDC++Lc+La+Ld+Ls1+Ls2+LDC-)。关断起始前电路的各状态变量均为已知，为Vgs＝Vgh、Id＝IL、Vds＝ILRds、V’D＝VDC-IL(Rl+Rds)、Ig＝0、IMC＝0，Rl表示回路等效电阻。通过初始状态及微分方程组即可解得关断过程的电压电流波形，本发明建立关断过程的状态空间方程组具体如下。
阶段1：在此阶段，SiC MOSFET工作在导通状态，SiC二极管工作在关断状态，时间t由时间t0开始驱动电压Vdr由高电平变为低电平，栅源电压Vgs开始下降，此阶段1的状态方程为：
当Vgs下降到密勒电压Vmil时，阶段1结束，关断过程进入阶段2；
阶段2：当栅源电压Vgs达到密勒电压Vmil后，SiC MOSFET变成由栅源电压Vgs控制的电流源，SiC二极管依旧保持关断状态；在这一阶段，栅源电压Vgs进一步下降，因此沟道电流Ich和漏极电流Id下降，SiC MOSFET漏源极电压Vds上升；当VD<-VF的时间早于Vgs<Vth时，等效电路变为3-1，关断过程进入3-1阶段，其中Vth为MOSFET栅极阈值电压，VD为SiC二极管电压；若Vgs<Vth早于VD<-VF，则关断过程进入3-2阶段，等效电路变为3-2，此阶段2的状态方程为：
阶段3包含阶段3-1和阶段3-2；
阶段3-1：当VD到达SiC二极管的反向导通电压-VF时，SiC二极管进入续流状态，同时SiC MOSFET保持可控电流源状态，在这一过程中，Id和Ich加速下降，Vgs继续下降，Vds进入过压与震荡阶段，当Vgs达到Vth时，关断过程进入第4阶段，此阶段3-1的状态方程为：
阶段3-2：当Vgs率先达到Vth时，SiC MOSFET的沟道关断，与此同时SiC二极管还没开始续流，因此SiC MOSFET和SiC二极管均工作在电容状态，此过程中Ich已经降低到0，漏极电流Id继续下降，Id流经结电容并对结电容进行充电，Vds继续上升，当VD达到-VF时，关断过程进入第4阶段，此阶段3-2的状态方程为：
4)阶段4，关断过程到达此阶段时，SiC MOSFET沟道已关断，SiC二极管达到续流状态，如等效电路4所示，在此阶段电压电流将出现震荡并逐渐衰减，Vgs持续降低，当各电压电流量达到稳定时，关断过程结束，此阶段4的状态方程为：
其中，Ld为漏极电感，Ls2为源极电感，Ls1共源电感，SiC二极管的阳极电感La，Lc为SiC二极管的阴极电感，Lg为驱动回路电感，外接驱动电阻为Rg，Rint为栅极内部电阻，Rl为回路等效电阻，VDC为直流电压，Vdr为驱动电压，IL为电感电流，Ig为栅极电流、Vds为漏源电压、Id为漏极电压、IMC为漏源极电容电流、V’D为二极管电容等效电压。
本发明建模方法建立的状态方程组可采用MATLAB进行求解，具体求解方法在图6中给出，即步骤S4具体包括：
S41、输入状态方程中所包含的电路参数值，以及状态变量初始值，Vgs＝Vgh、Id＝IL、Vds＝ILRds、V’D＝VDC-IL(Rl+Rds)、Ig＝0、IMC＝0；
S42、重新设定每次循环所求解的时间步长，然后插值计算CD、Cds、Cgs、Cgd、gm的值；
S43、对微分方程组A1进行求解状态变量，到达设定的时间步长后进行判定，若Vgs≥Vml，则返回步骤S42进行持续迭代，若Vgs＜Vml，则进入步骤S44；
S44、重新设定每次循环所求解的时间步长，然后重新插值计算CD、Cds、Cgs、Cgd、gm的值；
S45、对微分方程组A2进行求解状态变量，到达设定的时间步长后进行判定，若VD＜-VF，则进入步骤S46，若VD≥-VF，则进一步判断Vgs与-Vth的大小关系，若Vgs≥-Vth，则返回步骤S44进行持续迭代，若Vgs＜-Vth，则进入步骤S48；
S46、重新设定每次循环所求解的时间步长，然后重新插值计算CD、Cds、Cgs、Cgd、gm的值；
S47、对微分方程组A3-1进行求解状态变量，到达设定的时间步长后进行判定，若Vgs≥-Vth，则返回步骤S44进行持续迭代，若Vgs＜-Vth，则进入步骤S410；
S48、重新设定每次循环所求解的时间步长，然后重新插值计算CD、Cds、Cgs、Cgd、gm的值；
S49、对微分方程组A3-2进行求解状态变量，到达设定的时间步长后进行判定，若VD≥-VF，则返回步骤S48进行持续迭代，若VD＜-VF，则进入步骤S410；
S410、重新设定每次循环所求解的时间步长，然后重新插值计算CD、Cds、Cgs、Cgd、gm的值；
S411、对微分方程组A4进行求解状态变量，到达设定的时间步长后求解结束；
S412、基于对微分方程组A1-A4求解的状态变量，得到关断过程中状态变量Vgs、Id、Vds、V’D、Ig、IMC随时间的变化曲线。
其中，步骤S42、S44、S46、S48、S410中，CD、Cds、Cgs、Cgd、gm的值在每次迭代中根据SiC器件产品手册上的相关参数进行非线性插值计算获得。同时，对于时间步长，对于SiC器件，时间步长应小于1ns。
为验证模型的准确性，将本发明所提出关断模型的的计算结果与实验测量得到的波形进行了对比，如附图7、8所示。
本发明在传统关断模型的基础上补充了一种新的中间模态，同时充分考虑了回路中寄生参数以及SiC器件本身的非线性参数，保证了很高的计算精度。该建模方法能够方便地建立精确的SiC MOSFET关断过程模型，且该建模方法具有广泛的通用性。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的仅为本发明的优选例，并不用来限制本发明，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (7)
1.一种基于双脉冲测试的碳化硅MOSFET关断过程的建模方法，其特征在于，包括如下步骤：
S1、搭建基于SiC MOSFET的双脉冲测试电路；
S2、基于所述SiC MOSFET关断过程中的各中间模态，建立各中间过程的等效电路；
S3、基于各中间过程的等效电路，建立关断过程的状态空间方程组；
S4、对所建立的微分方程组进行求解，从而得出基于SiC MOSFET的双脉冲测试电路的关断过程模型。
2.根据权利要求1所述的基于双脉冲测试的碳化硅MOSFET关断过程的建模方法，其特征在于，步骤S2中，所述建立各中间过程的等效电路具体包括：
对于SiC二极管，其等效电路是一个理想二极管D与一个寄生电容CD进行并联，其中电容CD存在等效串联电阻RD，贡献高频振荡衰减过程中的阻尼；SiC二极管具有两种工作模态：续流状态与关断状态，SiC二极管在续流状态时为一个理想二极管，在关断状态时视为一个带寄生电阻的非线性电容；
对于SiC MOSFET，其等效电路包括理想MOSFET、寄生电容Cds、Cgs、Cgd以及栅极内电阻Rint，Cds存在等效串联电阻RMC，RMC与Cds串联后连接在理想MOSFET的D极与S极之间，Cgd与Cgs串联后连接在理想MOSFET的D极与S极之间，Rint的一端连接在Cgd与Cgs之间；SiC MOSFET具有三种工作模态：关断状态，受控电流源状态以及导通状态，在关断状态时，理想MOSFET的D极与S极之间等效为断开，在受控电流源状态时，理想MOSFET的D极至S极之间等效为连接电流源，在导通状态时，理想MOSFET的D极至S极之间等效连接漏源电阻Rds。
3.根据权利要求2所述的基于双脉冲测试的碳化硅MOSFET关断过程的建模方法，其特征在于，步骤S3具体包括将SiC MOSFET关断过程分为4个阶段，以栅源电压Vgs、栅极电流Ig、漏源电压Vds、漏极电压Id、漏源极电容电流IMC、二极管电容等效电压V’D作为状态变量，建立关断过程的状态空间方程组：
阶段1：在此阶段，SiC MOSFET工作在导通状态，SiC二极管工作在关断状态，时间t由时间t0开始驱动电压Vdr由高电平变为低电平，栅源电压Vgs开始下降，此阶段1的状态方程为：
当Vgs下降到密勒电压Vmil时，阶段1结束，关断过程进入阶段2；
阶段2：当栅源电压Vgs达到密勒电压Vmil后，SiC MOSFET变成由栅源电压Vgs控制的电流源，SiC二极管依旧保持关断状态；在这一阶段，栅源电压Vgs进一步下降，因此沟道电流Ich和漏极电流Id下降，SiC MOSFET漏源极电压Vds上升；当VD<-VF的时间早于Vgs<Vth时，关断过程进入3-1阶段，其中Vth为MOSFET栅极阈值电压，VD为SiC二极管电压；若Vgs<Vth早于VD<-VF，则关断过程进入3-2阶段，此阶段2的状态方程为：
阶段3包含阶段3-1和阶段3-2；
阶段3-1：当VD到达SiC二极管的反向导通电压-VF时，SiC二极管进入续流状态，同时SiCMOSFET保持可控电流源状态，在这一过程中，Id和Ich加速下降，Vgs继续下降，Vds进入过压与震荡阶段，当Vgs达到Vth时，关断过程进入第4阶段，此阶段3-1的状态方程为：
阶段3-2：当Vgs率先达到Vth时，SiC MOSFET的沟道关断，与此同时SiC二极管还没开始续流，因此SiC MOSFET和SiC二极管均工作在电容状态，此过程中Ich已经降低到0，漏极电流Id继续下降，Id流经结电容并对结电容进行充电，Vds继续上升，当VD达到-VF时，关断过程进入第4阶段，此阶段3-2的状态方程为：
阶段4，关断过程到达此阶段时，SiC MOSFET沟道已关断，SiC二极管达到续流状态，在此阶段电压电流将出现震荡并逐渐衰减，Vgs持续降低，当各电压电流量达到稳定时，关断过程结束，此阶段4的状态方程为：
其中，Ld为漏极电感，Ls2为源极电感，Ls1共源电感，SiC二极管的阳极电感La，Lc为SiC二极管的阴极电感，Lg为驱动回路电感，外接驱动电阻为Rg，Rint为栅极内部电阻，Rl为回路等效电阻，VDC为直流电压，Vdr为驱动电压，IL为电感电流，Ig为栅极电流、Vds为漏源电压、Id为漏极电压、IMC为漏源极电容电流、V’D为二极管电容等效电压，Lt为功率回路寄生电感之和。
4.根据权利要求3所述的基于双脉冲测试的碳化硅MOSFET关断过程的建模方法，其特征在于，关断起始前电路的各状态变量均为已知，具体为：Vgs＝Vgh、Id＝IL、Vds＝ILRds、V’D＝VDC-IL(Rl+Rds)、Ig＝0、IMC＝0，Vgh为驱动电路的高电平电压，Vgl为驱动电路的低电平电压，Rl表示回路等效电阻。
5.根据权利要求3所述的基于双脉冲测试的碳化硅MOSFET关断过程的建模方法，其特征在于，步骤S4具体包括：
S41、输入状态方程中所包含的电路参数值，以及状态变量初始值，Vgs＝Vgh、Id＝IL、Vds＝ILRds、V’D＝VDC-IL(Rl+Rds)、Ig＝0、IMC＝0；
S42、重新设定每次循环所求解的时间步长，然后插值计算CD、Cds、Cgs、Cgd、gm的值；
S43、对微分方程组A1进行求解状态变量，到达设定的时间步长后进行判定，若Vgs≥Vml，则返回步骤S42进行持续迭代，若Vgs＜Vml，则进入步骤S44；
S44、重新设定每次循环所求解的时间步长，然后重新插值计算CD、Cds、Cgs、Cgd、gm的值；
S45、对微分方程组A2进行求解状态变量，到达设定的时间步长后进行判定，若VD＜-VF，则进入步骤S46，若VD≥-VF，则进一步判断Vgs与-Vth的大小关系，若Vgs≥-Vth，则返回步骤S44进行持续迭代，若Vgs＜-Vth，则进入步骤S48；
S46、重新设定每次循环所求解的时间步长，然后重新插值计算CD、Cds、Cgs、Cgd、gm的值；
S47、对微分方程组A3-1进行求解状态变量，到达设定的时间步长后进行判定，若Vgs≥-Vth，则返回步骤S44进行持续迭代，若Vgs＜-Vth，则进入步骤S410；
S48、重新设定每次循环所求解的时间步长，然后重新插值计算CD、Cds、Cgs、Cgd、gm的值；
S49、对微分方程组A3-2进行求解状态变量，到达设定的时间步长后进行判定，若VD≥-VF，则返回步骤S48进行持续迭代，若VD＜-VF，则进入步骤S410；
S410、重新设定每次循环所求解的时间步长，然后重新插值计算CD、Cds、Cgs、Cgd、gm的值；
S411、对微分方程组A4进行求解状态变量，到达设定的时间步长后求解结束；
S412、基于对微分方程组A1-A4求解的状态变量，得到关断过程中状态变量Vgs、Id、Vds、V’D、Ig、IMC随时间的变化曲线。
6.根据权利要求1所述的基于双脉冲测试的碳化硅MOSFET关断过程的建模方法，其特征在于，步骤S4基于MATLAB进行实现。
7.根据权利要求5所述的基于双脉冲测试的碳化硅MOSFET关断过程的建模方法，其特征在于，步骤S42、S44、S46、S48、S410中，CD、Cds、Cgs、Cgd、gm的值在每次迭代中根据SiC器件产品手册上的相关参数进行非线性插值计算获得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110367212.3A CN113076712B (zh) | 2021-04-06 | 2021-04-06 | 一种基于双脉冲测试的碳化硅mosfet关断过程建模方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110367212.3A CN113076712B (zh) | 2021-04-06 | 2021-04-06 | 一种基于双脉冲测试的碳化硅mosfet关断过程建模方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113076712A true CN113076712A (zh) | 2021-07-06 |
| CN113076712B CN113076712B (zh) | 2022-05-17 |
Family
ID=76615185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110367212.3A Active CN113076712B (zh) | 2021-04-06 | 2021-04-06 | 一种基于双脉冲测试的碳化硅mosfet关断过程建模方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113076712B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116629183A (zh) * | 2023-07-24 | 2023-08-22 | 湖南大学 | 碳化硅mosfet干扰源建模方法、设备及存储介质 |
| WO2024060393A1 (zh) * | 2022-09-19 | 2024-03-28 | 东南大学 | 一种碳化硅器件电流源型逆变器桥臂串扰尖峰预测方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030144824A1 (en) * | 2000-06-02 | 2003-07-31 | Baolin Yang | Method and device for multi-interval collocation for efficient high accuracy circuit simulation |
| CN109190245A (zh) * | 2018-08-31 | 2019-01-11 | 哈尔滨工业大学 | 一种基于ltspice软件的mosfet spice模型的建立方法 |
| CN110838787A (zh) * | 2019-11-15 | 2020-02-25 | 湖南大学 | 一种改善驱动性能的SiC MOSFET主动驱动电路 |
| CN110851772A (zh) * | 2019-10-12 | 2020-02-28 | 桂林电子科技大学 | 一种基于双脉冲测试平台的碳化硅mosfet的建模方法 |
| CN111368454A (zh) * | 2020-03-18 | 2020-07-03 | 哈尔滨工业大学 | 一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法 |
| CN112364591A (zh) * | 2020-09-16 | 2021-02-12 | 南京航空航天大学 | SiC MOSFET结温实时动态预测方法及电压检测电路 |
-
2021
- 2021-04-06 CN CN202110367212.3A patent/CN113076712B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030144824A1 (en) * | 2000-06-02 | 2003-07-31 | Baolin Yang | Method and device for multi-interval collocation for efficient high accuracy circuit simulation |
| CN109190245A (zh) * | 2018-08-31 | 2019-01-11 | 哈尔滨工业大学 | 一种基于ltspice软件的mosfet spice模型的建立方法 |
| CN110851772A (zh) * | 2019-10-12 | 2020-02-28 | 桂林电子科技大学 | 一种基于双脉冲测试平台的碳化硅mosfet的建模方法 |
| CN110838787A (zh) * | 2019-11-15 | 2020-02-25 | 湖南大学 | 一种改善驱动性能的SiC MOSFET主动驱动电路 |
| CN111368454A (zh) * | 2020-03-18 | 2020-07-03 | 哈尔滨工业大学 | 一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法 |
| CN112364591A (zh) * | 2020-09-16 | 2021-02-12 | 南京航空航天大学 | SiC MOSFET结温实时动态预测方法及电压检测电路 |
Non-Patent Citations (3)
| Title |
|---|
| 朱义诚等: "SiC MOSFET与SiC SBD换流单元瞬态模型", 《电工技术学报》 * |
| 董泽政等: "SiC MOSFET开关损耗模型", 《电力电子技术》 * |
| 陈材等: "基于开关瞬态过程分析的大容量变换器杂散参数抽取方法", 《中国电机工程学报》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024060393A1 (zh) * | 2022-09-19 | 2024-03-28 | 东南大学 | 一种碳化硅器件电流源型逆变器桥臂串扰尖峰预测方法 |
| CN116629183A (zh) * | 2023-07-24 | 2023-08-22 | 湖南大学 | 碳化硅mosfet干扰源建模方法、设备及存储介质 |
| CN116629183B (zh) * | 2023-07-24 | 2023-10-13 | 湖南大学 | 碳化硅mosfet干扰源建模方法、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113076712B (zh) | 2022-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113076712B (zh) | 一种基于双脉冲测试的碳化硅mosfet关断过程建模方法 | |
| Shu et al. | Active current source IGBT gate drive with closed-loop di/dt and dv/dt control | |
| Chen et al. | A complete switching analytical model of low-voltage eGaN HEMTs and its application in loss analysis | |
| CN109918857B (zh) | GaN HEMT器件高频动态损耗的非线性分段时序模型建立方法 | |
| Fritz et al. | Toward an in-depth understanding of the commutation processes in a SiC MOSFET switching cell including parasitic elements | |
| CN112821730B (zh) | 一种新型驱动拓扑及其驱动方法与串扰抑制方法 | |
| CN107167676B (zh) | 一种电力电子变换器直流母排杂散参数提取方法 | |
| CN107103122B (zh) | 非分段GaN HEMT模型的建立方法 | |
| CN113541461A (zh) | 抑制碳化硅mosfet电压过冲的栅极电感匹配方法 | |
| CN111767634B (zh) | Igbt开关瞬态模型的建立方法 | |
| CN110212740A (zh) | 一种抑制SiC MOSFET门极串扰与振荡的驱动电路 | |
| CN216699815U (zh) | 一种新型驱动拓扑 | |
| CN114861592A (zh) | 一种应用于eGaN HEMT的开通过电压建模方法 | |
| Zhao et al. | Study of Si IGBT and SiC MOSFET Performance Based on Double-Pulse Test | |
| CN113131723B (zh) | 适用于增强型氮化镓器件的半桥电路死区优化设置方法 | |
| CN111273149B (zh) | 一种用于电磁兼容仿真的igbt模块建模方法 | |
| Ye et al. | Behavioral model of SiC MOSFET on hard-switching condition | |
| Chen et al. | An improved turn-on switching transient model of 10 kV SiC MOSFET | |
| CN109342911B (zh) | 一种基于积分器的igbt短路检测装置及方法 | |
| Ke et al. | Modeling and simulation of SiC MOSFET turn-off oscillation under influence of parasitic parameter | |
| CN113392609B (zh) | 一种功率模块开通振荡电流确定方法 | |
| CN109831197A (zh) | 碳化硅场效应管的栅极关断控制方法、装置及驱动电路 | |
| Garsed et al. | A practical model of the cascode switching process | |
| Xie et al. | Turn-off period improved switching model of SiC devices with stray capacitances and inductances | |
| Wu et al. | Analytical modeling of switching characteristics of the SiC MOSFET based on finite state machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A modeling method for silicon carbide MOSFET turnoff process based on dual pulse testing Granted publication date: 20220517 Pledgee: Industrial Bank Limited by Share Ltd. Wuhan branch Pledgor: Wuhan Yibian Electric Co.,Ltd. Registration number: Y2024980008858 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |