JP5117926B2 - インバータシミュレーション装置およびインバータシミュレーションプログラム - Google Patents
インバータシミュレーション装置およびインバータシミュレーションプログラム Download PDFInfo
- Publication number
- JP5117926B2 JP5117926B2 JP2008136457A JP2008136457A JP5117926B2 JP 5117926 B2 JP5117926 B2 JP 5117926B2 JP 2008136457 A JP2008136457 A JP 2008136457A JP 2008136457 A JP2008136457 A JP 2008136457A JP 5117926 B2 JP5117926 B2 JP 5117926B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit calculation
- inverter
- model
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
(1)まず、VDの初期値VD(n)から、x0、y0を求める(ステップS11)。
(2)傾きa=f'(x0)を求める(ステップS12)。
(3)aを傾きとし(x0,y0)を通る直線とx軸との交点x1を求める(ステップS13)。
(4)交点の値x1を用いて、y1を求める(ステップS14)。
(5)y1が誤差δの範囲かどうか判定する(ステップS15)。範囲内なら、(7)へ進む。範囲内でなければ、(6)へ進む。
(6)x0にx1、y0にy1をそれぞれ代入し(ステップS16)、(2)へ進む。
(7)VD(n+1)にx1を代入し(ステップS17)、これをf(x)=0を満足する答えとする。
(1)VDの初期値VD(n)をx0に設定する(ステップS1)。
(2)X(j)≦x0<X(j+1)となるjを求める(ステップS2)。
(3)傾きa=(Y(j+1)−Y(j))/(X(j+1)−X(j))を求める(ステップS3)。
(4)直線の方程式からx1=X(j)−(Y(j)−II)/aを計算してx軸との交点x1を求める(ステップS4)。
(5)X(j)≦x1<X(j+1)を判定する(ステップS5)。x1が範囲内であれば(7)に進む。x1が範囲外であれば(6)に進む。
(6)x0にx1を代入し(ステップS6)、(2)へ進む。
(7)VD(n+1)にx1を代入し(ステップS7)、これをVDの値とする。
110 電気回路モデルセット記憶部
120 デバイスモデルセット記憶部
130 入力データ生成部
140 ソルバー部
141 静特性折線近似回路計算部
150 出力編集部
200 コンピュータ
210 RAM
211 インバータシミュレーションプログラム
220 CPU
230 HDD
240 LANインタフェース
250 入出力インタフェース
260 DVDドライブ
Claims (10)
- IGBT、MOSFETおよびダイオードの静特性を折れ線近似して回路計算を行う回路計算手段を備え、
前記回路計算手段により静特性が折れ線近似されて回路計算が行われるダイオードのモデルは、電圧変化に伴う電流変化を模擬する非線形キャパシタンスおよびリカバリー電源を有し、
前記回路計算手段による回路計算結果を用いてインバータ動作1周期分のシミュレーションを行うことを特徴とするインバータシミュレーション装置。 - IGBT、MOSFETおよびダイオードの静特性を折れ線近似して回路計算を行う回路計算手段を備え、
前記回路計算手段により静特性が折れ線近似されて回路計算が行われるMOSFETのモデルは、ゲートと主回路の相互作用を模擬する線形・非線形キャパシタンスを有し、
前記回路計算手段による回路計算結果を用いてインバータ動作1周期分のシミュレーションを行うことを特徴とするインバータシミュレーション装置。 - 前記回路計算手段により静特性が折れ線近似されて回路計算が行われるダイオードのモデルは、パラメータ調整によりSiCのダイオードのシミュレーションが可能であることを特徴とする請求項1に記載のインバータシミュレーション装置。
- 前記回路計算手段により静特性が折れ線近似されて回路計算が行われるMOSFETのモデルは、パラメータ調整によりSiCのMOSFETのシミュレーションが可能であることを特徴とする請求項2に記載のインバータシミュレーション装置。
- IGBT、MOSFETおよびダイオードの静特性を折れ線近似して回路計算を行う回路計算手順と、
前記回路計算手順による回路計算結果を用いてインバータ動作1周期分のシミュレーションを行うシミュレーション手順と
をコンピュータに実行させ、
前記回路計算手順により静特性が折れ線近似されて回路計算が行われるダイオードのモデルは、電圧変化に伴う電流変化を模擬する非線形キャパシタンスおよびリカバリー電源を有することを特徴とするインバータシミュレーションプログラム。 - IGBT、MOSFETおよびダイオードの静特性を折れ線近似して回路計算を行う回路計算手順と、
前記回路計算手順による回路計算結果を用いてインバータ動作1周期分のシミュレーションを行うシミュレーション手順と
をコンピュータに実行させ、
前記回路計算手順により静特性が折れ線近似されて回路計算が行われるMOSFETのモデルは、ゲートと主回路の相互作用を模擬する線形・非線形キャパシタンスを有することを特徴とするインバータシミュレーションプログラム。 - IGBT、MOSFETおよびダイオードの静特性を折れ線近似して回路計算を行う回路計算手段を備え、
前記回路計算手段により静特性が折れ線近似されて回路計算が行われるIGBTのモデルは、前記ダイオードのモデル、前記MOSFETのモデル、ベースチャージの変化により発生するベース領域を通過する電流の動的な振る舞いを模擬する第1の電流源およびターンオフ時のテール電流を模擬する第2の電流源を有し、
前記回路計算手段による回路計算結果を用いてインバータ動作1周期分のシミュレーションを行うことを特徴とするインバータシミュレーション装置。 - 前記第1の電流源および第2の電流源の特性が折れ線近似されて回路計算が行われることを特徴とする請求項7に記載のインバータシミュレーション装置。
- 前記第1の電流源および第2の電流源の特性が関数により与えられ、
前記回路計算手段は、ある時刻の回路計算を行う場合に、一つ前の刻み時刻に対して行った回路計算結果を用いて前記第1の電流源および第2の電流源を関数計算によりもとめ、該もとめた第1の電流源および第2の電流源を用いて当該時刻の回路計算を行うことを特徴とする請求項7に記載のインバータシミュレーション装置。 - IGBT、MOSFETおよびダイオードの静特性を折れ線近似して回路計算を行う回路計算手順と、
前記回路計算手順による回路計算結果を用いてインバータ動作1周期分のシミュレーションを行うシミュレーション手順と
をコンピュータに実行させ、
前記回路計算手順により静特性が折れ線近似されて回路計算が行われるIGBTのモデルは、前記ダイオードのモデル、前記MOSFETのモデル、ベースチャージの変化により発生するベース領域を通過する電流の動的な振る舞いを模擬する第1の電流源およびターンオフ時のテール電流を模擬する第2の電流源を有することを特徴とするインバータシミュレーションプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136457A JP5117926B2 (ja) | 2007-06-20 | 2008-05-26 | インバータシミュレーション装置およびインバータシミュレーションプログラム |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007162502 | 2007-06-20 | ||
JP2007162502 | 2007-06-20 | ||
JP2008136457A JP5117926B2 (ja) | 2007-06-20 | 2008-05-26 | インバータシミュレーション装置およびインバータシミュレーションプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009026298A JP2009026298A (ja) | 2009-02-05 |
JP5117926B2 true JP5117926B2 (ja) | 2013-01-16 |
Family
ID=40398015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008136457A Expired - Fee Related JP5117926B2 (ja) | 2007-06-20 | 2008-05-26 | インバータシミュレーション装置およびインバータシミュレーションプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5117926B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5299062B2 (ja) * | 2009-04-24 | 2013-09-25 | 富士電機株式会社 | Igbtの過渡特性をシミュレーションする方法 |
JP5294328B2 (ja) * | 2009-10-08 | 2013-09-18 | 一般財団法人電力中央研究所 | 非線形要素の特性が区分折れ線近似されたシステムの動作点を電子計算機により求める方法、そのプログラム、当該プログラムを記録した記録媒体及びシミュレーション装置 |
JP2011253434A (ja) * | 2010-06-03 | 2011-12-15 | Hitachi Ltd | ゲート駆動回路の設計支援装置および設計支援方法 |
KR101811661B1 (ko) * | 2011-12-15 | 2018-01-30 | 한국전자통신연구원 | 신재생에너지원 전력변환기의 시험 장치 및 그 방법 |
JP6389752B2 (ja) | 2014-12-10 | 2018-09-12 | 株式会社日立製作所 | 回路シミュレーション装置 |
CN110851772A (zh) * | 2019-10-12 | 2020-02-28 | 桂林电子科技大学 | 一种基于双脉冲测试平台的碳化硅mosfet的建模方法 |
CN113343625B (zh) * | 2020-03-02 | 2024-04-26 | 株式会社东芝 | 运算方法以及运算装置 |
CN115395814A (zh) * | 2022-09-19 | 2022-11-25 | 东南大学 | 一种碳化硅器件电流源型逆变器桥臂串扰尖峰预测方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0830652A (ja) * | 1994-07-18 | 1996-02-02 | Hitachi Ltd | 回路シミュレーション方法 |
JPH1173442A (ja) * | 1997-08-29 | 1999-03-16 | Nec Corp | 回路シミュレーション方法 |
JP4101544B2 (ja) * | 2002-03-27 | 2008-06-18 | タマティーエルオー株式会社 | インバータ回路および光発電装置 |
-
2008
- 2008-05-26 JP JP2008136457A patent/JP5117926B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009026298A (ja) | 2009-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5117926B2 (ja) | インバータシミュレーション装置およびインバータシミュレーションプログラム | |
Mantooth et al. | Electrothermal simulation of an IGBT PWM inverter | |
Hefner | A dynamic electro-thermal model for the IGBT | |
Pejovic et al. | A method for fast time-domain simulation of networks with switches | |
Munk-Nielsen et al. | Simulation with ideal switch models combined with measured loss data provides a good estimate of power loss | |
JP6389752B2 (ja) | 回路シミュレーション装置 | |
Górecki et al. | Accurate computation of IGBT junction temperature in PLECS | |
Chamas et al. | Automated PSpice simulation as an effective design tool in teaching power electronics | |
Kumar et al. | Software tools for the simulation of electrical systems: Theory and practice | |
Nelson et al. | Fast thermal profiling of power semiconductor devices using Fourier techniques | |
Gragger et al. | Averaged Model of a Buck Converter for Efficiency Analysis. | |
Hossain et al. | An improved physics-based LTSpice compact electro-thermal model for a SiC power MOSFET with experimental validation | |
Yang et al. | Hybrid data-driven modeling methodology for fast and accurate transient simulation of SiC MOSFETs | |
Brambilla et al. | Envelope following method for the transient analysis of electrical circuits | |
Górecki et al. | Modelling the temperature influence on dc characteristics of the IGBT | |
Shim et al. | Inverter modeling including non-ideal IGBT characteristics in Hybrid Electric Vehicle for accurate EMI noise prediction | |
Xu et al. | A datasheet-based behavioral model of SiC MOSFET for power loss prediction in electromagnetic transient simulation | |
Zhao et al. | Application of MATLAB/SIMULINK and PSPICE simulation in teaching power electronics and electric drive system | |
Lena et al. | A compact IGBT electro-thermal model in Verilog-A for fast system-level simulation | |
Suarez et al. | Parameter extraction for PSpice models by means of an automated optimization tool-an IGBT model study case | |
Filicori et al. | A simplified thermal analysis approach for power transistor rating in PWM-controlled DC/AC converters | |
Hao et al. | Calculation and analysis of switching losses in IGBT devices based on switching transient processes | |
Cavaiuolo et al. | An effective parameters calibration technique for PSpice IGBT models application | |
Schönberger | An overview of simulation tools | |
Lu et al. | Physics-based electrothermal stress evaluation approach of IGBT modules combined with artificial neural network model |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5117926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |