JP2009026298A - インバータシミュレーション装置、インバータシミュレーションプログラムおよびインバータ設計方法 - Google Patents

インバータシミュレーション装置、インバータシミュレーションプログラムおよびインバータ設計方法 Download PDF

Info

Publication number
JP2009026298A
JP2009026298A JP2008136457A JP2008136457A JP2009026298A JP 2009026298 A JP2009026298 A JP 2009026298A JP 2008136457 A JP2008136457 A JP 2008136457A JP 2008136457 A JP2008136457 A JP 2008136457A JP 2009026298 A JP2009026298 A JP 2009026298A
Authority
JP
Japan
Prior art keywords
inverter
circuit calculation
circuit
simulation
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008136457A
Other languages
English (en)
Other versions
JP5117926B2 (ja
Inventor
Yuko Okada
有功 岡田
Masahiro Takasaki
昌洋 高崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Research Institute of Electric Power Industry
Original Assignee
Central Research Institute of Electric Power Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Research Institute of Electric Power Industry filed Critical Central Research Institute of Electric Power Industry
Priority to JP2008136457A priority Critical patent/JP5117926B2/ja
Publication of JP2009026298A publication Critical patent/JP2009026298A/ja
Application granted granted Critical
Publication of JP5117926B2 publication Critical patent/JP5117926B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

【課題】インバータの設計においてシミュレーション時間を短縮すること。
【解決手段】電気回路モデルおよびデバイスモデルから入力データを生成する入力データ生成部130と、入力データを用いてシミュレーションを実行するソルバー部140と、シミュレーション結果を編集して出力する出力編集部150を備え、ソルバー部140の静特性折線近似回路計算部141がIGBT、MOSFETおよびダイオードの静特性を折れ線で近似して回路計算を行う。
【選択図】 図1

Description

この発明は、インバータの1周期分の動作を効率良くシミュレーションすることができるインバータシミュレーション装置およびインバータシミュレーションプログラムならびに電力供給システムと協調のとれたインバータ設計方法に関するものである。
電気エネルギーの利用において、電圧、電流、周波数などの変換を行う電力変換装置(以下「インバータ」と総称する)は、民生、産業、運輸分野のさまざまな機器に応用され、効率や制御性の向上など、機器の高性能化を実現する鍵となっている。インバータへのSiC等の次世代デバイスの適用メリットを最大限引き出すためには、応用機器の仕様、ニーズを考慮した高性能化の追求が重要である。ここで、インバータの高性能化とは、高効率、コンパクト化の追求と発生高調波・電磁ノイズの基準値以下への低減であり、適切に定義した評価関数に基づいて、インバータ設計を最適化していくことで実現できる。
インバータ設計の最適化検討には、回路構成、スイッチング周波数、スイッチングデバイスゲート抵抗などの設計パラメータを変化させた場合の回路各部の電圧・電流変動や損失を解析・評価するシミュレーションが不可欠である。また、インバータはIGBT、MOSFETやダイオードなどの非線形素子を含むため、インバータの動作シミュレーションでは、非線形素子を含む回路の回路計算が必要になる。
図14は、非線形素子を含む回路の一例を示す図である。同図に示す回路には、非線形素子Dと電流源Iが含まれ、非線形素子の両端電圧VDと非線形素子を流れる電流IDとの関係は、
Figure 2009026298
となる。ここで、ISは飽和電流(reverse saturation current)、kT/qは熱電圧(thermal voltage)である。
この回路の回路計算では、
Figure 2009026298
として、f(x)=0となるx(=VD)を求める必要がある。ここで、IIは電流源Iを流れる電流である。
図15は、f(x)=0となるxを算出する従来の算出手順を説明するための説明図である。また、図16は、f(x)=0となるxを算出する従来の算出手順を示すフローチャートである。これらの図に示すように、従来の算出手順は以下のとおりである。
(1)まず、VDの初期値VD(n)から、x0、y0を求める(ステップS11)。
(2)傾きa=f'(x0)を求める(ステップS12)。
(3)aを傾きとし(x0,y0)を通る直線とx軸との交点x1を求める(ステップS13)。
(4)交点の値x1を用いて、y1を求める(ステップS14)。
(5)y1が誤差δの範囲かどうか判定する(ステップS15)。範囲内なら、(7)へ進む。範囲内でなければ、(6)へ進む。
(6)x0にx1、y0にy1をそれぞれ代入し(ステップS16)、(2)へ進む。
(7)VD(n+1)にx1を代入し(ステップS17)、これをf(x)=0を満足する答えとする。
なお、インバータの設計に関連する技術として、特許文献1には、電力変換器の熱設計において、電力損失発生の主要な要因である半導体素子とフィルタの電力損失を決定するパラメータを真性パラメータと外因性パラメータに分離し、両者による総合電力損失を使った熱設計を実施することによって、設計を最適化し、設計期間を短縮する技術が記載されている。また、特許文献2には、電力変換器用半導体装置の開発において、プロセス仕様から電力変換器特性までを一貫してシミュレーションすることにより開発期間を短縮する技術が記載されている。
特開2006−345635号公報 特開2004−213144号公報
図15に示したVDの算出手順には、ステップ12における
Figure 2009026298
の計算や、ステップ14における式(2)の計算のように、計算負荷の大きい指数関数の計算が含まれるため、回路計算に膨大な時間がかかるという問題がある。
この発明は、上述した従来技術による問題点を解消するためになされたものであり、回路計算を効率良く行うことによって、インバータの1周期分の動作を効率良くシミュレーションすることができるインバータシミュレーション装置およびインバータシミュレーションプログラムを提供することを目的とする。また、この発明は、インバータの1周期分の動作を効率良くシミュレーションすることによって、電気解析・設計、コスト−性能評価、パワーデバイス解析・設計を繰り返しながら電力供給システムと協調のとれたインバータの設計可能とするインバータ設計方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項1に係る発明は、非線形素子の静特性を折れ線近似して回路計算を行う回路計算手段を備え、前記回路計算手段による回路計算結果を用いてインバータ動作1周期分のシミュレーションを行うことを特徴とする。
この請求項1の発明によれば、非線形素子の静特性を折れ線近似して回路計算を行い、回路計算結果を用いてインバータ動作1周期分のシミュレーションを行うこととしたので、シミュレーション時間を短縮することができる。
また、請求項2に係る発明は、上記の発明において、前記回路計算手段により静特性が折れ線近似されて回路計算が行われる非線形素子は、IGBT、MOSFETおよびダイオードであることを特徴とする。
この請求項2の発明によれば、IGBT、MOSFETおよびダイオードの静特性を折れ線近似して回路計算を行うこととしたで、IGBT、MOSFETおよびダイオードの回路計算を効率良く行うことができる。
また、請求項3に係る発明は、上記発明において、前記回路計算手段により静特性が折れ線近似されて回路計算が行われるダイオードのモデルは、電圧変化に伴う電流変化を模擬する非線形キャパシタンスおよびリカバリー電源を有することを特徴とする。
この請求項3の発明によれば、ダイオードのモデルは、電圧変化に伴う電流変化を模擬する非線形キャパシタンスおよびリカバリー電源を有することとしたので、電圧跳ね上がりなどの過渡特性を再現することができる。
また、請求項4に係る発明は、上記発明において、前記回路計算手段により静特性が折れ線近似されて回路計算が行われるMOSFETのモデルは、ゲートと主回路の相互作用を模擬する線形・非線形キャパシタンスを有することを特徴とする。
この請求項4の発明によれば、MOSFETのモデルは、ゲートと主回路の相互作用を模擬する線形・非線形キャパシタンスを有することとしたので、電圧跳ね上がりなどの過渡特性を再現することができる。
また、請求項5に係る発明は、上記発明において、前記回路計算手段により回路計算が行われるダイオードのモデルは、パラメータ調整が可能であることを特徴とする。
この請求項5の発明によれば、ダイオードのモデルは、パラメータ調整が可能であることとしたので、SiCを用いたダイオードのシミュレーションを行うことができる。
また、請求項6に係る発明は、上記発明において、前記回路計算手段により回路計算が行われるMOSFETのモデルは、パラメータ調整が可能であることを特徴とする。
この請求項6の発明によれば、MOSFETのモデルは、パラメータ調整が可能であることとしたので、SiCを用いたMOSFETのシミュレーションを行うことができる。
また、請求項7に係る発明は、非線形素子の静特性を折れ線近似して回路計算を行う回路計算手順と、前記回路計算手順による回路計算結果を用いてインバータ動作1周期分のシミュレーションを行うシミュレーション手順とをコンピュータに実行させることを特徴とする。
この請求項7の発明によれば、非線形素子の静特性を折れ線近似して回路計算を行い、回路計算結果を用いてインバータ動作1周期分のシミュレーションを行うこととしたので、シミュレーション時間を短縮することができる。
また、請求項8に係る発明は、インバータの設計において、インバータの動作をシミュレーションして電気解析・設計を行う電気解析・設計工程と、前記電気解析・設計工程による電気解析・設計の結果を評価する性能評価工程と、前記性能評価工程による評価結果に基づいてインバータに用いるパワーデバイスの解析・設計を行うパワーデバイス解析・設計工程とを含み、前記電気解析・設計工程、前記性能評価工程および前記パワーデバイス解析・設計工程を繰り返すことを特徴とする。
この請求項8の発明によれば、電気解析・設計、性能評価およびパワーデバイス解析・設計を繰り返すこととしたので、電力供給システムからの要求をパワーデバイスの設計に反映することができる。
また、請求項9に係る発明は、上記発明において、前記電気解析・設計工程、前記性能評価工程および前記パワーデバイス解析・設計工程を繰り返し、サイズと効率の評価を繰り返すことを特徴とする。
この請求項9の発明によれば、インバータ設計において、サイズと効率の評価を返すこととしたので、コンパクト化と高効率化をインバータの設計に反映することができる。
また、請求項10に係る発明は、上記発明において、前記電気解析・設計工程は、非線形素子の静特性を折れ線近似して行った回路計算の結果を用いてインバータ動作1周期分のシミュレーションを行うシミュレーション工程を含んだことを特徴とする。
この請求項10の発明によれば、電気解析・設計において、非線形素子の静特性を折れ線近似して行った回路計算の結果を用いてインバータ動作1周期分のシミュレーションを行うこととしたので、シミュレーション時間を短縮することができる。
また、請求項11に係る発明は、上記発明において、前記回路計算手段により静特性が折れ線近似されて回路計算が行われるIGBTのモデルは、前記ダイオードのモデル、前記MOSFETのモデル、ベースチャージの変化により発生するベース領域を通過する電流の動的な振る舞いを模擬する第1の電流源およびターンオフ時のテール電流を模擬する第2の電流源を有することを特徴とする。
この請求項11の発明によれば、IGBTのモデルは、ダイオードのモデル、MOSFETのモデル、ベースチャージの変化により発生するベース領域を通過する電流の動的な振る舞いを模擬する第1の電流源およびターンオフ時のテール電流を模擬する第2の電流源を有することとしたので、回路計算を効率良く行うことができる。
また、請求項12に係る発明は、上記発明において、前記第1の電流源および第2の電流源の特性が折れ線近似されて回路計算が行われることを特徴とする。
この請求項12の発明によれば、第1の電流源および第2の電流源の特性が折れ線近似されるので、回路計算を効率良く行うことができる。
また、請求項13に係る発明は、上記発明において、前記第1の電流源および第2の電流源の特性が関数により与えられ、前記回路計算手段は、ある時刻の回路計算を行う場合に、一つ前の刻み時刻に対して行った回路計算結果を用いて前記第1の電流源および第2の電流源を関数計算によりもとめ、該もとめた第1の電流源および第2の電流源を用いて当該時刻の回路計算を行うことを特徴とする。
この請求項13の発明によれば、第1の電流源および第2の電流源の特性が関数により与えられ、ある時刻の回路計算を行う場合に、一つ前の刻み時刻に対して行った回路計算結果を用いて第1の電流源および第2の電流源を関数計算によりもとめ、該もとめた第1の電流源および第2の電流源を用いて当該時刻の回路計算を行うこととしたので、回路計算をより高速化することができる。
請求項1、7または10の発明によれば、シミュレーション時間を短縮するので、インバータの設計において電気解析・設計、性能評価、およびパワーデバイスの解析・設計を繰り返し行うことが可能となる。したがって、パワーデバイスに電力供給システムからの要求を反映することができ、電力供給システムとの協調のとれたインバータの設計が可能となるという効果を奏する。
また、請求項2、11、12または13の発明によれば、IGBT、MOSFETおよびダイオードの回路計算を効率良く行うので、インバータのシミュレーション時間を短縮することができるという効果を奏する。
また、請求項3または4の発明によれば、電圧跳ね上がりなどの過渡特性を再現することができるので、過渡特性を含めて解析を行うことが可能となるという効果を奏する。
また、請求項5または6の発明によれば、SiCを用いたダイオードやMOSFETのシミュレーションを行うことができるので、実用化の検討などを行うことができる。
また、請求項8の発明によれば、電力供給システムからの要求をパワーデバイスの設計に反映するので、電力供給システムと協調のとれたインバータ設計が可能となるという効果を奏する。
また、請求項9の発明によれば、各設計条件についてサイズと効率の結果が得られるので、コンパクト化と高効率化を実現するインバータ設計が可能となるという効果を奏する。
以下に添付図面を参照して、この発明に係るインバータシミュレーション装置、インバータシミュレーションプログラムおよびインバータ設計方法の好適な実施例を詳細に説明する。
まず、本実施例に係るインバータシミュレーション装置の構成について説明する。図1は、本実施例に係るインバータシミュレーション装置の構成を示す機能ブロック図である。同図に示すように、このインバータシミュレーション装置100は、電気回路モデルセット記憶部110と、デバイスモデルセット記憶部120と、入力データ生成部130と、ソルバー部140と、出力編集部150とを有する。
電気回路モデルセット記憶部110は、線路、変圧器、回転機、制御系などから構成される電力供給システムの電気回路モデルを記憶する記憶部である。デバイスモデルセット記憶部120は、標準デバイスモデルおよびユーザー定義デバイスモデルを記憶する記憶部であり、標準デバイスモデルとしては、IGBT/IEGT、MOSFET、ダイオードなどの電気的モデル、温度依存デバイスモデル、デバイス状態計測要素を記憶し、ユーザー定義デバイスモデルとしては、デバイス電気特性表現要素、熱モデル表現要素を記憶する。
図2は、本実施例に係るMOSFETモデルを示す図であり、図3は、本実施例に係るダイオードモデルを示す図である。これらの図に示すように、本実施例では、デバイスモデルの基本となる非線形の静特性を折れ線近似によりモデル化する。このように、非線形の静特性を折れ線近似によりモデル化することによって、シミュレーション計算に必要な繰り返し計算回数を低減することができる。なお、IGBT/IEGTなども同様に非線形の静特性を折れ線近似によりモデル化することができ、IGBTモデルについては後述する。
また、電圧跳ね上がりなどの過渡特性を再現するため、MOSFETモデルは、ゲートと主回路の相互作用を模擬する線形・非線形キャパシタンスを有し、ダイオードモデルは、電圧変化に伴う電流変化を模擬する非線形キャパシタンスとリカバリー電流源を有する。
また、図4は、本実施例に係るMOSFETモデルの非線形の静特性を主回路の線形抵抗および電圧制御電圧源(Vmos1)、飽和判定回路とゲート(GATE)判定回路で構成した例である。主回路、飽和判定回路およびゲート(GATE)判定回路は,折れ線近似をしたダイオード(D1,Dg)、電圧制御電圧源(VCVS1)、電流制御電圧源(CCVS2)と線形抵抗(Rdif1)で構成されるため、MOSFETの非線形の静特性もまた、折れ線近似によりモデル化されることになる。
また、図5は、本実施例に係るMOSFETモデルのドレイン・ソース間電圧(VDS)とドレイン電流(ID)の非線形の静特性を示す例である。図6は、本実施例に係るMOSFETモデルのゲート・ソース間電圧(VGS)とドレイン電流(ID)の非線形の静特性を示す例である。
図4のMOSFETモデルでは、右側に示したゲート(GATE)判定回路で図6の非線形のゲート・ソース間電圧(VGS)とドレイン電流(ID)特性を折れ線近似している。具体的には、ダイオードDgを用いてTc=25℃の非線形のゲート・ソース間電圧(VGS)とドレイン電流(ID)特性を5点近似している。つまり、ダイオードDgの電流は、ゲート・ソース間電圧(VGS)に対し、ドレイン電流(ID)を表している。
一方、図5から、ドレイン・ソース間電圧(VDS)が小さい領域では、MOSFETのオン抵抗(Rmos1)に従った電流が流れるため、この特性は、図4のオン抵抗(Rmo1)で表現する。ドレイン・ソース間電圧(VDS)が小さい領域、すなわち、オン抵抗(Rmos1)に従う領域とドレイン電流(ID)の飽和領域の判定は図4の飽和判定回路で行っている。次に、この回路の動作を説明する。
飽和判定回路において、電流制御電圧源(CCVS2)は、ダイオードDgの電流(ID)にオン抵抗(Rmos1)を乗じて、オン抵抗(Rmos1)にかかる電圧を計算し、電圧制御電圧源(VCVS1)は、MOSFETのドレイン・ソース電圧(VDS)であるため、(a)CCVS2>VCVS1の場合、ダイオードD1によりRdif1すなわちVmos1が零となり、電流IDはオン抵抗Rmos1とVDSに従って流れる。
一方、(b)CCVS2<VCVS1の場合は,図6のVGS−ID特性の電流IDが流れる。この条件では、Vmos1は、VDSから、飽和電流IDにRmos1を乗じた電圧を減算した電圧となるため、MOSFETの端子Dから端子Sに流れる電流は、図6のゲート電圧VGSにおけるドレイン電流(ID)となる。
また、図4は、ゲート・ソース間の静電容量は、固定値として線形キャパシタンス(Cgs)で表現し、ゲート・ドレイン間の静電容量は、電圧依存するため、非線形V−Q特性を折れ線近似した非線形キャパシタンス(Cgd)で表現することで過渡特性を再現している。
入力データ生成部130は、電気回路モデルセット記憶部110が記憶する電気回路モデルおよびデバイスモデルセット記憶部120が記憶するデバイスモデルを用いてソルバー部140の入力データを生成する処理部である。
ソルバー部140は、入力データ生成部130により生成されたデータを用いてインバータの動作を数値計算によりシミュレーションする処理部であり、静特性折線近似回路計算部141を有する。
静特性折線近似回路計算部141は、インバータの回路計算を行う処理部である。この静特性折線近似回路計算部141は、非線形要素であるMOSFETやダイオードなどの静特性を折れ線近似して回路計算を行う。この静特性折線近似回路計算部141が、MOSFETやダイオードなどの静特性を折れ線近似して回路計算を行うことによって、効率良く回路計算を行うことができる。また、効率良く回路計算を行うことによってソルバー部140はインバータ動作1周期分を直接シミュレーションすることができ、インバータ設計に必要な電力損失および電圧跳ね上がりを一度に解析することが可能となる。
出力編集部150は、ソルバー部140が行ったシミュレーション結果を編集して出力する処理部である。
次に、非線形素子を流れる電流IDと両端電圧VDを静特性折線近似回路計算部141が算出する処理について説明する。図7は、非線形素子を流れる電流IDと両端電圧VDを静特性折線近似回路計算部141が算出する処理を説明するための説明図である。また、図8は、非線形素子を流れる電流IDと両端電圧VDを静特性折線近似回路計算部141が算出する処理の処理手順を示すフローチャートである。
この処理では、式(1)に示した非線形素子の両端電圧VDと非線形素子を流れる電流IDとの関係を幾つかの点(X(m),Y(m))を用いて折れ線で近似して回路計算を行う。具体的には、a×(x-X(j))+Y(j)−II=0となるxを求めることで、非線形素子を流れる電流IDと両端電圧VDの計算を行う。ここで、aは折れ線のうちの一つの直線の傾き、X(j)とY(j)は折れ線近似の点(X(m),Y(m))のうちの一つ、jは対象の直線の区間を示す値である。
図7および図8に示すように、静特性折線近似回路計算部141による処理手順は以下の通りである。
(1)VDの初期値VD(n)をx0に設定する(ステップS1)。
(2)X(j)≦x0<X(j+1)となるjを求める(ステップS2)。
(3)傾きa=(Y(j+1)−Y(j))/(X(j+1)−X(j))を求める(ステップS3)。
(4)直線の方程式からx1=X(j)−(Y(j)−II)/aを計算してx軸との交点x1を求める(ステップS4)。
(5)X(j)≦x1<X(j+1)を判定する(ステップS5)。x1が範囲内であれば(7)に進む。x1が範囲外であれば(6)に進む。
(6)x0にx1を代入し(ステップS6)、(2)へ進む。
(7)VD(n+1)にx1を代入し(ステップS7)、これをVDの値とする。
このように、静特性折線近似回路計算部141が非線形素子の静特性を折れ線で近似して回路計算を行うことによって、計算負荷の大きい指数関数の計算をなくし、効率良く回路計算を行うことができる。また、折れ線近似で用いる点(X(m),Y(m))の数に誤差が依存するため、モデル作成時に誤差が考慮され、解析実行時には誤差を考慮する必要がなくなる。したがって、解析実行時に誤差の影響を判断する計算手法に関する高度な知識を不要とすることができる。
また、折れ線の傾きをパラメータとして調整することによって、SiCのダイオードやMOSFETなどをシミュレーションすることができ、SiCのダイオードやMOSFETなどの実用化検討などを行うことができる。
次に、本実施例に係るインバータシミュレーション装置100によるインバータ動作シミュレーションの例について説明する。図9は、シミュレーション対象のインバータの構成を示す図である。このインバータは、3相の構成で、直流電圧は408.5Vである。この直流電圧は、変調度0.8において線間で出力電圧200V(rms)を発生する値である。また、インバータのスイッチングパルスは、2kHzの三角波と50Hzの3相交流の比較により発生する。この時、デバイスの短絡を防止するデットタイムは10μsecとする。デットタイムを考慮したスイッチングパルスは、上アームのデバイスに対しては、三角波をデットタイム10μsecに相当する分上側に動かし、一方、下アームではデットタイム相当分下に動かすことにより発生させる。
なお、三角波と比較する50Hzの3相交流は、変調度0.8となる値で固定し、電流制御などのインバータ制御系は付加しない。破線で示すスイッチング回路は、MOSFETとSBD(SBダイオード:ショットキーバリアダイオード)の逆並列として構成する。また、MOSFETの逆方向の特性として、ボディーダイオードを模擬するため、PiND(PiNダイオード)を逆並列接続する。MOSFET、PiNDおよびSBDの上部の抵抗は、各デバイスに流れる電流計測のためであり、1μΩの抵抗である。
PWM信号は、電圧源Vpwm からゲート抵抗Rgを通してMOSFETのゲート・ソース間に入力する。インバータ動作のシミュレーションでは、このスイッチング回路を6個上下に配置して3相インバータを構成する。
インバータ動作のシミュレーション結果(U−V相間電圧Vu-vおよび負荷電流)を図10に示す。シミュレーションは、解析時間幅Δt=1nsec、解析時間25msecとして行い、要した時間は約5時間30分である。
また、インバータから負荷の方向に電流が流れ出る期間で、MOSFETに対してON→OFFのゲート信号が入力されたMOSFETの動作を図11に示す。同図に示すように、ゲート電圧Vgsが減少するとともに、MOSFETドレイン・ソース電圧Vdsが上昇しドレイン電流Idが減少している。なお、損失計算は、Vgs×Ig+Vds×Idを1周期分積分することによって算出することができる。
上述してきたように、本実施例では、静特性折線近似回路計算部141がMOSFETやダイオードなどの静特性を折れ線で近似して回路計算を行うこととしたので、インバータシミュレーション装置100は、効率良く回路計算を行うことができ、インバータ動作1周期分を直接シミュレーションすることができる。
また、インバータシミュレーション装置100がインバータ動作1周期分を直接シミュレーションすることによって、インバータ設計に必要な損失と電圧跳ね上がりを一度に解析することができる。
また、インバータシミュレーション装置100がインバータの動作を効率良くシミュレーションすることによって、従来のようにパワーデバイスが与えられた条件の下でインバータの設計を行うのではなく、パワーデバイスの設計も含めたインバータ設計を行うことができる。
すなわち、図12に示すように、電気解析・設計、コスト−性能評価およびパワーデバイス解析・設計のループを繰り返しながらインバータの設計を行うことができる。このように、電気解析・設計、コスト−性能評価およびパワーデバイス解析・設計のループを繰り返しながらインバータの設計を行うことによって、インバータの高調波出力などを評価しながらインバータの設計を行うことができる。このため、電力供給システムと協調のとれたインバータ設計が可能となる。
なお、本実施例では、インバータシミュレーション装置について説明したが、インバータシミュレーション装置が有する構成をソフトウェアによって実現することで、同様の機能を有するインバータシミュレーションプログラムを得ることができる。そこで、このインバータシミュレーションプログラムを実行するコンピュータについて説明する。
図13は、本実施例に係るインバータシミュレーションプログラムを実行するコンピュータの構成を示す機能ブロック図である。同図に示すように、このコンピュータ200は、RAM210と、CPU220と、HDD230と、LANインタフェース240と、入出力インタフェース250と、DVDドライブ260とを有する。
RAM210は、プログラムやプログラムの実行途中結果などを記憶するメモリであり、CPU220は、RAM210からプログラムを読み出して実行する中央処理装置である。HDD230は、プログラムやデータを格納するディスク装置であり、LANインタフェース240は、コンピュータ200をLAN経由で他のコンピュータに接続するためのインタフェースである。入出力インタフェース250は、マウスやキーボードなどの入力装置および表示装置を接続するためのインタフェースであり、DVDドライブ260は、DVDの読み書きを行う装置である。
そして、このコンピュータ200において実行されるインバータシミュレーションプログラム211は、DVDに記憶され、DVDドライブ260によってDVDから読み出されてコンピュータ200にインストールされる。あるいは、このインバータシミュレーションプログラム211は、LANインタフェース240を介して接続された他のコンピュータシステムのデータベースなどに記憶され、これらのデータベースから読み出されてコンピュータ200にインストールされる。そして、インストールされたインバータシミュレーションプログラム211は、HDD230に記憶され、RAM210に読み出されてCPU220によって実行される。
次に、本実施例に係るIGBTモデルについて説明する。IGBTは、MOSFETとバイポーラトランジスタの組み合わせで表す。図17に、IGBTモデルを示す。MOSFET部分については、図2に示したMOSFETモデルを用いる。バイポーラトランジスタの部分は、2つのダイオードと2つの電流源によりモデル化する。ここで、2つのダイオードはそれぞれベースエミッタ接合の電流およびベースコレクタ接合を模擬している。また、ダイオードについては、図3に示したダイオードモデルを用いる。
電流源IQはベースチャージの変化により発生するベース領域を通過する電流の動的な振る舞いを模擬する(図18(a)、式(5)参照)。電流源IpCはコレクタのホール電流であり、IGBTターンオフ時のテール電流を模擬している(式(4)参照)。図18(b)は空乏層の回路モデルを示す。この回路モデルにより、コレクタ空乏層幅xjからdxj/dtを求める。図17、図18および以下の式(4)〜(13)を組み合わせることで、IGBTの振る舞いを模擬する。図19にこのIGBTモデルで用いている物理定数を示す。また、図20にIGBTのパラメータを示す。パラメータの値はデータシートに基づき設定する。
Figure 2009026298
式(4)〜(13)の実装モデルとしては、折れ線近似モデルまたは数式モデルを用いる。折れ線近似モデル(回路モデル)による加減算は、図21(a)に示すように、制御電流源を並列接続または制御電圧源を直列接続して行う。平方根、tanhおよびcoshなどの関数は、非線形折れ線抵抗を用いて、図21(b)のように行う。また、各変数の特性を把握し、比較的変化の小さい変数Td(式(7))、および、感度の小さい変数式(9)のwについては一定値とする。
式(4)のF1×Q0’およびF2×(Q0’-IQ)の乗算については、シミュレーションで計算済みの値、すなわちΔt前の値を用いて計算する乗算ブロックを用いる。ここで、Q0’=Q0/τbとする。なお、時間遅れの影響は、時間刻みΔtを大きくする場合の計算精度および解の安定性に影響する。したがって、時間おくれのない乗算ブロックを用いれば、折れ線近似モデルの高精度化および計算刻み幅の拡大によるシミュレーションの高速化が図れる。
折れ線近似モデルによる方法では、乗算部分のみシミュレーションで計算済みの値を用いて、演算を実施している。この演算方法を拡張して、式(4)〜(13)をシミュレーションで計算済みの値を用いて同時に演算する方法を数式モデルと呼ぶこととする。
IGBTモデルの数式モデル部分と回路モデル部分の組み合わせの様子を図22に示す。数式モデルは、回路計算ソルバーの計算済みの値xi(t-Δt)から、式(4)〜(13)の演算に必要な、IDE、Q、Vd,katおよびdxj/dtを抽出し関数演算により高速にxj、IQおよびIpCを求める。これら関数の出力は、外部電圧・電流源により回路計算ソルバーが時刻tの状態を演算するための入力とする。
IGBTモデルについて回路モデルによる方法と数式モデルによる方法の計算時間を、全体10μ秒のダブルパルス試験で比較すると、回路モデルの計算時間6秒に対し数式モデルは3秒であり、計算時間が約半分に短縮する。これらモデルの精度は、スイッチング損失Esw(Eon+Eoff)およびサージ過電圧に関しては、同程度である。
図24にダブルパルス試験によるIGBTモデルの検証結果を示す。図24(a)にターンオン波形を示し、図24(b)にターンオフ波形を示す。これらの図は、数式モデルと実測との対比を示している。これらの図から、IGBTを高精度で模擬できることがわかる。
以上のように、本発明に係るインバータシミュレーション装置、インバータシミュレーションプログラムおよびインバータ設計方法は、インバータの設計に有用であり、特に、インバータの設計を電力供給システムと協調をとりながら行う場合に適している。
本実施例に係るインバータシミュレーション装置の構成を示す機能ブロック図である。 本実施例に係るMOSFETモデルを示す図である。 本実施例に係るダイオードモデルを示す図である。 本実施例に係るMOSFETモデルの非線形の静特性を主回路の線形抵抗および電圧制御電圧源(Vmos1)、飽和判定回路とゲート(GATE)判定回路で構成した例を示す図である。 本実施例に係るMOSFETモデルのドレイン・ソース間電圧(VDS)とドレイン電流(ID)の非線形の静特性を示す例である。 本実施例に係るMOSFETモデルのゲート・ソース間電圧(VGS)とドレイン電流(ID)の非線形の静特性を示す例である。 非線形素子を流れる電流と両端電圧を静特性折線近似回路計算部が算出する処理を説明するための説明図である。 非線形素子を流れる電流と両端電圧を静特性折線近似回路計算部が算出する処理の処理手順を示すフローチャートである。 シミュレーション対象のインバータの構成を示す図である。 インバータ動作のシミュレーション結果を示す図である。 MOSFET動作のシミュレーション結果を示す図である。 本実施例に係るインバータ設計方法を示す図である。 本実施例に係るインバータシミュレーションプログラムを実行するコンピュータの構成を示す機能ブロック図である。 非線形素子を含む回路の一例を示す図である。 非線形素子を流れる電流と両端電圧を算出する従来の算出手順を説明するための説明図である。 非線形素子を流れる電流と両端電圧を算出する従来の算出手順を示すフローチャートである。 本実施例に係るIGBTモデルを示す図である。 蓄積電荷モデルおよび空乏層モデルを示す図である。 物理定数を示す図である。 IGBTのパラメータを示す図である。 制御電源による加減算回路を示す図である。 数式モデルと回路モデルの組み合わせを示す図である。 IGBTのスイッチング特性を示す図である。
符号の説明
100 インバータシミュレーション装置
110 電気回路モデルセット記憶部
120 デバイスモデルセット記憶部
130 入力データ生成部
140 ソルバー部
141 静特性折線近似回路計算部
150 出力編集部
200 コンピュータ
210 RAM
211 インバータシミュレーションプログラム
220 CPU
230 HDD
240 LANインタフェース
250 入出力インタフェース
260 DVDドライブ

Claims (13)

  1. 非線形素子の静特性を折れ線近似して回路計算を行う回路計算手段を備え、
    前記回路計算手段による回路計算結果を用いてインバータ動作1周期分のシミュレーションを行うことを特徴とするインバータシミュレーション装置。
  2. 前記回路計算手段により静特性が折れ線近似されて回路計算が行われる非線形素子は、IGBT、MOSFETおよびダイオードであることを特徴とする請求項1に記載のインバータシミュレーション装置。
  3. 前記回路計算手段により静特性が折れ線近似されて回路計算が行われるダイオードのモデルは、電圧変化に伴う電流変化を模擬する非線形キャパシタンスおよびリカバリー電源を有することを特徴とする請求項2に記載のインバータシミュレーション装置。
  4. 前記回路計算手段により静特性が折れ線近似されて回路計算が行われるMOSFETのモデルは、ゲートと主回路の相互作用を模擬する線形・非線形キャパシタンスを有することを特徴とする請求項2に記載のインバータシミュレーション装置。
  5. 前記回路計算手段により静特性が折れ線近似されて回路計算が行われるダイオードのモデルは、パラメータ調整によりSiCのダイオードのシミュレーションが可能であることを特徴とする請求項3に記載のインバータシミュレーション装置。
  6. 前記回路計算手段により静特性が折れ線近似されて回路計算が行われるMOSFETのモデルは、パラメータ調整によりSiCのMOSFETのシミュレーションが可能であることを特徴とする請求項4に記載のインバータシミュレーション装置。
  7. 非線形素子の静特性を折れ線近似して回路計算を行う回路計算手順と、
    前記回路計算手順による回路計算結果を用いてインバータ動作1周期分のシミュレーションを行うシミュレーション手順と
    をコンピュータに実行させることを特徴とするインバータシミュレーションプログラム。
  8. インバータの動作をシミュレーションして電気解析・設計を行う電気解析・設計工程と、
    前記電気解析・設計工程による電気解析・設計の結果を評価する性能評価工程と、
    前記性能評価工程による評価結果に基づいてインバータに用いるパワーデバイスの解析・設計を行うパワーデバイス解析・設計工程と
    を含み、
    前記電気解析・設計工程、前記性能評価工程および前記パワーデバイス解析・設計工程を繰り返すことを特徴とするインバータ設計方法。
  9. 前記電気解析・設計工程、前記性能評価工程および前記パワーデバイス解析・設計工程を繰り返すことを特徴とするインバータ設計方法を用いて、インバータのコンパクト化と高効率化を実現することを特徴とする請求項8に記載のインバータ設計方法。
  10. 前記電気解析・設計工程は、非線形素子の静特性を折れ線近似して行った回路計算の結果を用いてインバータ動作1周期分のシミュレーションを行うシミュレーション工程を含んだことを特徴とするインバータ設計方法。
  11. 前記回路計算手段により静特性が折れ線近似されて回路計算が行われるIGBTのモデルは、前記ダイオードのモデル、前記MOSFETのモデル、ベースチャージの変化により発生するベース領域を通過する電流の動的な振る舞いを模擬する第1の電流源およびターンオフ時のテール電流を模擬する第2の電流源を有することを特徴とする請求項2に記載のインバータシミュレーション装置。
  12. 前記第1の電流源および第2の電流源の特性が折れ線近似されて回路計算が行われることを特徴とする請求項11に記載のインバータシミュレーション装置。
  13. 前記第1の電流源および第2の電流源の特性が関数により与えられ、
    前記回路計算手段は、ある時刻の回路計算を行う場合に、一つ前の刻み時刻に対して行った回路計算結果を用いて前記第1の電流源および第2の電流源を関数計算によりもとめ、該もとめた第1の電流源および第2の電流源を用いて当該時刻の回路計算を行うことを特徴とする請求項11に記載のインバータシミュレーション装置。
JP2008136457A 2007-06-20 2008-05-26 インバータシミュレーション装置およびインバータシミュレーションプログラム Expired - Fee Related JP5117926B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008136457A JP5117926B2 (ja) 2007-06-20 2008-05-26 インバータシミュレーション装置およびインバータシミュレーションプログラム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007162502 2007-06-20
JP2007162502 2007-06-20
JP2008136457A JP5117926B2 (ja) 2007-06-20 2008-05-26 インバータシミュレーション装置およびインバータシミュレーションプログラム

Publications (2)

Publication Number Publication Date
JP2009026298A true JP2009026298A (ja) 2009-02-05
JP5117926B2 JP5117926B2 (ja) 2013-01-16

Family

ID=40398015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008136457A Expired - Fee Related JP5117926B2 (ja) 2007-06-20 2008-05-26 インバータシミュレーション装置およびインバータシミュレーションプログラム

Country Status (1)

Country Link
JP (1) JP5117926B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010257174A (ja) * 2009-04-24 2010-11-11 Fuji Electric Systems Co Ltd Igbtの過渡特性シミュレーション回路
JP2011081674A (ja) * 2009-10-08 2011-04-21 Central Res Inst Of Electric Power Ind 非線形要素の特性が区分折れ線近似されたシステムの動作点を電子計算機により求める方法、そのプログラム、当該プログラムを記録した記録媒体及びシミュレーション装置
WO2011152225A1 (ja) * 2010-06-03 2011-12-08 株式会社日立製作所 ゲート駆動回路の設計支援装置および設計支援方法
KR101811661B1 (ko) * 2011-12-15 2018-01-30 한국전자통신연구원 신재생에너지원 전력변환기의 시험 장치 및 그 방법
US10318679B2 (en) 2014-12-10 2019-06-11 Hitachi, Ltd. Calculation method of switching waveform of the inverter and circuit simulation model
CN110851772A (zh) * 2019-10-12 2020-02-28 桂林电子科技大学 一种基于双脉冲测试平台的碳化硅mosfet的建模方法
CN113343625A (zh) * 2020-03-02 2021-09-03 株式会社东芝 运算方法以及运算装置
WO2024060393A1 (zh) * 2022-09-19 2024-03-28 东南大学 一种碳化硅器件电流源型逆变器桥臂串扰尖峰预测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830652A (ja) * 1994-07-18 1996-02-02 Hitachi Ltd 回路シミュレーション方法
JPH1173442A (ja) * 1997-08-29 1999-03-16 Nec Corp 回路シミュレーション方法
JP2003289678A (ja) * 2002-03-27 2003-10-10 Tama Tlo Kk インバータ回路および光発電装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830652A (ja) * 1994-07-18 1996-02-02 Hitachi Ltd 回路シミュレーション方法
JPH1173442A (ja) * 1997-08-29 1999-03-16 Nec Corp 回路シミュレーション方法
JP2003289678A (ja) * 2002-03-27 2003-10-10 Tama Tlo Kk インバータ回路および光発電装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010257174A (ja) * 2009-04-24 2010-11-11 Fuji Electric Systems Co Ltd Igbtの過渡特性シミュレーション回路
JP2011081674A (ja) * 2009-10-08 2011-04-21 Central Res Inst Of Electric Power Ind 非線形要素の特性が区分折れ線近似されたシステムの動作点を電子計算機により求める方法、そのプログラム、当該プログラムを記録した記録媒体及びシミュレーション装置
WO2011152225A1 (ja) * 2010-06-03 2011-12-08 株式会社日立製作所 ゲート駆動回路の設計支援装置および設計支援方法
KR101811661B1 (ko) * 2011-12-15 2018-01-30 한국전자통신연구원 신재생에너지원 전력변환기의 시험 장치 및 그 방법
US10318679B2 (en) 2014-12-10 2019-06-11 Hitachi, Ltd. Calculation method of switching waveform of the inverter and circuit simulation model
CN110851772A (zh) * 2019-10-12 2020-02-28 桂林电子科技大学 一种基于双脉冲测试平台的碳化硅mosfet的建模方法
CN113343625A (zh) * 2020-03-02 2021-09-03 株式会社东芝 运算方法以及运算装置
CN113343625B (zh) * 2020-03-02 2024-04-26 株式会社东芝 运算方法以及运算装置
WO2024060393A1 (zh) * 2022-09-19 2024-03-28 东南大学 一种碳化硅器件电流源型逆变器桥臂串扰尖峰预测方法

Also Published As

Publication number Publication date
JP5117926B2 (ja) 2013-01-16

Similar Documents

Publication Publication Date Title
JP5117926B2 (ja) インバータシミュレーション装置およびインバータシミュレーションプログラム
Bazzi et al. IGBT and diode loss estimation under hysteresis switching
Pejovic et al. A method for fast time-domain simulation of networks with switches
Munk-Nielsen et al. Simulation with ideal switch models combined with measured loss data provides a good estimate of power loss
JP6389752B2 (ja) 回路シミュレーション装置
Massarini et al. Analysis of networks with ideal switches by state equations
Kumar et al. Software tools for the simulation of electrical systems: Theory and practice
Chamas et al. Automated PSpice simulation as an effective design tool in teaching power electronics
Zhang et al. A simplification method for power device thermal modeling with quantitative error analysis
Górecki et al. Modelling the temperature influence on dc characteristics of the IGBT
Brambilla et al. Envelope following method for the transient analysis of electrical circuits
Yang et al. Hybrid data-driven modeling methodology for fast and accurate transient simulation of SiC MOSFETs
Shim et al. Inverter modeling including non-ideal IGBT characteristics in Hybrid Electric Vehicle for accurate EMI noise prediction
Li et al. ANN-aided data-driven IGBT switching transient modeling approach for FPGA-based real-time simulation of power converters
Andreta et al. Statistical modelling method for active power components based on datasheet information
Suarez et al. Parameter extraction for PSpice models by means of an automated optimization tool-an IGBT model study case
Nelson Computationally efficient design and implementation of sic mosfet models in spice
Cavaiuolo et al. An effective parameters calibration technique for PSpice IGBT models application
Hao et al. Calculation and analysis of switching losses in IGBT devices based on switching transient processes
Schönberger An overview of simulation tools
Li et al. Design verification and testing of power supply system by using virtual prototype
Hoelldampf et al. Using analog circuit behavior to generate SystemC events for an acceleration of mixed-signal simulation
Lu et al. Physics-Based Electrothermal Stress Evaluation Approach of IGBT Modules Combined with Artificial Neural Network Model
Raud et al. Virtual lab to study power electronic converters
Aurich et al. Fast dynamic model family of semiconductor switches

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5117926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees