WO2011152225A1 - ゲート駆動回路の設計支援装置および設計支援方法 - Google Patents

ゲート駆動回路の設計支援装置および設計支援方法 Download PDF

Info

Publication number
WO2011152225A1
WO2011152225A1 PCT/JP2011/061611 JP2011061611W WO2011152225A1 WO 2011152225 A1 WO2011152225 A1 WO 2011152225A1 JP 2011061611 W JP2011061611 W JP 2011061611W WO 2011152225 A1 WO2011152225 A1 WO 2011152225A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
noise
resistance value
electromagnetic radiation
gate resistance
Prior art date
Application number
PCT/JP2011/061611
Other languages
English (en)
French (fr)
Inventor
慶幸 土江
鳥越　誠
大坂　英樹
須賀　卓
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to EP11789634.0A priority Critical patent/EP2579172A4/en
Publication of WO2011152225A1 publication Critical patent/WO2011152225A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Definitions

  • the present invention relates to a design support apparatus and a design support method for a gate drive circuit, for example, a design support apparatus and a design support method for a gate drive circuit of a semiconductor element mounted on a power converter.
  • Power converters such as inverters and converters are widely used from home appliances, information / video equipment, OA / FA equipment to transportation equipment such as railways and automobiles. This power converter converts the frequency, the number of phases, the voltage, and the current of the input power to generate desired output power, so that a load such as a motor can be controlled.
  • Power conversion is performed by switching semiconductor elements mounted on the power converter.
  • a circuit for controlling the switching of the semiconductor element is called a gate driving circuit.
  • the gate drive circuit switches the semiconductor element, the switching voltage and current change abruptly, and electromagnetic radiation noise is generated.
  • This electromagnetic radiation noise propagates to the entire power conversion system including the power converter, the load, and the input power supply, and may interfere with the electronic device, thereby causing a malfunction of the electronic device. For this reason, electromagnetic radiation noise must be suppressed to a value that does not cause malfunction of other devices from the viewpoint of ensuring reliability. In order to suppress electromagnetic radiation noise, it is necessary to reduce the rate of change of switching voltage / current with time.
  • Switching loss is power consumption defined by time integration of the product of switching current and voltage. Since this switching loss reduces the energy conversion efficiency of the power converter, it is desirable to reduce it as much as possible from the viewpoint of energy saving. Moreover, since the electric power consumed as switching loss becomes heat and raises the temperature of the semiconductor element, it is necessary to reduce the switching loss from the viewpoint of ensuring reliability. Furthermore, since a thermal runaway occurs in the semiconductor element when the temperature becomes too high, a cooling device is generally attached to the power converter. As switching loss increases, a more powerful cooling device is required. Therefore, it is necessary to reduce the switching loss from the viewpoint of reducing the size and cost of the power converter.
  • Patent Documents 1 to 3 disclose a gate drive circuit that takes into account such a trade-off and achieves both suppression of electromagnetic radiation noise and reduction of switching loss.
  • the parameters of the circuit elements are selected, and electromagnetic field analysis is performed for electromagnetic radiation noise generated by switching the semiconductor elements by the gate drive circuit. If a desired result is not obtained, it is necessary to go through a design process in which the parameter of the circuit element is changed and the electromagnetic field analysis is performed again. That is, the electromagnetic field analysis must be repeated each time the circuit element parameter is changed until a desired result is obtained.
  • the electromagnetic field analysis is a complicated simulation and takes a very long time. Therefore, the repetition of the electromagnetic field analysis prolongs the TAT (Turn Around Time) of the entire design and causes an increase in design cost.
  • the present invention has been made in view of the above problems, and provides a design support apparatus that shortens the TAT of the gate drive circuit design.
  • the present invention calculates electromagnetic switching noise from a parameter of a certain circuit element by circuit analysis and then performs electromagnetic field analysis to obtain electromagnetic radiation noise. Thereafter, each time the parameter of the circuit element is updated, the switching voltage corresponding to the updated gate resistance value is calculated by circuit analysis, and the electromagnetic radiation noise corresponding to the updated gate resistance is estimated. In other words, by replacing the time-consuming electromagnetic field analysis in the design process with a circuit analysis with a short calculation time, the number of times of electromagnetic field analysis is suppressed.
  • the circuit information and the noise target value are acquired, the switching voltage of the gate drive circuit is calculated based on the circuit information including the gate resistance value, and the circuit information and the calculation are calculated.
  • a noise estimator that estimates the radiated electromagnetic noise based on the switching voltage, and a gate resistance value that increases when the estimated amount of noise is larger than the target range based on the noise target value, and is smaller than the target range
  • the gate resistance value is corrected to reduce the gate resistance value, and the correction of the gate resistance value, the calculation of the switching voltage, and the estimation of electromagnetic noise are repeated until the amount of noise falls within the target range.
  • the design of the gate drive circuit can be shortened.
  • 3 is a gate drive circuit for controlling a semiconductor element in an embodiment of the present invention. It is a figure showing the trade-off relationship between electromagnetic radiation noise and switching loss. It is a block diagram of the design assistance apparatus of the gate drive circuit in embodiment of this invention. It is a figure showing the design flow of the gate resistance value in embodiment of this invention.
  • the present invention relates to a gate drive circuit design support apparatus and a design support method.
  • a gate drive circuit design support apparatus and a design support method.
  • embodiments of the present invention will be described with reference to the accompanying drawings. However, it should be noted that this embodiment is merely an example for realizing the present invention and does not limit the technical scope of the present invention. In each drawing, the same reference numerals are assigned to common components.
  • FIG. 1 is a diagram illustrating a schematic configuration of a power conversion system according to an embodiment of the present invention.
  • the power conversion system includes a power supply 101 that provides input power, a power converter 102 that converts input power to generate desired output power, and a load 103 that is controlled by the power converter 102.
  • the power converter 102 includes a plurality of semiconductor elements 104 that allow current to flow through the load 103, and a gate drive circuit 105 that turns the semiconductor elements 104 ON or OFF.
  • the gate drive circuit 105 switches the semiconductor element 104 by changing the gate voltage of the semiconductor element 104.
  • an IGBT Insulated Gate Bipolar Transistor
  • MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • a gate turn-off thyristor for example, an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), a gate turn-off thyristor, and the like are often used.
  • Electromagnetic radiation noise is generated due to sudden changes in switching voltage and current. In order to reduce this electromagnetic radiation noise, it is necessary to control the switching of the semiconductor element 104 by the gate drive circuit 105 and to reduce the time change rate of the switching voltage / current. However, when the rate of change of the switching voltage / current with time decreases, the time required for switching increases, and the switching loss increases.
  • FIG. 2 is a gate drive circuit for controlling the semiconductor element in the embodiment of the present invention.
  • the gate drive circuit includes power supplies 201 and 202 for applying a gate voltage, switching elements 203 and 204 for switching the gate voltage, a gate resistor 205 for reducing a time change rate of the switching voltage, and a semiconductor element 104 for passing a current to a load such as a motor. .
  • the switching voltage varies. This voltage fluctuation causes a noise current to be generated in the housing and wiring through the power converter 102, the parasitic capacitance of the load 103, a cable, and the like as a route.
  • the larger the value of the gate resistor 205 the lower the rate of change of the switching voltage with time, and the electromagnetic radiation noise becomes smaller.
  • FIG. 3 is a diagram showing the relationship between the gate resistance value, electromagnetic radiation noise in any frequency band, and switching loss.
  • Increasing the gate resistance value has the advantage that the rate of change of the switching voltage over time decreases and electromagnetic radiation noise decreases, but there is a disadvantage that switching loss increases.
  • the gate resistance value is reduced, the rate of time change of the switching voltage is increased and the switching loss is reduced, but there is a disadvantage that electromagnetic radiation noise is increased.
  • a noise source (S), a propagation path (P), and an antenna (A) are factors that change electromagnetic radiation noise (E). If this is replaced with the gate drive circuit of the present invention, P and A are determined by the casing of the power converter, the load, the cable connecting the power converter and the load, etc., and determined by factors other than the gate drive circuit of the present invention. Therefore, it is assumed here that it is in an ideal state or cannot be changed.
  • S corresponds to a switching voltage that causes a noise current and changes rapidly due to switching of the semiconductor element, and can be controlled by the gate drive circuit.
  • Z in the path of the noise current is a constant determined by factors other than the gate drive circuit such as the casing of the power converter, the load, and the cable connecting the power converter and the load. Therefore, it can be seen that V and I have a linear relationship.
  • the electromagnetic radiation noise generated from the power conversion system of the present invention is equal to the superposition of the electromagnetic wave noises generated from the minute dipoles. From this, when the frequency spectrum of the electromagnetic radiation noise generated when the noise current of the frequency spectrum I (A) flows through the minute dipole dl is E (V / m), the following relationship is derived from the Maxwell equation. .
  • ⁇ 0 is the characteristic impedance of the space
  • c is the speed of light
  • f is the frequency of the noise current
  • r is the distance from the minute space to the observation point
  • ⁇ is the angle between the minute dipole and the observation point.
  • the gate resistance value is updated. It can be seen that the frequency spectrum E ′ of the electromagnetic radiation noise can be estimated from the equation (3) only by calculating the frequency spectrum V ′ of the switching voltage by circuit analysis from the updated gate resistance value each time. That is, it is not necessary to repeat the electromagnetic field analysis every time the gate resistance value is updated, and the design time until the gate resistance value is determined can be significantly reduced.
  • Equation (3) holds even if the gate resistance value is changed. That is, Z is invariant to changes in gate resistance. This is because the dominant noise current is distributed in the casing of the power converter, the load, the cable connecting the power converter and the load, and the like, and the noise current distributed in the gate drive circuit is negligible.
  • FIG. 4 is a configuration diagram of a gate drive circuit design support apparatus according to an embodiment of the present invention.
  • the design support apparatus includes a central processing unit 400, a storage device 401, and an input / output device 402.
  • the central processing unit 400 includes an information receiving unit 403 that receives information such as circuit parameters for creating an equivalent circuit, a circuit analysis unit 404 that performs circuit analysis using the equivalent circuit, and a switching voltage waveform calculated by the circuit analysis unit.
  • An electromagnetic field analysis unit 405 that performs electromagnetic field analysis as a noise source, a noise estimation unit 406 that estimates electromagnetic radiation noise from equation (3), and a first determination that determines whether the electromagnetic radiation noise is within a target value Unit 407, a first circuit improvement unit 408 that adjusts a circuit parameter so as to suppress noise in response to the result of the first determination unit, a second that determines whether or not electromagnetic radiation noise can be approximated to a target value
  • the determination unit 409 receives the result of the second determination unit, the second circuit improvement unit 410 that adjusts the circuit parameters so as to maximize the noise, and the optimized gate drive circuit A display unit 411, for Shimesuru.
  • the information receiving unit 403 to the display unit 411 may be modularized, and a program describing an algorithm of a gate drive circuit design method is stored in the storage device 401, and the central processing unit 400 operates based on the program. It may be realized.
  • the gate drive circuit is designed by executing a program describing the algorithm of the gate drive circuit design technique stored in the storage device on the central processing unit 400.
  • a design method for a gate drive circuit that minimizes the switching loss by maximizing the electromagnetic radiation noise below the target value using the electromagnetic radiation noise estimation principle will be described.
  • the case of the gate resistance value will be described as an example.
  • FIG. 5 is a diagram showing a design flow of the gate resistance value in the embodiment of the present invention.
  • electromagnetic radiation noise is obtained by performing electromagnetic field analysis only once, and thereafter the gate resistance value It is characterized in that electromagnetic radiation noise is estimated only by calculating a switching voltage corresponding to the updated gate resistance value by circuit analysis each time the value is updated. In other words, the electromagnetic field analysis is suppressed to one time by substituting the time-consuming electromagnetic field analysis in the design process with a circuit analysis with a short calculation time.
  • the information receiving unit 403 receives semiconductor element information such as the external shape information, number, electrical characteristics, and equivalent circuit of the semiconductor elements input by the user from the input / output device 402.
  • the information receiving unit 403 receives the power converter information such as the structure / shape information of the power converter on which the semiconductor element is input from the input / output device 402 by the user and the equivalent circuit.
  • the information reception unit 403 receives gate drive circuit information such as a template circuit scheme of the gate drive circuit input by the user from the input / output device 402 and initial design parameters such as circuit constants.
  • the gate drive circuit information includes a gate resistance value.
  • step 503 the information receiving unit 403 receives load information such as load structure / shape information and an equivalent circuit input by the user from the input / output device 402.
  • the information receiving unit 403 receives a target value of electromagnetic radiation noise for each frequency band input from the input / output device 402 by the user.
  • This value is a value determined by a user based on a regulation value determined by EN standards / international standards. Generally, if electromagnetic radiation noise is equal to or less than a target value, malfunction of electromagnetic equipment due to noise does not occur.
  • step 505 the circuit analysis unit 404 creates an equivalent circuit of the entire apparatus based on the input information in steps 501 to 504, and calculates the switching voltage waveform of the semiconductor element by circuit analysis.
  • a circuit analysis simulator such as OrCAD (R) is used.
  • the electromagnetic field analysis unit 405 performs electromagnetic field analysis using the switching voltage waveform calculated in step 505 as a noise source to obtain electromagnetic radiation noise.
  • an electromagnetic field analysis simulator such as HFSS (R) or MicroStrips (R) is used. If there is a problem in the calculation time and accuracy of the electromagnetic field analysis, at least one set of electromagnetic radiation noise, The electromagnetic radiation noise may be obtained by inputting an actual measurement value of the switching voltage waveform.
  • step 507 the circuit analysis unit 404 calculates the switching voltage waveform of the semiconductor element corresponding to the circuit scheme and circuit constants of the gate drive circuit, as in step 505.
  • the noise estimation unit 406 calculates an estimated value E ′ of electromagnetic radiation noise using equation (3).
  • the frequency spectrum of the switching voltage calculated in step 505 is V
  • the emission noise spectrum obtained in step 506 is E
  • the frequency spectrum of the switching voltage calculated in step 507 is V ′
  • V ′ is the noise source.
  • the electromagnetic radiation noise spectrum be E ′.
  • the first determination unit 407 determines whether the electromagnetic radiation noise is equal to or less than a target value. If the electromagnetic radiation noise is less than or equal to the target value, the process proceeds to step 510, and if not, the process proceeds to step 511. The determination is made by comparing the electromagnetic radiation noise generated at the current gate resistance value with the target value of the electromagnetic radiation noise. The comparison is performed based on whether the target difference value Emin is negative using the following equation. If Emin is non-negative, it is below the target, and if it is negative, it is not below the target value.
  • f is the frequency
  • E LIMIT (f) is the frequency spectrum of the electromagnetic radiation noise target value at frequency f
  • E (f) is the frequency spectrum of the electromagnetic radiation noise corresponding to the gate drive circuit at frequency f.
  • the second determination unit 409 determines whether electromagnetic radiation noise generated at the current gate resistance value is approximated to the target value. When it is determined that the target value is approximated, the current gate resistance value is determined to be optimal, and the flow ends. If it is not determined that the target value is approximated, the process proceeds to step 512. The determination is made based on whether E min in the equation (4) is within ⁇ 5% of the target value, for example. In step 509, the electromagnetic radiation noise is suppressed to a target value or less, and in this step, the electromagnetic radiation noise is maximized to the limit of the target value, so that the switching loss can be minimized. Therefore, the calculation of the switching loss can be omitted from the design process.
  • step 511 if it is not determined in step 509 that the electromagnetic radiation noise is less than or equal to the target value, the first circuit improvement unit 408 improves the gate resistance value so as to increase the gate resistance value.
  • the rate of time change of the switching voltage is moderated and the generation of electromagnetic radiation noise is suppressed.
  • the target difference value calculated in step 509 is E min .
  • step 512 if it is not determined in step 510 that the electromagnetic radiation noise is approximated to the target value, the second circuit improvement unit 410 improves the gate resistance value so as to decrease the gate resistance value.
  • the gate resistance value By reducing the gate resistance value, the time change rate of the switching voltage is made steep and the switching loss is reduced.
  • the improved gate resistance value is calculated using equation (5) as in step 511.
  • the process returns to step 507.
  • the steps 507 to 512 need to be repeated until the electromagnetic radiation noise is equal to or less than the target value and can be approximated to the target value.
  • all the repeated calculations are circuit analysis.
  • an optimum parameter can be similarly determined as long as it is a circuit element that is a noise source of electromagnetic radiation noise and can be a factor that fluctuates the rate of change in switching voltage time.
  • a coil, a capacitor, a filter, or the like may be used.
  • the gate drive circuit design support method and apparatus calculates electromagnetic switching noise from a certain gate resistance value by circuit analysis and then obtains electromagnetic radiation noise by performing electromagnetic field analysis only once. Thereafter, each time the gate resistance value is updated, the electromagnetic radiation noise corresponding to the updated gate resistance value is estimated only by calculating the switching voltage corresponding to the updated gate resistance value by circuit analysis.
  • the electromagnetic radiation noise is estimated based on at least one set of switching voltage and the measured electromagnetic radiation noise, the time required for the electromagnetic field analysis is further increased. Design time can be reduced.
  • the electromagnetic radiation noise obtained by electromagnetic field analysis or the electromagnetic radiation noise estimated by the equation (3) is compared with the target value, and if it is not less than the target value, the gate resistance value is increased. Thereby, electromagnetic radiation noise can be suppressed below the target value. In this case, it is determined whether or not the electromagnetic radiation noise obtained by the electromagnetic field analysis or the electromagnetic radiation noise estimated by the expression (3) can be approximated to the target value, and if it cannot be approximated, the gate resistance value may be decreased. .
  • switching loss can be minimized. That is, by optimizing the electromagnetic radiation noise, the switching loss is also optimized at the same time. Therefore, the calculation of the switching loss can be omitted from the design process, and the design time can be further reduced. That is, the design of the gate drive circuit that achieves both suppression of electromagnetic radiation noise and reduction of switching loss can be shortened.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Conversion In General (AREA)

Abstract

　ゲート駆動回路の設計を、短ＴＡＴ化する設計支援装置を提供する。　半導体素子のスイッチングを制御するゲート駆動回路に含まれる回路素子のパラメーを用いて前記半導体素子のスイッチング電圧を計算する回路解析部と、前記スイッチング電圧によって前記ゲート駆動回路を搭載するシステムに発生する電磁放射ノイズを計算する電磁界解析部と、前記電磁放射ノイズが目標値に収まっているか否か判定する第１の判定部と、前記電磁放射ノイズが目標値に収まっていない場合に、前記電磁放射ノイズを抑制するように前記回路素子のパラメータを改良する第１の回路改良部と、前記改良したパラメータを用いて前記回路解析部が計算したスイッチング電圧に基づいて電磁放射ノイズを推定するノイズ推定部と、を備え、中央処理装置が、前記回路素子のパラメータを最適化する（図４参照）。

Description

ゲート駆動回路の設計支援装置および設計支援方法
　本発明は、ゲート駆動回路の設計支援装置および設計支援方法に関し、例えば電力変換器に搭載される半導体素子のゲート駆動回路の設計支援装置および設計支援方法に関する。
　インバータやコンバータなどの電力変換器は、家電機器、情報・映像機器、ＯＡ・ＦＡ機器から、鉄道、自動車などの輸送機器に至るまで、幅広く用いられている。この電力変換器が、入力電力の周波数、相数、電圧、電流を変換して所望の出力電力を生成することで、モータなどの負荷を制御可能となる。
　電力変換は、電力変換器に搭載される半導体素子をスイッチングすることで行う。この半導体素子のスイッチングを制御する回路を、ゲート駆動回路とよぶ。このゲート駆動回路が半導体素子をスイッチングする際に、スイッチング電圧・電流が急激に変化するため、電磁放射ノイズが発生する。この電磁放射ノイズは、電力変換器、負荷、入力電源を含めた電力変換システム全体に伝搬し、電子機器に干渉することで、電子機器の動作不良を引き起こすおそれがある。このため、信頼性確保の観点から他の機器の動作不良を引き起さない値まで電磁放射ノイズを抑制しなければならない。電磁放射ノイズを抑制するには、スイッチング電圧・電流の時間変化率を下げる必要がある。
　他方、スイッチング電圧・電流の時間変化率を下げると、半導体素子のＯＮ、ＯＦＦが切り替わる期間が長くなるため、スイッチング損失が増大する。スイッチング損失とは、スイッチング電流・電圧の積の時間積分によって定義される電力消費である。このスイッチング損失は、電力変換器のエネルギー変換効率を低下させるため、省エネルギー化の観点からできるだけ低減することが望ましい。また、スイッチング損失として消費された電力は、熱となって半導体素子の温度を上昇させるため、信頼性確保の観点からもスイッチング損失を低減する必要がある。さらに、半導体素子は、温度が高くなりすぎると熱暴走が起こるため、一般に電力変換器には冷却装置が取り付けられている。スイッチング損失が増大すれば、それだけ強力な冷却装置が必要となる。よって、電力変換器の小型化、高コスト化の観点からもスイッチング損失を低減する必要がある。
　このように、電磁放射ノイズの抑制とスイッチング損失の低減は、一般にトレードオフの関係にある。一般に、ゲート駆動回路の設計では、このバランスを考慮しながら、回路素子の最適化を行う。
　特許文献１～３では、このようなトレードオフを考慮し、電磁放射ノイズの抑制とスイッチング損失の低減を両立させるようなゲート駆動回路を開示している。
特開２００９－２５３６９９号公報 特開２００９―７１９５６号公報 特開２００６－２３０１６６号公報
　しかしながら、上記特許文献１～３に開示のゲート駆動回路を設計するには、回路素子のパラメータを選択し、このゲート駆動回路が半導体素子をスイッチングさせることで発生する電磁放射ノイズについて電磁界解析を行い、所望の結果が得られなければ再び回路素子のパラメータを変更して電磁界解析を行う、という設計工程を経る必要がある。すなわち、所望の結果が得られるまで、回路素子のパラメータを変更するたびに電磁界解析を繰り返さなければならない。電磁界解析は複雑なシミュレーションであり、非常に多くの時間がかかるため、電磁界解析の繰り返しは設計全体のＴＡＴ（Turn Around Time）を長引かせ、設計コストの増大を招く。
　本発明は、上記課題に鑑みてなされたものであり、ゲート駆動回路の設計を、短ＴＡＴ化する設計支援装置を提供するものである。
　上記課題を解決するために本発明は、ある回路素子のパラメータからスイッチング電圧を回路解析で計算した後、電磁界解析を行うことで電磁放射ノイズを求めておく。その後は回路素子のパラメータを更新するたびに、更新したゲート抵抗値に対応するスイッチング電圧を回路解析で計算し、更新したゲート抵抗に対応する電磁放射ノイズを推定する。言い換えると、設計工程において時間のかかる電磁界解析を計算時間の少ない回路解析で代用することで、電磁界解析の回数を抑えている。
　すなわち、本発明では、ゲート駆動回路の設計支援において、回路情報及びノイズ目標値を取得し、ゲート抵抗値を含む回路情報に基づいて、ゲート駆動回路のスイッチング電圧を計算し、回路情報及び計算したスイッチング電圧とに基づいて、放射される電磁ノイズを推定するノイズ推定部と、推定したノイズの量が、ノイズ目標値に基づく目標範囲より大きい場合にゲート抵抗値を増加させ、目標範囲より小さい場合に前記ゲート抵抗値を減少させるように前記ゲート抵抗値を修正し、ノイズ量が目標範囲内になるまで、ゲート抵抗値の修正、スイッチング電圧の計算及び電磁ノイズの推定を繰り返すことを特徴とする。
　本発明によれば、ゲート駆動回路の設計を、短ＴＡＴ化することができる。
本発明の実施形態における電力変換システムの概略構成を表す図である。 本発明の実施形態における半導体素子を制御するゲート駆動回路である。 電磁放射ノイズとスイッチング損失とのトレードオフ関係を表す図である。 本発明の実施形態におけるゲート駆動回路の設計支援装置の構成図である。 本発明の実施形態におけるゲート抵抗値の設計フローを表す図である。
　本発明は、ゲート駆動回路の設計支援装置および設計支援方法に関するものである。以下、添付図面を参照して本発明の実施形態について説明する。ただし、本実施形態は本発明を実現するための一例にすぎず、本発明の技術的範囲を限定するものではないことに注意すべきである。また、各図において共通の構成については同一の参照番号が付されている。
＜電力変換システムにおける電磁放射ノイズとスイッチング損失＞
　はじめに、本発明の背景となる電磁放射ノイズおよびスイッチング損失が発生する仕組み、およびこれらの関係について説明する。
　図１は、本発明の実施形態における電力変換システムの概略構成を表す図である。電力変換システムは、入力電力を与える電源１０１、入力電力を変換して所望の出力電力を生成する電力変換器１０２、電力変換器１０２によって制御される負荷１０３、を備える。電力変換器１０２は、負荷１０３に電流を流す複数の半導体素子１０４、半導体素子１０４をＯＮまたはＯＦＦさせるゲート駆動回路１０５、を備える。ゲート駆動回路１０５は、半導体素子１０４のゲート電圧を変化させて、半導体素子１０４をスイッチングする。半導体素子１０４としては、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect　Transistor）、ゲートターンオフサイリスタなどが多く用いられている。
　スイッチング電圧・電流の急激な変化によって、電磁放射ノイズが発生する。この電磁放射ノイズを減らすために、ゲート駆動回路１０５で半導体素子１０４のスイッチングを制御し、スイッチング電圧・電流の時間変化率を下げる必要がある。しかし、スイッチング電圧・電流の時間変化率が下がると、スイッチングにかかる時間が長くなるため、スイッチング損失は大きくなる。
　図２は、本発明の実施形態における半導体素子を制御するゲート駆動回路である。ゲート駆動回路は、ゲート電圧を与える電源２０１および２０２、ゲート電圧を切り替えるスイッチング素子２０３および２０４、スイッチング電圧の時間変化率を下げるゲート抵抗２０５、およびモータ等の負荷に電流を流す半導体素子１０４を備える。半導体素子１０４のスイッチングに伴い、スイッチング電圧が変動する。この電圧変動は、電力変換器１０２、負荷１０３の寄生容量、ケーブル等を経路として、筺体や配線にノイズ電流を発生させる。ゲート抵抗２０５の値を大きくするほど、スイッチング電圧の時間変化率が下がり、電磁放射ノイズが小さくなる。
　図３は、ゲート抵抗値と、任意の周波数帯における電磁放射ノイズ、およびスイッチング損失との関係を表す図である。ゲート抵抗値を大きくするほど、スイッチング電圧の時間変化率が下がり、電磁放射ノイズが小さくなるメリットはあるが、スイッチング損失が増加するデメリットがある。逆に、ゲート抵抗値を小さくすれば、スイッチング電圧の時間変化率が上がり、スイッチング損失が小さくなるメリットはあるが、電磁放射ノイズが増加するデメリットがある。
＜電磁放射ノイズの推定原理＞
　次に、本発明の回路設計を短ＴＡＴ化するために用いる、電磁放射ノイズの推定原理について説明する。
　一般に、ノイズ源（Ｓ）、伝播経路（Ｐ）、およびアンテナ（Ａ）が、電磁放射ノイズ（Ｅ）を変化させる因子であることが知られている。これを本発明のゲート駆動回路に置き換えると、ＰおよびＡは、電力変換器の筐体、負荷、および電力変換器と負荷を結ぶケーブル等によって定まり、本発明のゲート駆動回路以外の要因で決定されるため、ここでは理想状態にあるか、または変更できないものとする。一方、Ｓは、ノイズ電流を誘起する原因となる、半導体素子のスイッチングによって急激に変化するスイッチング電圧に該当し、ゲート駆動回路によって制御可能である。
　以下では、電磁放射ノイズＥを抑制するにあたり、ＰおよびＡは不変であるため、Ｓのスイッチング電圧をゲート抵抗によって調整することを前提とし、電磁放射ノイズを推定する原理について説明する。
　スイッチング電圧の周波数スペクトルをＶ（Ｖ）、Ｖが誘起するノイズ電流の周波数スペクトルをＩ（Ａ）、ノイズ電流の経路におけるインピーダンスをＺ（Ω）とすると、次の関係が成立する。
Figure JPOXMLDOC01-appb-M000001
　ここで、ノイズ電流の経路におけるＺは、電力変換器の筐体、負荷、および電力変換器と負荷を結ぶケーブル等のゲート駆動回路以外の要因で決定される定数である。従って、ＶとＩは、線形の関係であることがわかる。
　次に、ノイズ電流が流れるアンテナＡを微小ダイポールの集合として近似すれば、本発明の電力変換システムから発生する電磁放射ノイズは、各微小ダイポールから発生する電磁波ノイズを重ね合わせたものに等しい。このことから、微小ダイポールｄｌに周波数スペクトルＩ（Ａ）のノイズ電流が流れたときに発生する電磁放射ノイズの周波数スペクトルをＥ（Ｖ／ｍ）とすると、マクスウェル方程式から、次の関係が導かれる。
Figure JPOXMLDOC01-appb-M000002
　ここで、η０は空間の特性インピーダンス、cは光速、ｆはノイズ電流の周波数、ｒは微小空間から観測点までの距離、θは微小ダイポールと観測点とのなす角である。これらは全て定数である。従って、ＥとＩとは、線形の関係であることがわかる。
　（１）式および（２）式から、電磁放射ノイズの周波数スペクトルＥとスイッチング電圧の周波数スペクトルＶとは、線形の関係であることがわかる。従って、あるゲート抵抗値のときのスイッチング電圧の周波数スペクトルＶ、Ｖにより発生する電磁放射ノイズの周波数スペクトルをＥ、ゲート抵抗値を更新したときのスイッチング電圧の周波数スペクトルをＶ’、Ｖ’により発生する電磁放射ノイズの周波数スペクトルをＥ’とすると、（１）式および（２）式は、次のように書き換えることができる。
Figure JPOXMLDOC01-appb-M000003
　すなわち、あるゲート抵抗値からスイッチング電圧の周波数スペクトルＶを回路解析で計算した後、一度だけ電磁界解析を行うことで電磁放射ノイズの周波数スペクトルＥを求めておけば、その後はゲート抵抗値を更新するたびに、更新したゲート抵抗値からスイッチング電圧の周波数スペクトルＶ’を回路解析で計算するだけで、電磁放射ノイズの周波数スペクトルＥ’を（３）式から推定できることがわかる。すなわち、ゲート抵抗値を更新するたびに電磁界解析を繰り返す必要がなくなり、ゲート抵抗値を決定するまでの設計時間を著しく減少させることができる。
　なお、ノイズ電流の経路におけるインピーダンスＺは、ノイズ電流の経路によって定まる定数であるため、ゲート抵抗値を変更しても、（３）式は成立する。つまり、Ｚは、ゲート抵抗の変更に対して不変である。これは、支配的なノイズ電流は、電力変換器の筐体、負荷、および電力変換器と負荷を結ぶケーブル等に分布し、ゲート駆動回路に分布するノイズ電流は無視できることによる。
＜ゲート駆動回路の設計支援装置＞
　図４は、本発明の実施形態におけるゲート駆動回路の設計支援装置の構成図である。
　設計支援装置は、中央処理装置４００、記憶装置４０１、入出力装置４０２を備える。中央処理装置４００は、等価回路を作成するための回路パラメータ等の情報を受け付ける情報受付部４０３、等価回路を用いて回路解析を実行する回路解析部４０４、回路解析部が計算したスイッチング電圧波形をノイズ源として電磁界解析を実行する電磁界解析部４０５、（３）式から電磁放射ノイズを推定するノイズ推定部４０６、電磁放射ノイズが目標値に収まっているか否かを判定する第１の判定部４０７、第１の判定部の結果を受けてノイズを抑制するように回路パラメータを調整する第１の回路改良部４０８、電磁波放射ノイズが目標値に近似できるか否かを判定する第２の判定部４０９、第２の判定部の結果を受けてノイズを最大化するように回路パラメータを調整する第２の回路改良部４１０、最適化したゲート駆動回路を表示するための表示部４１１、を備える。
　なお、情報受付部４０３～表示部４１１は、モジュール化しても良いし、ゲート駆動回路設計手法のアルゴリズムを記述したプログラムを記憶装置４０１に格納し、それに基づいて中央処理装置４００が動作することによって実現しても良い。
＜ゲート駆動回路設計手法＞
　図４の構成により、記憶装置に記憶されたゲート駆動回路設計手法のアルゴリズムを記述したプログラムを中央処理装置４００上で実行することで、ゲート駆動回路の設計が行われる。以下、電磁放射ノイズの推定原理を用いて、電磁放射ノイズを目標値以下で最大化することで、スイッチング損失を最小限に抑えるような、ゲート駆動回路の設計手法を説明する。ここでは、ゲート抵抗値の場合を例として説明する。
　図５は、本発明の実施形態におけるゲート抵抗値の設計フローを表す図である。
　本発明の実施形態におけるゲート抵抗値の設計では、あるゲート抵抗値からスイッチング電圧を回路解析で計算した後、一度だけ電磁界解析を行うことで電磁放射ノイズを求めておき、その後はゲート抵抗値を更新するたびに、更新したゲート抵抗値に対応するスイッチング電圧を回路解析で計算するだけで、電磁放射ノイズを推定することを特徴とする。言い換えると、設計工程において時間のかかる電磁界解析を計算時間の少ない回路解析で代用することで、電磁界解析を一回に抑えている。
　工程５００では、情報受付部４０３が、ユーザが入出力装置４０２から入力した半導体素子の外形情報、個数、電気的特性、等価回路等の半導体素子情報を受け付ける。
　工程５０１では、情報受付部４０３が、ユーザが入出力装置４０２から入力した半導体素子を搭載する電力変換器の構造・形状情報、等価回路等の電力変換器情報を受け付ける。
　工程５０２では、情報受付部４０３が、ユーザが入出力装置４０２から入力したゲート駆動回路のひな型回路方式、回路定数などの設計初期パラメータ等のゲート駆動回路情報を受け付ける。ゲート駆動回路情報には、ゲート抵抗値も含まれる。
　工程５０３では、情報受付部４０３が、ユーザが入出力装置４０２から入力した負荷の構造・形状情報、等価回路等の負荷情報を受け付ける。
　工程５０４では、情報受付部４０３が、ユーザが入出力装置４０２から入力した周波数帯域別の電磁放射ノイズの目標値を受け付ける。この値は、ＥＮ規格・国際規格によって定められた規制値などからユーザが決定する値であり、一般に、電磁放射ノイズが目標値以下であれば、ノイズによる電磁機器の誤動作は発生しない。
　工程５０５では、回路解析部４０４が、工程５０１～５０４の入力情報に基づき、装置全体の等価回路を作成し、回路解析により半導体素子のスイッチング電圧波形の計算を行う。この回路解析には、ＯｒＣＡＤ（Ｒ）などの回路解析シミュレータを用いる。
　工程５０６では、電磁界解析部４０５が、工程５０５で計算したスイッチング電圧波形をノイズ源として電磁界解析を行い、電磁放射ノイズを求める。この電磁界解析には、ＨＦＳＳ（Ｒ）やＭｉｃｒｏＳｔｒｉｐｓ（Ｒ）などの電磁界解析シミュレータを用いるが、電磁界解析の計算時間・精度に問題がある場合は、少なくとも一組の電磁放射ノイズと、スイッチング電圧波形の実測値を入力して、電磁放射ノイズを求めてもよい。
　工程５０７では、回路解析部４０４が、工程５０５と同様に、ゲート駆動回路の回路方式と回路定数に対応する半導体素子のスイッチング電圧波形を計算する。
　工程５０８では、ノイズ推定部４０６が、（３）式を用いて、電磁放射ノイズの推定値Ｅ’を計算する。ここで、工程５０５で計算したスイッチング電圧の周波数スペクトルをＶ、工程５０６で求めた放射ノイズスペクトルをＥ、工程５０７で計算したスイッチング電圧の周波数スペクトルをＶ’、Ｖ’をノイズ源としたときの電磁放射ノイズスペクトルをＥ’とおく。
　工程５０９では、第１の判定部４０７が、電磁放射ノイズが目標値以下であるか否か判定する。電磁放射ノイズが目標値以下であれば工程５１０に進み、目標値以下でなければ工程５１１に進む。判定は、現在のゲート抵抗値で発生する電磁放射ノイズと、電磁放射ノイズの目標値とを比較することで行う。比較は、次式を用いて、目標差分値Ｅｍｉｎが負であるか否かにより行う。Ｅｍｉｎが非負であれば目標以下であり、負であれば目標値以下ではない。
Figure JPOXMLDOC01-appb-M000004
　ここで、fは周波数、ＥＬＩＭＩＴ（ｆ）は周波数ｆにおける、電磁放射ノイズ目標値の周波数スペクトル、Ｅ（ｆ）は周波数ｆにおける、ゲート駆動回路に対応する電磁放射ノイズの周波数スペクトルである。この工程により、電磁放射ノイズを目標値以下に抑えることができる。
　工程５１０では、第２の判定部４０９が、現在のゲート抵抗値で発生する電磁放射ノイズが、目標値に近似されるか否かを判定する。目標値に近似されると判定された場合は、現在のゲート抵抗値が最適であるとして、フローを終了する。目標値に近似されると判定されなかった場合は、工程５１２に進む。判定は、（４）式のＥｍｉｎが、例えば、目標値の－５％以内に収まっているか否かで行う。工程５０９で電磁放射ノイズを目標値以下に抑えた上で、この工程で電磁放射ノイズを目標値の限界まで最大化することで、スイッチング損失を最小限に抑えることができる。よって、スイッチング損失の計算を設計工程から省略することができる。
　工程５１１では、第１の回路改良部４０８が、工程５０９で電磁放射ノイズが目標値以下であると判定されなかった場合は、ゲート抵抗値を増加させるようにゲート抵抗値を改良する。ゲート抵抗値を増加させることで、スイッチング電圧の時間変化率を緩やかにし、電磁放射ノイズの発生を抑制する。ただし、半導体素子のＯＮ、ＯＦＦが切り替わる期間が長くなるので、スイッチング損失は増加する。現在のゲート抵抗値をＲ、ユーザが指定する任意の正数をα、工程５０９で計算した目標差分値をＥｍｉｎとすると、改良後のゲート抵抗値Ｒ’は、次式により計算できる。
Figure JPOXMLDOC01-appb-M000005
　工程５１２では、第２の回路改良部４１０が、工程５１０で電磁放射ノイズが目標値に近似されると判定されなかった場合は、ゲート抵抗値を減少させるようにゲート抵抗値を改良する。ゲート抵抗値を減少させることで、スイッチング電圧の時間変化率を急峻にし、スイッチング損失を減少させる。ただし、半導体素子のＯＮ、ＯＦＦが切り替わる期間が短くなるので、電磁放射ノイズは増加する。改良後のゲート抵抗値は、工程５１１と同様に、（５）式を用いて計算する。
　工程５１１および５１２で、ゲート抵抗値を更新した場合は、スイッチング電圧の時間変化率が変わるため、再度半導体素子のスイッチング電圧を求めなければならない。したがって、工程５０７へ戻る。このように、電磁放射ノイズが目標値以下かつ目標値に近似できるまで、工程５０７～５１２を繰り返す必要があるが、繰り返される計算はすべて回路解析である。
　なお、ここでは、図２のゲート抵抗値を決定するまでのフローについて説明した。しかし、他の回路方式をとるゲート駆動回路においても、電磁放射ノイズのノイズ源である、スイッチング電圧時間変化率を変動させる因子となりうる回路素子であれば同様に最適パラメータを決定することができる。例えば、コイル、コンデンサ、フィルタなどでもよい。
＜まとめ＞
　本発明の実施形態におけるゲート駆動回路の設計支援方法およびその装置は、あるゲート抵抗値からスイッチング電圧を回路解析で計算した後、一度だけ電磁界解析を行うことで電磁放射ノイズを求めておき、その後はゲート抵抗値を更新するたびに、更新したゲート抵抗値に対応するスイッチング電圧を回路解析で計算するだけで、更新したゲート抵抗値に対応する電磁放射ノイズを推定する。
　これにより、ゲート抵抗値を更新するたびに電磁界解析を繰り返す必要がなくなり、ゲート抵抗値を決定するまでの設計時間を著しく減少させることができる。
　この場合において、電磁界解析の時間・精度に問題がある場合は、少なくとも一組のスイッチング電圧および電磁放射ノイズの実測値に基づき、電磁放射ノイズを推定すれば、さらに電磁界解析の時間分だけ設計時間の時間を削減できる。
　また、電磁界解析により求めた電磁放射ノイズまたは（３）式により推定した電磁放射ノイズを、目標値と比較し、目標値以下でない場合はゲート抵抗値を増加する。これにより、電磁放射ノイズを目標値以下に抑制することができる。この場合において、電磁界解析により求めた電磁放射ノイズまたは（３）式により推定した電磁放射ノイズを、目標値に近似できるか否か判定し、近似できない場合はゲート抵抗値を減少させてもよい。以上により、電磁放射ノイズを目標値以下で最大化できるので、スイッチング損失を最小限に抑えることができる。つまり、電磁放射ノイズの最適化を行うことで、同時にスイッチング損失も最適化されるので、スイッチング損失の計算を設計工程から省略することができ、さらに設計時間を減少させることができる。すなわち、電磁放射ノイズの抑制とスイッチング損失の低減を両立するゲート駆動回路の設計を短ＴＡＴ化することができる。
４００　中央処理装置
４０１　記憶装置
４０２　入出力装置
４０３　情報受付部
４０４　回路解析部
４０５　電磁界解析部
４０６　ノイズ推定部
４０７　第１の判定部
４０８　第１の回路改良部
４０９　第２の判定部
４１０　第２の回路改良部
４１１　表示部

Claims (4)

  1. 　ゲート駆動回路の設計支援装置において、
    　回路情報及びノイズ目標値を取得する情報受付部と、
    　ゲート抵抗値を含む前記回路情報に基づいて、前記ゲート駆動回路のスイッチング電圧を計算する回路解析部と、
    　前記回路情報及び前記計算したスイッチング電圧とに基づいて、放射される電磁ノイズを推定するノイズ推定部と、
    　前記推定したノイズの量が、前記ノイズ目標値に基づく目標範囲より大きい場合に前記ゲート抵抗値を増加させ、前記目標範囲より小さい場合に前記ゲート抵抗値を減少させるように前記ゲート抵抗値を修正する回路改良部と、
    　を備え、
    　前記ノイズ量が前記目標範囲内になるまで、前記ゲート抵抗値の修正、前記スイッチング電圧の計算及び前記電磁ノイズの推定を繰り返すことを特徴とする設計支援装置。
  2. 　請求項１において、
    　前記回路情報は、半導体素子の情報、当該半導体素子を搭載する電力変換器の情報、ゲート駆動回路の情報とを含むことを特徴とする設計支援装置。
  3. 　請求項１または２において、
    　前記目標範囲は、前記目標値を上限とすることを特徴とする設計支援装置。
  4. 　ゲート駆動回路の設計支援方法において、
    　情報受付部が、回路情報及びノイズ目標値を取得する情報受付工程と、
    　回路解析部が、ゲート抵抗値を含む前記回路情報に基づいて、前記ゲート駆動回路のスイッチング電圧を計算する回路解析工程と、
    　ノイズ推定部が、前記回路情報及び前記計算したスイッチング電圧とに基づいて、放射される電磁ノイズを推定するノイズ推定工程と、
    　回路改良部が、前記推定したノイズの量が、前記ノイズ目標値に基づく目標範囲より大きい場合に前記ゲート抵抗値を増加させ、前記目標範囲より小さい場合に前記ゲート抵抗値を減少させるように前記ゲート抵抗値を修正する回路改良工程と、
    　を備え、
    　前記ノイズ量が前記目標範囲内になるまで、回路解析工程と、前記ノイズ推定工程と、前記回路改良工程とを繰り返すことを特徴とする設計支援方法。
PCT/JP2011/061611 2010-06-03 2011-05-20 ゲート駆動回路の設計支援装置および設計支援方法 WO2011152225A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP11789634.0A EP2579172A4 (en) 2010-06-03 2011-05-20 DESIGN SUPPORT DEVICE AND DESIGN SUPPORT METHOD OF GRID CONTROL CIRCUIT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-128030 2010-06-03
JP2010128030A JP2011253434A (ja) 2010-06-03 2010-06-03 ゲート駆動回路の設計支援装置および設計支援方法

Publications (1)

Publication Number Publication Date
WO2011152225A1 true WO2011152225A1 (ja) 2011-12-08

Family

ID=45066604

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/061611 WO2011152225A1 (ja) 2010-06-03 2011-05-20 ゲート駆動回路の設計支援装置および設計支援方法

Country Status (3)

Country Link
EP (1) EP2579172A4 (ja)
JP (1) JP2011253434A (ja)
WO (1) WO2011152225A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6191797B1 (ja) * 2017-02-24 2017-09-06 富士電機株式会社 評価方法、推定方法、評価装置、および複合評価装置
JP6935375B2 (ja) 2018-09-04 2021-09-15 株式会社東芝 スイッチング装置、電力変換装置、制御装置およびプログラム
JP6926131B2 (ja) 2019-01-04 2021-08-25 株式会社東芝 ゲート抵抗調整装置、電源装置、ゲート抵抗設計装置及びゲート抵抗設計方法
CN117434874B (zh) * 2023-12-18 2024-03-08 珠海格力电器股份有限公司 电磁辐射调节系统、方法、电子设备及可读存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002199700A (ja) * 2000-12-25 2002-07-12 Meidensha Corp 半導体電力変換装置
JP2006230166A (ja) 2005-02-21 2006-08-31 Denso Corp ゲート駆動回路
JP2006345635A (ja) * 2005-06-08 2006-12-21 National Institute Of Advanced Industrial & Technology 電力変換装置の熱設計方法及び熱設計プログラム、並びに電力変換装置
JP2009026298A (ja) * 2007-06-20 2009-02-05 Central Res Inst Of Electric Power Ind インバータシミュレーション装置、インバータシミュレーションプログラムおよびインバータ設計方法
JP2009071956A (ja) 2007-09-12 2009-04-02 Mitsubishi Electric Corp ゲート駆動回路
JP2009223885A (ja) * 2008-02-21 2009-10-01 Hitachi Ltd プリント基板の設計方法及びプリント基板の設計支援装置
JP2009225631A (ja) * 2008-03-18 2009-10-01 Toyota Motor Corp インバータの駆動装置
JP2009253699A (ja) 2008-04-07 2009-10-29 Toyota Motor Corp 半導体素子の駆動回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009211655A (ja) * 2008-03-06 2009-09-17 Nec Electronics Corp 半導体装置の設計方法、設計プログラム及び設計システム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002199700A (ja) * 2000-12-25 2002-07-12 Meidensha Corp 半導体電力変換装置
JP2006230166A (ja) 2005-02-21 2006-08-31 Denso Corp ゲート駆動回路
JP2006345635A (ja) * 2005-06-08 2006-12-21 National Institute Of Advanced Industrial & Technology 電力変換装置の熱設計方法及び熱設計プログラム、並びに電力変換装置
JP2009026298A (ja) * 2007-06-20 2009-02-05 Central Res Inst Of Electric Power Ind インバータシミュレーション装置、インバータシミュレーションプログラムおよびインバータ設計方法
JP2009071956A (ja) 2007-09-12 2009-04-02 Mitsubishi Electric Corp ゲート駆動回路
JP2009223885A (ja) * 2008-02-21 2009-10-01 Hitachi Ltd プリント基板の設計方法及びプリント基板の設計支援装置
JP2009225631A (ja) * 2008-03-18 2009-10-01 Toyota Motor Corp インバータの駆動装置
JP2009253699A (ja) 2008-04-07 2009-10-29 Toyota Motor Corp 半導体素子の駆動回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2579172A4 *

Also Published As

Publication number Publication date
EP2579172A4 (en) 2015-06-10
JP2011253434A (ja) 2011-12-15
EP2579172A1 (en) 2013-04-10

Similar Documents

Publication Publication Date Title
Gulbudak et al. FPGA-based model predictive controller for direct matrix converter
JP4364651B2 (ja) 昇圧装置及びモータ制御装置
Yaramasu et al. Generalised approach for predictive control with common‐mode voltage mitigation in multilevel diode‐clamped converters
JP5496038B2 (ja) Ｄｃ−ｄｃコンバータ
JP6206502B2 (ja) 電力変換装置及び電力変換方法
WO2014167714A1 (ja) 電力変換装置、およびそれを備えたモータ駆動装置、およびそれを備えた送風機、圧縮機、およびそれらを備えた空気調和機、冷蔵庫、ならびに冷凍機
WO2011152225A1 (ja) ゲート駆動回路の設計支援装置および設計支援方法
EP3985855A1 (en) Multi-stage power converter and control
EP2545638B1 (en) Switching power supply circuit and control method therefor
JP6081214B2 (ja) 非接触給電装置
WO2014049779A1 (ja) 電力変換装置
Cai et al. Stability optimization method based on virtual resistor and nonunity voltage feedback loop for cascaded DC–DC converters
KR101434416B1 (ko) 무선 전력 전송 장치
US9553521B2 (en) Power supply device and control method of power supply device
US20180034323A1 (en) Non-contact power supply apparatus, program, method for controlling non-contact power supply apparatus, and non-contact power transmission system
JPWO2016157307A1 (ja) コンバータ装置
JP2014187783A (ja) 電気自動車用の電力変換装置
Kim et al. Practical implementation of a silicon carbide‐based 300 kHz, 1.2 kW hard‐switching boost‐converter and comparative thermal performance evaluation
Choi et al. Deadbeat predictive direct power control of interleaved buck converter-based fast battery chargers for electric vehicles
EP2509207A2 (en) Power conversion system
JP2017017861A (ja) コンデンサモジュール
US20110254478A1 (en) Motor System and Method for Operating a Motor System
US20160374155A1 (en) Induction heat cooking apparatus and method for driving the same
WO2020129157A1 (ja) 電力変換装置
EP3955445A1 (en) Power converter control with reduced emi at sampling points

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11789634

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011789634

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE