JP6389752B2 - 回路シミュレーション装置 - Google Patents

Description

本発明は、回路シミュレータを用いて解析計算を行う解析計算方法、および回路シミュレーション用モデルの技術に関する。

環境問題などへの対応からモータを主動力源とするクリーンなシステムや、装置の開発が進められている。インバータは、交流モータを駆動するために使用されるシステムにおける変換器の一つである。インバータは、半導体素子のスイッチング動作により矩形波電圧を出力し、矩形波の重ね合わせにより望みの周波数と振幅をもつ正弦波電流を模擬でき、これにより、電動機の回転速度調整や出力トルクの調整が容易になり、モータ効率を大幅に改善できるため、前記のようなシステム・装置に不可欠なパワーエレクトロニクス装置である。

矩形波は、高調波成分を含み、この高調波成分が電磁ノイズを発生させる原因となりうる。また、矩形波は、サージとして装置の回路内を伝導し、構成部品の耐電圧性・絶縁性に影響を与える場合がある。一方、変換効率向上のためにスイッチング素子の高周波化が進められており、この高周波化によって発生ノイズ帯域が上昇して他の機器に影響を及ぼしやすくなっているとともに、サージの立ち上がり速度が増大して構成部品の耐電圧性・絶縁性への影響も大きくなっている。すなわち、インバータ・ケーブル・モータを接続した時に、接続されたモータの絶縁劣化への影響や、ケーブルから発生する放射ノイズのように、インバータ内の半導体素子及び配線インダクタンス、ケーブル、モータまで含めた評価と設計が必要となっている。

一方、配線の寄生インダクタンスＬと半導体デバイスの相互作用の影響が無視できなくなってきており、従来のような経験とノウハウに頼るだけでは部品点数、設計工数の増大を抑え切れなくなっている。このため、デバイス並びに配線の寄生Ｌなどを考慮したデバイス回路連成シミュレーションによる設計支援への要求が高まっている。また、前記のように、デバイスのスイッチングはノイズ・サージ・損失の発生源となるので、回路連成シミュレーションで計算可能な、スイッチング時のデバイスのモデルへの要求が高まっている。

デバイスと周辺回路を計算するシミュレータとしては、ＩＣやＬＳＩでは非特許文献１に記載の回路シミュレータＳｐｉｃｅが一般的に使われており、ＩＣやＬＳＩで使われるダイオード・バイポーラトランジスタ・ＭＯＳＦＥＴは、等価回路やビヘイビアの標準化されたモデル形式が提供されている。これに対してパワーデバイスは、半導体内部の状態変化の温度、電圧に対する変化がＩＣ、ＬＳＩで使われているデバイスに比べ大きく、さらに配線インダクタンスＬなど外部回路の影響を受けて半導体内部の状態が非線形的に変わるため、スイッチング時の短時間では理想特性と大きく異なる波形変化をする。このため、回路解析用の標準モデルは、存在しない。

また、小規模回路では、計算メッシュを用いたデバイスシミュレーションと回路の連成が可能であり、非特許文献２に記載のシノプシス社（旧ＩＳＥ社）ＴＣＡＤのデバイスシミュレータでは、スイッチング波形を高い精度で計算できる。しかし、回路解析では計算時間がかかるため、適用できる回路連成の規模は小さく、短時間解析に限定され、ケーブル、モータまで含めた実機回路への活用は困難である。また、デバイスの内部構造を含む詳細な情報が解析に必要である。

このように、パワーデバイスのスイッチング波形の製品回路への影響を、回路シミュレーションで事前評価することが難しいため、シミュレーションは試作評価の検討に用いられてきた。

一方、スイッチング時のデバイスの波形を回路シミュレーションで連成計算する技術として、特許文献１に記載の技術がある。関数式または折れ線近似を利用する技術であるが、以下の説明では関数式とする。静特性の関数式と、電源関数式・電流源関数式、非線形受動素子を組み合わせて、回路シミュレーションでスイッチング波形を計算する技術である。流通プログラムでないため、市販の回路シミュレータのように、回路図画面で回路構成を確認できないが、インバータアームの端子は、コレクタ・エミッタとゲート端子になっている。また、この技術は、専用プログラムのため、汎用性の高い市販シミュレータの機能を活用できない問題がある。

特開２００９−２６２９８号公報

橋詰伸一「パワーＭＯＳＦＥＴのＳＰＩＣＥパラメータの実動作検証」トランジスタ技術（２０００）１２月号，Ｐ２７５ 「半導体デバイスと回路の連成シミュレーション解析技術」安部康・丸山宏二著、富士時報、Ｖｏｌ．７４，Ｎｏ．４，（２００３）ｐ２２１．

デバイスのスイッチングはμｓオーダーの短時間の現象であり、スイッチング時の波形には、電源とパワーデバイスの主回路を構成する配線と素子が主として影響するため、その閉回路上にある、通電電流、電源の電圧、配線のインダクタンス、ＩＧＢＴゲート抵抗、デバイス温度が波形に主として影響する。このため、主回路条件を指定するパラメータとして、通電電流、電源電圧、配線のインダクタンス、ＩＧＢＴゲート抵抗、デバイス温度を選べば、これらが共通であれば、ハーフブリッジのような小さな回路と、インバータ・ケーブル・モータが接続された大きな回路でも、インバータアームに生じる波形はほぼ同一である。

このため、測定またはシミュレーションの波形を利用して回路シミュレーションが可能であれば、有効な方法であると考えられる。その実現手段があれば、デバイスの内部構造情報が不要であり、利用波形の精度に応じて高精度シミュレーションと同等の解析精度を持って、回路シミュレーションできることが期待される。また、測定またはシミュレーションの波形を関数式として利用できれば、前記に加えて、関数計算であるのでＳｐｉｃｅと同等以下の計算時間で、回路シミュレーションできることが期待される。

デバイス波形を関数式で高精度フィットすることは、波形を低次多項式の接続形などで可能である。また、フィットデータが網羅された範囲では、フィット済みの関数式の係数を補間して使用すれば、波形に影響する任意の回路条件についての回路計算が可能になる。このため、自由度の広い回路シミュレーションを実施できることが期待される。

しかし、従来は、測定や詳細シミュレーションの結果を、市販の等価回路モデルによる回路シミュレータと同程度の計算速度で、かつ、高い計算精度で、製品回路への影響評価に利用することは、できていなかった。

このように、市販の等価回路モデルによる回路シミュレータと同等以下の計算時間で動作し、高精度デバイスシミュレーションと同等の解析精度を持ち、内部構造情報が不明なデバイスも回路シミュレーションできるような、回路特性を計算するための手段の実現が望まれており、スイッチングの電流電圧波形の測定や詳細シミュレーションの結果を関数式として利用して、回路シミュレーションを可能にする手段の実現が望まれる。また、市販の回路シミュレータに搭載できることも望まれる。

このような背景に鑑みて本発明がなされたのであり、本発明は、スイッチング波形の小回路での測定や高精度シミュレーションの結果を、回路シミュレーションに利用することを課題とする。また、製品回路へのスイッチング波形の影響を、高精度に計算できるデバイスモデルを提供することを課題とする。

上記課題を解決するために、例えば特許請求の範囲に記載の構成を採用する。

本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、回路計算を行う計算装置と、回路シミュレータと、インバータのアームモデルと、を格納する記憶装置と、を備え、前記アームモデルは、上端子と、下端子と、前記上端子と前記下端子の間に配置される中間端子と、前記上端子と前記中間端子の間または前記下端子と前記中間端子の間の一方に結線される電圧関数式の電源と、他方に結線される素子モデルと、を有し、前記電圧関数式の電源は、前記アームモデルの電圧波形関数をこの電圧関数式に加えると一定値となるように設定され、電圧波形を発生させるものであり、前記アームモデルを用いてシミュレーションすることでスイッチング波形を計算することを特徴とする。
または、回路計算を行う計算装置と、回路シミュレータと、インバータのアームモデルと、を格納する記憶装置と、を備え、前記アームモデルは、一体となった上アームおよび下アームを有し、前記上アームおよび前記下アームのそれぞれは、上端子と、下端子と、ゲート端子と、を有し、前記上アームおよび前記下アームの一方または両方は、互いに結線される２つの中間端子の組を１つ以上有し、前記上端子と前記中間端子の間または前記下端子と前記中間端子の間の一方に結線される電圧関数式の電源と、他方に結線される素子モデルとを有し、前記電圧関数式の電源は、前記アームモデルの電圧波形関数をこの電圧関数式に加えると一定値となるように設定され、電圧波形を発生させるものであり、前記アームモデルを用いてシミュレーションすることでスイッチング波形を計算することを特徴とする。

本発明によれば、パワーデバイスのスイッチング波形を高精度かつ効率的に回路シミュレーションできるインバータのスイッチング波形の計算方法、および回路計算用モデルを提供することができる。

上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

本発明に係る解析計算システムの構成例を示す図。 本発明に係るインバータアームモデルの構成例を示す図（実施形態１）。 本発明に係るインバータアームモデルの構成例を示す図（実施形態２）。 本発明に係るインバータアームモデルの構成例を示す図（実施形態３）。 測定した電圧波形とそのフィッティング波形の例を説明するための図。 測定した電圧波形とそのフィッティング波形の例を説明するための図。 実施形態３のインバータアームモデルを用いて実施したスイッチング波形計算の結果の例を説明するための図。

次に、本発明を実施するための形態（「実施形態」という）について、適宜図面を参照しながら詳細に説明する。なお、各図面において、同様の構成要素については、同一の符号を付して説明を省略する。

発明者らは、インバータの回路にスイッチング波形が発生するメカニズムを分析検討し、また、スイッチング波形の小回路での測定や高精度シミュレーションの結果を、回路シミュレーションに利用する方法を新たに検討することによって、その利用方法を開発した。さらに、発明者らは、市販の回路シミュレータに搭載できる手段（モデル）を開発した。以下に詳細に説明する。

以下では、３相２レベルインバータを例にとり説明する。上アームと下アームからなるブリッジを１つの相として、Ｕ，Ｖ，Ｗの３相が構成される。静的な場合、１つの相の上または下のアームの状態は、ゲート信号と、アームの電流電圧から確認できる。表１に示すように、アームのＩＧＢＴのゲート信号が高い時は、ＩＧＢＴが通電可能な状態になっており、ＩＧＢＴが動作状態の時はＩＧＢＴが通電（オン）状態であり、また、Ｄｉｏｄｅが通電状態の時は、ゲート信号の高低に関わらず、Ｄｉｏｄｅに還流電流が流れている。また、ゲート信号が低く、通電状態でないときは、アーム上下端子に高電圧がかかるオフ状態になっている。その他の状態は生じない。表の注記にあるように、逆アーム側のゲート信号は、高低が逆値か低値になっている。また、この状態から、逆アーム側のゲート信号が変化してスイッチングが発生するとき、Ｄｉｏｄｅにフォワードリカバリー（ゲート信号：高→低）、または、リバースリカバリー（ゲート信号：低→高）が発生する。すなわち、波形計算で使うべきスイッチング波形を知ることができる。

また、前記のアーム状態から同じアームのゲート信号が変化してスイッチングが生じる場合、アーム状態とゲート信号変化の組み合わせから、使うべきスイッチング波形を知ることができる。表２に示すように、ゲート信号が高→低になるときは、アーム状態からＩＧＢＴオフ波形か、ｄｉｏｄｅ還流継続になることが判る。また、ゲート信号が低→高になるときは、ＩＧＢＴオン波形か、ｄｉｏｄｅ還流継続になることが判る。

静的な場合の特性計算は、通電状態の静的負荷にはＩＧＢＴオン抵抗、ダイオード順抵抗を使用でき、オフ状態の静的負荷にはＩＧＢＴオフ抵抗、ダイオード逆抵抗、あるいは十分大きな抵抗値を使用可能であるので、容易に計算可能である。

また、静的負荷特性から、電圧源または電流源による波形関数で表すスイッチング波形計算に移行する際、また波形計算の際、小抵抗から大抵抗、または大抵抗から小抵抗へ連続的に移行できる負荷式を電圧直列、電流並列にて用いる。（例えば、ダイオードの理想電流電圧特性式の形は両者の間を連続して移行できる。）このような式は、電圧源または電流源で波形を固定することによる硬直性と、実回路との差異を調整でき、回路シミュレータの動作を破綻させることなく動作させることに適している。その差異とは、例えば、（１）周辺回路が波形採取した回路と違うことによる波形へ影響、特に、波形時定数と異なる時定数での変動重畳、（２）採取波形のモデル化時の誤差、である。

一方、１つの素子モデルの電圧は、周辺回路と矛盾なく決定できればよいので、このような調整式を同じ素子モデルの中に導入した場合、波形に含まれる速い変化をなまらせることがあり、本来計算で得たかった電流電圧波形が、アームの上下端子に得られないことがある。そこで、本発明は、インバータアームに中間端子を設け、上端子と中間端子間（または中間端子と下端子間）に電圧関数式の電源を設けることを特徴とする方法を用いる。これにより、アームの上下端子に本来得たかった電流電圧波形を生じさせることができる。この電圧関数式は、上アームの電圧波形関数と下アームの電圧波形関数をこの電圧関数式に加えると電源電圧（一定値）と一致するように設定されており、速い変化をなまらせることなく、本来計算で得たかった電流電圧波形が計算可能になる。これにより、高精度なスイッチング波形の計算が可能になる。この詳細については後述する。

また、スイッチング発生から、波形変動が終息した状態、または、一定時間が経過して同様の状態になった時は、ほぼ静的な状態であるため、静的な場合の特性計算に移行できる。以上により、パワーデバイスの高精度なスイッチング波形の計算を含めて、回路計算が可能であることを説明した。

次に、前記のようなスイッチング波形計算が可能な、アームモデルの構成方法について説明する。この構成は、超高速集積回路用プログラムに端を発したアナログデジタル混合信号に対応したハードウェア記述の世界標準の言語であるＶＨＤＬ−ＡＭＳを用いて、記述・作成する。ＶＨＤＬ−ＡＭＳは、ＡＮＳＹＳ（登録商標）社のＳｉｍｐｌｏｒｅｒ、ＳＹＮＯＰＳＹＳ（登録商標）社のＳａｂｅｒ、メンターグラフィクス（登録商標）社のＳｙｓｔｅｍＶｉｓｉｏｎに搭載されており、回路計算用のモデルを記述・作成できる。作成したモデルは、これらの回路シミュレータに搭載すれば、その回路シミュレータの持つ機能を用いて回路計算することが可能になる。前記の説明における、スイッチング波形関数の電圧源または電流源と負荷式を電圧直列、電流並列にて用いる素子モデルをＡとし、中間端子を設けて別モデルとした電圧関数式の電源素子モデルをＢとして、それぞれ、以下のようにＶＨＤＬ−ＡＭＳで記述できる。素子モデルＡの記述は、Ｖ１を素子モデルＡの電圧ａｃｒｏｓｓ変数、Ｉ１を素子モデルＡの電流ｔｈｒｏｕｇｈ変数とすると、計算式を、Ｖ１＝＝電圧波形関数＋負荷関数電圧； Ｉ１＝＝電流波形関数＋負荷関数電流； のように記述できる。また、素子モデルＢの記述は、Ｖ２を素子モデルＢの電圧ａｃｒｏｓｓ変数とすると、計算式を、Ｖ２＝＝電圧関数； Ｉ２：指定不要のように記述できる。また、素子モデルＡの電圧波形関数を素子モデルＢの電圧関数に含めることも考えられるが、素子モデルＢを補正電圧とする方が自然である。

前記のようにモデルを記述すると、中間端子と上端子の間で電圧波形を回路シミュレータの機能により表示させることができ、電圧関数式の電源が発生させる電圧波形が、設定した電圧波形関数で構成されていることを確認できる。また、中間端子と下端子の間に電圧関数式の電源を設ける場合も、同様に電圧波形を確認できる。

前記のようにモデルを記述すると、ＰＷＭ制御や、ケーブルモデル、モータモデルと組み合わせて、回路計算をすることができる。また、計算時間は関数式の計算であるため等価回路モデルと同程度以下を期待できる。また、高い計算精度を期待できる。

次に、前記した、スイッチング波形の小回路での測定や高精度シミュレーションの結果を、回路シミュレーションに利用する方法の検討内容を、実際の回路計算に適用する手段を説明する。

（システム構成例）
図１は、本実施形態に係る解析計算システムの構成例を示す図である。

解析計算システム５は、解析計算装置１、表示装置２、入力装置３、記憶装置４を有している。解析計算装置１は、ＣＰＵ（Central Processing Unit）などの中央処理装置を備えるとともに、メモリ・キャッシュなどの内部記憶装置を有している。表示装置２は、画像処理装置および液晶画面などの表示画面である。入力装置３は、キーボード・マウスなどの直接入力装置と媒体入力装置である。記憶装置４は、半導体記憶媒体やハードディスクなどのディスク媒体を総称する記憶媒体である。

回路シミュレータは、記憶装置４に格納されており、動作時には、入力装置３からユーザの指示を受け、解析計算装置１で処理を行い、結果を表示装置２に示す構成になっている。

（具体例）
以下、解析計算システム５で動作するモデル構成の具体的な例を説明する。

（実施形態１）
図２は、本発明に係るインバータのアームモデルの構成例を示す図である。

アームモデル１００は、素子モデル１０１、素子モデル１０２、上端子１０３、下端子１０４、中間端子１０５、１０６を有する。素子モデル１０２は、上端子１０３、中間端子１０５を有する、電圧関数式による電圧源である。素子モデル１０１は、下端子１０４、中間端子１０６を有する、スイッチング波形関数の電圧源または電流源と負荷式を電圧直列、電流並列にて用いる素子モデルである。本実施形態はスイッチング波形の計算時の構成である。

本実施形態に係るインバータのアームモデルは、回路シミュレータの１つの素子モデルとして、記憶装置４に格納されており、ユーザの指示を受けて、回路構成の一部として表示装置２に表示され、入力装置３で回路結線とモデルデータが設定されて回路構成が完成すると、回路計算が実施されて、その結果が表示装置２に表示される構成になっている。

処理部１００および各部１０１〜１０６は、ＲＯＭ（Read Only Memory）や、ハードディスクに格納された解析計算プログラムが、ＲＡＭ（Random Access Memory）に展開され、ＣＰＵによって実行されることによって具現化する。なお、アームモデルは、ハードディスクなどの磁気記録媒体、ＣＤ（Compact Disk-Read Only Memory）や、ＤＶＤ（Digital Versatile Disk）の光学記録媒体など、いわゆるコンピュータ読取可能な記録媒体に記録されている。

（実施形態２）
図３は、本発明に係る第２のインバータのアームモデルの構成例を示す図である。

アームモデル２００は、素子モデル２０１、素子モデル２０２、上端子２０３、下端子２０４、中間端子２０５、２０６を有する。素子モデル２０２は、下端子２０４、中間端子２０５を有する、電圧関数式による電圧源である。素子モデル２０１は、上端子２０３、中間端子２０６を有する、スイッチング波形関数の電圧源または電流源と負荷式を電圧直列、電流並列にて用いる素子モデルである。

システム構成との関係は図２と同様であるため省略する。

（実施形態３）
図４は、本発明に係る第３のインバータのアームモデルの構成例を示す図である。

一体化アームモデル３００は、上アームモデル３０１、下アームモデル３０２を有する。上アームモデル３０１は、上端子３０３、下端子３０４、中間端子３０５、３０６、ゲート端子３０７、３０８を有する。下アームモデル３０２は、上端子３１３、下端子３１４、中間端子３１５、３１６、ゲート端子３１７、３１８を有する。例えば、上アームモデル３０１は、スイッチング波形計算時にはアームモデル１００と同じであり、下アームモデル３０２は、スイッチング波形計算時にはアームモデル２００と同じである。中間端子３０５と３０６を回路結線することにより、例えば、上端子３０３と中間端子３０５の間と中間端子３０６と下端子３０４の間を別の素子モデルとすることができる。下アームモデルについても同様である。本実施形態ではゲート端子からの情報により、静特性とスイッチング波形の両方の計算を実施する。

上下アームを一体化してモデルにすることは、電圧関数の電圧源での逆アーム側の電圧関数の使用や、波形計算での逆アーム側の状態の使用が生じる際に、データ信号のモデル間のやりとりをとせずに済むため、有利である。

システム構成との関係は図２と同様であるため省略する。

等価回路モデルのアームでは、上端子はＩＧＢＴコレクタ及びダイオードアノード、下端子はＩＧＢＴエミッタ及びダイオードカソードであり、中間端子は存在しない。また、前記のように、中間端子を設けて、上端子と中間端子間（または中間端子と下端子間）に電圧関数式の電源を設けることは、特許文献１に記載がない。

実施形態３のインバータアームモデルは、Ｕ，Ｖ，Ｗ各相のモデルとして用いて回路に結線し、３Ｗ相のインバータブリッジを構成できる。また、ＰＷＭ制御のモデルや、ケーブルモデル、モータモデルと組み合わせて、回路計算をすることができる。

図５、図６、図７は、実施形態３を用いて実施したスイッチング波形計算の結果の例を説明するための図である。

図５はあるゲート抵抗で測定したリカバリー電圧波形とそのフィッティング波形を示す図である。図６は２０％大きいゲート抵抗で測定したリカバリー電圧波形とそのフィッティング波形を示す図である。図７は中間の１０％大きいゲート抵抗で測定したインバータ出力波形と第３実施形態を用いて実施したスイッチング波形計算の結果を示す図である。スイッチング波形は、フィット関数式の係数を補間して計算されている。電圧波形立ち上り部６０４での電圧の時間微分を比較すると、４．２％の差で一致ており、本実施形態による計算が正確であることを示している。

以上説明した如く、本発明によれば、パワーデバイスのスイッチング波形を高精度かつ効率的に回路シミュレーションできる。

１ 解析計算装置
２ 表示装置
３ 入力装置
４ 記憶装置
１００，２００ アームモデル
１０１，１０２，２０１，２０２ 素子モデル
１０３，２０３，３０３，３１３ 上端子
１０４，２０４，３０４，３１４ 下端子
１０５，１０６，２０５，２０６，３０５，３０６，３１５，３１６ 中間端子
３００ 一体化アームモデル
３０１ 上アームモデル
３０２ 下アームモデル
３０７，３０８，３１７，３１８ ゲート端子
６０４ 電圧波形立ち上り部

Claims (4)

1. 回路計算を行う計算装置と、
   回路シミュレータと、インバータのアームモデルと、を格納する記憶装置と、を備え、
   前記アームモデルは、上端子と、下端子と、前記上端子と前記下端子の間に配置される中間端子と、前記上端子と前記中間端子の間または前記下端子と前記中間端子の間の一方に結線される電圧関数式の電源と、他方に結線される素子モデルと、を有し、
   前記電圧関数式の電源は、前記アームモデルの電圧波形関数をこの電圧関数式に加えると一定値となるように設定され、電圧波形を発生させるものであり、
   前記アームモデルを用いてシミュレーションすることでスイッチング波形を計算する、
   回路シミュレーション装置。
2. 回路計算を行う計算装置と、
   回路シミュレータと、インバータのアームモデルと、を格納する記憶装置と、を備え、
   前記アームモデルは、一体となった上アームおよび下アームを有し、
   前記上アームおよび前記下アームのそれぞれは、上端子と、下端子と、ゲート端子と、を有し、
   前記上アームおよび前記下アームの一方または両方は、互いに結線される２つの中間端子の組を１つ以上有し、前記上端子と前記中間端子の間または前記下端子と前記中間端子の間の一方に結線される電圧関数式の電源と、他方に結線される素子モデルとを有し、
   前記電圧関数式の電源は、前記アームモデルの電圧波形関数をこの電圧関数式に加えると一定値となるように設定され、電圧波形を発生させるものであり、
   前記アームモデルを用いてシミュレーションすることでスイッチング波形を計算する、
   回路シミュレーション装置。
3. 請求項２に記載の回路シミュレーション装置であって、
   前記上アームまたは前記下アームにおける、前記上端子と前記中間端子の間の素子モデルと、前記下端子と前記中間端子の間の素子モデルとが別の素子モデルである、
   回路シミュレーション装置。
4. 請求項１または請求項２に記載の回路シミュレーション装置であって、
   前記アームモデルは、負荷式を有し、
   前記負荷式は、ダイオードの理想電流電圧特性式であり、変動影響計算式電圧源と、変動影響計算負荷関数式と、を有し、
   前記変動影響計算式電圧源は、前記電圧波形関数と直列に設けられ、
   前記変動影響計算負荷関数式は、前記電圧波形関数と並列に設けられる、
   回路シミュレーション装置。