JP4966331B2 - 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 - Google Patents
半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 Download PDFInfo
- Publication number
- JP4966331B2 JP4966331B2 JP2009073907A JP2009073907A JP4966331B2 JP 4966331 B2 JP4966331 B2 JP 4966331B2 JP 2009073907 A JP2009073907 A JP 2009073907A JP 2009073907 A JP2009073907 A JP 2009073907A JP 4966331 B2 JP4966331 B2 JP 4966331B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- circuit
- degradation
- deterioration
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
ここでΔVth_circuit(t)は回路内に存在するnMOSFETまたはpMOSFETの時刻tにおける閾値電圧シフト、ΔVth_dc(t)は単体のnMOSFETまたはpMOSFETに対するDC条件下での閾値シフト量である。
まず、本実施形態におけるMOSFETの閾値電圧シフトおよび電流劣化率の計算方法と、それを回路シミュレーションに反映させる方法を述べる。
本実施形態では、BTIおよびホットキャリア劣化に伴う閾値電圧シフトΔVthのほかに、電流劣化率ΔID/ID から劣化量を計算している。閾値電圧シフトに加えて電流劣化率を用いるのは、劣化による移動度低下の影響を考慮するためである。
ΔID/ID=C×tD≡G(t) (3)
なお、パラメータA〜Dは端子電圧や端子電流の関数であり、DC条件下の信頼性評価試験の結果からモデリングされている。また、電流劣化率は劣化前におけるVG=VD=VDD(nMOS)またはVSS(pMOS)でのドレイン電流と、ストレス電圧が時間tの間印加されたときのドレイン電流量との比率
ΔID/ID=ΔID(t)/ID(0) (4)
としている。
teff_dvth=F-1(ΔVth(t)) (5)
ΔVth(t+δt)=ΔVth(t)+dF/dt(teff_dvth)×δt (6)
・電流劣化率
teff_dld=G−1(ΔID/ID(t)) (7)
ΔID0/ID(t+δt)=ΔID/ID(t)+dG/dt(teff_dld)×δt (8)
MOSFETの劣化が進行しない条件ではdF/dtやdG/dtが0、劣化が進行する条件ではdF/dtやdG/dtが0ではない値となるため、t+δtでの劣化量を精度よく見積もることができる。
ΔVth,gm(t)=ΔID(t)/gm(0) (9)
ΔID(t)=ΔID/ID(t)×ID(0) (10)
gm(0)=dID/dVG(0) (11)
と電圧源に変換している。
ΔV=ΔVth,sh (12)
VG−Vth−ΔVth,sh>0のとき
ΔV=ΔVth,sh+(ΔVth,gm−ΔVth,sh)×
(VG−Vth−ΔVth,sh)/(VDD−Vth−ΔVth,sh) (13)
また、回路シミュレーションで過渡解析が行われる間ΔVは、図2にΔV1、ΔV2、…、ΔV100などと示すように動的に変化する特徴を持つ。これは本実施形態固有の特徴であり、前述の特許文献2などの公知技術では過渡解析であっても劣化量は時間によらず一定値となる(ΔVave)。例えば、劣化初期は劣化量の時間変化が非常に大きいので、本実施形態と公知技術による計算結果の違いは明確に表れ、本実施形態の方がより高精度なシミュレーションができる。但し、このような「時間変化する電圧源」は特殊な機能ではなく、一般的な回路シミュレーションでは標準的に備えられている機能である。
Factorは、シミュレーションの要求精度に応じて、適当な数字を選定すればよい。
さらに、t1 を細かくすると、回路シミュレーションを何度も再起動する必要があり、それだけでも膨大な時間を消費することに留意すべきである。
第2の実施形態の劣化シミュレーション方法は、外挿方法以外は第1の実施形態と同じなので、外挿方法についてのみ記述する。
第2の実施形態では、図20に示したデューティ比を用いた外挿方法を用いている。回路内のMOSFETに対してデューティ比を計算すると、一般的に図16のような振る舞いを示す。デューティ比は劣化初期には大きく振動するが、次第に一定値に漸近するようになる。本実施形態ではこの特徴を利用している。
これに対し、デューティ比を用いた外挿方法では、不自然な値が発生せず、妥当な外挿結果を得ることができる。
Claims (10)
- ハードウェアとしてのプリプロセッサ、メインプロセッサ、ポストプロセッサを有するコンピュータを用いた、MOSFETを含む回路の回路劣化シミュレーション方法であって、
複数のMOSFETを含む回路を記述した第1の入力ファイルにおいて、前記プリプロセッサを用いて、前記複数のMOSFETの各ゲート端子に電圧電流特性の変動に対応する時間関数的電圧源を直列に挿入できるように前処理を施した第2の入力ファイルを作成するとともに、時間経過に対応した時間関数的劣化モデルを含む第1の劣化計算用条件ファイルを作成し、
前記メインプロセッサにより、前記第2の入力ファイルに対し第1の回路シミュレーションを実施し、前記第1の劣化計算用条件ファイルを用いて、前記複数のMOSFETの閾値及びドレイン電流値の、時刻ti (i=0以上の整数)から時間dt経過後の時間関数的劣化量を前記時間関数的劣化モデルに基づき計算して、前記閾値及びドレイン電流値の時間関数的劣化量とMOSFETを含む回路が記述された第3の入力ファイルを作成し、
前記第3の入力ファイルに基づき、前記ポストプロセッサにより時刻ti+1(但し、ti+1−ti>dt)における時間関数的変動量を外挿により予測計算して第2の劣化計算用条件ファイルを作成し、
前記第2の劣化計算用条件ファイルの内容で、前記メインプロセッサを用いて前記複数のMOSFETの、ti+1〜ti+1+dtの時間関数的劣化量を前記時間関数的劣化モデルに基づき計算した後、前記閾値及びドレイン電流値の時間関数的劣化量を反映した第2の回路シミュレーションを前記メインプロセッサで実施して、その結果を前記ポストプロセッサに出力し、
前記時刻ti がシミュレーション目標時刻tfinalに到達するまで、前記ポストプロセッサによる外挿による予測計算から前記メインプロセッサによる第2の回路シミュレーションまでを繰り返し、
前記時刻ti が前記時刻tfinalに到達したら、時刻t0から時刻tfinalまでの劣化量を反映した前記MOSFETを含む回路の回路シミュレーションの結果が記述された出力ファイルを、前記ポストプロセッサから出力して作業を終了する、
を含む半導体回路劣化シミュレーション方法。 - 前記時間関数的電圧源は、閾値電圧変化に対応する第1の電圧源と、ドレイン電流変化率に対応する第2の電圧源を用いて表現されることを特徴とする請求項1に記載の半導体回路劣化シミュレーション方法。
- 前記第2の電圧源は、ドレイン電流変化率を、時間関数である相互コンダクタンスで除したものであることを特徴とする請求項2に記載の半導体回路劣化シミュレーション方法。
- 前記第1の劣化計算用条件ファイルは、前記複数のMOSFET毎の前記時間関数的劣化モデルと前記電圧電流特性の初期値が記載されたリストを含むことを特徴とする請求項1に記載の半導体回路劣化シミュレーション方法。
- 前記第1の劣化計算用条件ファイル作成の後に、前記第1の劣化計算用条件ファイルを手動処理により修正することをさらに有することを特徴とする請求項1に記載の半導体回路劣化シミュレーション方法。
- 前記第2の劣化計算用条件ファイルの作成は、初期値より時間ti +dtまでのデータを用いて、最小二乗法により劣化現象に適合する関数であるフィッティング関数の係数を導出し、前記フィッティング関数を用いて前記動的変動量を予測計算することを含むことを特徴とする請求項1に記載の半導体回路劣化シミュレーション方法。
- 前記初期値は、時刻ゼロから時間δt(但し、δt<dt)経過後の値であることを特徴とする請求項6に記載の半導体回路劣化シミュレーション方法。
- 時間t_acにおけるAC動作でのMOSFETの閾値変化またはドレイン電流劣化量と、時間t_dcにおけるDC動作でのMOSFETの閾値変化またはドレイン電流が等しい場合に、t_acとt_dcの比をデューティ比と定義するとき、前記第2の劣化計算用条件ファイルの作成は、
時間0〜ti +dtでの前記電圧電流特性の劣化量を読み取り、
DC動作での単体MOSFETの0〜ti+1 における閾値またはドレイン電流の劣化量を予測し、
時間t=ti +dt−δt’〜ti +dt(但しδt’は、δt’<dt)での前記デューティ比を計算し、
前記DC動作劣化量と前記デューティ比の積からt=ti+1での劣化量を予測する、
を含むことを特徴とする請求項1に記載の半導体回路劣化シミュレーション方法。 - 前記第2の劣化計算用条件ファイルの内容は前記第2の入力ファイルにフィードバックされ、前記第2の入力ファイルと前記第3の入力ファイルに記述される前記MOSFETの閾値及びドレイン電流の変化が実質的に一致するまで、前記第2の劣化計算用条件ファイルの作成、前記第2の入力ファイルへのフィードバック及び前記第2の回路シミュレーションを繰り返すことを特徴とする請求項1に記載の半導体回路劣化シミュレーション方法。
- ハードウェアとしてのプリプロセッサ、メインプロセッサ、ポストプロセッサを有するコンピュータに実行させるためのプログラムが記録されたコンピュータプログラム媒体であって、前記プログラムはMOSFETを含む回路の回路劣化シミュレーション方法を含み、当該方法は、
複数のMOSFETを含む回路を記述した第1の入力ファイルにおいて、前記プリプロセッサを用いて、前記複数のMOSFETの各ゲート端子に電圧電流特性の変動に対応する時間関数的電圧源を直列に挿入できるように前処理を施した第2の入力ファイルを作成するとともに、時間経過に対応した時間関数的劣化モデルを含む第1の劣化計算用条件ファイルを作成し、
前記メインプロセッサにより、前記第2の入力ファイルに対し第1の回路シミュレーションを実施し、前記第1の劣化計算用条件ファイルを用いて、前記複数のMOSFETの閾値及びドレイン電流値の、時刻ti (i=0以上の整数)から時間dt経過後の時間関数的劣化量を前記時間関数的劣化モデルに基づき計算して、前記閾値及びドレイン電流値の時間関数的劣化量とMOSFETを含む回路が記述された第3の入力ファイルを作成し、
前記第3の入力ファイルに基づき、前記ポストプロセッサにより時刻ti+1(但し、ti+1−ti>dt)における時間関数的変動量を外挿により予測計算して第2の劣化計算用条件ファイルを作成し、
前記第2の劣化計算用条件ファイルの内容で、前記メインプロセッサを用いて前記複数のMOSFETの、ti+1〜ti+1+dtの時間関数的劣化量を前記時間関数的劣化モデルに基づき計算した後、前記閾値及びドレイン電流値の時間関数的劣化量を反映した第2の回路シミュレーションを前記メインプロセッサで実施して、その結果を前記ポストプロセッサに出力し、
前記時刻ti がシミュレーション目標時刻tfinalに到達するまで、前記ポストプロセッサによる外挿による予測計算から前記メインプロセッサによる第2の回路シミュレーションまでを繰り返し、
前記時刻ti が前記時刻tfinalに到達したら、時刻t0から時刻tfinalまでの劣化量を反映した前記MOSFETを含む回路のシミュレーション結果が記述された出力ファイルを、前記ポストプロセッサから出力して作業を終了する、
を含むことを特徴とするコンピュータプログラム媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009073907A JP4966331B2 (ja) | 2009-03-25 | 2009-03-25 | 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 |
US12/652,434 US20100250223A1 (en) | 2009-03-25 | 2010-01-05 | Semiconductor circuit deterioration simulation method and computer program medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009073907A JP4966331B2 (ja) | 2009-03-25 | 2009-03-25 | 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010225056A JP2010225056A (ja) | 2010-10-07 |
JP4966331B2 true JP4966331B2 (ja) | 2012-07-04 |
Family
ID=42785328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009073907A Expired - Fee Related JP4966331B2 (ja) | 2009-03-25 | 2009-03-25 | 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100250223A1 (ja) |
JP (1) | JP4966331B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9141735B2 (en) * | 2010-06-18 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit device reliability simulation system |
US20140095140A1 (en) * | 2012-10-03 | 2014-04-03 | Lsi Corporation | Bias-temperature instability reliability checks based on gate voltage threshold for recovery |
US20160171140A1 (en) * | 2014-12-11 | 2016-06-16 | Freescale Semiconductor, Inc. | Method and system for determining minimum operational voltage for transistor memory-based devices |
EP3663780B1 (en) * | 2017-07-31 | 2023-03-29 | Nissan Motor Co., Ltd. | Deterioration state computation method and deterioration state computation device |
JP6966694B2 (ja) * | 2017-09-27 | 2021-11-17 | 富士通株式会社 | 電源装置及び電源管理プログラム |
US10621494B2 (en) * | 2017-11-08 | 2020-04-14 | Samsung Electronics Co., Ltd. | System and method for circuit simulation based on recurrent neural networks |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2736501B2 (ja) * | 1993-09-28 | 1998-04-02 | 三菱電機株式会社 | Mos型トランジスタのホットキャリア劣化のシミュレーション方法 |
JPH0831893A (ja) * | 1994-07-15 | 1996-02-02 | Fujitsu Ltd | 半導体集積回路のホットキャリア劣化寿命の検証方法 |
JP2000340789A (ja) * | 1999-05-26 | 2000-12-08 | Matsushita Electronics Industry Corp | シミュレーション方法 |
JP3405713B2 (ja) * | 2000-06-27 | 2003-05-12 | 松下電器産業株式会社 | 半導体装置の寿命推定方法および信頼性シミュレーション方法 |
US7292968B2 (en) * | 2000-09-29 | 2007-11-06 | Cadence Design Systems, Inc. | Hot carrier circuit reliability simulation |
US7567891B1 (en) * | 2000-09-29 | 2009-07-28 | Cadence Design Systems, Inc. | Hot-carrier device degradation modeling and extraction methodologies |
JP2006140284A (ja) * | 2004-11-11 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体装置の信頼性シミュレーション方法及び信頼性シミュレータ |
JP4989261B2 (ja) * | 2007-03-14 | 2012-08-01 | オンセミコンダクター・トレーディング・リミテッド | 回路シミュレーション方法 |
-
2009
- 2009-03-25 JP JP2009073907A patent/JP4966331B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-05 US US12/652,434 patent/US20100250223A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2010225056A (ja) | 2010-10-07 |
US20100250223A1 (en) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4214775B2 (ja) | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ | |
US8181144B2 (en) | Circuit timing analysis incorporating the effects of temperature inversion | |
JP4966331B2 (ja) | 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 | |
JP2004200461A5 (ja) | ||
Kumar et al. | Adaptive techniques for overcoming performance degradation due to aging in CMOS circuits | |
US10275553B2 (en) | Custom circuit power analysis | |
US8225257B2 (en) | Reducing path delay sensitivity to temperature variation in timing-critical paths | |
US8849643B2 (en) | Table-lookup-based models for yield analysis acceleration | |
TWI518534B (zh) | 基於老化之洩漏能量減少方法與系統 | |
JP2010108360A (ja) | シミュレーション方法、情報処理装置およびプログラム | |
JP5569237B2 (ja) | 情報処理装置、プログラム、および設計支援方法 | |
Bian et al. | Nonlinear delay-table approach for full-chip NBTI degradation prediction | |
Afacan et al. | A lifetime-aware analog circuit sizing tool | |
Han et al. | Variation-aware aging analysis in digital ICs | |
JP2007272392A (ja) | 回路シミュレーション装置 | |
Yang et al. | NBTI-aware adaptive minimum leakage vector selection using a linear programming approach | |
Zhang et al. | A dynamic time evolution method for concurrent device-circuit aging simulations | |
Unutulmaz et al. | Analysis of NBTI effects on high frequency digital circuits | |
Marranghello et al. | CMOS inverter delay model based on DC transfer curve for slow input | |
Sootkaneung et al. | Combined impact of BTI and temperature effect inversion on circuit performance | |
US20150073738A1 (en) | Determining process variation using device threshold sensitivites | |
Yang et al. | NBTI and leakage reduction using an integer linear programming approach | |
JP2007080062A (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
Acharya et al. | Beyond SPICE Simulation: A Novel Variability-Aware STA Methodology for Digital Timing Closure | |
Schaldenbrand et al. | Recent updates to transistor level reliability analysis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |