JP6966694B2 - 電源装置及び電源管理プログラム - Google Patents

電源装置及び電源管理プログラム Download PDF

Info

Publication number
JP6966694B2
JP6966694B2 JP2017186575A JP2017186575A JP6966694B2 JP 6966694 B2 JP6966694 B2 JP 6966694B2 JP 2017186575 A JP2017186575 A JP 2017186575A JP 2017186575 A JP2017186575 A JP 2017186575A JP 6966694 B2 JP6966694 B2 JP 6966694B2
Authority
JP
Japan
Prior art keywords
duty ratio
power supply
supply circuit
output
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017186575A
Other languages
English (en)
Other versions
JP2019062689A (ja
Inventor
宏 中尾
遊 米澤
善康 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017186575A priority Critical patent/JP6966694B2/ja
Priority to US16/137,597 priority patent/US11264892B2/en
Publication of JP2019062689A publication Critical patent/JP2019062689A/ja
Application granted granted Critical
Publication of JP6966694B2 publication Critical patent/JP6966694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/36Means for starting or stopping converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00Details of emergency protective circuit arrangements
    • H02H1/0007Details of emergency protective circuit arrangements concerning the detecting means
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0009Devices or circuits for detecting current in a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)

Description

本発明は、電源装置及び電源管理プログラムに関する。
電源回路の出力電圧が目標電圧に近づくように、電源回路のスイッチング素子の制御信号のデューティ比を決定するデューティ比決定部を有する電源装置が知られている(特許文献1参照)。許容範囲演算部は、電流検出回路により検出された電源回路の出力電流を基にデューティ比の許容範囲を演算する。出力部は、デューティ比決定部により決定されたデューティ比が許容範囲内である場合には、デューティ比決定部により決定されたデューティ比を出力し、デューティ比決定部により決定されたデューティ比が許容範囲外である場合には、電源回路を停止させる。これにより、電源装置は、電流検出回路が故障した場合でも、電源回路に過電流が流れた場合には電源回路を停止させることができる。
特開2017−85820号公報
特許文献1の電源装置は、電流検出回路が故障した場合でも、電源回路に過電流が流れた場合には電源回路を停止させることができる。しかし、特許文献1は、それ以外の電源回路の劣化を検出することができない。
1つの側面では、本発明の目的は、種々の電源回路の劣化を検出することができる電源装置及び電源管理プログラムを提供することである。
電源装置は、電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第1のデューティ比を演算する第1のデューティ比演算部と、前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第2のデューティ比を演算する第2のデューティ比演算部と、前記第1のデューティ比及び前記第2のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第1のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、前記第2のデューティ比演算部は、前記電源回路の入力電圧と入力電流の積から前記電源回路の出力電圧と出力電流の積を減算することにより損失電力を求め、前記損失電力を前記電源回路の出力電流の2乗で除算することにより前記損失電力に対応する損失抵抗を求める損失抵抗演算部と、前記損失抵抗、前記電源回路の入力電圧、出力電圧及び出力電流を基に前記第2のデューティ比を演算するデューティ比演算部とを有する
1つの側面では、種々の電源回路の劣化を検出することができる。
図1は、本実施形態による電源装置の構成例を示す図である。 図2(A)はデータテーブルの例を示す図であり、図2(B)はワークメモリの例を示す図である。 図3は、制御装置のハードウェア構成例を示す図である。 図4(A)は損失がない場合の電源回路の等価回路を示す図であり、図4(B)は損失がある場合の電源回路の等価回路を示す図である。 図5は、電源回路の損失電力と出力電流の関係を示すグラフである。 図6(A)は電圧検出回路のゲインが低下した場合のDa/DtとIoutの関係を示すグラフであり、図6(B)は電流検出回路のゲインが低下した場合のDa/DtとIoutの関係を示すグラフである。 図7は、Da/DtとIoutの関係を示すグラフである。 図8は、電源回路の主な劣化要因を示す図である。 図9は、劣化要因毎の警告閾値及び停止閾値の例を示す図である。 図10は、出力電流と損失抵抗の関係を示すグラフである。 図11(A)は出力電流と損失抵抗の他の関係を示すグラフであり、図11(B)は出力電圧及び出力電流の時間変化の例を示すタイムチャートであり、図11(C)はDa/Dtの時間変化を示すタイムチャートである。 図12は、電源装置の制御方法を示すフローチャートである。 図13は、他の実施形態による劣化検出部の処理方法を示す図である。
図1は、本実施形態による電源装置100の構成例を示す図である。電源装置100は、電源回路101と、制御装置102と、負荷103と、発報装置104とを有する。電源回路101は、直流電源111と、電圧検出回路112と、電流検出回路113と、電解コンデンサ114と、nチャネル電界効果トランジスタ115と、トランス116と、ダイオード119,120と、インダクタ121と、電解コンデンサ122と、電流検出回路123と、電圧検出回路124とを有する。トランス116は、一次巻線117及び二次巻線118を有する。電界効果トランジスタ115は、窒化ガリウム(GaN)の高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)が好ましいが、MOS電界効果トランジスタでもよい。HEMTは、高耐圧及び高速スイッチングの利点がある。電源回路101は、直流電源111から例えば380Vの直流入力電圧Vinを入力し、直流電圧Vinを降圧し、例えば12Vの直流出力電圧Voutを負荷103に出力する。負荷103は、サーバ装置又は電子機器等である。一次巻線117及び二次巻線118の巻数比は、α:1である。高圧電源では、通常、αは1よりも大きな値を取る。
直流電源111は、例えば380Vの直流電圧Vinを入力ノードN1とN2の間に供給する。電解コンデンサ114は、入力ノードN1とN2の間に接続され、入力電圧Vinに充電され、充電された電圧を出力する。トランス116の一次巻線117は、入力ノードN1と電界効果トランジスタ115のドレインとの間に接続される。電界効果トランジスタ115は、スイッチング素子であり、ゲートがパルス幅変調(PWM)制御器144に接続され、ソースが入力ノードN2に接続される。なお、電界効果トランジスタ115は、複数の電界効果トランジスタを並列に接続したものでもよい。二次巻線118は、ダイオード119のアノードと出力ノードN4の間に接続される。ダイオード120は、アノードが出力ノードN4に接続され、カソードがダイオード119のカソードに接続される。インダクタ121は、ダイオード119のカソードと出力ノードN3の間に接続される。電解コンデンサ122は、出力ノードN3とN4の間に接続される。
トランス116は、一次巻線117の電圧を変圧し、変圧した電圧を二次巻線118に出力する。具体的には、一次巻線117に電圧が印加されると、二次巻線118には一次巻線117の電圧より低い電圧が発生する。ダイオード119及び120は、整流回路であり、二次巻線118の電圧を整流する。インダクタ121及び電解コンデンサ122は、平滑化回路であり、整流回路の電圧を平滑化し、平滑化した電圧を出力ノードN3とN4の間に出力する。出力ノードN3とN4の間の出力電圧Voutは、例えば12Vの直流電圧であり、負荷103に電源電圧として供給される。
電界効果トランジスタ115のゲートには、高周波数パルスの制御信号S1が入力される。制御信号S1は、電界効果トランジスタ115のゲート電圧である。PWM制御器144は、電界効果トランジスタ115の制御信号S1のパルス幅を制御する。後述するが、PWM制御器144は、出力電圧Voutが目標電圧(例えば12V)Vrefより低ければ電界効果トランジスタ115の制御信号S1のパルス幅を広くし、出力電圧Voutが目標電圧(例えば12V)Vrefより高ければ電界効果トランジスタ115の制御信号S1のパルス幅を狭くする。これにより、負荷103の変動により、出力電圧Voutが変化した場合でも、PWM制御器144は、出力ノードN3とN4の間の出力電圧Voutが目標電圧(例えば12V)Vrefに近づくように制御することができる。
電圧検出回路112は、入力ノードN1とN2の間の電圧を、電源回路101の入力電圧Vinとして検出する。電流検出回路113は、入力ノードN1に流れる電流を、電源回路101の入力電流Iinとして検出する。電圧検出回路124は、出力ノードN3とN4の間の電圧を、電源回路101の出力電圧Voutとして検出する。電流検出回路123は、出力ノードN3に流れる電流を、電源回路101の出力電流Ioutとして検出する。
電圧検出回路124とアナログ/デジタル(A/D)変換器133とを電気的に絶縁するため、電圧検出回路124は、フォトカプラにより、光学的にA/D変換器133に接続されている。また、電流検出回路123とA/D変換器134とを電気的に絶縁するため、電流検出回路123は、フォトカプラにより、光学的にA/D変換器134に接続されている。
ここで、電圧検出回路124のフォトカプラの感度が劣化により低下すると、電圧検出回路124が検出する出力電圧Voutは、ノードN3とN4の間の電圧より低くなってしまう。また、電流検出回路123のフォトカプラの感度が劣化により低下すると、電流検出回路123が検出する出力電流Ioutは、ノードN3に流れる電流より小さくなってしまう。この場合、制御装置102は、電源回路101の劣化を検出し、電源回路101を停止させる。以下、制御装置102の詳細を説明する。
制御装置102は、A/D変換器131〜134と、メモリ135と、損失抵抗演算部139と、目標電圧発生部140と、減算器141と、補償器142と、スイッチ部143と、PWM制御器144と、デューティ比演算部145と、劣化検出部146を有する。なお、損失抵抗演算部139と、目標電圧発生部140と、減算器141と、補償器142と、スイッチ部143と、デューティ比演算部145と、劣化検出部146は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。
A/D変換器131は、電圧検出回路112により検出されたアナログの入力電圧Vinをデジタルの入力電圧Vinに変換する。A/D変換器132は、電流検出回路113により検出されたアナログの入力電流Iinをデジタルの入力電流Iinに変換する。A/D変換器133は、電圧検出回路124により検出されたアナログの出力電圧Voutをデジタルの出力電圧Voutに変換する。A/D変換器134は、電流検出回路123により検出されたアナログの出力電流Ioutをデジタルの出力電流Ioutに変換する。
目標電圧発生部140は、目標電圧Vrefを記憶し、目標電圧Vrefを出力する。目標電圧Vrefは、例えば12Vである。減算器141は、目標電圧Vrefからデジタルの出力電圧Voutを減算し、減算結果を補償器142に出力する。補償器142は、減算器141の減算結果に応じて、デューティ比Daを演算する。デューティ比Daは、制御信号S1のデューティ比であり、Vout/Vinで表される。補償器142は、出力電圧Voutが目標電圧Vrefに近づくようにデューティ比Daを演算する。例えば、補償器142は、出力電圧Voutが目標電圧Vrefより低ければ、デューティ比Daを大きくし、出力電圧Voutが目標電圧Vrefより高ければ、デューティ比Daを小さくする。デューティ比Daが大きくなると、制御信号S1のパルス幅が広くなり、出力電圧Voutが上昇する。また、デューティ比Daが小さくなると、制御信号S1のパルス幅が狭くなり、出力電圧Voutが下降する。このフィードバック制御により、出力電圧Voutを目標電圧Vrefの一定値に維持することができる。以上のように、減算器141及び補償器142は、デューティ比演算部であり、出力電圧Voutが目標電圧Vrefに近づくように、電源回路101の電界効果トランジスタ115の制御信号S1のデューティ比Daを演算する。
メモリ135は、ワークメモリ137を有し、プログラム136及びデータテーブル138を記憶する。プログラム136は、電源管理プログラムである。制御装置102がマイクロコンピュータである場合、マイクロコンピュータ内の中央処理ユニット(CPU)がプログラム136を実行することにより、制御装置102の機能を実現する。
図2(A)は、データテーブル138の例を示す図である。例えば、電源回路101は、出力電圧が12Vであり、定格出力電力が500Wである。データテーブル138は、出力電流Ioutと損失抵抗Rlossの対応関係を示す。損失抵抗Rlossの詳細は、後述する。
図2(B)は、ワークメモリ137の例を示す図である。例えば、電源回路101は、入力電圧Vinが380V、出力電圧が12Vであり、定格出力電力が500Wである。ワークメモリ137は、出力電流Iout、デューティ比DaとDtの比、出力電圧Vout、入力電圧Vin、及び入力電流Iinの対応関係を記憶する。デューティ比Dtの詳細は、後述する。
損失抵抗演算部139は、デジタルの入力電圧Vin、デジタルの入力電流Iout、デジタルの出力電圧Vout、及びデジタルの出力電流Ioutを基に、損失抵抗Rlossを演算する。そして、損失抵抗演算部139は、図2(A)に示すように、出力電流Ioutと損失抵抗Rlossの対応関係を示すデータテーブル138をメモリ135に書き込む。損失抵抗演算部139の詳細は、後述する。
デューティ比演算部145は、データテーブル138の損失抵抗Rloss、デジタルの入力電圧Vin、デジタルの出力電圧Vout、及びデジタルの出力電流Ioutを基に、デューティ比Dtを演算する。デューティ比Dtは、制御信号S1の理論デューティ比である。デューティ比Daは、制御信号S1の実効デューティ比である。デューティ比演算部145は、デューティ比Dtを劣化検出部146に出力する。デューティ比演算部145の詳細は、後述する。
劣化検出部146は、図2(B)に示すように、出力電流Iout、デューティ比DaとDtの比、出力電圧Vout、入力電圧Vin、及び入力電流Iinの対応関係をワークメモリ137に書き込む。劣化検出部146は、デューティ比Da、デューティ比Dt、及び出力電流Ioutを基に、電源回路101の劣化を検出する。劣化検出部146は、電源回路101の劣化を検出した場合には、警告信号S3を発報装置104に出力し、「1」の停止信号S2をスイッチ部143に出力する。また、劣化検出部146は、電源回路101の劣化を検出しない場合には、警告信号S3を発報装置104に出力せず、「0」の停止信号S2をスイッチ部143に出力する。劣化検出部146の詳細は、後述する。
制御装置102は、パワーマネージメントバス(PMBUS)を介して、発報装置104に接続される。発報装置104は、電源回路101の劣化の警告情報を、ディスプレイ又はLED等により表示する。ユーザは、警告情報を認識することにより、電源回路101が故障する前に、電源回路101を交換することができる。
スイッチ部143は、停止信号S2が「0」である場合には、補償器142が出力するデューティ比DaをPWM制御器144に出力する。その場合、PWM制御器144は、デューティ比Daのパルス幅を持つパルスの制御信号S1を電界効果トランジスタ115のゲートに出力する。制御信号S1のデューティ比はDaである。電界効果トランジスタ115は制御信号S1に応じてオン/オフ動作を行い、出力電圧Voutはデューティ比Daに応じた電圧に制御される。
また、スイッチ部143は、停止信号S2が「1」である場合には、オフ状態になり、補償器142が出力するデューティ比DaをPWM制御器144に出力しない。その場合、PWM制御器144は、デューティ比が0であるローレベル固定の制御信号S1を電界効果トランジスタ115のゲートに出力する。その場合、電界効果トランジスタ115はオフ状態を維持し、出力電圧Voutは0Vを維持する。電源回路101は、停止する。
以上のように、劣化検出部146及びスイッチ部143は、出力部であり、電源回路101が劣化していない場合には、デューティ比DaをPWM制御器144に出力し、電源回路101が劣化している場合には、電源回路101を停止させる。
図3は、制御装置102のハードウェア構成例を示す図である。制御装置102は、例えば、マイクロコンピュータであり、上記のA/D変換器131〜134、メモリ135及びPWM制御器144の他に、CPU301、タイマ302及び通信インターフェース303を有する。CPU301は、制御装置201の制御を行う。タイマ302は、タイマ値のカウントを行う。メモリ135は、プログラム136等を記憶する。CPU301は、メモリ135内のプログラム136を実行することにより、図1の損失抵抗演算部139と、目標電圧発生部140と、減算器141と、補償器142と、スイッチ部143と、デューティ比演算部145と、劣化検出部146の機能を実現する。また、CPU301は、通信インターフェース303を介して、警告信号S3を出力する。
本実施形態は、コンピュータがプログラムを実行することによって実現することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体及び上記のプログラム等のコンピュータプログラムプロダクトも本実施形態として適用することができる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。
図4(A)は、損失がない場合の電源回路101の等価回路を示す図である。図1の電界効果トランジスタ115がオン状態の場合、スイッチSW1がオンし、スイッチSW2がオフし、直流電源111は、回路部401にエネルギーを供給する。図1の電界効果トランジスタ115がオフ状態の場合、スイッチSW1がオフし、スイッチSW2がオンし、回路部401は、エネルギーを放出する。回路部401は、トランス116、インダクタ121及び電解コンデンサ122等を有する。トランス116の一次巻線117及び二次巻線118の巻数比は、α:1である。負荷抵抗Rloadは、図1の負荷103の抵抗に対応する。出力電圧Voutは、負荷抵抗Rloadの両端の電圧である。この場合、デューティ比Dtは、式(1)で表される。なお、損失がない場合、デューティ比Daは、デューティ比Dtと同じである。
Dt=α・Vout/Vin ・・・(1)
図4(B)は、損失がある場合の電源回路101の等価回路を示す図である。図4(B)の等価回路は、図4(A)の等価回路に対して、損失抵抗Rlossを追加したものである。損失抵抗Rlossは、電源回路101の損失電力に対応する等価抵抗を示し、負荷抵抗Rloadに直列に接続される。損失抵抗演算部139は、式(2)により、損失抵抗Rlossを求める。入力電力Pinは、入力電圧Vinと入力電流Iinの積である。出力電力Poutは、出力電圧Voutと出力電流Ioutの積である。損失抵抗演算部139は、入力電力Pinから出力電力Poutを減算することにより損失電力を求め、その損失電力を出力電流Ioutの2乗で除算することにより、損失電力に対応する損失抵抗Rlossを求める。
Figure 0006966694
電圧Vconvは、損失抵抗Rlossと負荷抵抗Rloadの直列接続の両端の電圧である。デューティ比演算部145は、式(3)により、デューティ比Dtを演算する。具体的には、デューティ比演算部145は、出力電圧Voutを出力電流Ioutで除算することにより、負荷抵抗Rloadを求める。そして、デューティ比演算部145は、負荷抵抗Rloadと損失抵抗Rlossの和を求め、その和と出力電流Ioutの積を求め、その積を入力電圧Vinで除算し、その除算の結果と巻数比αの積をデューティ比Dtとする。
Figure 0006966694
図5は、電源回路101の損失電力Eと出力電流Ioutの関係を示すグラフである。損失電力Eは、式(4)で近似することができる。
E≒A+B・Iout+C・Iout2 ・・・(4)
ここで、定数項Aは、出力電流Ioutに依存しない損失である。例えば、定数項Aは、制御装置102の消費電力、リーク電流による損失、及びインダクタの鉄損等である。
比例項Bは、出力電流Ioutに比例する損失である。例えば、比例項Bは、電界効果トランジスタ115のスイッチング損失等である。
2次項Cは、出力電流Ioutの2乗に比例する損失である。例えば、2次項Cは、基板の抵抗損等である。
次に、電圧検出回路124の劣化について説明する。電圧検出回路124のフォトカプラの感度が劣化により低下し、電圧検出回路124のゲインがβ(0<β<1)倍に低下すると、デューティ比Daは、式(5)のように、大きくなる。すると、出力ノードN3とN4の間の電圧は、電圧検出回路124が検出する出力電圧Voutの1/β倍に上昇する。この場合、デューティ比Daは、出力電流Ioutに依存せずに一定である。
Da=Dt/β ・・・(5)
図6(A)は、電圧検出回路124のゲインβが低下した場合のDa/DtとIoutの関係を示すグラフである。Da/Dtは、デューティ比Daとデューティ比Dtとの比である。式(5)より、Da/Dtは、1/βであり、出力電流Ioutに依存せずに一定である。Da/Dtは、ゲインβが小さくなるほど、大きくなる。劣化検出部146は、Da/Dtが出力電流Ioutに依存しない場合において、Da/Dtが閾値より大きくなった場合には、電圧検出回路124の劣化を検出することができる。
次に、電流検出回路123の劣化について説明する。電流検出回路123のフォトカプラの感度が劣化により低下し、電流検出回路123のゲインがγ(0<γ<1)倍に低下すると、デューティ比Daは、式(6)のように、大きくなる。すると、出力ノードN3に流れる電流は、電流検出回路123が検出する出力電流Ioutの1/γ倍に上昇する。ここで、Rload’は、見かけ上の負荷抵抗である。Rloss’は、見かけ上の損失抵抗である。
Da≒Dt(Rloss’+Rload’)/Rloss’ ・・・(6)
見かけ上の損失電力E’は、式(7)で近似される。見かけ上の損失抵抗Rloss’は、式(8)で近似される。式(6)及び(8)より、デューティ比Daは式(9)で表される。式(9)において、出力電流Ioutが十分に大きいとき、出力電流Ioutの項が支配的になり、デューティ比Daは、式(10)で表される。この場合、デューティ比Daは、出力電流Ioutに比例する。
Figure 0006966694
図6(B)は、電流検出回路123のゲインγが低下した場合のDa/DtとIoutの関係を示すグラフである。式(10)より、Da/Dtは、出力電流Ioutに比例する。Da/Dtは、ゲインγが小さくなるほど、大きくなる。劣化検出部146は、出力電流Ioutが第1の電流閾値より大きい範囲で、Da/Dtが出力電流Ioutに比例する場合、Da/Dtが閾値より大きくなった場合には、電流検出回路123の劣化を検出することができる。
次に、電源回路101において、電流検出回路123及び電圧検出回路124以外の劣化により、損失電力が増加する場合を説明する。式(4)の損失電力Eは、電源回路101の劣化がない場合の損失電力である。電源回路101が劣化すると、定数項Aが定数項A’になり、比例項Bが比例項B’になり、2次項Cが2次項C’になる。その場合、損失電力E”は、式(11)で表される。
E”≒A’+B’・Iout+C’・Iout2 ・・・(11)
式(4)の損失電力Eに対応する損失抵抗Rlossは、式(12)で表される。式(11)の損失電力E”に対応する損失抵抗Rloss”は、式(13)で表される。デューティ比Daは、式(14)で表される。
Rloss=E/Iout2 ・・・(12)
Rloss”=E”/Iout2 ・・・(13)
Figure 0006966694
式(14)において、出力電流Ioutが大きい場合には、デューティ比Daは、式(15)で近似される。この場合、デューティ比Daは、出力電流Ioutの項が支配的になり、出力電流Ioutに比例する。電源回路101の劣化により、2次項Cの損失が2次項C’の損失に増加すると、デューティ比Daが大きくなる。劣化検出部146は、出力電流Ioutが大きい場合であり、かつ、デューティ比Daが出力電流Ioutに比例する場合、デューティ比Daが閾値より大きくなった場合には、2次項C’の損失増加による電源回路101の劣化を検出することができる。なお、式(10)と式(15)では、いずれも、デューティ比Daが出力電流Ioutに比例するため、その劣化の原因を区別することが困難である。
Figure 0006966694
式(14)において、出力電流Ioutが小さい場合には、デューティ比Daは、式(16)で近似される。この場合、デューティ比Daは、かっこ内の第2項及び第3項が支配的になり、出力電流Ioutに反比例する。電源回路101の劣化により、定数項Aの損失が定数項A’の損失に増加、又は比例項Bの損失が比例項B’の損失に増加すると、デューティ比Daが大きくなる。劣化検出部146は、出力電流Ioutが小さい場合であり、かつ、デューティ比Daが出力電流Ioutに反比例する場合、デューティ比Daが閾値より大きくなった場合には、定数項A’又は比例項B’の損失増加による電源回路101の劣化を検出することができる。
Figure 0006966694
図7は、Da/DtとIoutの関係を示すグラフである。損失電力が0の場合、Da/Dtは100%である。例えば、入力電圧Vinは380V、出力電圧Voutは12V、定格出力電力は500W、待機電力は5Wである。
特性線701a〜701cは、式(5)の電圧検出回路124の感度(ゲイン)低下による劣化を示す特性線である。特性線701aは、電圧検出回路124が検出する出力電圧Voutの感度が2%低下した場合の特性線である。特性線701bは、電圧検出回路124が検出する出力電圧Voutの感度が4%低下した場合の特性線である。特性線701cは、電圧検出回路124が検出する出力電圧Voutの感度が6%低下した場合の特性線である。特性線701a〜701cに示すように、電圧検出回路124が検出する出力電圧Voutの感度が低下するほど、Da/Dtが大きくなる。
特性線702a〜702cは、式(15)の電源回路101の劣化を示す特性線である。特性線702a〜702cは、大電流領域であり、Da/Dtが出力電流Ioutに比例し、2次項Cの損失電力増加に依存する。特性線702aは、2次項Cの抵抗損失電力が2.5%増加した場合の特性線である。特性線702bは、2次項Cの抵抗損失電力が5%増加した場合の特性線である。特性線702cは、2次項Cの抵抗損失電力が10%増加した場合の特性線である。特性線702a〜702cに示すように、2次項Cの損失電力が増加するほど、Da/Dtが大きくなる。
特性線703a〜703cは、式(16)の電源回路101の劣化を示す特性線である。特性線703a〜703cは、小電流領域であり、Da/Dtが出力電流Ioutに反比例し、定数項A又は比例項Bの損失電力増加に依存する。特性線703aは、定数項Aの固定損失電力(待機電力)が50%(2.5W)増加した場合の特性線である。特性線703bは、定数項Aの固定損失電力が75%(3.8W)増加した場合の特性線である。特性線703cは、定数項Aの固定損失電力が100%(5W)増加した場合の特性線である。特性線703a〜703cに示すように、定数項A又は比例項Bの損失電力が増加するほど、Da/Dtが大きくなる。
図8は、電源回路101の主な劣化要因を示す図である。劣化要因801は、式(10)に対応し、電流検出回路123のフォトカプラの感度低下による劣化である。劣化要因801では、Da/Dtは、大出力電流Iout側で、出力電流Ioutに比例する。
劣化要因802は、式(5)に対応し、電圧検出回路124のフォトカプラの感度低下による劣化である。劣化要因802では、Da/Dtは、出力電流Ioutに依存しない。
劣化要因803は、式(15)の2次項Cの損失に対応し、電界効果トランジスタ115又はダイオード119,120のオン抵抗上昇による劣化である。劣化要因803では、Da/Dtは、大出力電流Iout側で、出力電流Ioutに比例する。
劣化要因804は、式(16)の比例項Bの損失に対応し、電界効果トランジスタ115のスイッチング速度低下による劣化である。劣化要因804では、Da/Dtは、小出力電流Iout側で、出力電流Ioutに反比例する。
劣化要因805は、式(16)の定数項Aの損失に対応し、電界効果トランジスタ115又はダイオード119,120等の半導体素子の絶縁劣化である。劣化要因805では、Da/Dtは、小出力電流Iout側で、出力電流Ioutに反比例する。
劣化要因806は、式(15)の2次項Cの損失に対応し、電解コンデンサ114又は122の損失抵抗Rlossの上昇による劣化である。劣化要因806では、Da/Dtは、大出力電流Iout側で、出力電流Ioutに比例する。
劣化要因807は、式(15)の2次項Cの損失に対応し、電解コンデンサ114又は122の容量低下による劣化である。劣化要因807では、Da/Dtは、大出力電流Iout側で、出力電流Ioutに比例する。
劣化要因808は、式(16)の定数項Aの損失に対応し、電解コンデンサ114又は122の絶縁低下による劣化である。劣化要因808では、Da/Dtは、小出力電流Iout側で、出力電流Ioutに反比例する。
劣化要因809は、式(15)の2次項Cの損失に対応し、電源回路101の基板の抵抗増加による劣化である。劣化要因809では、Da/Dtは、大出力電流Iout側で、出力電流Ioutに比例する。
劣化要因810は、式(16)の定数項Aの損失に対応し、電源回路101の基板の絶縁劣化である。劣化要因810では、Da/Dtは、小出力電流Iout側で、出力電流Ioutに反比例する。
図9は、劣化要因毎の警告閾値及び停止閾値の例を示す図である。劣化要因901は、図7の特性線701a〜701cに対応し、電圧検出回路124の感度低下による劣化である。劣化検出部146は、出力電圧Voutのゲインの最大低下量が3%(警告閾値)より大きくなると、発報装置104により警告し、出力電圧Voutのゲインの最大低下量が5%(停止閾値)より大きくなると、電源回路101を停止させる。これらの警告閾値及び停止閾値は、出力電圧Voutの仕様により決まる。例えば、出力電圧Voutの基準値が±5%以内である場合、警告閾値が3%であり、停止閾値が5%である。また、劣化検出部146は、Da/Dtの最大値が103%(警告閾値)より大きくなると、発報装置104により警告し、Da/Dtの最大値が105%(停止閾値)より大きくなると、電源回路101を停止させる。
劣化要因902は、図7の特性線703a〜703cに対応し、固定損失電力(待機電力)増加による劣化である。劣化検出部146は、固定損失電力の最大増加量が25%(警告閾値)より大きくなると、発報装置104により警告し、固定損失電力の最大増加量が50%(停止閾値)より大きくなると、電源回路101を停止させる。また、劣化検出部146は、Da/Dtの最大値が103%(警告閾値)より大きくなると、発報装置104により警告し、Da/Dtの最大値が105%(停止閾値)より大きくなると、電源回路101を停止させる。劣化要因902は、制御装置102の故障、又は電源回路101の基板及び半導体子素子の絶縁低下であり、発火又は発煙故障防止のため、警告閾値を小さくする必要がある。
劣化要因903は、図7の特性線702a〜702cに対応し、抵抗損失電力増加による劣化である。劣化検出部146は、抵抗損失電力の最大増加量が10%(警告閾値)より大きくなると、発報装置104により警告し、抵抗損失電力の最大増加量が20%(停止閾値)より大きくなると、電源回路101を停止させる。また、劣化検出部146は、Da/Dtの最大値が108%(警告閾値)より大きくなると、発報装置104により警告し、Da/Dtの最大値が115%(停止閾値)より大きくなると、電源回路101を停止させる。劣化要因903では、警告閾値及び停止閾値は、電源回路101の冷却マージンにより決まる。例えば、設計時に、想定発熱に対して10〜20%のマージンをとっている場合には、劣化検出部146は、それを超える前に、警告及び停止を行う。
劣化要因904は、式(10)に対応し、電流検出回路123の感度低下による劣化である。劣化検出部146は、出力電流Ioutのゲインの最大低下量が20%(警告閾値)より大きくなると、発報装置104により警告し、出力電流Ioutのゲインの最大低下量が40%(停止閾値)より大きくなると、電源回路101を停止させる。劣化要因901及び904は、いずれも、フォトカプラの感度低下による劣化である。電流検出回路123のフォトカプラと電圧検出回路124のフォトカプラは、同一基板上に設けられる。したがって、劣化要因904が生じる場合には、それと同時に、劣化要因901も生じると考えられる。劣化要因904の警告閾値及び停止閾値は、劣化要因901の警告閾値及び停止閾値に対して、一桁大きい。したがって、劣化要因901による警告及び停止を行えば、劣化要因904による警告及び停止も行ったことになる。そのため、劣化要因904による警告及び停止は、省略可能である。
図10は、出力電流Ioutと損失抵抗Rlossの関係を示すグラフである。損失抵抗演算部139は、式(2)のように、入力電圧Vinと入力電流Iinの積から出力電圧Voutと出力電流Ioutの積を減算することにより損失電力を求め、損失電力を出力電流Ioutの2乗で除算することにより、損失電力に対応する損失抵抗Rlossを求める。そして、損失抵抗演算部139は、図2(A)のように、出力電流Ioutと損失抵抗Rlossの関係を示すデータテーブル138をメモリ135に書き込む。損失抵抗演算部139は、式(2)により、すべての出力電流Ioutに対応する損失抵抗Rlossを演算してもよい。また、損失抵抗演算部139は、式(2)により、一部の出力電流Ioutに対応する損失抵抗Rlossを演算し、残りの出力電流Ioutに対応する損失抵抗Rlossを、一次関数の内挿により求めてもよい。
図11(A)は、出力電流Ioutと損失抵抗Rlossの他の関係を示すグラフである。損失抵抗演算部139は、出力電流Ioutが電流閾値より小さい領域1101では、損失抵抗Rlossを一定値にする。出力電流Ioutが電流閾値以上の領域では、損失抵抗Rlossは、図10の損失抵抗Rlossと同じである。以下、図11(A)の損失抵抗Rlossを設定する理由を説明する。
図11(B)は、出力電圧Vout及び出力電流Ioutの時間変化の例を示すタイムチャートである。電源装置100の起動後、出力電圧Voutは、約12V一定になる。出力電流Ioutは、負荷103の急変に応じて、急変する。
図11(C)は、図11(B)に対応し、Da/Dtの時間変化を示すタイムチャートである。特性線1121は、図10の損失抵抗Rlossを用いたDa/Dtの特性線である。特性線1122は、図11(A)の損失抵抗Rlossを用いたDa/Dtの特性線である。特性線1123は、出力電流Ioutにかかわらず常に一定である損失抵抗Rlossを用いたDa/Dtの特性線である。
特性線1121では、電源回路101が劣化していなくても、負荷103が急変すると、Da/Dtが閾値範囲1125の範囲外になり、領域1124において、電源回路101の劣化を誤検出してしまう。これに対し、特性線1122では、負荷103が急変しても、Da/Dtが閾値範囲1125の範囲内になり、電源回路101の劣化の誤検出を防止することができ、電源回路101の劣化検出精度を±0.5%以内に抑えることができる。
図12は、電源装置100の制御方法を示すフローチャートである。ステップS1201では、損失抵抗演算部139は、式(2)により、損失抵抗Rlossを演算する。補償器142は、デューティ比Daを演算する。デューティ比演算部145は、式(3)により、デューティ比Dtを演算する。劣化検出部146は、Da/Dtを演算し、すべての出力電流Ioutに対応するDa/Dtをワークメモリ137に書き込む。
次に、ステップS1202では、劣化検出部146は、図7に示すように、出力電流Ioutに対するDa/Dtの傾きを計算する。例えば、劣化検出部146は、特性線701a〜701cの傾き、大電流領域の特性線702a〜702cの傾きと、小電流領域の特性線703a〜703cの傾きを計算する。劣化検出部146は、3個以上の出力電流Ioutに対応するDa/Dtの傾きを求める。
次に、ステップS1203では、劣化検出部146は、ステップS1202の傾きが第1の負値より小さい場合には、特性線703a〜703cに対応するので、ステップS1204に進む。また、劣化検出部146は、ステップS1202の傾きが第1の正値以下かつ第1の負値以上である場合には、特性線701a〜701cに対応するので、ステップS1205に進む。また、劣化検出部146は、ステップS1202の傾きが第1の正値より大きい場合には、特性線702a〜702cに対応するので、ステップS1206に進む。
ステップS1206では、劣化検出部146は、図9の劣化要因903の警告閾値(108%)と停止閾値(115%)を選択する。次に、ステップS1209では、劣化検出部146は、Da/Dtの最大値が警告閾値(108%)より大きい場合には、特性線702a〜702cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、Da/Dtの最大値が停止閾値(115%)より大きい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、Da/Dtの最大値が停止閾値(115%)より大きくない場合には、「0」の停止信号S2を出力する。スイッチ部143は、「0」の停止信号S2を入力すると、デューティ比DaをPWM制御器144に出力する。
すなわち、劣化検出部146は、出力電流Ioutが第1の電流閾値より大きい範囲で、出力電流Ioutに対してDa/Dtが比例している場合、Da/Dtの最大値が警告閾値(108%)より大きい場合には、特性線702a〜702cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、出力電流Ioutが第1の電流閾値より大きい範囲で、出力電流Ioutに対してDa/Dtが比例している場合、Da/Dtの最大値が停止閾値(115%)より大きい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、Da/Dtの最大値が停止閾値(115%)より大きくない場合には、「0」の停止信号S2を出力する。スイッチ部143は、「0」の停止信号S2を入力すると、デューティ比DaをPWM制御器144に出力する。
ステップS1204では、劣化検出部146は、図9の劣化要因902の警告閾値(103%)と停止閾値(105%)を選択する。次に、ステップS1207では、劣化検出部146は、Da/Dtの最大値が警告閾値(103%)より大きい場合には、特性線703a〜703cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、Da/Dtの最大値が停止閾値(105%)より大きい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、Da/Dtの最大値が停止閾値(105%)より大きくない場合には、「0」の停止信号S2を出力する。スイッチ部143は、「0」の停止信号S2を入力すると、デューティ比DaをPWM制御器144に出力する。
すなわち、劣化検出部146は、出力電流Ioutが第2の電流閾値より小さい範囲で、出力電流Ioutに対してDa/Dtが反比例している場合、Da/Dtの最大値が警告閾値(103%)より大きい場合には、特性線703a〜703cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、出力電流Ioutが第2の電流閾値より小さい範囲で、出力電流Ioutに対してDa/Dtが反比例している場合、Da/Dtの最大値が停止閾値(105%)より大きい場合には、「1」の出力信号S2を出力し、電源回路101を停止させ、Da/Dtの最大値が停止閾値(105%)より大きくない場合には、「0」の停止信号S2を出力する。スイッチ部143は、「0」の停止信号S2を入力すると、デューティ比DaをPWM制御器144に出力する。
ステップS1205では、劣化検出部146は、図9の劣化要因901の警告閾値(103%)と停止閾値(105%)を選択する。次に、ステップS1208では、劣化検出部146は、Da/Dtの最大値が警告閾値(103%)より大きい場合には、特性線701a〜701cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、Da/Dtの最大値が停止閾値(105%)より大きい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、Da/Dtの最大値が停止閾値(105%)より大きくない場合には、「0」の停止信号S2を出力する。スイッチ部143は、「0」の停止信号S2を入力すると、デューティ比DaをPWM制御器144に出力する。
すなわち、劣化検出部146は、出力電流Ioutに対するDa/Dtの変動が閾値範囲内である場合、Da/Dtの最大値が警告閾値(103%)より大きい場合には、特性線701a〜701cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、出力電流Ioutに対するDa/Dtの変動が閾値範囲内である場合、Da/Dtの最大値が停止閾値(105%)より大きい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、Da/Dtの最大値が停止閾値(105%)より大きくない場合には、「0」の停止信号S2を出力する。スイッチ部143は、「0」の停止信号S2を入力すると、デューティ比DaをPWM制御器144に出力する。
発報装置104は、特性線701a〜701cに対応する警告信号S3、特性線702a〜702cに対応する警告信号S3、又は特性線703a〜703cに対応する警告信号S3に応じて、警告及び警告の劣化要因を表示することができる。
電源装置100は、負荷103が3個以上の動作モードを有し、その3個以上の動作モードが電源回路101の寿命に対して十分短い時間以内に切り替わることが好ましい。例えば、負荷103は、一日の間に、スタンバイ状態モード、低負荷動作モード、及び高負荷動作モードを繰り返す。劣化検出部146は、その3個の動作モードでの出力電流IoutとDa/Dtの関係をワークメモリ137に記録し、その関係から劣化要因を判断する。また、負荷103が常時一定出力電力で動作している場合には、例えば、電源冷却ファンを負荷103として設ける。制御装置102は、その電源冷却ファンの回転数を変化させることにより、負荷103の変動を発生させることができる。これにより、劣化検出部146は、広範囲の出力電流Ioutに対するDa/Dtを得ることができる。
図13は、他の実施形態による劣化検出部146の処理方法を示す図である。劣化要因901では、劣化検出部146は、Da/Dtの最大値が103%(警告閾値)より大きくなると、発報装置104により警告し、Da/Dtの最大値が105%(停止閾値)より大きくなると、電源回路101を停止させる。この場合、劣化検出部146は、上記の図12のステップS1201〜S1203、S1205及びS1208と同じ処理を行う。
劣化要因902では、劣化検出部146は、出力電流Ioutに対するDa/Dtの傾きが−0.1%(警告閾値)より小さくなると、発報装置104により警告し、出力電流Ioutに対するDa/Dtの傾きが−0.2%(停止閾値)より小さくなると、電源回路101を停止させる。以下、図12のステップS1207の処理例を説明する。
ステップS1207では、劣化検出部146は、出力電流Ioutに対するDa/Dtの傾きが第1の負値より小さい場合、出力電流Ioutに対するDa/Dtの傾きが停止閾値(−0.1%)より小さい場合には、特性線703a〜703cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、出力電流Ioutに対するDa/Dtの傾きが第1の負値より小さい場合、出力電流Ioutに対するDa/Dtの傾きが停止閾値(−0.2%)より小さい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、出力電流Ioutに対するDa/Dtの傾きが停止閾値(−0.2%)より小さくない場合には、「0」の停止信号S2を出力し、デューティ比Daを出力させる。
すなわち、劣化検出部146は、出力電流Ioutが第2の電流閾値より小さい範囲で、出力電流Ioutに対してDa/Dtが反比例している場合、出力電流Ioutに対するDa/Dtの傾きが警告閾値(−0.1%)より小さい場合には、特性線703a〜703cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、出力電流Ioutが第2の電流閾値より小さい範囲で、出力電流Ioutに対してDa/Dtが反比例している場合、出力電流Ioutに対するDa/Dtの傾きが停止閾値(−0.2%)より小さい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、出力電流Ioutに対するDa/Dtの傾きが停止閾値(−0.2%)より小さくない場合には、「0」の停止信号S2を出力し、デューティ比Daを出力させる。
劣化要因903では、劣化検出部146は、出力電流Ioutに対するDa/Dtの傾きが0.2%(警告閾値)より大きくなると、発報装置104により警告し、出力電流Ioutに対するDa/Dtの傾きが0.4%(停止閾値)より大きくなると、電源回路101を停止させる。以下、図12のステップS1209の処理例を説明する。
ステップS1209では、劣化検出部146は、出力電流Ioutに対するDa/Dtの傾きが第1の正値より大きい場合、出力電流Ioutに対するDa/Dtの傾きが警告閾値(0.2%)より大きい場合には、特性線702a〜702cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、出力電流Ioutに対するDa/Dtの傾きが第1の正値より大きい場合、出力電流Ioutに対するDa/Dtの傾きが停止閾値(0.4%)より大きい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、出力電流Ioutに対するDa/Dtの傾きが停止閾値(0.4%)より大きくない場合には、「0」の停止信号S2を出力し、デューティ比Daを出力させる。
すなわち、劣化検出部146は、出力電流Ioutが第1の電流閾値より大きい範囲で、出力電流Ioutに対してDa/Dtが比例している場合、出力電流Ioutに対するDa/Dtの傾きが警告閾値(0.2%)より大きい場合には、特性線702a〜702cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、出力電流Ioutが第1の電流閾値より大きい範囲で、出力電流Ioutに対してDa/Dtが比例している場合、出力電流Ioutに対するDa/Dtの傾きが停止閾値(0.4%)より大きい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、出力電流Ioutに対するDa/Dtの傾きが停止閾値(0.4%)より大きくない場合には、「0」の停止信号S2を出力し、デューティ比Daを出力させる。
劣化要因904は、図9と同様に、省略可能である。
次に、さらに他の実施形態による劣化検出部146の処理方法を説明する。劣化要因901では、劣化検出部146は、デューティ比Daとデューティ比Dtとの差分の最大値が警告閾値より大きくなると、発報装置104により警告し、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きくなると、電源回路101を停止させる。以下、図12のステップS1208の処理例を説明する。
ステップS1208では、劣化検出部146は、出力電流Ioutに対するDa/Dtの傾きが第1の正値以下かつ第1の負値以上である場合、デューティ比Daとデューティ比Dtとの差分の最大値が警告閾値より大きい場合には、特性線701a〜701cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、出力電流Ioutに対するDa/Dtの傾きが第1の正値以下かつ第1の負値以上である場合、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きくない場合には、「0」の停止信号S2を出力し、デューティ比Daを出力させる。
すなわち、劣化検出部146は、出力電流Ioutに対するDa/Dtの変動が閾値範囲内である場合、デューティ比Daとデューティ比Dtとの差分の最大値が警告閾値より大きい場合には、特性線701a〜701cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、出力電流Ioutに対するDa/Dtの変動が閾値範囲内である場合、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きくない場合には、「0」の停止信号S2を出力し、デューティ比Daを出力させる。
劣化要因902では、劣化検出部146は、デューティ比Daとデューティ比Dtとの差分の最大値が警告閾値より大きくなると、発報装置104により警告し、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きくなると、電源回路101を停止させる。以下、図12のステップS1207の処理例を説明する。
ステップS1207では、劣化検出部146は、出力電流Ioutに対するDa/Dtの傾きが第1の負値より小さい場合、デューティ比Daとデューティ比Dtとの差分の最大値が警告閾値より大きい場合には、特性線703a〜703cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、出力電流Ioutに対するDa/Dtの傾きが第1の負値より小さい場合、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きくない場合には、「0」の停止信号S2を出力し、デューティ比Daを出力させる。
すなわち、劣化検出部146は、出力電流Ioutが第2の電流閾値より小さい範囲で、出力電流Ioutに対してDa/Dtが反比例している場合、デューティ比Daとデューティ比Dtとの差分の最大値が警告閾値より大きい場合には、特性線703a〜703cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、出力電流Ioutが第2の電流閾値より小さい範囲で、出力電流Ioutに対してDa/Dtが反比例している場合、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きくない場合には、「0」の停止信号S2を出力し、デューティ比Daを出力させる。
劣化要因903では、劣化検出部146は、デューティ比Daとデューティ比Dtとの差分の最大値が警告閾値より大きくなると、発報装置104により警告し、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きくなると、電源回路101を停止させる。以下、図12のステップS1209の処理例を説明する。
ステップS1209では、劣化検出部146は、出力電流Ioutに対するDa/Dtの傾きが第1の正値より大きい場合、デューティ比Daとデューティ比Dtとの差分の最大値が警告閾値より大きい場合には、特性線702a〜702cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、出力電流Ioutに対するDa/Dtの傾きが第1の正値より大きい場合、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きくない場合には、「0」の停止信号S2を出力し、デューティ比Daを出力させる。
すなわち、劣化検出部146は、出力電流Ioutが第1の電流閾値より大きい範囲で、出力電流Ioutに対してDa/Dtが比例している場合、デューティ比Daとデューティ比Dtとの差分の最大値が警告閾値より大きい場合には、特性線702a〜702cに対応する警告信号S3を発報装置104に出力する。また、劣化検出部146は、出力電流Ioutが第1の電流閾値より大きい範囲で、出力電流Ioutに対してDa/Dtが比例している場合、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きい場合には、「1」の停止信号S2を出力し、電源回路101を停止させ、デューティ比Daとデューティ比Dtとの差分の最大値が停止閾値より大きくない場合には、「0」の停止信号S2を出力し、デューティ比Daを出力させる。
劣化要因904は、図9と同様に、省略可能である。
上記のデューティ比Daとデューティ比Dtとの差分を用いる場合の警告閾値及び停止閾値は、図9のDa/Dtの警告閾値及び停止閾値から100を引いた値にすることができる。デューティ比Daとデューティ比Dtとの差分を用いる場合は、Da/Dtを用いる場合に比べ、計算に必要な除算が一回減るので、CPU301にかかる負荷を低減することができる。
劣化検出部146は、電源回路101の故障診断を行い、故障の予測を行い、電源回路101の故障の警告を発報装置104に表示することができる。ユーザは、故障前に、電源回路101を交換することができる。また、ユーザは、電源回路101の計画的な予防交換が可能になり、メンテナンスコストを削減し、電源回路101の冗長数を削減することができる。また、劣化検出部146は、劣化要因に応じて、適切な警告閾値及び停止閾値を設定することにより、種々の電源回路101の劣化を検出し、警告及び劣化要因を通知することができる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
以上の実施形態に関し、さらに以下の付記を開示する。
(付記1)
電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第1のデューティ比を演算する第1のデューティ比演算部と、
前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第2のデューティ比を演算する第2のデューティ比演算部と、
前記第1のデューティ比及び前記第2のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第1のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部と
を有することを特徴とする電源装置。
(付記2)
前記第2のデューティ比演算部は、
前記電源回路の入力電圧と入力電流の積から前記電源回路の出力電圧と出力電流の積を減算することにより損失電力を求め、前記損失電力を前記電源回路の出力電流の2乗で除算することにより前記損失電力に対応する損失抵抗を求める損失抵抗演算部と、
前記損失抵抗、前記電源回路の入力電圧、出力電圧及び出力電流を基に前記2のデューティ比を演算するデューティ比演算部とを有することを特徴とする付記1に記載の電源装置。
(付記3)
前記損失抵抗演算部は、前記電源回路の出力電流が電流閾値より小さい場合には、前記損失抵抗を一定値にすることを特徴とする付記2に記載の電源装置。
(付記4)
前記第2のデューティ比演算部は、前記電源回路の出力電圧を前記電源回路の出力電流で除算することにより負荷抵抗を求め、前記負荷抵抗と前記損失抵抗の和を求め、前記和と前記電源回路の出力電流の積を求め、前記積を前記電源回路の入力電圧で除算し、前記除算の結果を基に前記第2のデューティ比を演算することを特徴とする付記2又は3に記載の電源装置。
(付記5)
前記デューティ比演算部は、前記除算の結果と前記電源回路のトランスの巻数比の積を前記第2のデューティ比とすることを特徴とする付記4に記載の電源装置。
(付記6)
前記出力部は、前記第1のデューティ比と前記第2のデューティ比との比が停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記停止閾値より大きくない場合には、前記第1のデューティ比を出力することを特徴とする付記1〜5のいずれか1項に記載の電源装置。
(付記7)
前記出力部は、前記第1のデューティ比と前記第2のデューティ比との比が警告閾値より大きい場合には、警告信号を出力することを特徴とする付記1〜6のいずれか1項に記載の電源装置。
(付記8)
前記出力部は、
前記電源回路の出力電流が第1の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が比例している場合、前記第1のデューティ比と前記第2のデューティ比との比が第1の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第1の停止閾値より大きくない場合には、前記第1のデューティ比を出力し、
前記電源回路の出力電流が第2の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が反比例している場合、前記第1のデューティ比と前記第2のデューティ比との比が第2の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第2の停止閾値より大きくない場合には、前記第1のデューティ比を出力し、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の変動が閾値範囲内である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第3の停止閾値より大きくない場合には、前記第1のデューティ比を出力することを特徴とする付記1〜7のいずれか1項に記載の電源装置。
(付記9)
前記出力部は、
前記電源回路の出力電流が第1の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が比例している場合、前記第1のデューティ比と前記第2のデューティ比との比が第1の警告閾値より大きい場合には、第1の警告信号を出力し、
前記電源回路の出力電流が第2の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が反比例している場合、前記第1のデューティ比と前記第2のデューティ比との比が第2の警告閾値より大きい場合には、第2の警告信号を出力し、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の変動が閾値範囲内である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の警告閾値より大きい場合には、第3の警告信号を出力することを特徴とする付記1〜8のいずれか1項に記載の電源装置。
(付記10)
前記出力部は、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の正値より大きい場合、前記第1のデューティ比と前記第2のデューティ比との比が第1の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第1の停止閾値より大きくない場合には、前記第1のデューティ比を出力し、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の負値より小さい場合、前記第1のデューティ比と前記第2のデューティ比との比が第2の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第2の停止閾値より大きくない場合には、前記第1のデューティ比を出力し、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが前記第1の正値以下かつ前記第1の負値以上である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第3の停止閾値より大きくない場合には、前記第1のデューティ比を出力することを特徴とする付記1〜7のいずれか1項に記載の電源装置。
(付記11)
前記出力部は、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の正値より大きい場合、前記第1のデューティ比と前記第2のデューティ比との比が第1の警告閾値より大きい場合には、第1の警告信号を出力し、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の負値より小さい場合、前記第1のデューティ比と前記第2のデューティ比との比が第2の警告閾値より大きい場合には、第2の警告信号を出力し、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが前記第1の正値以下かつ前記第1の負値以上である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の警告閾値より大きい場合には、第3の警告信号を出力する付記1〜7及び10のいずれか1項に記載の電源装置。
(付記12)
前記出力部は、
前記電源回路の出力電流が第1の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が比例している場合、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の停止閾値より大きい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが前記第1の停止閾値より大きくない場合には、前記第1のデューティ比を出力し、
前記電源回路の出力電流が第2の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が反比例している場合、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第2の停止閾値より小さい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが前記第2の停止閾値より小さくない場合には、前記第1のデューティ比を出力し、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の変動が閾値範囲内である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第3の停止閾値より大きくない場合には、前記第1のデューティ比を出力することを特徴とする付記1〜7のいずれか1項に記載の電源装置。
(付記13)
前記出力部は、
前記電源回路の出力電流が第1の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が比例している場合、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の警告閾値より大きい場合には、第1の警告信号を出力し、
前記電源回路の出力電流が第2の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が反比例している場合、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第2の警告閾値より小さい場合には、第2の警告信号を出力し、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の変動が閾値範囲内である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の警告閾値より大きい場合には、第3の警告信号を出力することを特徴とする付記1〜7及び12のいずれか1項に記載の電源装置。
(付記14)
前記出力部は、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の正値より大きい場合、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の停止閾値より大きい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが前記第1の停止閾値より大きくない場合には、前記第1のデューティ比を出力し、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の負値より小さい場合、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第2の停止閾値より小さい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが前記第2の停止閾値より小さくない場合には、前記第1のデューティ比を出力し、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが前記第1の正値以下かつ前記第1の負値以上である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第3の停止閾値より大きくない場合には、前記第1のデューティ比を出力することを特徴とする付記1〜7のいずれか1項に記載の電源装置。
(付記15)
前記出力部は、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の正値より大きい場合、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の警告閾値より大きい場合には、第1の警告信号を出力し、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の負値より小さい場合、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第2の警告閾値より小さい場合には、第2の警告信号を出力し、
前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが前記第1の正値以下かつ前記第1の負値以上である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の警告閾値より大きい場合には、第3の警告信号を出力することを特徴とする付記1〜7及び14のいずれか1項に記載の電源装置。
(付記16)
前記出力部は、前記第1のデューティ比と前記第2のデューティ比との差分が停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との差分が前記停止閾値より大きくない場合には、前記第1のデューティ比を出力することを特徴とする付記1〜5のいずれか1項に記載の電源装置。
(付記17)
前記出力部は、前記第1のデューティ比と前記第2のデューティ比との差分が警告閾値より大きい場合には、警告信号を出力することを特徴とする付記1〜5及び16のいずれか1項に記載の電源装置。
(付記18)
電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第1のデューティ比を演算し、
前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第2のデューティ比を演算し、
前記第1のデューティ比及び前記第2のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第1のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる、
処理をコンピュータに実行させる電源管理プログラム。
100 電源装置
101 電源回路
102 制御装置
103 負荷
104 発報装置
131〜134 A/D変換器
135 メモリ
139 損失抵抗演算部
140 目標電圧発生部
141 減算器
142 補償器
143 スイッチ部
144 PWM制御器
145 デューティ比演算部
146 劣化検出部

Claims (11)

  1. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第1のデューティ比を演算する第1のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第2のデューティ比を演算する第2のデューティ比演算部と、
    前記第1のデューティ比及び前記第2のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第1のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記第2のデューティ比演算部は、
    前記電源回路の入力電圧と入力電流の積から前記電源回路の出力電圧と出力電流の積を減算することにより損失電力を求め、前記損失電力を前記電源回路の出力電流の2乗で除算することにより前記損失電力に対応する損失抵抗を求める損失抵抗演算部と、
    前記損失抵抗、前記電源回路の入力電圧、出力電圧及び出力電流を基に前記2のデューティ比を演算するデューティ比演算部とを有することを特徴とする電源装置。
  2. 前記第2のデューティ比演算部は、前記電源回路の出力電圧を前記電源回路の出力電流で除算することにより負荷抵抗を求め、前記負荷抵抗と前記損失抵抗の和を求め、前記和と前記電源回路の出力電流の積を求め、前記積を前記電源回路の入力電圧で除算し、前記除算の結果を基に前記第2のデューティ比を演算することを特徴とする請求項に記載の電源装置。
  3. 前記出力部は、前記第1のデューティ比と前記第2のデューティ比との比が停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記停止閾値より大きくない場合には、前記第1のデューティ比を出力することを特徴とする請求項1又は2に記載の電源装置。
  4. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第1のデューティ比を演算する第1のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第2のデューティ比を演算する第2のデューティ比演算部と、
    前記第1のデューティ比及び前記第2のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第1のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記出力部は、
    前記電源回路の出力電流が第1の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が比例している場合、前記第1のデューティ比と前記第2のデューティ比との比が第1の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第1の停止閾値より大きくない場合には、前記第1のデューティ比を出力し、
    前記電源回路の出力電流が第2の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が反比例している場合、前記第1のデューティ比と前記第2のデューティ比との比が第2の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第2の停止閾値より大きくない場合には、前記第1のデューティ比を出力し、
    前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の変動が閾値範囲内である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第3の停止閾値より大きくない場合には、前記第1のデューティ比を出力することを特徴とする電源装置。
  5. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第1のデューティ比を演算する第1のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第2のデューティ比を演算する第2のデューティ比演算部と、
    前記第1のデューティ比及び前記第2のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第1のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記出力部は、
    前記電源回路の出力電流が第1の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が比例している場合、前記第1のデューティ比と前記第2のデューティ比との比が第1の警告閾値より大きい場合には、第1の警告信号を出力し、
    前記電源回路の出力電流が第2の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が反比例している場合、前記第1のデューティ比と前記第2のデューティ比との比が第2の警告閾値より大きい場合には、第2の警告信号を出力し、
    前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の変動が閾値範囲内である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の警告閾値より大きい場合には、第3の警告信号を出力することを特徴とする電源装置。
  6. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第1のデューティ比を演算する第1のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第2のデューティ比を演算する第2のデューティ比演算部と、
    前記第1のデューティ比及び前記第2のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第1のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記出力部は、
    前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の正値より大きい場合、前記第1のデューティ比と前記第2のデューティ比との比が第1の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第1の停止閾値より大きくない場合には、前記第1のデューティ比を出力し、
    前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の負値より小さい場合、前記第1のデューティ比と前記第2のデューティ比との比が第2の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第2の停止閾値より大きくない場合には、前記第1のデューティ比を出力し、
    前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが前記第1の正値以下かつ前記第1の負値以上である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第3の停止閾値より大きくない場合には、前記第1のデューティ比を出力することを特徴とする電源装置。
  7. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第1のデューティ比を演算する第1のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第2のデューティ比を演算する第2のデューティ比演算部と、
    前記第1のデューティ比及び前記第2のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第1のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記出力部は、
    前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の正値より大きい場合、前記第1のデューティ比と前記第2のデューティ比との比が第1の警告閾値より大きい場合には、第1の警告信号を出力し、
    前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の負値より小さい場合、前記第1のデューティ比と前記第2のデューティ比との比が第2の警告閾値より大きい場合には、第2の警告信号を出力し、
    前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが前記第1の正値以下かつ前記第1の負値以上である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の警告閾値より大きい場合には、第3の警告信号を出力することを特徴とする電源装置。
  8. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第1のデューティ比を演算する第1のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第2のデューティ比を演算する第2のデューティ比演算部と、
    前記第1のデューティ比及び前記第2のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第1のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記出力部は、
    前記電源回路の出力電流が第1の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が比例している場合、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の停止閾値より大きい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾き
    が前記第1の停止閾値より大きくない場合には、前記第1のデューティ比を出力し、
    前記電源回路の出力電流が第2の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が反比例している場合、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第2の停止閾値より小さい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが前記第2の停止閾値より小さくない場合には、前記第1のデューティ比を出力し、
    前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の変動が閾値範囲内である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第3の停止閾値より大きくない場合には、前記第1のデューティ比を出力することを特徴とする電源装置。
  9. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第1のデューティ比を演算する第1のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第2のデューティ比を演算する第2のデューティ比演算部と、
    前記第1のデューティ比及び前記第2のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第1のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記出力部は、
    前記電源回路の出力電流が第1の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が比例している場合、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の警告閾値より大きい場合には、第1の警告信号を出力し、
    前記電源回路の出力電流が第2の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第1のデューティ比と前記第2のデューティ比との比が反比例している場合、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第2の警告閾値より小さい場合には、第2の警告信号を出力し、
    前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の変動が閾値範囲内である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の警告閾値より大きい場合には、第3の警告信号を出力することを特徴とする電源装置。
  10. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第1のデューティ比を演算する第1のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第2のデューティ比を演算する第2のデューティ比演算部と、
    前記第1のデューティ比及び前記第2のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第1のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記出力部は、
    前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の正値より大きい場合、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の停止閾値より大きい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが前記第1の停止閾値より大きくない場合には、前記第1のデューティ比を出力し、
    前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第1の負値より小さい場合、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが第2の停止閾値より小さい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが前記第2の停止閾値より小さくない場合には、前記第1のデューティ比を出力し、
    前記電源回路の出力電流に対する、前記第1のデューティ比と前記第2のデューティ比との比の傾きが前記第1の正値以下かつ前記第1の負値以上である場合、前記第1のデューティ比と前記第2のデューティ比との比が第3の停止閾値より大きい場合には、前記電源回路を停止させ、前記第1のデューティ比と前記第2のデューティ比との比が前記第3の停止閾値より大きくない場合には、前記第1のデューティ比を出力することを特徴とする電源装置。
  11. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第1のデューティ比を演算し、
    前記電源回路の入力電圧と入力電流の積から前記電源回路の出力電圧と出力電流の積を減算することにより損失電力を求め、前記損失電力を前記電源回路の出力電流の2乗で除算することにより前記損失電力に対応する損失抵抗を求め、
    前記損失抵抗、前記電源回路の入力電圧、出力電圧及び出力電流を基に第2のデューティ比を演算し、
    前記第1のデューティ比及び前記第2のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第1のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる、
    処理をコンピュータに実行させる電源管理プログラム。
JP2017186575A 2017-09-27 2017-09-27 電源装置及び電源管理プログラム Active JP6966694B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017186575A JP6966694B2 (ja) 2017-09-27 2017-09-27 電源装置及び電源管理プログラム
US16/137,597 US11264892B2 (en) 2017-09-27 2018-09-21 Power-supply apparatus and power-supply method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017186575A JP6966694B2 (ja) 2017-09-27 2017-09-27 電源装置及び電源管理プログラム

Publications (2)

Publication Number Publication Date
JP2019062689A JP2019062689A (ja) 2019-04-18
JP6966694B2 true JP6966694B2 (ja) 2021-11-17

Family

ID=65808266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017186575A Active JP6966694B2 (ja) 2017-09-27 2017-09-27 電源装置及び電源管理プログラム

Country Status (2)

Country Link
US (1) US11264892B2 (ja)
JP (1) JP6966694B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7250097B1 (ja) 2021-11-15 2023-03-31 三菱電機株式会社 電力変換装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3902937B2 (ja) * 2001-10-23 2007-04-11 キヤノン株式会社 像加熱装置
JP4468011B2 (ja) * 2004-02-25 2010-05-26 キヤノン株式会社 スイッチング電源及び画像形成装置
US20070291198A1 (en) * 2006-06-16 2007-12-20 Vastview Technology Inc. Method and device for driving LED-based backlight module
JP5058024B2 (ja) * 2008-03-04 2012-10-24 本田技研工業株式会社 Dc/dcコンバータの故障検出方法
JP2009283401A (ja) * 2008-05-26 2009-12-03 Panasonic Electric Works Co Ltd 電源装置および灯具、車両
JP2009291006A (ja) * 2008-05-29 2009-12-10 Fujitsu Ltd 電圧変換装置、電圧変換方法、およびデューティ比決定プログラム
JP5064367B2 (ja) * 2008-12-17 2012-10-31 本田技研工業株式会社 Dc/dcコンバータ装置
JP4966331B2 (ja) * 2009-03-25 2012-07-04 株式会社東芝 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体
JP4566267B1 (ja) * 2009-04-21 2010-10-20 シャープ株式会社 電源装置
US8253397B2 (en) * 2009-06-18 2012-08-28 Analog Devices, Inc. Switching converters with efficiently-controlled mode transitions
JP5673920B2 (ja) * 2010-03-29 2015-02-18 松尾博文 縦続接続昇圧型スイッチング電源回路
JP2012186898A (ja) * 2011-03-04 2012-09-27 Toyota Motor Corp 電力変換装置システム
WO2012132221A1 (ja) * 2011-03-28 2012-10-04 ルネサスエレクトロニクス株式会社 Pwm信号生成回路及びプロセッサシステム
JP6135471B2 (ja) * 2012-12-19 2017-05-31 Tdk株式会社 送電装置およびそれを用いたワイヤレス電力伝送システム
CN103138574B (zh) * 2013-03-20 2015-04-01 成都芯源系统有限公司 均流系统
JP5958431B2 (ja) * 2013-07-19 2016-08-02 株式会社村田製作所 スイッチング電源装置
JP6381953B2 (ja) * 2014-04-25 2018-08-29 ローム株式会社 スイッチング電源の制御回路およびそれを用いた電源回路、ならびに電子機器および基地局
US9466974B2 (en) * 2014-04-30 2016-10-11 Dell Products L.P. Systems and methods for inductive overvoltage protection of PFC bulk capacitors in power supplies
JP6354397B2 (ja) * 2014-07-04 2018-07-11 富士通株式会社 電源装置、制御装置及びそのプログラム
JP6540456B2 (ja) 2015-10-29 2019-07-10 富士通株式会社 電源装置、電源回路の制御方法及びプログラム
JP6826393B2 (ja) * 2015-12-28 2021-02-03 ローム株式会社 スイッチングレギュレータ
US9705402B1 (en) * 2016-06-25 2017-07-11 Active-Semi, Inc. Power loss protection integrated circuit
CN105932867B (zh) * 2016-06-30 2018-11-06 阳光电源股份有限公司 母线电容放电方法、控制器及dcdc变换器

Also Published As

Publication number Publication date
US11264892B2 (en) 2022-03-01
US20190097525A1 (en) 2019-03-28
JP2019062689A (ja) 2019-04-18

Similar Documents

Publication Publication Date Title
US7800354B2 (en) Switching power supply
TWI581547B (zh) 用於限制轉換器之電流的裝置、調變器和方法
US7898235B2 (en) Method and apparatus to control voltage conversion mode
JP4637694B2 (ja) 力率補正回路及びその出力電圧制御方法
US8717781B2 (en) Direct current/direct current converter, and power supply apparatus and electronic device using the same
JP6053234B2 (ja) 電源装置、電源装置の制御方法
US20110110132A1 (en) Time-limiting mode (tlm) for an interleaved power factor correction (pfc) converter
JP5431445B2 (ja) スイッチング電源回路
KR20100117980A (ko) 역률 보상 회로 및 역률 보상 회로의 구동 방법
TWI484738B (zh) 用於提供過電流保護的方法和電路
US20080294916A1 (en) Dynamic voltage converter topology switching circuit, system, and method for improving light load efficiency
JP2009153234A (ja) スイッチング電源装置
WO2018168328A1 (ja) パワー半導体スイッチング素子のダメージ予測装置及びダメージ予測方法、ac-dcコンバータ、dc-dcコンバータ
US20200220480A1 (en) Power Conversion Device
US10008940B2 (en) Power supply device and method for controlling power supply circuit
CN113497557A (zh) 直流-直流转换器
JP2015228715A (ja) 制御装置、dc−dcコンバータ、スイッチング電源装置及び情報処理装置
JP7063175B2 (ja) 制御電源プログラム及び電源装置
JP6966694B2 (ja) 電源装置及び電源管理プログラム
JP2017123740A (ja) スイッチング電源
CN113497556A (zh) 直流-直流转换器
CN113497548A (zh) 直流-直流转换器
US20160364585A1 (en) Input front-end circuit for switching power supply control integrated circuit and switching power supply controller having the same
US9871456B2 (en) Voltage conversion device and method of operation
JP2006203998A (ja) 無停電電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211004

R150 Certificate of patent or registration of utility model

Ref document number: 6966694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150