JP6966694B2 - 電源装置及び電源管理プログラム - Google Patents

電源装置及び電源管理プログラム Download PDF

Info

Publication number
JP6966694B2
JP6966694B2 JP2017186575A JP2017186575A JP6966694B2 JP 6966694 B2 JP6966694 B2 JP 6966694B2 JP 2017186575 A JP2017186575 A JP 2017186575A JP 2017186575 A JP2017186575 A JP 2017186575A JP 6966694 B2 JP6966694 B2 JP 6966694B2
Authority
JP
Japan
Prior art keywords
duty ratio
power supply
supply circuit
output
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017186575A
Other languages
English (en)
Other versions
JP2019062689A (ja
Inventor
宏 中尾
遊 米澤
善康 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017186575A priority Critical patent/JP6966694B2/ja
Priority to US16/137,597 priority patent/US11264892B2/en
Publication of JP2019062689A publication Critical patent/JP2019062689A/ja
Application granted granted Critical
Publication of JP6966694B2 publication Critical patent/JP6966694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)

Description

本発明は、電源装置及び電源管理プログラムに関する。
電源回路の出力電圧が目標電圧に近づくように、電源回路のスイッチング素子の制御信号のデューティ比を決定するデューティ比決定部を有する電源装置が知られている（特許文献１参照）。許容範囲演算部は、電流検出回路により検出された電源回路の出力電流を基にデューティ比の許容範囲を演算する。出力部は、デューティ比決定部により決定されたデューティ比が許容範囲内である場合には、デューティ比決定部により決定されたデューティ比を出力し、デューティ比決定部により決定されたデューティ比が許容範囲外である場合には、電源回路を停止させる。これにより、電源装置は、電流検出回路が故障した場合でも、電源回路に過電流が流れた場合には電源回路を停止させることができる。
特開２０１７−８５８２０号公報
特許文献１の電源装置は、電流検出回路が故障した場合でも、電源回路に過電流が流れた場合には電源回路を停止させることができる。しかし、特許文献１は、それ以外の電源回路の劣化を検出することができない。
１つの側面では、本発明の目的は、種々の電源回路の劣化を検出することができる電源装置及び電源管理プログラムを提供することである。
電源装置は、電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第１のデューティ比を演算する第１のデューティ比演算部と、前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第２のデューティ比を演算する第２のデューティ比演算部と、前記第１のデューティ比及び前記第２のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第１のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、前記第２のデューティ比演算部は、前記電源回路の入力電圧と入力電流の積から前記電源回路の出力電圧と出力電流の積を減算することにより損失電力を求め、前記損失電力を前記電源回路の出力電流の２乗で除算することにより前記損失電力に対応する損失抵抗を求める損失抵抗演算部と、前記損失抵抗、前記電源回路の入力電圧、出力電圧及び出力電流を基に前記第２のデューティ比を演算するデューティ比演算部とを有する。
１つの側面では、種々の電源回路の劣化を検出することができる。
図１は、本実施形態による電源装置の構成例を示す図である。 図２（Ａ）はデータテーブルの例を示す図であり、図２（Ｂ）はワークメモリの例を示す図である。 図３は、制御装置のハードウェア構成例を示す図である。 図４（Ａ）は損失がない場合の電源回路の等価回路を示す図であり、図４（Ｂ）は損失がある場合の電源回路の等価回路を示す図である。 図５は、電源回路の損失電力と出力電流の関係を示すグラフである。 図６（Ａ）は電圧検出回路のゲインが低下した場合のＤａ／ＤｔとＩｏｕｔの関係を示すグラフであり、図６（Ｂ）は電流検出回路のゲインが低下した場合のＤａ／ＤｔとＩｏｕｔの関係を示すグラフである。 図７は、Ｄａ／ＤｔとＩｏｕｔの関係を示すグラフである。 図８は、電源回路の主な劣化要因を示す図である。 図９は、劣化要因毎の警告閾値及び停止閾値の例を示す図である。 図１０は、出力電流と損失抵抗の関係を示すグラフである。 図１１（Ａ）は出力電流と損失抵抗の他の関係を示すグラフであり、図１１（Ｂ）は出力電圧及び出力電流の時間変化の例を示すタイムチャートであり、図１１（Ｃ）はＤａ／Ｄｔの時間変化を示すタイムチャートである。 図１２は、電源装置の制御方法を示すフローチャートである。 図１３は、他の実施形態による劣化検出部の処理方法を示す図である。
図１は、本実施形態による電源装置１００の構成例を示す図である。電源装置１００は、電源回路１０１と、制御装置１０２と、負荷１０３と、発報装置１０４とを有する。電源回路１０１は、直流電源１１１と、電圧検出回路１１２と、電流検出回路１１３と、電解コンデンサ１１４と、ｎチャネル電界効果トランジスタ１１５と、トランス１１６と、ダイオード１１９，１２０と、インダクタ１２１と、電解コンデンサ１２２と、電流検出回路１２３と、電圧検出回路１２４とを有する。トランス１１６は、一次巻線１１７及び二次巻線１１８を有する。電界効果トランジスタ１１５は、窒化ガリウム（ＧａＮ）の高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が好ましいが、ＭＯＳ電界効果トランジスタでもよい。ＨＥＭＴは、高耐圧及び高速スイッチングの利点がある。電源回路１０１は、直流電源１１１から例えば３８０Ｖの直流入力電圧Ｖｉｎを入力し、直流電圧Ｖｉｎを降圧し、例えば１２Ｖの直流出力電圧Ｖｏｕｔを負荷１０３に出力する。負荷１０３は、サーバ装置又は電子機器等である。一次巻線１１７及び二次巻線１１８の巻数比は、α：１である。高圧電源では、通常、αは１よりも大きな値を取る。
直流電源１１１は、例えば３８０Ｖの直流電圧Ｖｉｎを入力ノードＮ１とＮ２の間に供給する。電解コンデンサ１１４は、入力ノードＮ１とＮ２の間に接続され、入力電圧Ｖｉｎに充電され、充電された電圧を出力する。トランス１１６の一次巻線１１７は、入力ノードＮ１と電界効果トランジスタ１１５のドレインとの間に接続される。電界効果トランジスタ１１５は、スイッチング素子であり、ゲートがパルス幅変調（ＰＷＭ）制御器１４４に接続され、ソースが入力ノードＮ２に接続される。なお、電界効果トランジスタ１１５は、複数の電界効果トランジスタを並列に接続したものでもよい。二次巻線１１８は、ダイオード１１９のアノードと出力ノードＮ４の間に接続される。ダイオード１２０は、アノードが出力ノードＮ４に接続され、カソードがダイオード１１９のカソードに接続される。インダクタ１２１は、ダイオード１１９のカソードと出力ノードＮ３の間に接続される。電解コンデンサ１２２は、出力ノードＮ３とＮ４の間に接続される。
トランス１１６は、一次巻線１１７の電圧を変圧し、変圧した電圧を二次巻線１１８に出力する。具体的には、一次巻線１１７に電圧が印加されると、二次巻線１１８には一次巻線１１７の電圧より低い電圧が発生する。ダイオード１１９及び１２０は、整流回路であり、二次巻線１１８の電圧を整流する。インダクタ１２１及び電解コンデンサ１２２は、平滑化回路であり、整流回路の電圧を平滑化し、平滑化した電圧を出力ノードＮ３とＮ４の間に出力する。出力ノードＮ３とＮ４の間の出力電圧Ｖｏｕｔは、例えば１２Ｖの直流電圧であり、負荷１０３に電源電圧として供給される。
電界効果トランジスタ１１５のゲートには、高周波数パルスの制御信号Ｓ１が入力される。制御信号Ｓ１は、電界効果トランジスタ１１５のゲート電圧である。ＰＷＭ制御器１４４は、電界効果トランジスタ１１５の制御信号Ｓ１のパルス幅を制御する。後述するが、ＰＷＭ制御器１４４は、出力電圧Ｖｏｕｔが目標電圧（例えば１２Ｖ）Ｖｒｅｆより低ければ電界効果トランジスタ１１５の制御信号Ｓ１のパルス幅を広くし、出力電圧Ｖｏｕｔが目標電圧（例えば１２Ｖ）Ｖｒｅｆより高ければ電界効果トランジスタ１１５の制御信号Ｓ１のパルス幅を狭くする。これにより、負荷１０３の変動により、出力電圧Ｖｏｕｔが変化した場合でも、ＰＷＭ制御器１４４は、出力ノードＮ３とＮ４の間の出力電圧Ｖｏｕｔが目標電圧（例えば１２Ｖ）Ｖｒｅｆに近づくように制御することができる。
電圧検出回路１１２は、入力ノードＮ１とＮ２の間の電圧を、電源回路１０１の入力電圧Ｖｉｎとして検出する。電流検出回路１１３は、入力ノードＮ１に流れる電流を、電源回路１０１の入力電流Ｉｉｎとして検出する。電圧検出回路１２４は、出力ノードＮ３とＮ４の間の電圧を、電源回路１０１の出力電圧Ｖｏｕｔとして検出する。電流検出回路１２３は、出力ノードＮ３に流れる電流を、電源回路１０１の出力電流Ｉｏｕｔとして検出する。
電圧検出回路１２４とアナログ／デジタル（Ａ／Ｄ）変換器１３３とを電気的に絶縁するため、電圧検出回路１２４は、フォトカプラにより、光学的にＡ／Ｄ変換器１３３に接続されている。また、電流検出回路１２３とＡ／Ｄ変換器１３４とを電気的に絶縁するため、電流検出回路１２３は、フォトカプラにより、光学的にＡ／Ｄ変換器１３４に接続されている。
ここで、電圧検出回路１２４のフォトカプラの感度が劣化により低下すると、電圧検出回路１２４が検出する出力電圧Ｖｏｕｔは、ノードＮ３とＮ４の間の電圧より低くなってしまう。また、電流検出回路１２３のフォトカプラの感度が劣化により低下すると、電流検出回路１２３が検出する出力電流Ｉｏｕｔは、ノードＮ３に流れる電流より小さくなってしまう。この場合、制御装置１０２は、電源回路１０１の劣化を検出し、電源回路１０１を停止させる。以下、制御装置１０２の詳細を説明する。
制御装置１０２は、Ａ／Ｄ変換器１３１〜１３４と、メモリ１３５と、損失抵抗演算部１３９と、目標電圧発生部１４０と、減算器１４１と、補償器１４２と、スイッチ部１４３と、ＰＷＭ制御器１４４と、デューティ比演算部１４５と、劣化検出部１４６を有する。なお、損失抵抗演算部１３９と、目標電圧発生部１４０と、減算器１４１と、補償器１４２と、スイッチ部１４３と、デューティ比演算部１４５と、劣化検出部１４６は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。
Ａ／Ｄ変換器１３１は、電圧検出回路１１２により検出されたアナログの入力電圧Ｖｉｎをデジタルの入力電圧Ｖｉｎに変換する。Ａ／Ｄ変換器１３２は、電流検出回路１１３により検出されたアナログの入力電流Ｉｉｎをデジタルの入力電流Ｉｉｎに変換する。Ａ／Ｄ変換器１３３は、電圧検出回路１２４により検出されたアナログの出力電圧Ｖｏｕｔをデジタルの出力電圧Ｖｏｕｔに変換する。Ａ／Ｄ変換器１３４は、電流検出回路１２３により検出されたアナログの出力電流Ｉｏｕｔをデジタルの出力電流Ｉｏｕｔに変換する。
目標電圧発生部１４０は、目標電圧Ｖｒｅｆを記憶し、目標電圧Ｖｒｅｆを出力する。目標電圧Ｖｒｅｆは、例えば１２Ｖである。減算器１４１は、目標電圧Ｖｒｅｆからデジタルの出力電圧Ｖｏｕｔを減算し、減算結果を補償器１４２に出力する。補償器１４２は、減算器１４１の減算結果に応じて、デューティ比Ｄａを演算する。デューティ比Ｄａは、制御信号Ｓ１のデューティ比であり、Ｖｏｕｔ／Ｖｉｎで表される。補償器１４２は、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆに近づくようにデューティ比Ｄａを演算する。例えば、補償器１４２は、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆより低ければ、デューティ比Ｄａを大きくし、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆより高ければ、デューティ比Ｄａを小さくする。デューティ比Ｄａが大きくなると、制御信号Ｓ１のパルス幅が広くなり、出力電圧Ｖｏｕｔが上昇する。また、デューティ比Ｄａが小さくなると、制御信号Ｓ１のパルス幅が狭くなり、出力電圧Ｖｏｕｔが下降する。このフィードバック制御により、出力電圧Ｖｏｕｔを目標電圧Ｖｒｅｆの一定値に維持することができる。以上のように、減算器１４１及び補償器１４２は、デューティ比演算部であり、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆに近づくように、電源回路１０１の電界効果トランジスタ１１５の制御信号Ｓ１のデューティ比Ｄａを演算する。
メモリ１３５は、ワークメモリ１３７を有し、プログラム１３６及びデータテーブル１３８を記憶する。プログラム１３６は、電源管理プログラムである。制御装置１０２がマイクロコンピュータである場合、マイクロコンピュータ内の中央処理ユニット（ＣＰＵ）がプログラム１３６を実行することにより、制御装置１０２の機能を実現する。
図２（Ａ）は、データテーブル１３８の例を示す図である。例えば、電源回路１０１は、出力電圧が１２Ｖであり、定格出力電力が５００Ｗである。データテーブル１３８は、出力電流Ｉｏｕｔと損失抵抗Ｒｌｏｓｓの対応関係を示す。損失抵抗Ｒｌｏｓｓの詳細は、後述する。
図２（Ｂ）は、ワークメモリ１３７の例を示す図である。例えば、電源回路１０１は、入力電圧Ｖｉｎが３８０Ｖ、出力電圧が１２Ｖであり、定格出力電力が５００Ｗである。ワークメモリ１３７は、出力電流Ｉｏｕｔ、デューティ比ＤａとＤｔの比、出力電圧Ｖｏｕｔ、入力電圧Ｖｉｎ、及び入力電流Ｉｉｎの対応関係を記憶する。デューティ比Ｄｔの詳細は、後述する。
損失抵抗演算部１３９は、デジタルの入力電圧Ｖｉｎ、デジタルの入力電流Ｉｏｕｔ、デジタルの出力電圧Ｖｏｕｔ、及びデジタルの出力電流Ｉｏｕｔを基に、損失抵抗Ｒｌｏｓｓを演算する。そして、損失抵抗演算部１３９は、図２（Ａ）に示すように、出力電流Ｉｏｕｔと損失抵抗Ｒｌｏｓｓの対応関係を示すデータテーブル１３８をメモリ１３５に書き込む。損失抵抗演算部１３９の詳細は、後述する。
デューティ比演算部１４５は、データテーブル１３８の損失抵抗Ｒｌｏｓｓ、デジタルの入力電圧Ｖｉｎ、デジタルの出力電圧Ｖｏｕｔ、及びデジタルの出力電流Ｉｏｕｔを基に、デューティ比Ｄｔを演算する。デューティ比Ｄｔは、制御信号Ｓ１の理論デューティ比である。デューティ比Ｄａは、制御信号Ｓ１の実効デューティ比である。デューティ比演算部１４５は、デューティ比Ｄｔを劣化検出部１４６に出力する。デューティ比演算部１４５の詳細は、後述する。
劣化検出部１４６は、図２（Ｂ）に示すように、出力電流Ｉｏｕｔ、デューティ比ＤａとＤｔの比、出力電圧Ｖｏｕｔ、入力電圧Ｖｉｎ、及び入力電流Ｉｉｎの対応関係をワークメモリ１３７に書き込む。劣化検出部１４６は、デューティ比Ｄａ、デューティ比Ｄｔ、及び出力電流Ｉｏｕｔを基に、電源回路１０１の劣化を検出する。劣化検出部１４６は、電源回路１０１の劣化を検出した場合には、警告信号Ｓ３を発報装置１０４に出力し、「１」の停止信号Ｓ２をスイッチ部１４３に出力する。また、劣化検出部１４６は、電源回路１０１の劣化を検出しない場合には、警告信号Ｓ３を発報装置１０４に出力せず、「０」の停止信号Ｓ２をスイッチ部１４３に出力する。劣化検出部１４６の詳細は、後述する。
制御装置１０２は、パワーマネージメントバス（ＰＭＢＵＳ）を介して、発報装置１０４に接続される。発報装置１０４は、電源回路１０１の劣化の警告情報を、ディスプレイ又はＬＥＤ等により表示する。ユーザは、警告情報を認識することにより、電源回路１０１が故障する前に、電源回路１０１を交換することができる。
スイッチ部１４３は、停止信号Ｓ２が「０」である場合には、補償器１４２が出力するデューティ比ＤａをＰＷＭ制御器１４４に出力する。その場合、ＰＷＭ制御器１４４は、デューティ比Ｄａのパルス幅を持つパルスの制御信号Ｓ１を電界効果トランジスタ１１５のゲートに出力する。制御信号Ｓ１のデューティ比はＤａである。電界効果トランジスタ１１５は制御信号Ｓ１に応じてオン／オフ動作を行い、出力電圧Ｖｏｕｔはデューティ比Ｄａに応じた電圧に制御される。
また、スイッチ部１４３は、停止信号Ｓ２が「１」である場合には、オフ状態になり、補償器１４２が出力するデューティ比ＤａをＰＷＭ制御器１４４に出力しない。その場合、ＰＷＭ制御器１４４は、デューティ比が０であるローレベル固定の制御信号Ｓ１を電界効果トランジスタ１１５のゲートに出力する。その場合、電界効果トランジスタ１１５はオフ状態を維持し、出力電圧Ｖｏｕｔは０Ｖを維持する。電源回路１０１は、停止する。
以上のように、劣化検出部１４６及びスイッチ部１４３は、出力部であり、電源回路１０１が劣化していない場合には、デューティ比ＤａをＰＷＭ制御器１４４に出力し、電源回路１０１が劣化している場合には、電源回路１０１を停止させる。
図３は、制御装置１０２のハードウェア構成例を示す図である。制御装置１０２は、例えば、マイクロコンピュータであり、上記のＡ／Ｄ変換器１３１〜１３４、メモリ１３５及びＰＷＭ制御器１４４の他に、ＣＰＵ３０１、タイマ３０２及び通信インターフェース３０３を有する。ＣＰＵ３０１は、制御装置２０１の制御を行う。タイマ３０２は、タイマ値のカウントを行う。メモリ１３５は、プログラム１３６等を記憶する。ＣＰＵ３０１は、メモリ１３５内のプログラム１３６を実行することにより、図１の損失抵抗演算部１３９と、目標電圧発生部１４０と、減算器１４１と、補償器１４２と、スイッチ部１４３と、デューティ比演算部１４５と、劣化検出部１４６の機能を実現する。また、ＣＰＵ３０１は、通信インターフェース３０３を介して、警告信号Ｓ３を出力する。
本実施形態は、コンピュータがプログラムを実行することによって実現することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体及び上記のプログラム等のコンピュータプログラムプロダクトも本実施形態として適用することができる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
図４（Ａ）は、損失がない場合の電源回路１０１の等価回路を示す図である。図１の電界効果トランジスタ１１５がオン状態の場合、スイッチＳＷ１がオンし、スイッチＳＷ２がオフし、直流電源１１１は、回路部４０１にエネルギーを供給する。図１の電界効果トランジスタ１１５がオフ状態の場合、スイッチＳＷ１がオフし、スイッチＳＷ２がオンし、回路部４０１は、エネルギーを放出する。回路部４０１は、トランス１１６、インダクタ１２１及び電解コンデンサ１２２等を有する。トランス１１６の一次巻線１１７及び二次巻線１１８の巻数比は、α：１である。負荷抵抗Ｒｌｏａｄは、図１の負荷１０３の抵抗に対応する。出力電圧Ｖｏｕｔは、負荷抵抗Ｒｌｏａｄの両端の電圧である。この場合、デューティ比Ｄｔは、式（１）で表される。なお、損失がない場合、デューティ比Ｄａは、デューティ比Ｄｔと同じである。
Ｄｔ＝α・Ｖｏｕｔ／Ｖｉｎ ・・・（１）
図４（Ｂ）は、損失がある場合の電源回路１０１の等価回路を示す図である。図４（Ｂ）の等価回路は、図４（Ａ）の等価回路に対して、損失抵抗Ｒｌｏｓｓを追加したものである。損失抵抗Ｒｌｏｓｓは、電源回路１０１の損失電力に対応する等価抵抗を示し、負荷抵抗Ｒｌｏａｄに直列に接続される。損失抵抗演算部１３９は、式（２）により、損失抵抗Ｒｌｏｓｓを求める。入力電力Ｐｉｎは、入力電圧Ｖｉｎと入力電流Ｉｉｎの積である。出力電力Ｐｏｕｔは、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔの積である。損失抵抗演算部１３９は、入力電力Ｐｉｎから出力電力Ｐｏｕｔを減算することにより損失電力を求め、その損失電力を出力電流Ｉｏｕｔの２乗で除算することにより、損失電力に対応する損失抵抗Ｒｌｏｓｓを求める。
Figure 0006966694
電圧Ｖｃｏｎｖは、損失抵抗Ｒｌｏｓｓと負荷抵抗Ｒｌｏａｄの直列接続の両端の電圧である。デューティ比演算部１４５は、式（３）により、デューティ比Ｄｔを演算する。具体的には、デューティ比演算部１４５は、出力電圧Ｖｏｕｔを出力電流Ｉｏｕｔで除算することにより、負荷抵抗Ｒｌｏａｄを求める。そして、デューティ比演算部１４５は、負荷抵抗Ｒｌｏａｄと損失抵抗Ｒｌｏｓｓの和を求め、その和と出力電流Ｉｏｕｔの積を求め、その積を入力電圧Ｖｉｎで除算し、その除算の結果と巻数比αの積をデューティ比Ｄｔとする。
Figure 0006966694
図５は、電源回路１０１の損失電力Ｅと出力電流Ｉｏｕｔの関係を示すグラフである。損失電力Ｅは、式（４）で近似することができる。
Ｅ≒Ａ＋Ｂ・Ｉｏｕｔ＋Ｃ・Ｉｏｕｔ2 ・・・（４）
ここで、定数項Ａは、出力電流Ｉｏｕｔに依存しない損失である。例えば、定数項Ａは、制御装置１０２の消費電力、リーク電流による損失、及びインダクタの鉄損等である。
比例項Ｂは、出力電流Ｉｏｕｔに比例する損失である。例えば、比例項Ｂは、電界効果トランジスタ１１５のスイッチング損失等である。
２次項Ｃは、出力電流Ｉｏｕｔの２乗に比例する損失である。例えば、２次項Ｃは、基板の抵抗損等である。
次に、電圧検出回路１２４の劣化について説明する。電圧検出回路１２４のフォトカプラの感度が劣化により低下し、電圧検出回路１２４のゲインがβ（０＜β＜１）倍に低下すると、デューティ比Ｄａは、式（５）のように、大きくなる。すると、出力ノードＮ３とＮ４の間の電圧は、電圧検出回路１２４が検出する出力電圧Ｖｏｕｔの１／β倍に上昇する。この場合、デューティ比Ｄａは、出力電流Ｉｏｕｔに依存せずに一定である。
Ｄａ＝Ｄｔ／β ・・・（５）
図６（Ａ）は、電圧検出回路１２４のゲインβが低下した場合のＤａ／ＤｔとＩｏｕｔの関係を示すグラフである。Ｄａ／Ｄｔは、デューティ比Ｄａとデューティ比Ｄｔとの比である。式（５）より、Ｄａ／Ｄｔは、１／βであり、出力電流Ｉｏｕｔに依存せずに一定である。Ｄａ／Ｄｔは、ゲインβが小さくなるほど、大きくなる。劣化検出部１４６は、Ｄａ／Ｄｔが出力電流Ｉｏｕｔに依存しない場合において、Ｄａ／Ｄｔが閾値より大きくなった場合には、電圧検出回路１２４の劣化を検出することができる。
次に、電流検出回路１２３の劣化について説明する。電流検出回路１２３のフォトカプラの感度が劣化により低下し、電流検出回路１２３のゲインがγ（０＜γ＜１）倍に低下すると、デューティ比Ｄａは、式（６）のように、大きくなる。すると、出力ノードＮ３に流れる電流は、電流検出回路１２３が検出する出力電流Ｉｏｕｔの１／γ倍に上昇する。ここで、Ｒｌｏａｄ’は、見かけ上の負荷抵抗である。Ｒｌｏｓｓ’は、見かけ上の損失抵抗である。
Ｄａ≒Ｄｔ（Ｒｌｏｓｓ’＋Ｒｌｏａｄ’）／Ｒｌｏｓｓ’ ・・・（６）
見かけ上の損失電力Ｅ’は、式（７）で近似される。見かけ上の損失抵抗Ｒｌｏｓｓ’は、式（８）で近似される。式（６）及び（８）より、デューティ比Ｄａは式（９）で表される。式（９）において、出力電流Ｉｏｕｔが十分に大きいとき、出力電流Ｉｏｕｔの項が支配的になり、デューティ比Ｄａは、式（１０）で表される。この場合、デューティ比Ｄａは、出力電流Ｉｏｕｔに比例する。
Figure 0006966694
図６（Ｂ）は、電流検出回路１２３のゲインγが低下した場合のＤａ／ＤｔとＩｏｕｔの関係を示すグラフである。式（１０）より、Ｄａ／Ｄｔは、出力電流Ｉｏｕｔに比例する。Ｄａ／Ｄｔは、ゲインγが小さくなるほど、大きくなる。劣化検出部１４６は、出力電流Ｉｏｕｔが第１の電流閾値より大きい範囲で、Ｄａ／Ｄｔが出力電流Ｉｏｕｔに比例する場合、Ｄａ／Ｄｔが閾値より大きくなった場合には、電流検出回路１２３の劣化を検出することができる。
次に、電源回路１０１において、電流検出回路１２３及び電圧検出回路１２４以外の劣化により、損失電力が増加する場合を説明する。式（４）の損失電力Ｅは、電源回路１０１の劣化がない場合の損失電力である。電源回路１０１が劣化すると、定数項Ａが定数項Ａ’になり、比例項Ｂが比例項Ｂ’になり、２次項Ｃが２次項Ｃ’になる。その場合、損失電力Ｅ”は、式（１１）で表される。
Ｅ”≒Ａ’＋Ｂ’・Ｉｏｕｔ＋Ｃ’・Ｉｏｕｔ2 ・・・（１１）
式（４）の損失電力Ｅに対応する損失抵抗Ｒｌｏｓｓは、式（１２）で表される。式（１１）の損失電力Ｅ”に対応する損失抵抗Ｒｌｏｓｓ”は、式（１３）で表される。デューティ比Ｄａは、式（１４）で表される。
Ｒｌｏｓｓ＝Ｅ／Ｉｏｕｔ2 ・・・（１２）
Ｒｌｏｓｓ”＝Ｅ”／Ｉｏｕｔ2 ・・・（１３）
Figure 0006966694
式（１４）において、出力電流Ｉｏｕｔが大きい場合には、デューティ比Ｄａは、式（１５）で近似される。この場合、デューティ比Ｄａは、出力電流Ｉｏｕｔの項が支配的になり、出力電流Ｉｏｕｔに比例する。電源回路１０１の劣化により、２次項Ｃの損失が２次項Ｃ’の損失に増加すると、デューティ比Ｄａが大きくなる。劣化検出部１４６は、出力電流Ｉｏｕｔが大きい場合であり、かつ、デューティ比Ｄａが出力電流Ｉｏｕｔに比例する場合、デューティ比Ｄａが閾値より大きくなった場合には、２次項Ｃ’の損失増加による電源回路１０１の劣化を検出することができる。なお、式（１０）と式（１５）では、いずれも、デューティ比Ｄａが出力電流Ｉｏｕｔに比例するため、その劣化の原因を区別することが困難である。
Figure 0006966694
式（１４）において、出力電流Ｉｏｕｔが小さい場合には、デューティ比Ｄａは、式（１６）で近似される。この場合、デューティ比Ｄａは、かっこ内の第２項及び第３項が支配的になり、出力電流Ｉｏｕｔに反比例する。電源回路１０１の劣化により、定数項Ａの損失が定数項Ａ’の損失に増加、又は比例項Ｂの損失が比例項Ｂ’の損失に増加すると、デューティ比Ｄａが大きくなる。劣化検出部１４６は、出力電流Ｉｏｕｔが小さい場合であり、かつ、デューティ比Ｄａが出力電流Ｉｏｕｔに反比例する場合、デューティ比Ｄａが閾値より大きくなった場合には、定数項Ａ’又は比例項Ｂ’の損失増加による電源回路１０１の劣化を検出することができる。
Figure 0006966694
図７は、Ｄａ／ＤｔとＩｏｕｔの関係を示すグラフである。損失電力が０の場合、Ｄａ／Ｄｔは１００％である。例えば、入力電圧Ｖｉｎは３８０Ｖ、出力電圧Ｖｏｕｔは１２Ｖ、定格出力電力は５００Ｗ、待機電力は５Ｗである。
特性線７０１ａ〜７０１ｃは、式（５）の電圧検出回路１２４の感度（ゲイン）低下による劣化を示す特性線である。特性線７０１ａは、電圧検出回路１２４が検出する出力電圧Ｖｏｕｔの感度が２％低下した場合の特性線である。特性線７０１ｂは、電圧検出回路１２４が検出する出力電圧Ｖｏｕｔの感度が４％低下した場合の特性線である。特性線７０１ｃは、電圧検出回路１２４が検出する出力電圧Ｖｏｕｔの感度が６％低下した場合の特性線である。特性線７０１ａ〜７０１ｃに示すように、電圧検出回路１２４が検出する出力電圧Ｖｏｕｔの感度が低下するほど、Ｄａ／Ｄｔが大きくなる。
特性線７０２ａ〜７０２ｃは、式（１５）の電源回路１０１の劣化を示す特性線である。特性線７０２ａ〜７０２ｃは、大電流領域であり、Ｄａ／Ｄｔが出力電流Ｉｏｕｔに比例し、２次項Ｃの損失電力増加に依存する。特性線７０２ａは、２次項Ｃの抵抗損失電力が２．５％増加した場合の特性線である。特性線７０２ｂは、２次項Ｃの抵抗損失電力が５％増加した場合の特性線である。特性線７０２ｃは、２次項Ｃの抵抗損失電力が１０％増加した場合の特性線である。特性線７０２ａ〜７０２ｃに示すように、２次項Ｃの損失電力が増加するほど、Ｄａ／Ｄｔが大きくなる。
特性線７０３ａ〜７０３ｃは、式（１６）の電源回路１０１の劣化を示す特性線である。特性線７０３ａ〜７０３ｃは、小電流領域であり、Ｄａ／Ｄｔが出力電流Ｉｏｕｔに反比例し、定数項Ａ又は比例項Ｂの損失電力増加に依存する。特性線７０３ａは、定数項Ａの固定損失電力（待機電力）が５０％（２．５Ｗ）増加した場合の特性線である。特性線７０３ｂは、定数項Ａの固定損失電力が７５％（３．８Ｗ）増加した場合の特性線である。特性線７０３ｃは、定数項Ａの固定損失電力が１００％（５Ｗ）増加した場合の特性線である。特性線７０３ａ〜７０３ｃに示すように、定数項Ａ又は比例項Ｂの損失電力が増加するほど、Ｄａ／Ｄｔが大きくなる。
図８は、電源回路１０１の主な劣化要因を示す図である。劣化要因８０１は、式（１０）に対応し、電流検出回路１２３のフォトカプラの感度低下による劣化である。劣化要因８０１では、Ｄａ／Ｄｔは、大出力電流Ｉｏｕｔ側で、出力電流Ｉｏｕｔに比例する。
劣化要因８０２は、式（５）に対応し、電圧検出回路１２４のフォトカプラの感度低下による劣化である。劣化要因８０２では、Ｄａ／Ｄｔは、出力電流Ｉｏｕｔに依存しない。
劣化要因８０３は、式（１５）の２次項Ｃの損失に対応し、電界効果トランジスタ１１５又はダイオード１１９，１２０のオン抵抗上昇による劣化である。劣化要因８０３では、Ｄａ／Ｄｔは、大出力電流Ｉｏｕｔ側で、出力電流Ｉｏｕｔに比例する。
劣化要因８０４は、式（１６）の比例項Ｂの損失に対応し、電界効果トランジスタ１１５のスイッチング速度低下による劣化である。劣化要因８０４では、Ｄａ／Ｄｔは、小出力電流Ｉｏｕｔ側で、出力電流Ｉｏｕｔに反比例する。
劣化要因８０５は、式（１６）の定数項Ａの損失に対応し、電界効果トランジスタ１１５又はダイオード１１９，１２０等の半導体素子の絶縁劣化である。劣化要因８０５では、Ｄａ／Ｄｔは、小出力電流Ｉｏｕｔ側で、出力電流Ｉｏｕｔに反比例する。
劣化要因８０６は、式（１５）の２次項Ｃの損失に対応し、電解コンデンサ１１４又は１２２の損失抵抗Ｒｌｏｓｓの上昇による劣化である。劣化要因８０６では、Ｄａ／Ｄｔは、大出力電流Ｉｏｕｔ側で、出力電流Ｉｏｕｔに比例する。
劣化要因８０７は、式（１５）の２次項Ｃの損失に対応し、電解コンデンサ１１４又は１２２の容量低下による劣化である。劣化要因８０７では、Ｄａ／Ｄｔは、大出力電流Ｉｏｕｔ側で、出力電流Ｉｏｕｔに比例する。
劣化要因８０８は、式（１６）の定数項Ａの損失に対応し、電解コンデンサ１１４又は１２２の絶縁低下による劣化である。劣化要因８０８では、Ｄａ／Ｄｔは、小出力電流Ｉｏｕｔ側で、出力電流Ｉｏｕｔに反比例する。
劣化要因８０９は、式（１５）の２次項Ｃの損失に対応し、電源回路１０１の基板の抵抗増加による劣化である。劣化要因８０９では、Ｄａ／Ｄｔは、大出力電流Ｉｏｕｔ側で、出力電流Ｉｏｕｔに比例する。
劣化要因８１０は、式（１６）の定数項Ａの損失に対応し、電源回路１０１の基板の絶縁劣化である。劣化要因８１０では、Ｄａ／Ｄｔは、小出力電流Ｉｏｕｔ側で、出力電流Ｉｏｕｔに反比例する。
図９は、劣化要因毎の警告閾値及び停止閾値の例を示す図である。劣化要因９０１は、図７の特性線７０１ａ〜７０１ｃに対応し、電圧検出回路１２４の感度低下による劣化である。劣化検出部１４６は、出力電圧Ｖｏｕｔのゲインの最大低下量が３％（警告閾値）より大きくなると、発報装置１０４により警告し、出力電圧Ｖｏｕｔのゲインの最大低下量が５％（停止閾値）より大きくなると、電源回路１０１を停止させる。これらの警告閾値及び停止閾値は、出力電圧Ｖｏｕｔの仕様により決まる。例えば、出力電圧Ｖｏｕｔの基準値が±５％以内である場合、警告閾値が３％であり、停止閾値が５％である。また、劣化検出部１４６は、Ｄａ／Ｄｔの最大値が１０３％（警告閾値）より大きくなると、発報装置１０４により警告し、Ｄａ／Ｄｔの最大値が１０５％（停止閾値）より大きくなると、電源回路１０１を停止させる。
劣化要因９０２は、図７の特性線７０３ａ〜７０３ｃに対応し、固定損失電力（待機電力）増加による劣化である。劣化検出部１４６は、固定損失電力の最大増加量が２５％（警告閾値）より大きくなると、発報装置１０４により警告し、固定損失電力の最大増加量が５０％（停止閾値）より大きくなると、電源回路１０１を停止させる。また、劣化検出部１４６は、Ｄａ／Ｄｔの最大値が１０３％（警告閾値）より大きくなると、発報装置１０４により警告し、Ｄａ／Ｄｔの最大値が１０５％（停止閾値）より大きくなると、電源回路１０１を停止させる。劣化要因９０２は、制御装置１０２の故障、又は電源回路１０１の基板及び半導体子素子の絶縁低下であり、発火又は発煙故障防止のため、警告閾値を小さくする必要がある。
劣化要因９０３は、図７の特性線７０２ａ〜７０２ｃに対応し、抵抗損失電力増加による劣化である。劣化検出部１４６は、抵抗損失電力の最大増加量が１０％（警告閾値）より大きくなると、発報装置１０４により警告し、抵抗損失電力の最大増加量が２０％（停止閾値）より大きくなると、電源回路１０１を停止させる。また、劣化検出部１４６は、Ｄａ／Ｄｔの最大値が１０８％（警告閾値）より大きくなると、発報装置１０４により警告し、Ｄａ／Ｄｔの最大値が１１５％（停止閾値）より大きくなると、電源回路１０１を停止させる。劣化要因９０３では、警告閾値及び停止閾値は、電源回路１０１の冷却マージンにより決まる。例えば、設計時に、想定発熱に対して１０〜２０％のマージンをとっている場合には、劣化検出部１４６は、それを超える前に、警告及び停止を行う。
劣化要因９０４は、式（１０）に対応し、電流検出回路１２３の感度低下による劣化である。劣化検出部１４６は、出力電流Ｉｏｕｔのゲインの最大低下量が２０％（警告閾値）より大きくなると、発報装置１０４により警告し、出力電流Ｉｏｕｔのゲインの最大低下量が４０％（停止閾値）より大きくなると、電源回路１０１を停止させる。劣化要因９０１及び９０４は、いずれも、フォトカプラの感度低下による劣化である。電流検出回路１２３のフォトカプラと電圧検出回路１２４のフォトカプラは、同一基板上に設けられる。したがって、劣化要因９０４が生じる場合には、それと同時に、劣化要因９０１も生じると考えられる。劣化要因９０４の警告閾値及び停止閾値は、劣化要因９０１の警告閾値及び停止閾値に対して、一桁大きい。したがって、劣化要因９０１による警告及び停止を行えば、劣化要因９０４による警告及び停止も行ったことになる。そのため、劣化要因９０４による警告及び停止は、省略可能である。
図１０は、出力電流Ｉｏｕｔと損失抵抗Ｒｌｏｓｓの関係を示すグラフである。損失抵抗演算部１３９は、式（２）のように、入力電圧Ｖｉｎと入力電流Ｉｉｎの積から出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔの積を減算することにより損失電力を求め、損失電力を出力電流Ｉｏｕｔの２乗で除算することにより、損失電力に対応する損失抵抗Ｒｌｏｓｓを求める。そして、損失抵抗演算部１３９は、図２（Ａ）のように、出力電流Ｉｏｕｔと損失抵抗Ｒｌｏｓｓの関係を示すデータテーブル１３８をメモリ１３５に書き込む。損失抵抗演算部１３９は、式（２）により、すべての出力電流Ｉｏｕｔに対応する損失抵抗Ｒｌｏｓｓを演算してもよい。また、損失抵抗演算部１３９は、式（２）により、一部の出力電流Ｉｏｕｔに対応する損失抵抗Ｒｌｏｓｓを演算し、残りの出力電流Ｉｏｕｔに対応する損失抵抗Ｒｌｏｓｓを、一次関数の内挿により求めてもよい。
図１１（Ａ）は、出力電流Ｉｏｕｔと損失抵抗Ｒｌｏｓｓの他の関係を示すグラフである。損失抵抗演算部１３９は、出力電流Ｉｏｕｔが電流閾値より小さい領域１１０１では、損失抵抗Ｒｌｏｓｓを一定値にする。出力電流Ｉｏｕｔが電流閾値以上の領域では、損失抵抗Ｒｌｏｓｓは、図１０の損失抵抗Ｒｌｏｓｓと同じである。以下、図１１（Ａ）の損失抵抗Ｒｌｏｓｓを設定する理由を説明する。
図１１（Ｂ）は、出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔの時間変化の例を示すタイムチャートである。電源装置１００の起動後、出力電圧Ｖｏｕｔは、約１２Ｖ一定になる。出力電流Ｉｏｕｔは、負荷１０３の急変に応じて、急変する。
図１１（Ｃ）は、図１１（Ｂ）に対応し、Ｄａ／Ｄｔの時間変化を示すタイムチャートである。特性線１１２１は、図１０の損失抵抗Ｒｌｏｓｓを用いたＤａ／Ｄｔの特性線である。特性線１１２２は、図１１（Ａ）の損失抵抗Ｒｌｏｓｓを用いたＤａ／Ｄｔの特性線である。特性線１１２３は、出力電流Ｉｏｕｔにかかわらず常に一定である損失抵抗Ｒｌｏｓｓを用いたＤａ／Ｄｔの特性線である。
特性線１１２１では、電源回路１０１が劣化していなくても、負荷１０３が急変すると、Ｄａ／Ｄｔが閾値範囲１１２５の範囲外になり、領域１１２４において、電源回路１０１の劣化を誤検出してしまう。これに対し、特性線１１２２では、負荷１０３が急変しても、Ｄａ／Ｄｔが閾値範囲１１２５の範囲内になり、電源回路１０１の劣化の誤検出を防止することができ、電源回路１０１の劣化検出精度を±０．５％以内に抑えることができる。
図１２は、電源装置１００の制御方法を示すフローチャートである。ステップＳ１２０１では、損失抵抗演算部１３９は、式（２）により、損失抵抗Ｒｌｏｓｓを演算する。補償器１４２は、デューティ比Ｄａを演算する。デューティ比演算部１４５は、式（３）により、デューティ比Ｄｔを演算する。劣化検出部１４６は、Ｄａ／Ｄｔを演算し、すべての出力電流Ｉｏｕｔに対応するＤａ／Ｄｔをワークメモリ１３７に書き込む。
次に、ステップＳ１２０２では、劣化検出部１４６は、図７に示すように、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きを計算する。例えば、劣化検出部１４６は、特性線７０１ａ〜７０１ｃの傾き、大電流領域の特性線７０２ａ〜７０２ｃの傾きと、小電流領域の特性線７０３ａ〜７０３ｃの傾きを計算する。劣化検出部１４６は、３個以上の出力電流Ｉｏｕｔに対応するＤａ／Ｄｔの傾きを求める。
次に、ステップＳ１２０３では、劣化検出部１４６は、ステップＳ１２０２の傾きが第１の負値より小さい場合には、特性線７０３ａ〜７０３ｃに対応するので、ステップＳ１２０４に進む。また、劣化検出部１４６は、ステップＳ１２０２の傾きが第１の正値以下かつ第１の負値以上である場合には、特性線７０１ａ〜７０１ｃに対応するので、ステップＳ１２０５に進む。また、劣化検出部１４６は、ステップＳ１２０２の傾きが第１の正値より大きい場合には、特性線７０２ａ〜７０２ｃに対応するので、ステップＳ１２０６に進む。
ステップＳ１２０６では、劣化検出部１４６は、図９の劣化要因９０３の警告閾値（１０８％）と停止閾値（１１５％）を選択する。次に、ステップＳ１２０９では、劣化検出部１４６は、Ｄａ／Ｄｔの最大値が警告閾値（１０８％）より大きい場合には、特性線７０２ａ〜７０２ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、Ｄａ／Ｄｔの最大値が停止閾値（１１５％）より大きい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、Ｄａ／Ｄｔの最大値が停止閾値（１１５％）より大きくない場合には、「０」の停止信号Ｓ２を出力する。スイッチ部１４３は、「０」の停止信号Ｓ２を入力すると、デューティ比ＤａをＰＷＭ制御器１４４に出力する。
すなわち、劣化検出部１４６は、出力電流Ｉｏｕｔが第１の電流閾値より大きい範囲で、出力電流Ｉｏｕｔに対してＤａ／Ｄｔが比例している場合、Ｄａ／Ｄｔの最大値が警告閾値（１０８％）より大きい場合には、特性線７０２ａ〜７０２ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、出力電流Ｉｏｕｔが第１の電流閾値より大きい範囲で、出力電流Ｉｏｕｔに対してＤａ／Ｄｔが比例している場合、Ｄａ／Ｄｔの最大値が停止閾値（１１５％）より大きい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、Ｄａ／Ｄｔの最大値が停止閾値（１１５％）より大きくない場合には、「０」の停止信号Ｓ２を出力する。スイッチ部１４３は、「０」の停止信号Ｓ２を入力すると、デューティ比ＤａをＰＷＭ制御器１４４に出力する。
ステップＳ１２０４では、劣化検出部１４６は、図９の劣化要因９０２の警告閾値（１０３％）と停止閾値（１０５％）を選択する。次に、ステップＳ１２０７では、劣化検出部１４６は、Ｄａ／Ｄｔの最大値が警告閾値（１０３％）より大きい場合には、特性線７０３ａ〜７０３ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、Ｄａ／Ｄｔの最大値が停止閾値（１０５％）より大きい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、Ｄａ／Ｄｔの最大値が停止閾値（１０５％）より大きくない場合には、「０」の停止信号Ｓ２を出力する。スイッチ部１４３は、「０」の停止信号Ｓ２を入力すると、デューティ比ＤａをＰＷＭ制御器１４４に出力する。
すなわち、劣化検出部１４６は、出力電流Ｉｏｕｔが第２の電流閾値より小さい範囲で、出力電流Ｉｏｕｔに対してＤａ／Ｄｔが反比例している場合、Ｄａ／Ｄｔの最大値が警告閾値（１０３％）より大きい場合には、特性線７０３ａ〜７０３ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、出力電流Ｉｏｕｔが第２の電流閾値より小さい範囲で、出力電流Ｉｏｕｔに対してＤａ／Ｄｔが反比例している場合、Ｄａ／Ｄｔの最大値が停止閾値（１０５％）より大きい場合には、「１」の出力信号Ｓ２を出力し、電源回路１０１を停止させ、Ｄａ／Ｄｔの最大値が停止閾値（１０５％）より大きくない場合には、「０」の停止信号Ｓ２を出力する。スイッチ部１４３は、「０」の停止信号Ｓ２を入力すると、デューティ比ＤａをＰＷＭ制御器１４４に出力する。
ステップＳ１２０５では、劣化検出部１４６は、図９の劣化要因９０１の警告閾値（１０３％）と停止閾値（１０５％）を選択する。次に、ステップＳ１２０８では、劣化検出部１４６は、Ｄａ／Ｄｔの最大値が警告閾値（１０３％）より大きい場合には、特性線７０１ａ〜７０１ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、Ｄａ／Ｄｔの最大値が停止閾値（１０５％）より大きい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、Ｄａ／Ｄｔの最大値が停止閾値（１０５％）より大きくない場合には、「０」の停止信号Ｓ２を出力する。スイッチ部１４３は、「０」の停止信号Ｓ２を入力すると、デューティ比ＤａをＰＷＭ制御器１４４に出力する。
すなわち、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの変動が閾値範囲内である場合、Ｄａ／Ｄｔの最大値が警告閾値（１０３％）より大きい場合には、特性線７０１ａ〜７０１ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの変動が閾値範囲内である場合、Ｄａ／Ｄｔの最大値が停止閾値（１０５％）より大きい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、Ｄａ／Ｄｔの最大値が停止閾値（１０５％）より大きくない場合には、「０」の停止信号Ｓ２を出力する。スイッチ部１４３は、「０」の停止信号Ｓ２を入力すると、デューティ比ＤａをＰＷＭ制御器１４４に出力する。
発報装置１０４は、特性線７０１ａ〜７０１ｃに対応する警告信号Ｓ３、特性線７０２ａ〜７０２ｃに対応する警告信号Ｓ３、又は特性線７０３ａ〜７０３ｃに対応する警告信号Ｓ３に応じて、警告及び警告の劣化要因を表示することができる。
電源装置１００は、負荷１０３が３個以上の動作モードを有し、その３個以上の動作モードが電源回路１０１の寿命に対して十分短い時間以内に切り替わることが好ましい。例えば、負荷１０３は、一日の間に、スタンバイ状態モード、低負荷動作モード、及び高負荷動作モードを繰り返す。劣化検出部１４６は、その３個の動作モードでの出力電流ＩｏｕｔとＤａ／Ｄｔの関係をワークメモリ１３７に記録し、その関係から劣化要因を判断する。また、負荷１０３が常時一定出力電力で動作している場合には、例えば、電源冷却ファンを負荷１０３として設ける。制御装置１０２は、その電源冷却ファンの回転数を変化させることにより、負荷１０３の変動を発生させることができる。これにより、劣化検出部１４６は、広範囲の出力電流Ｉｏｕｔに対するＤａ／Ｄｔを得ることができる。
図１３は、他の実施形態による劣化検出部１４６の処理方法を示す図である。劣化要因９０１では、劣化検出部１４６は、Ｄａ／Ｄｔの最大値が１０３％（警告閾値）より大きくなると、発報装置１０４により警告し、Ｄａ／Ｄｔの最大値が１０５％（停止閾値）より大きくなると、電源回路１０１を停止させる。この場合、劣化検出部１４６は、上記の図１２のステップＳ１２０１〜Ｓ１２０３、Ｓ１２０５及びＳ１２０８と同じ処理を行う。
劣化要因９０２では、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが−０．１％（警告閾値）より小さくなると、発報装置１０４により警告し、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが−０．２％（停止閾値）より小さくなると、電源回路１０１を停止させる。以下、図１２のステップＳ１２０７の処理例を説明する。
ステップＳ１２０７では、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが第１の負値より小さい場合、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが停止閾値（−０．１％）より小さい場合には、特性線７０３ａ〜７０３ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが第１の負値より小さい場合、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが停止閾値（−０．２％）より小さい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが停止閾値（−０．２％）より小さくない場合には、「０」の停止信号Ｓ２を出力し、デューティ比Ｄａを出力させる。
すなわち、劣化検出部１４６は、出力電流Ｉｏｕｔが第２の電流閾値より小さい範囲で、出力電流Ｉｏｕｔに対してＤａ／Ｄｔが反比例している場合、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが警告閾値（−０．１％）より小さい場合には、特性線７０３ａ〜７０３ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、出力電流Ｉｏｕｔが第２の電流閾値より小さい範囲で、出力電流Ｉｏｕｔに対してＤａ／Ｄｔが反比例している場合、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが停止閾値（−０．２％）より小さい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが停止閾値（−０．２％）より小さくない場合には、「０」の停止信号Ｓ２を出力し、デューティ比Ｄａを出力させる。
劣化要因９０３では、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが０．２％（警告閾値）より大きくなると、発報装置１０４により警告し、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが０．４％（停止閾値）より大きくなると、電源回路１０１を停止させる。以下、図１２のステップＳ１２０９の処理例を説明する。
ステップＳ１２０９では、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが第１の正値より大きい場合、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが警告閾値（０．２％）より大きい場合には、特性線７０２ａ〜７０２ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが第１の正値より大きい場合、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが停止閾値（０．４％）より大きい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが停止閾値（０．４％）より大きくない場合には、「０」の停止信号Ｓ２を出力し、デューティ比Ｄａを出力させる。
すなわち、劣化検出部１４６は、出力電流Ｉｏｕｔが第１の電流閾値より大きい範囲で、出力電流Ｉｏｕｔに対してＤａ／Ｄｔが比例している場合、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが警告閾値（０．２％）より大きい場合には、特性線７０２ａ〜７０２ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、出力電流Ｉｏｕｔが第１の電流閾値より大きい範囲で、出力電流Ｉｏｕｔに対してＤａ／Ｄｔが比例している場合、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが停止閾値（０．４％）より大きい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが停止閾値（０．４％）より大きくない場合には、「０」の停止信号Ｓ２を出力し、デューティ比Ｄａを出力させる。
劣化要因９０４は、図９と同様に、省略可能である。
次に、さらに他の実施形態による劣化検出部１４６の処理方法を説明する。劣化要因９０１では、劣化検出部１４６は、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が警告閾値より大きくなると、発報装置１０４により警告し、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きくなると、電源回路１０１を停止させる。以下、図１２のステップＳ１２０８の処理例を説明する。
ステップＳ１２０８では、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが第１の正値以下かつ第１の負値以上である場合、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が警告閾値より大きい場合には、特性線７０１ａ〜７０１ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが第１の正値以下かつ第１の負値以上である場合、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きくない場合には、「０」の停止信号Ｓ２を出力し、デューティ比Ｄａを出力させる。
すなわち、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの変動が閾値範囲内である場合、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が警告閾値より大きい場合には、特性線７０１ａ〜７０１ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの変動が閾値範囲内である場合、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きくない場合には、「０」の停止信号Ｓ２を出力し、デューティ比Ｄａを出力させる。
劣化要因９０２では、劣化検出部１４６は、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が警告閾値より大きくなると、発報装置１０４により警告し、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きくなると、電源回路１０１を停止させる。以下、図１２のステップＳ１２０７の処理例を説明する。
ステップＳ１２０７では、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが第１の負値より小さい場合、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が警告閾値より大きい場合には、特性線７０３ａ〜７０３ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが第１の負値より小さい場合、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きくない場合には、「０」の停止信号Ｓ２を出力し、デューティ比Ｄａを出力させる。
すなわち、劣化検出部１４６は、出力電流Ｉｏｕｔが第２の電流閾値より小さい範囲で、出力電流Ｉｏｕｔに対してＤａ／Ｄｔが反比例している場合、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が警告閾値より大きい場合には、特性線７０３ａ〜７０３ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、出力電流Ｉｏｕｔが第２の電流閾値より小さい範囲で、出力電流Ｉｏｕｔに対してＤａ／Ｄｔが反比例している場合、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きくない場合には、「０」の停止信号Ｓ２を出力し、デューティ比Ｄａを出力させる。
劣化要因９０３では、劣化検出部１４６は、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が警告閾値より大きくなると、発報装置１０４により警告し、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きくなると、電源回路１０１を停止させる。以下、図１２のステップＳ１２０９の処理例を説明する。
ステップＳ１２０９では、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが第１の正値より大きい場合、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が警告閾値より大きい場合には、特性線７０２ａ〜７０２ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、出力電流Ｉｏｕｔに対するＤａ／Ｄｔの傾きが第１の正値より大きい場合、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きくない場合には、「０」の停止信号Ｓ２を出力し、デューティ比Ｄａを出力させる。
すなわち、劣化検出部１４６は、出力電流Ｉｏｕｔが第１の電流閾値より大きい範囲で、出力電流Ｉｏｕｔに対してＤａ／Ｄｔが比例している場合、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が警告閾値より大きい場合には、特性線７０２ａ〜７０２ｃに対応する警告信号Ｓ３を発報装置１０４に出力する。また、劣化検出部１４６は、出力電流Ｉｏｕｔが第１の電流閾値より大きい範囲で、出力電流Ｉｏｕｔに対してＤａ／Ｄｔが比例している場合、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きい場合には、「１」の停止信号Ｓ２を出力し、電源回路１０１を停止させ、デューティ比Ｄａとデューティ比Ｄｔとの差分の最大値が停止閾値より大きくない場合には、「０」の停止信号Ｓ２を出力し、デューティ比Ｄａを出力させる。
劣化要因９０４は、図９と同様に、省略可能である。
上記のデューティ比Ｄａとデューティ比Ｄｔとの差分を用いる場合の警告閾値及び停止閾値は、図９のＤａ／Ｄｔの警告閾値及び停止閾値から１００を引いた値にすることができる。デューティ比Ｄａとデューティ比Ｄｔとの差分を用いる場合は、Ｄａ／Ｄｔを用いる場合に比べ、計算に必要な除算が一回減るので、ＣＰＵ３０１にかかる負荷を低減することができる。
劣化検出部１４６は、電源回路１０１の故障診断を行い、故障の予測を行い、電源回路１０１の故障の警告を発報装置１０４に表示することができる。ユーザは、故障前に、電源回路１０１を交換することができる。また、ユーザは、電源回路１０１の計画的な予防交換が可能になり、メンテナンスコストを削減し、電源回路１０１の冗長数を削減することができる。また、劣化検出部１４６は、劣化要因に応じて、適切な警告閾値及び停止閾値を設定することにより、種々の電源回路１０１の劣化を検出し、警告及び劣化要因を通知することができる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
以上の実施形態に関し、さらに以下の付記を開示する。
（付記１）
電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第１のデューティ比を演算する第１のデューティ比演算部と、
前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第２のデューティ比を演算する第２のデューティ比演算部と、
前記第１のデューティ比及び前記第２のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第１のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部と
を有することを特徴とする電源装置。
（付記２）
前記第２のデューティ比演算部は、
前記電源回路の入力電圧と入力電流の積から前記電源回路の出力電圧と出力電流の積を減算することにより損失電力を求め、前記損失電力を前記電源回路の出力電流の２乗で除算することにより前記損失電力に対応する損失抵抗を求める損失抵抗演算部と、
前記損失抵抗、前記電源回路の入力電圧、出力電圧及び出力電流を基に前記２のデューティ比を演算するデューティ比演算部とを有することを特徴とする付記１に記載の電源装置。
（付記３）
前記損失抵抗演算部は、前記電源回路の出力電流が電流閾値より小さい場合には、前記損失抵抗を一定値にすることを特徴とする付記２に記載の電源装置。
（付記４）
前記第２のデューティ比演算部は、前記電源回路の出力電圧を前記電源回路の出力電流で除算することにより負荷抵抗を求め、前記負荷抵抗と前記損失抵抗の和を求め、前記和と前記電源回路の出力電流の積を求め、前記積を前記電源回路の入力電圧で除算し、前記除算の結果を基に前記第２のデューティ比を演算することを特徴とする付記２又は３に記載の電源装置。
（付記５）
前記デューティ比演算部は、前記除算の結果と前記電源回路のトランスの巻数比の積を前記第２のデューティ比とすることを特徴とする付記４に記載の電源装置。
（付記６）
前記出力部は、前記第１のデューティ比と前記第２のデューティ比との比が停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記停止閾値より大きくない場合には、前記第１のデューティ比を出力することを特徴とする付記１〜５のいずれか１項に記載の電源装置。
（付記７）
前記出力部は、前記第１のデューティ比と前記第２のデューティ比との比が警告閾値より大きい場合には、警告信号を出力することを特徴とする付記１〜６のいずれか１項に記載の電源装置。
（付記８）
前記出力部は、
前記電源回路の出力電流が第１の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が比例している場合、前記第１のデューティ比と前記第２のデューティ比との比が第１の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第１の停止閾値より大きくない場合には、前記第１のデューティ比を出力し、
前記電源回路の出力電流が第２の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が反比例している場合、前記第１のデューティ比と前記第２のデューティ比との比が第２の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第２の停止閾値より大きくない場合には、前記第１のデューティ比を出力し、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の変動が閾値範囲内である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第３の停止閾値より大きくない場合には、前記第１のデューティ比を出力することを特徴とする付記１〜７のいずれか１項に記載の電源装置。
（付記９）
前記出力部は、
前記電源回路の出力電流が第１の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が比例している場合、前記第１のデューティ比と前記第２のデューティ比との比が第１の警告閾値より大きい場合には、第１の警告信号を出力し、
前記電源回路の出力電流が第２の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が反比例している場合、前記第１のデューティ比と前記第２のデューティ比との比が第２の警告閾値より大きい場合には、第２の警告信号を出力し、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の変動が閾値範囲内である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の警告閾値より大きい場合には、第３の警告信号を出力することを特徴とする付記１〜８のいずれか１項に記載の電源装置。
（付記１０）
前記出力部は、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の正値より大きい場合、前記第１のデューティ比と前記第２のデューティ比との比が第１の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第１の停止閾値より大きくない場合には、前記第１のデューティ比を出力し、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の負値より小さい場合、前記第１のデューティ比と前記第２のデューティ比との比が第２の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第２の停止閾値より大きくない場合には、前記第１のデューティ比を出力し、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが前記第１の正値以下かつ前記第１の負値以上である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第３の停止閾値より大きくない場合には、前記第１のデューティ比を出力することを特徴とする付記１〜７のいずれか１項に記載の電源装置。
（付記１１）
前記出力部は、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の正値より大きい場合、前記第１のデューティ比と前記第２のデューティ比との比が第１の警告閾値より大きい場合には、第１の警告信号を出力し、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の負値より小さい場合、前記第１のデューティ比と前記第２のデューティ比との比が第２の警告閾値より大きい場合には、第２の警告信号を出力し、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが前記第１の正値以下かつ前記第１の負値以上である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の警告閾値より大きい場合には、第３の警告信号を出力する付記１〜７及び１０のいずれか１項に記載の電源装置。
（付記１２）
前記出力部は、
前記電源回路の出力電流が第１の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が比例している場合、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の停止閾値より大きい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが前記第１の停止閾値より大きくない場合には、前記第１のデューティ比を出力し、
前記電源回路の出力電流が第２の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が反比例している場合、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第２の停止閾値より小さい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが前記第２の停止閾値より小さくない場合には、前記第１のデューティ比を出力し、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の変動が閾値範囲内である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第３の停止閾値より大きくない場合には、前記第１のデューティ比を出力することを特徴とする付記１〜７のいずれか１項に記載の電源装置。
（付記１３）
前記出力部は、
前記電源回路の出力電流が第１の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が比例している場合、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の警告閾値より大きい場合には、第１の警告信号を出力し、
前記電源回路の出力電流が第２の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が反比例している場合、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第２の警告閾値より小さい場合には、第２の警告信号を出力し、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の変動が閾値範囲内である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の警告閾値より大きい場合には、第３の警告信号を出力することを特徴とする付記１〜７及び１２のいずれか１項に記載の電源装置。
（付記１４）
前記出力部は、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の正値より大きい場合、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の停止閾値より大きい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが前記第１の停止閾値より大きくない場合には、前記第１のデューティ比を出力し、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の負値より小さい場合、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第２の停止閾値より小さい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが前記第２の停止閾値より小さくない場合には、前記第１のデューティ比を出力し、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが前記第１の正値以下かつ前記第１の負値以上である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第３の停止閾値より大きくない場合には、前記第１のデューティ比を出力することを特徴とする付記１〜７のいずれか１項に記載の電源装置。
（付記１５）
前記出力部は、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の正値より大きい場合、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の警告閾値より大きい場合には、第１の警告信号を出力し、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の負値より小さい場合、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第２の警告閾値より小さい場合には、第２の警告信号を出力し、
前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが前記第１の正値以下かつ前記第１の負値以上である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の警告閾値より大きい場合には、第３の警告信号を出力することを特徴とする付記１〜７及び１４のいずれか１項に記載の電源装置。
（付記１６）
前記出力部は、前記第１のデューティ比と前記第２のデューティ比との差分が停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との差分が前記停止閾値より大きくない場合には、前記第１のデューティ比を出力することを特徴とする付記１〜５のいずれか１項に記載の電源装置。
（付記１７）
前記出力部は、前記第１のデューティ比と前記第２のデューティ比との差分が警告閾値より大きい場合には、警告信号を出力することを特徴とする付記１〜５及び１６のいずれか１項に記載の電源装置。
（付記１８）
電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第１のデューティ比を演算し、
前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第２のデューティ比を演算し、
前記第１のデューティ比及び前記第２のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第１のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる、
処理をコンピュータに実行させる電源管理プログラム。
１００ 電源装置
１０１ 電源回路
１０２ 制御装置
１０３ 負荷
１０４ 発報装置
１３１〜１３４ Ａ／Ｄ変換器
１３５ メモリ
１３９ 損失抵抗演算部
１４０ 目標電圧発生部
１４１ 減算器
１４２ 補償器
１４３ スイッチ部
１４４ ＰＷＭ制御器
１４５ デューティ比演算部
１４６ 劣化検出部

Claims (11)

  1. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第１のデューティ比を演算する第１のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第２のデューティ比を演算する第２のデューティ比演算部と、
    前記第１のデューティ比及び前記第２のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第１のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記第２のデューティ比演算部は、
    前記電源回路の入力電圧と入力電流の積から前記電源回路の出力電圧と出力電流の積を減算することにより損失電力を求め、前記損失電力を前記電源回路の出力電流の２乗で除算することにより前記損失電力に対応する損失抵抗を求める損失抵抗演算部と、
    前記損失抵抗、前記電源回路の入力電圧、出力電圧及び出力電流を基に前記第２のデューティ比を演算するデューティ比演算部とを有することを特徴とする電源装置。
  2. 前記第２のデューティ比演算部は、前記電源回路の出力電圧を前記電源回路の出力電流で除算することにより負荷抵抗を求め、前記負荷抵抗と前記損失抵抗の和を求め、前記和と前記電源回路の出力電流の積を求め、前記積を前記電源回路の入力電圧で除算し、前記除算の結果を基に前記第２のデューティ比を演算することを特徴とする請求項１に記載の電源装置。
  3. 前記出力部は、前記第１のデューティ比と前記第２のデューティ比との比が停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記停止閾値より大きくない場合には、前記第１のデューティ比を出力することを特徴とする請求項１又は２に記載の電源装置。
  4. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第１のデューティ比を演算する第１のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第２のデューティ比を演算する第２のデューティ比演算部と、
    前記第１のデューティ比及び前記第２のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第１のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記出力部は、
    前記電源回路の出力電流が第１の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が比例している場合、前記第１のデューティ比と前記第２のデューティ比との比が第１の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第１の停止閾値より大きくない場合には、前記第１のデューティ比を出力し、
    前記電源回路の出力電流が第２の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が反比例している場合、前記第１のデューティ比と前記第２のデューティ比との比が第２の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第２の停止閾値より大きくない場合には、前記第１のデューティ比を出力し、
    前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の変動が閾値範囲内である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第３の停止閾値より大きくない場合には、前記第１のデューティ比を出力することを特徴とする電源装置。
  5. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第１のデューティ比を演算する第１のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第２のデューティ比を演算する第２のデューティ比演算部と、
    前記第１のデューティ比及び前記第２のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第１のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記出力部は、
    前記電源回路の出力電流が第１の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が比例している場合、前記第１のデューティ比と前記第２のデューティ比との比が第１の警告閾値より大きい場合には、第１の警告信号を出力し、
    前記電源回路の出力電流が第２の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が反比例している場合、前記第１のデューティ比と前記第２のデューティ比との比が第２の警告閾値より大きい場合には、第２の警告信号を出力し、
    前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の変動が閾値範囲内である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の警告閾値より大きい場合には、第３の警告信号を出力することを特徴とする電源装置。
  6. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第１のデューティ比を演算する第１のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第２のデューティ比を演算する第２のデューティ比演算部と、
    前記第１のデューティ比及び前記第２のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第１のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記出力部は、
    前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の正値より大きい場合、前記第１のデューティ比と前記第２のデューティ比との比が第１の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第１の停止閾値より大きくない場合には、前記第１のデューティ比を出力し、
    前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の負値より小さい場合、前記第１のデューティ比と前記第２のデューティ比との比が第２の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第２の停止閾値より大きくない場合には、前記第１のデューティ比を出力し、
    前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが前記第１の正値以下かつ前記第１の負値以上である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第３の停止閾値より大きくない場合には、前記第１のデューティ比を出力することを特徴とする電源装置。
  7. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第１のデューティ比を演算する第１のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第２のデューティ比を演算する第２のデューティ比演算部と、
    前記第１のデューティ比及び前記第２のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第１のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記出力部は、
    前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の正値より大きい場合、前記第１のデューティ比と前記第２のデューティ比との比が第１の警告閾値より大きい場合には、第１の警告信号を出力し、
    前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の負値より小さい場合、前記第１のデューティ比と前記第２のデューティ比との比が第２の警告閾値より大きい場合には、第２の警告信号を出力し、
    前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが前記第１の正値以下かつ前記第１の負値以上である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の警告閾値より大きい場合には、第３の警告信号を出力することを特徴とする電源装置。
  8. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第１のデューティ比を演算する第１のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第２のデューティ比を演算する第２のデューティ比演算部と、
    前記第１のデューティ比及び前記第２のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第１のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記出力部は、
    前記電源回路の出力電流が第１の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が比例している場合、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の停止閾値より大きい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾き
    が前記第１の停止閾値より大きくない場合には、前記第１のデューティ比を出力し、
    前記電源回路の出力電流が第２の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が反比例している場合、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第２の停止閾値より小さい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが前記第２の停止閾値より小さくない場合には、前記第１のデューティ比を出力し、
    前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の変動が閾値範囲内である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第３の停止閾値より大きくない場合には、前記第１のデューティ比を出力することを特徴とする電源装置。
  9. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第１のデューティ比を演算する第１のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第２のデューティ比を演算する第２のデューティ比演算部と、
    前記第１のデューティ比及び前記第２のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第１のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記出力部は、
    前記電源回路の出力電流が第１の電流閾値より大きい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が比例している場合、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の警告閾値より大きい場合には、第１の警告信号を出力し、
    前記電源回路の出力電流が第２の電流閾値より小さい範囲で、前記電源回路の出力電流に対して前記第１のデューティ比と前記第２のデューティ比との比が反比例している場合、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第２の警告閾値より小さい場合には、第２の警告信号を出力し、
    前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の変動が閾値範囲内である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の警告閾値より大きい場合には、第３の警告信号を出力することを特徴とする電源装置。
  10. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第１のデューティ比を演算する第１のデューティ比演算部と、
    前記電源回路の入力電圧、入力電流、出力電圧及び出力電流を基に、前記電源回路のスイッチング素子の制御信号の第２のデューティ比を演算する第２のデューティ比演算部と、
    前記第１のデューティ比及び前記第２のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第１のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる出力部とを有し、
    前記出力部は、
    前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の正値より大きい場合、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の停止閾値より大きい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが前記第１の停止閾値より大きくない場合には、前記第１のデューティ比を出力し、
    前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第１の負値より小さい場合、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが第２の停止閾値より小さい場合には、前記電源回路を停止させ、前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが前記第２の停止閾値より小さくない場合には、前記第１のデューティ比を出力し、
    前記電源回路の出力電流に対する、前記第１のデューティ比と前記第２のデューティ比との比の傾きが前記第１の正値以下かつ前記第１の負値以上である場合、前記第１のデューティ比と前記第２のデューティ比との比が第３の停止閾値より大きい場合には、前記電源回路を停止させ、前記第１のデューティ比と前記第２のデューティ比との比が前記第３の停止閾値より大きくない場合には、前記第１のデューティ比を出力することを特徴とする電源装置。
  11. 電源回路の出力電圧が目標電圧に近づくように、前記電源回路のスイッチング素子の制御信号の第１のデューティ比を演算し、
    前記電源回路の入力電圧と入力電流の積から前記電源回路の出力電圧と出力電流の積を減算することにより損失電力を求め、前記損失電力を前記電源回路の出力電流の２乗で除算することにより前記損失電力に対応する損失抵抗を求め、
    前記損失抵抗、前記電源回路の入力電圧、出力電圧及び出力電流を基に第２のデューティ比を演算し、
    前記第１のデューティ比及び前記第２のデューティ比を基に前記電源回路の劣化を検出し、前記電源回路が劣化していない場合には、前記第１のデューティ比を出力し、前記電源回路が劣化している場合には、前記電源回路を停止させる、
    処理をコンピュータに実行させる電源管理プログラム。
JP2017186575A 2017-09-27 2017-09-27 電源装置及び電源管理プログラム Active JP6966694B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017186575A JP6966694B2 (ja) 2017-09-27 2017-09-27 電源装置及び電源管理プログラム
US16/137,597 US11264892B2 (en) 2017-09-27 2018-09-21 Power-supply apparatus and power-supply method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017186575A JP6966694B2 (ja) 2017-09-27 2017-09-27 電源装置及び電源管理プログラム

Publications (2)

Publication Number Publication Date
JP2019062689A JP2019062689A (ja) 2019-04-18
JP6966694B2 true JP6966694B2 (ja) 2021-11-17

Family

ID=65808266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017186575A Active JP6966694B2 (ja) 2017-09-27 2017-09-27 電源装置及び電源管理プログラム

Country Status (2)

Country Link
US (1) US11264892B2 (ja)
JP (1) JP6966694B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7250097B1 (ja) 2021-11-15 2023-03-31 三菱電機株式会社 電力変換装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3902937B2 (ja) * 2001-10-23 2007-04-11 キヤノン株式会社 像加熱装置
JP4468011B2 (ja) * 2004-02-25 2010-05-26 キヤノン株式会社 スイッチング電源及び画像形成装置
US20070291198A1 (en) * 2006-06-16 2007-12-20 Vastview Technology Inc. Method and device for driving LED-based backlight module
JP5058024B2 (ja) * 2008-03-04 2012-10-24 本田技研工業株式会社 Ｄｃ／ｄｃコンバータの故障検出方法
JP2009283401A (ja) * 2008-05-26 2009-12-03 Panasonic Electric Works Co Ltd 電源装置および灯具、車両
JP2009291006A (ja) * 2008-05-29 2009-12-10 Fujitsu Ltd 電圧変換装置、電圧変換方法、およびデューティ比決定プログラム
JP5064367B2 (ja) * 2008-12-17 2012-10-31 本田技研工業株式会社 Ｄｃ／ｄｃコンバータ装置
JP4966331B2 (ja) * 2009-03-25 2012-07-04 株式会社東芝 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体
JP4566267B1 (ja) * 2009-04-21 2010-10-20 シャープ株式会社 電源装置
US8253397B2 (en) * 2009-06-18 2012-08-28 Analog Devices, Inc. Switching converters with efficiently-controlled mode transitions
JP5673920B2 (ja) * 2010-03-29 2015-02-18 松尾博文 縦続接続昇圧型スイッチング電源回路
JP2012186898A (ja) * 2011-03-04 2012-09-27 Toyota Motor Corp 電力変換装置システム
WO2012132221A1 (ja) * 2011-03-28 2012-10-04 ルネサスエレクトロニクス株式会社 Ｐｗｍ信号生成回路及びプロセッサシステム
JP6135471B2 (ja) * 2012-12-19 2017-05-31 Tdk株式会社 送電装置およびそれを用いたワイヤレス電力伝送システム
CN103138574B (zh) * 2013-03-20 2015-04-01 成都芯源系统有限公司 均流系统
JP5958431B2 (ja) * 2013-07-19 2016-08-02 株式会社村田製作所 スイッチング電源装置
JP6381953B2 (ja) * 2014-04-25 2018-08-29 ローム株式会社 スイッチング電源の制御回路およびそれを用いた電源回路、ならびに電子機器および基地局
US9466974B2 (en) * 2014-04-30 2016-10-11 Dell Products L.P. Systems and methods for inductive overvoltage protection of PFC bulk capacitors in power supplies
JP6354397B2 (ja) * 2014-07-04 2018-07-11 富士通株式会社 電源装置、制御装置及びそのプログラム
JP6540456B2 (ja) 2015-10-29 2019-07-10 富士通株式会社 電源装置、電源回路の制御方法及びプログラム
JP6826393B2 (ja) * 2015-12-28 2021-02-03 ローム株式会社 スイッチングレギュレータ
US9705402B1 (en) * 2016-06-25 2017-07-11 Active-Semi, Inc. Power loss protection integrated circuit
CN105932867B (zh) * 2016-06-30 2018-11-06 阳光电源股份有限公司 母线电容放电方法、控制器及dcdc变换器

Also Published As

Publication number Publication date
US11264892B2 (en) 2022-03-01
US20190097525A1 (en) 2019-03-28
JP2019062689A (ja) 2019-04-18

Similar Documents

Publication Publication Date Title
US7800354B2 (en) Switching power supply
TWI581547B (zh) 用於限制轉換器之電流的裝置、調變器和方法
US7898235B2 (en) Method and apparatus to control voltage conversion mode
JP4637694B2 (ja) 力率補正回路及びその出力電圧制御方法
US8717781B2 (en) Direct current/direct current converter, and power supply apparatus and electronic device using the same
JP6053234B2 (ja) 電源装置、電源装置の制御方法
US20110110132A1 (en) Time-limiting mode (tlm) for an interleaved power factor correction (pfc) converter
JP5431445B2 (ja) スイッチング電源回路
KR20100117980A (ko) 역률 보상 회로 및 역률 보상 회로의 구동 방법
TWI484738B (zh) 用於提供過電流保護的方法和電路
US20080294916A1 (en) Dynamic voltage converter topology switching circuit, system, and method for improving light load efficiency
JP2009153234A (ja) スイッチング電源装置
WO2018168328A1 (ja) パワー半導体スイッチング素子のダメージ予測装置及びダメージ予測方法、ａｃ－ｄｃコンバータ、ｄｃ－ｄｃコンバータ
US20200220480A1 (en) Power Conversion Device
US10008940B2 (en) Power supply device and method for controlling power supply circuit
CN113497557A (zh) 直流-直流转换器
JP2015228715A (ja) 制御装置、ｄｃ−ｄｃコンバータ、スイッチング電源装置及び情報処理装置
JP7063175B2 (ja) 制御電源プログラム及び電源装置
JP6966694B2 (ja) 電源装置及び電源管理プログラム
JP2017123740A (ja) スイッチング電源
CN113497556A (zh) 直流-直流转换器
CN113497548A (zh) 直流-直流转换器
US20160364585A1 (en) Input front-end circuit for switching power supply control integrated circuit and switching power supply controller having the same
US9871456B2 (en) Voltage conversion device and method of operation
JP2006203998A (ja) 無停電電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211004

R150 Certificate of patent or registration of utility model

Ref document number: 6966694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150