JP2010108360A - シミュレーション方法、情報処理装置およびプログラム - Google Patents
シミュレーション方法、情報処理装置およびプログラム Download PDFInfo
- Publication number
- JP2010108360A JP2010108360A JP2008281435A JP2008281435A JP2010108360A JP 2010108360 A JP2010108360 A JP 2010108360A JP 2008281435 A JP2008281435 A JP 2008281435A JP 2008281435 A JP2008281435 A JP 2008281435A JP 2010108360 A JP2010108360 A JP 2010108360A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- deterioration rate
- deterioration
- dependency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【課題】既存の劣化モデル式に比べて、評価対象のトランジスタの適用範囲を広くしたシミュレーション方法を提供する。
【解決手段】情報処理装置が実行するシミュレーション方法であって、ゲート電圧、ドレイン電圧およびバックバイアス電圧の3種の電圧についてトランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、3種の電圧についてトランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルによりストレス時間と劣化率との関係式を求め、劣化後のドレイン電流について基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および関係式に基づいた、ドレイン電流の変化を示す情報の3種の電圧の依存性を記述したテーブルを用いて、ドレイン電流の変化量を劣化率に対応して算出するものである。
【選択図】図2
【解決手段】情報処理装置が実行するシミュレーション方法であって、ゲート電圧、ドレイン電圧およびバックバイアス電圧の3種の電圧についてトランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、3種の電圧についてトランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルによりストレス時間と劣化率との関係式を求め、劣化後のドレイン電流について基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および関係式に基づいた、ドレイン電流の変化を示す情報の3種の電圧の依存性を記述したテーブルを用いて、ドレイン電流の変化量を劣化率に対応して算出するものである。
【選択図】図2
Description
本発明は、ホットキャリアおよびNBTI(Negative Bias Temperature Instability)等のトランジスタ劣化によるIV特性変化を予測するためのシミュレーション方法、情報処理装置、および、コンピュータに実行させるためのプログラムに関する。
MOSFETの信頼性を低下させる現象として、ホットキャリアおよびNBTIが知られている。NMOSFETの特性劣化にはホットキャリアが支配的であり、PMOSFETの特性劣化にはNBTIが支配的である。これらの現象による影響は、ゲート酸化膜への電荷注入により、ソース電極とドレイン電極間に流れるドレイン電流の減少と電圧印加時間との関係に現れる。
NMOSFETに対するホットキャリアは、ドレイン電圧Vdsに高電圧を印加し、ゲート電圧VgsにVdsの中間電位を印加すると、ゲート長Lgが短いほどその影響が大きくなる。PMOSFETに対するNBTIは、Vgsに高電圧を印加したとき、任意のVds、任意のLgで起こる。これらの現象は、バックバイアス電圧Vbsによる影響もあると言われている。バックバイアス電圧とは、トランジスタが形成されている基板に印加される電圧であり、ウェル拡散層にトランジスタが形成されていればウェル拡散層に印加される電圧である。
トランジスタ劣化を評価するための値としてドレイン電流を用いるが、ドレイン電流Idsは、Vgs=Vcc、Vds=Vcc/2の条件で測定される。ドレイン電流の変化率は、ΔIds/Ids0=(Ids(初期状態)−Ids(劣化後))/Ids(初期状態)の式で定義される。Ids0は、電圧印加開始時の初期状態におけるIdsである。トランジスタ寿命τは、電圧印加開始からΔIds/Ids0=10%になるまでの時間で定義される。10%を基準劣化率とする。
図5はトランジスタ寿命を実測値から求めるためのグラフの一例を示す。図5の縦軸は劣化率を示し、横軸は時間を示す。以下に、図5に示す特性の測定方法を説明する。
Vccの所定の範囲から選択した1つの電圧にゲート電圧VGSを設定し、ドレイン電圧VDSにVcc/2を設定し、一定時間毎にドレイン電流IDを測定した。図5には、電圧印加開始時のドレイン電流でその変化量を除算した値をグラフにプロットし、プロットした点を線で結んだものを示す。上記と同様にして、複数種のVccのそれぞれについても同様に測定を行った。このようにして、選択したVcc毎に測定点をプロットし、プロットした点を線で結んだものが図5に示すグラフである。
図5に示すグラフでは、Vgs=Vgs1の測定条件に注目し、劣化率10%となる時間を矢印で示す。このようにして実測データからトランジスタ寿命τが求まる。この結果を、Deg=f(Vgs,Vds,Lg,t)の式にあてはめて劣化モデルパラメータを決める。
図6は図5の測定結果から得られるトランジスタ特性を示すグラフである。図6(a)はトランジスタ寿命とドレイン電圧の逆数との関係を示し、図6(b)はトランジスタ寿命とゲート電圧との関係を示す。
図6(a)に示すように、トランジスタ寿命τとドレイン電圧の逆数(1/Vds)との関係が右肩上がりの直線になっている。このグラフから、1/Vdsが大きいほどτが長くなり、Vdsが大きいほどτが短くなることがわかる。また、この直線でVdsの値を決めれば、そのときのτを予測することが可能となる。
また、図6(b)に示すグラフでは、Vgs毎にτをプロットし、プロットした点を線で結ぶと、4次関数になっている。図6(b)のグラフに示すように、図5の測定結果から、トランジスタの劣化現象をモデル化することが可能となる。
このようにして、図5の測定結果からトランジスタ劣化を予測することができるため、測定結果をコンピュータに入力して、トランジスタの劣化現象および回路動作を予測する信頼性シミュレーションが行われている。
信頼性シミュレーションについて簡単に説明する。信頼性シミュレーションは、トランジスタの製品動作時における劣化寿命を予測する劣化シミュレーションと、その結果を利用して回路動作を予測する回路シミュレーションとからなる。
はじめに、測定結果から求められた劣化モデルパラメータを劣化モデル式にあてはめる劣化シミュレーションを行うことで、製品動作時のデバイス劣化情報が出力される。続いて、デバイス劣化情報にストレスIVモデルパラメータを加味し、劣化後のトランジスタモデルパラメータを用いて回路シミュレーションを行うことで、劣化後の回路波形が得られる。これらのシミュレーションの一例が特許文献1に開示されている。
トランジスタモデルパラメータは、通常の回路シミュレーションに必要な、BSIMなどの特定のトランジスタモデルに基づくものである。BSIMは、米国の大学で開発されたトランジスタモデルであり、標準モデルとして広く利用されている。
劣化シミュレーションから出力されるデバイス劣化情報の一例を説明する。図7はトランジスタのドレイン電流の測定値とシミュレーション結果の一例を示すグラフである。
図7のグラフには、Ids−Vds依存性について、初期状態、50%劣化した状態、および80%劣化した状態を示す。グラフのプロット点は測定結果であり、プロット点に沿って引かれた線はシミュレーション値である。図7を見ると、測定値とシミュレーション値とがほぼ一致しており、評価対象のトランジスタがシミュレーションの劣化モデル式に適合していることがわかる。
特開2003−188184号公報
しかし、半導体集積回路のさらなる縮小化の要望によりトランジスタのゲート長が短くなるにつれて、トランジスタの劣化現象が既存の劣化寿命シミュレーションの劣化モデル式に適合しなくなってきた。トランジスタの劣化現象が劣化モデル式に適合していないと、そのシミュレーション結果は実際の電気特性と対応しないものになる。
例えば、劣化モデル式がτ−Vgs依存性を4次関数にあてはめるモデルだと、図6(b)のグラフのτ−Vgs依存性を示すトランジスタに対しては劣化モデル式が適合するが、5次関数や6次関数など、4次関数とは異なるτ−Vgs依存性を示すトランジスタには劣化モデル式は適合しない。
また、BSIMなどの特定のトランジスタモデルが様々な種類のトランジスタの全てに対応できるように作られたモデルであっても、既存の劣化寿命シミュレーションは、劣化モデル式と特定のトランジスタモデルとが密接に関連しているため、劣化モデル式の適合可能なトランジスタに限られ、劣化モデルの式に適合しないトランジスタに対応するのは困難である。
本発明のシミュレーション方法は、情報処理装置が実行するシミュレーション方法であって、
ゲート電圧、ドレイン電圧およびバックバイアス電圧の3種の電圧について評価対象のトランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記3種の電圧について評価対象のトランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいて、ストレス時間と劣化率との関係式を求め、
前記評価対象のトランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記3種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出するものである。
ゲート電圧、ドレイン電圧およびバックバイアス電圧の3種の電圧について評価対象のトランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記3種の電圧について評価対象のトランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいて、ストレス時間と劣化率との関係式を求め、
前記評価対象のトランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記3種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出するものである。
また、本発明の情報処理装置は、
特定のトランジスタモデルのプログラムが格納された記憶部と、
ゲート電圧、ドレイン電圧およびバックバイアス電圧の3種の電圧について評価対象のトランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記3種の電圧について評価対象のトランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいてストレス時間と劣化率との関係式を求め、前記評価対象のトランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、前記特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記3種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出する制御部と、
を有する構成である。
特定のトランジスタモデルのプログラムが格納された記憶部と、
ゲート電圧、ドレイン電圧およびバックバイアス電圧の3種の電圧について評価対象のトランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記3種の電圧について評価対象のトランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいてストレス時間と劣化率との関係式を求め、前記評価対象のトランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、前記特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記3種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出する制御部と、
を有する構成である。
さらに、本発明のプログラムは、トランジスタの劣化現象をシミュレーションするコンピュータに実行させるためのプログラムであって、
ゲート電圧、ドレイン電圧およびバックバイアス電圧の3種の電圧について前記トランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記3種の電圧について前記トランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいて、ストレス時間と劣化率との関係式を求め、
前記トランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記3種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出する処理を前記コンピュータに実行させるためのプログラム。
ゲート電圧、ドレイン電圧およびバックバイアス電圧の3種の電圧について前記トランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記3種の電圧について前記トランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいて、ストレス時間と劣化率との関係式を求め、
前記トランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記3種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出する処理を前記コンピュータに実行させるためのプログラム。
本発明では、テーブルモデルを使用して関係式を導いているため、評価対象のトランジスタが固定の劣化モデル式に適合するものに限定されない。
本発明によれば、トランジスタの劣化シミュレーションを行う際、評価対象のトランジスタが固定の劣化モデル式に適合するものに限定されず、評価対象のトランジスタの適用範囲が広くなる。また、固定した劣化モデル式に比べて、実際の劣化特性に近いシミュレーション結果が得られる。
本実施形態のシミュレーション方法を実行する情報処理装置の構成を説明する。
図1は本実施形態のシミュレーション方法を実行するための情報処理装置の一構成例を示すブロック図である。情報処理装置は、パーソナルコンピュータおよびワークステーション等のコンピュータである。
図1に示すように、本実施形態の情報処理装置10は、記憶部12と、制御部14とを有する。記憶部12には、BSIMに代表される特定のトランジスタモデルのプログラムが格納されている。制御部14は、プログラムにしたがって処理を実行するCPU(Central Processing Unit)141と、プログラムを格納するためのメモリ142とを有する。
制御部14は、ゲート電圧、ドレイン電圧およびバックバイアス電圧の3種の電圧について評価対象トランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、上記3種の電圧について評価対象トランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいて、ストレス時間と劣化率との関係式を求める。そして、評価対象のトランジスタのストレス時間に応じた劣化後のドレイン電流について基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および上記関係式に基づいて、ドレイン電流の変化を示す情報の上記3種の電圧の依存性を記述したテーブルを作成する。このようにして、作成したテーブルを参照して、ドレイン電流の変化量を劣化率に対応して算出する。
なお、制御部14は、評価対象のトランジスタについて、τ−Vgs依存性テーブルに基づいてVgs、Vds依存性のτを示すτ−Vgs,Vdsテーブルを作成してもよい。この場合、上記プログラムには、τ−Vgs依存性テーブルをτ−Vds依存性テーブルに変換するための変換式が記述されている。
次に、図1に示した情報処理装置に実行させるシミュレーション方法を説明する。図2は本実施形態のシミュレーション方法の手順を示すフローチャートである。
はじめに、次のようにして、ストレス電圧とトランジスタ寿命τの関係を求める(ステップ101)。
τ-Vgs依存性のデータを実測データより求め、その実測データをテーブルにする。このように、実測データ、または実測データに基づいて算出したデータを表にすることを「テーブルモデル化」と称する。同様にして、τ-Vds依存性およびτ-Vbs依存性のそれぞれについてもテーブルモデル化する。
τ-Vds依存性をテーブルモデル化する際、τ-Vgs依存性と同様にして実測データによりテーブルモデル化してもよいが、以下のようにして、関数式によりτ-Vgs依存性テーブルからτ-Vgs,Vds依存性テーブルに変換して、τ-Vds依存性テーブルを求めてもよい。
図3はτ-Vgs依存性テーブルからτ-Vgs,Vds依存性テーブルを求める方法の一例を説明するための図である。
MOSFETでは、一般的に、活性領域におけるキャリア密度がゲート電圧により制御され、キャリアのソース電極およびドレイン電極間に流れる量がドレイン電圧により制御される。このことから、いずれの電圧もドレイン電流に関与し、τ−Vgs依存性とτ−Vds依存性は相関関係にある。この関係から、例えば、次のようにして、τ−Vgs依存性テーブルからτ−Vds依存性テーブルを求める。
実測データによるτ−Vgs依存性テーブルは、ドレイン電圧Vds=(一定値)で求められている。そのため、Vds依存性を考慮したVgsを求める必要がある。τ−Vgs依存性テーブルのゲート電圧をVgs_table、τ−Vds依存性テーブルのドレイン電圧をVds_table、スレッシュホールド電圧VthをVth0、任意のパラメータをFとすると、求めたいドレイン電圧の範囲Vdsとドレイン電圧依存を考慮したVgsの関係は、次の式(1)で表せる。
ただし、評価対象のトランジスタの種類によっては、ゲート電圧がドレイン電圧の変化による影響を受けないものもある。その場合、パラメータF=0とすると式(1)はVgs=Vth0になってしまうので、式(1)の代わりに、Vgs=Vgs_tableを用いる。また、τ−Vgs依存性のτをτtableとし、任意のパラメータをAとすると、Vds依存性を考慮したτは次の式で求まる。
上述の処理は、τ−Vgs依存性テーブルのVgsに対してスレッシュホールド電圧Vth分を補正した値に、τ−Vds依存性テーブルのVdsの範囲に対応するVds比を按分し、τに対しては倍率Mを乗算することで、τ−Vds依存性テーブルを求めることになる。このようにして、τ−Vgs依存性に基づいてτ−Vds依存性を求める関数化を行うことが可能となる。式(1)および式(2)は、本発明を完成させるまでの過程で、発明者が導き出したものである。
なお、Vgsに対してVth補正を行うか否かや倍率Mは、トランジスタの種類毎に異なる。そのため、1つの関数式を全てのトランジスタにあてはめるのではなく、トランジスタに対応してτ-Vds依存性のデータもテーブル化しておくことが望ましい。この場合、劣化モデル式で限定する場合に比べて評価対象となるトランジスタの適合可能な範囲が広くなる。
トランジスタ寿命τは、次の式でモデル化される。
式(3)のf(Vds,Vgs)は、ステップ101で求めた「ストレス電圧とτの関係」に関する項である。この項に、τ−Vgs依存性テーブルおよびτ−Vds依存性テーブルをあてはめる。f(Lg)×f(Vbs)の項は関数化することが可能な項である。f(Lg)は、ゲート長Lgに関する項であり、例えば、f(Lg)=exp(−G/Lg)が知られている。Gは定数である。f(Vbs)は、バックバイアス電圧Vbsの依存性に関する項であり、τ−Vbs依存性テーブルをあてはめる。これにより、ゲート電圧、ドレイン電圧およびバックバイアス電圧の3種の電圧について基準劣化率における寿命の電圧依存性のデータを記述したテーブルが作成される。式(3)のトランジスタ寿命τを次の式(4)に挿入する。
式(4)のtはストレス時間であり、DegFはトランジスタ寿命τが定義されている基準劣化度(劣化率10%であるから劣化度は0.1)である。式(4)から、任意のストレス時間tにおける劣化率Degが求まる。なお、nは、ストレスレベルに依存せず、プロセスに依存する係数であり、実測結果より決定される。
本実施形態では、上述のようにして、ゲート電圧、ドレイン電圧およびバックバイアス電圧の3種の電圧のそれぞれについて基準劣化率における寿命の電圧依存性のデータを記述したテーブルを作成し、作成した3種のテーブルを用いてストレス時間と劣化率との関係式を求める場合を説明したが、基準時間における劣化率の電圧依存性のデータを記述したテーブルを用いてもよい。基準時間とは、例えば、10年である。
次に、次のようにして劣化IV特性を求める(ステップ102)。図4は劣化IV特性を求める方法を説明するための図である。トランジスタの任意の劣化時におけるドレイン電流Idsは次の式で表せる。
式(5)のTrModelは特定のトランジスタモデルである。特定のトランジスタモデルは、例えば、BSIMである。式(5)に示すように、トランジスタの任意の劣化時におけるドレイン電流Idsは、特定のトランジスタモデルの初期状態のドレイン電流に劣化分αを表す項が加えられたものに相当している。式(5)は、Ids=Ids0+αと表せる。
この方法によれば、適用範囲の広いトランジスタモデルをベースにした初期特性に劣化分αを加算しているだけなので、劣化モデル式と特定のトランジスタモデルとを密接に関連させる場合に比べて、評価対象となるトランジスタの適用範囲が広くなる。
図4(a)は劣化率とドレイン電圧の関係を示すグラフであり、図4(b)は関数化するためのグラフである。
式(3)の劣化分αは図4(a)のΔIdsに相当する。図4(a)に示すように、ドレイン電流が10%劣化したときの変化率(=変化量(ΔIds)/初期値(Ids0))−Vds依存性を測定する。図4(a)に示すN1からNn(nは任意の自然数)の点が実測データである。この実測データに式(4)を適用して関数化すると、α=fdeg.(Vds,Vgs,Vbs,Deg,etc.)と表せる。なお、ドレイン電流が10%劣化したときのN1からNnをテーブルモデル化してもよい。また、関数化しているので、実測データ間の点についても算出することができ、算出したデータをテーブルに追加してもよい。
続いて、図4(a)のグラフでN1に注目して、α=fdeg.(Vds,Vgs,Vbs,Deg,etc.)の式でDeg=20%、30%のそれぞれの場合の値を求めて、それをグラフにプロットしたのが図4(b)である。図4(b)の縦軸はN1のΔIds/Ids0であり、横軸は劣化率を示す。劣化率は寿命と関係することから、横軸を寿命(Age)としてもよい。なお、図4(b)のプロット点を結ぶ直線の式を求めることで、Vds一定のときのN1についてΔIds/Ids0−Deg依存性を関数化することが可能である。この式をN1(Deg)=f(Deg)とする。
続いて、N2、N3、・・・、Nnのそれぞれについても、N1(Deg)=f(Deg)に対応する関数式を求め、N1と同様にして、20%劣化および30%劣化の値を求める。それらを全てグラフにプロットすると図4(a)のようになる。
この関係式から任意の劣化率に関するIdsの変化量ΔIds=α(Deg)が求まる。図4では、Vds依存の場合で求めたが、同じようにして、Vgs依存、Vbs依存についても同様に求める。その結果、ドレイン電流の変化量についてゲート電圧、ドレイン電圧およびバックバイアス電圧の依存性のデータを記述したテーブルを作成することができる。
なお、作成されるテーブルのドレイン電流の変化量(ΔIds)の代わりに変化率(ΔIds/Ids0)にしたテーブルを作成してもよい。この場合、特定のトランジスタモデルの初期状態のドレイン電流をIds0として変化率に乗算すれば、変化量を算出することができる。そのため、テーブルを作成するにあたって、ドレイン電流の変化を示す情報としては、ドレイン電流の変化量であってもよく、変化率であってもよい。
このようにして、ステップ101で「ストレス(時間、電圧)→劣化率」を行い、ステップ102で「劣化率→劣化IV特性」を行う。その結果として求まるΔIds(変化量)を回路シミュレータに入力することで、実際の製品デバイスの動作に近い回路波形を出力させることができる。
本実施形態では、トランジスタの劣化シミュレーションに固定した劣化モデル式を使用するのではなく、実際の測定結果を表にしたテーブルモデルを使用しているため、評価対象のトランジスタが劣化モデル式に適合するものに限定されず、評価対象のトランジスタの適用範囲が広くなる。また、評価対象のトランジスタに合わせて、実測データに基づくテーブルモデルから関数式を導いているため、固定した劣化モデル式に比べて、実際の劣化特性に近いシミュレーション結果が得られる。
10 情報処理装置
12 記憶部
14 制御部
12 記憶部
14 制御部
Claims (9)
- 情報処理装置が実行するシミュレーション方法であって、
ゲート電圧、ドレイン電圧およびバックバイアス電圧の3種の電圧について評価対象のトランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記3種の電圧について前記評価対象のトランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいて、ストレス時間と劣化率との関係式を求め、
前記評価対象のトランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記3種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出する、シミュレーション方法。 - 前記基準劣化率における寿命のゲート電圧依存性のデータを記述したテーブルである第1のテーブルが入力されると、該第1のテーブルから前記基準劣化率における寿命のドレイン電圧依存性のデータを記述したテーブルである第2のテーブルを生成する、請求項1記載のシミュレーション方法。
- 前記第1のテーブルのゲート電圧に対してスレッシュホールド電圧分を補正した値に前記第2のテーブルのドレイン電圧の範囲に対応するドレイン電圧比を按分し、前記第1のテーブルの前記所定の劣化率における寿命に対して所定の倍率を乗算して前記第2のテーブルを生成する、請求項2記載のシミュレーション方法。
- 特定のトランジスタモデルのプログラムが格納された記憶部と、
ゲート電圧、ドレイン電圧およびバックバイアス電圧の3種の電圧について評価対象のトランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記3種の電圧について前記評価対象のトランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいてストレス時間と劣化率との関係式を求め、前記評価対象のトランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、前記特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記3種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出する制御部と、
を有する情報処理装置。 - 前記制御部は、
前記基準劣化率における寿命のゲート電圧依存性のデータを記述したテーブルである第1のテーブルが入力されると、該第1のテーブルから前記基準劣化率における寿命のドレイン電圧依存性のデータを記述したテーブルである第2のテーブルを生成する、請求項4記載の情報処理装置。 - 前記制御部は、
前記第1のテーブルのゲート電圧に対してスレッシュホールド電圧分を補正した値に前記第2のテーブルのドレイン電圧の範囲に対応するドレイン電圧比を按分し、前記第1のテーブルの前記所定の劣化率における寿命に対して所定の倍率を乗算して前記第2のテーブルを生成する、請求項5記載の情報処理装置。 - トランジスタの劣化現象をシミュレーションするコンピュータに実行させるためのプログラムであって、
ゲート電圧、ドレイン電圧およびバックバイアス電圧の3種の電圧について前記トランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記3種の電圧について前記トランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいて、ストレス時間と劣化率との関係式を求め、
前記トランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記3種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出する処理を前記コンピュータに実行させるためのプログラム。 - 前記基準劣化率における寿命のゲート電圧依存性のデータを記述したテーブルである第1のテーブルが入力されると、該第1のテーブルから前記基準劣化率における寿命のドレイン電圧依存性のデータを記述したテーブルである第2のテーブルを生成する処理を有する請求項7記載のプログラム。
- 前記第1のテーブルのゲート電圧に対してスレッシュホールド電圧分を補正した値に前記第2のテーブルのドレイン電圧の範囲に対応するドレイン電圧比を按分し、前記第1のテーブルの前記所定の劣化率における寿命に対して所定の倍率を乗算して前記第2のテーブルを生成する処理を有する請求項8記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008281435A JP2010108360A (ja) | 2008-10-31 | 2008-10-31 | シミュレーション方法、情報処理装置およびプログラム |
US12/608,551 US8285524B2 (en) | 2008-10-31 | 2009-10-29 | Simulation method for transistor unsuitable for existing model |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008281435A JP2010108360A (ja) | 2008-10-31 | 2008-10-31 | シミュレーション方法、情報処理装置およびプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010108360A true JP2010108360A (ja) | 2010-05-13 |
Family
ID=42132501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008281435A Pending JP2010108360A (ja) | 2008-10-31 | 2008-10-31 | シミュレーション方法、情報処理装置およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8285524B2 (ja) |
JP (1) | JP2010108360A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013099233A1 (ja) * | 2011-12-26 | 2013-07-04 | パナソニック株式会社 | 流量計測装置の設定方法及び流量計測装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5394943B2 (ja) * | 2010-01-15 | 2014-01-22 | ラピスセミコンダクタ株式会社 | 試験結果記憶方法、試験結果表示方法、及び試験結果表示装置 |
US8397199B2 (en) | 2010-04-19 | 2013-03-12 | Apple Inc. | Versatile method and tool for simulation of aged transistors |
US9141735B2 (en) * | 2010-06-18 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit device reliability simulation system |
US8327310B1 (en) * | 2011-07-07 | 2012-12-04 | Apple Inc. | Method and software tool for analyzing and reducing the failure rate of an integrated circuit |
US20140095139A1 (en) * | 2012-10-03 | 2014-04-03 | Lsi Corporation | Hot-carrier injection reliability checks based on back bias effect on threshold voltage |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6587994B1 (en) * | 1999-03-09 | 2003-07-01 | Fujitsu Limited | Hot-carrier degradation simulation of a semiconductor device |
JP3827056B2 (ja) * | 1999-03-17 | 2006-09-27 | キヤノンマーケティングジャパン株式会社 | 層間絶縁膜の形成方法及び半導体装置 |
US7567891B1 (en) * | 2000-09-29 | 2009-07-28 | Cadence Design Systems, Inc. | Hot-carrier device degradation modeling and extraction methodologies |
JP3667676B2 (ja) * | 2001-10-11 | 2005-07-06 | 株式会社東芝 | 半導体装置、半導体装置の製造方法及び半導体装置の電気特性評価システム |
JP2003188184A (ja) | 2001-12-21 | 2003-07-04 | Hitachi Ltd | 半導体装置のシミュレーション方法、劣化度の計算方法、劣化パラメータの計算方法、ならびに半導体装置の設計方法 |
US6963215B1 (en) * | 2004-07-26 | 2005-11-08 | Agere Systems Inc. | Operation of semiconductor devices subject to hot carrier injection |
US7212023B2 (en) * | 2004-09-07 | 2007-05-01 | Texas Instruments Incorporated | System and method for accurate negative bias temperature instability characterization |
-
2008
- 2008-10-31 JP JP2008281435A patent/JP2010108360A/ja active Pending
-
2009
- 2009-10-29 US US12/608,551 patent/US8285524B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013099233A1 (ja) * | 2011-12-26 | 2013-07-04 | パナソニック株式会社 | 流量計測装置の設定方法及び流量計測装置 |
JP2013134091A (ja) * | 2011-12-26 | 2013-07-08 | Panasonic Corp | 流量補正係数設定方法とこれを用いた流量計測装置 |
US9683880B2 (en) | 2011-12-26 | 2017-06-20 | Panasonic Intellectual Property Management Co., Ltd. | Setting method of flow meter device and flow meter device |
Also Published As
Publication number | Publication date |
---|---|
US20100114543A1 (en) | 2010-05-06 |
US8285524B2 (en) | 2012-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4214775B2 (ja) | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ | |
TWI805794B (zh) | 製造積體電路的方法以及用於設計積體電路的計算系統 | |
US8181144B2 (en) | Circuit timing analysis incorporating the effects of temperature inversion | |
JP2004200461A5 (ja) | ||
US8099269B2 (en) | Two-step simulation methodology for aging simulations | |
US8966420B2 (en) | Estimating delay deterioration due to device degradation in integrated circuits | |
JP2010108360A (ja) | シミュレーション方法、情報処理装置およびプログラム | |
JP2009087169A (ja) | 回路シミュレーション方法、回路シミュレーション装置、及びプログラム | |
US20080026489A1 (en) | Method and system for modeling statistical leakage-current distribution | |
US8225257B2 (en) | Reducing path delay sensitivity to temperature variation in timing-critical paths | |
US20100250223A1 (en) | Semiconductor circuit deterioration simulation method and computer program medium | |
US8417503B2 (en) | System and method for target-based compact modeling | |
WO2012081158A1 (ja) | 回路シミュレーション方法及び半導体集積回路 | |
US20080275675A1 (en) | Ic chip parameter modeling | |
JP2008053692A (ja) | トランジスタのbt劣化のシミュレーションモデルおよびシミュレーションモデル化方法 | |
JP5742642B2 (ja) | 半導体素子の接合温度の推定方法、推定システムおよび推定プログラム | |
US20070233447A1 (en) | Circuit simulation method and circuit simulation apparatus | |
US8185369B2 (en) | Method and apparatus for characterizing properties of electronic devices depending on device parameters | |
EP3385734A1 (en) | Method and device for estimating circuit aging | |
JP5560700B2 (ja) | 設計支援装置、設計支援方法及び設計支援プログラム | |
US20150073738A1 (en) | Determining process variation using device threshold sensitivites | |
JP2005340340A (ja) | 半導体シミュレーション装置および半導体シミュレーション方法 | |
CN104657558A (zh) | 提取lod效应模型的方法 | |
JP2006202966A (ja) | 半導体集積回路の回路シミュレーション方法及び装置 | |
JP2006140284A (ja) | 半導体装置の信頼性シミュレーション方法及び信頼性シミュレータ |