JP5560700B2 - 設計支援装置、設計支援方法及び設計支援プログラム - Google Patents
設計支援装置、設計支援方法及び設計支援プログラム Download PDFInfo
- Publication number
- JP5560700B2 JP5560700B2 JP2009292511A JP2009292511A JP5560700B2 JP 5560700 B2 JP5560700 B2 JP 5560700B2 JP 2009292511 A JP2009292511 A JP 2009292511A JP 2009292511 A JP2009292511 A JP 2009292511A JP 5560700 B2 JP5560700 B2 JP 5560700B2
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- mobility
- circuit
- transistor
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Description
まず、実施形態に係る設計支援装置100のハードウェア構成の一例について説明する。設計支援装置100は、例えばPDK(Process Design Kit)などの装置である。設計支援装置100は、設計された回路図からネットリストを生成するとともに、トランジスタ、抵抗素子及び容量素子などの回路素子をモデル化して当該ネットリストに反映する。
次に、回路素子のモデル化の一例として、他の回路素子と比較して複雑な物理特性を有するトランジスタのモデル化について説明する。
次に、実施形態に係る設計支援装置100のシステム構成の一例について図6を用いて説明する。
次に、上述の設計支援装置100を用いた設計フローについて、図7に示すフローチャートを用いて説明する。以下の設計フローでは、回路設計において、パラメータSA、SBを基にトランジスタにおける移動度が見積もられ、当該移動度の変動を抑える修正が回路図に行われてから、レイアウト設計が行われる。以下、具体的に説明する。
22 レイアウトエディタ
23 寄生素子抽出部
24 ネットリスト生成部
25 回路シミュレータ
26 出力結果比較部
Claims (5)
- 半導体集積回路における回路素子のレイアウト情報を基に、前記回路素子の物理特性を反映した回路データを生成する回路データ生成手段と、
同一の拡散領域内に複数のゲートが設けられている場合において、ゲート電極として機能する前記ゲートを有するトランジスタにかかる機械的応力に関するパラメータを、前記複数のゲートのレイアウト形状に応じて一意に決定するパラメータ決定手段と、を備え、
前記回路データ生成手段は、前記パラメータを用いて、前記機械的応力の影響を反映した前記トランジスタにおける移動度を求め、求められた前記移動度に基づいて前記トランジスタの物理特性を決定し、
前記パラメータは前記移動度の変動量を示し、前記パラメータ決定手段は、前記移動度が飽和するときの前記パラメータの値である安全値よりも、前記複数のレイアウト形状に応じて決定された前記パラメータの値の方が小さい場合には、当該パラメータを前記安全値に設定することを特徴とする設計支援装置。 - 前記パラメータ決定手段は、前記複数のゲートのそれぞれの前記拡散領域の端部からの距離の平均値を求め、当該平均値に基づいて前記パラメータを決定することを特徴とする請求項1に記載の設計支援装置。
- 前記パラメータ決定手段は、前記拡散領域内の端部に最も近いゲートと当該端部との間の距離、前記複数のゲートのゲート間隔、及び、前記複数のゲートの本数に対するマップに基づいて、前記パラメータを決定することを特徴とする請求項1に記載の設計支援装置。
- 半導体集積回路における回路素子のレイアウト情報を基に、前記回路素子の物理特性を反映した回路データを生成する回路データ生成工程と、
同一の拡散領域内に複数のゲートが設けられている場合において、ゲート電極として機能する前記ゲートを有するトランジスタにかかる機械的応力に関するパラメータを、前記複数のゲートのレイアウト形状に応じて一意に決定するパラメータ決定工程と、を備え、
前記回路データ生成工程は、前記パラメータを用いて、前記機械的応力の影響を反映した前記トランジスタにおける移動度を求め、求められた前記移動度に基づいて前記トランジスタの物理特性を決定し、
前記パラメータは前記移動度の変動量を示し、前記パラメータ決定工程は、前記移動度が飽和するときの前記パラメータの値である安全値よりも、前記複数のレイアウト形状に応じて決定された前記パラメータの値の方が小さい場合には、当該パラメータを前記安全値に設定することを特徴とする設計支援方法。 - コンピュータにより実行されるプログラムであって
半導体集積回路における回路素子のレイアウト情報を基に、前記回路素子の物理特性を反映した回路データを生成する回路データ生成手段、同一の拡散領域内に複数のゲートが設けられている場合において、ゲート電極として機能する前記ゲートを有するトランジスタにかかる機械的応力に関するパラメータを、前記複数のゲートのレイアウト形状に応じて一意に決定するパラメータ決定手段、として前記コンピュータを機能させ、
前記回路データ生成手段は、前記パラメータを用いて、前記機械的応力の影響を反映した前記トランジスタにおける移動度を求め、求められた前記移動度に基づいて前記トランジスタの物理特性を決定し、
前記パラメータは前記移動度の変動量を示し、前記パラメータ決定手段は、前記移動度が飽和するときの前記パラメータの値である安全値よりも、前記複数のレイアウト形状に応じて決定された前記パラメータの値の方が小さい場合には、当該パラメータを前記安全値に設定することを特徴とする設計支援プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292511A JP5560700B2 (ja) | 2009-12-24 | 2009-12-24 | 設計支援装置、設計支援方法及び設計支援プログラム |
US12/975,988 US8386991B2 (en) | 2009-12-24 | 2010-12-22 | Support apparatus, method, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292511A JP5560700B2 (ja) | 2009-12-24 | 2009-12-24 | 設計支援装置、設計支援方法及び設計支援プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011134865A JP2011134865A (ja) | 2011-07-07 |
JP5560700B2 true JP5560700B2 (ja) | 2014-07-30 |
Family
ID=44189055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009292511A Expired - Fee Related JP5560700B2 (ja) | 2009-12-24 | 2009-12-24 | 設計支援装置、設計支援方法及び設計支援プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8386991B2 (ja) |
JP (1) | JP5560700B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110185326A1 (en) * | 2010-01-22 | 2011-07-28 | Ricoh Company, Ltd. | Net list generation method and circuit simulation method |
TWI448711B (zh) * | 2012-01-13 | 2014-08-11 | Realtek Semiconductor Corp | 產生積體電路模型的方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7567891B1 (en) * | 2000-09-29 | 2009-07-28 | Cadence Design Systems, Inc. | Hot-carrier device degradation modeling and extraction methodologies |
FR2834575B1 (fr) * | 2002-01-09 | 2004-07-09 | St Microelectronics Sa | Procede de modelisation et de realisation d'un circuit integre comportant au moins un transistor a effet de champ a grille isolee, et circuit integre correspondant |
JP4408613B2 (ja) * | 2002-09-25 | 2010-02-03 | Necエレクトロニクス株式会社 | トランジスタの拡散層長依存性を組み込んだ回路シミュレーション装置およびトランジスタモデル作成方法 |
JP2004241529A (ja) | 2003-02-05 | 2004-08-26 | Matsushita Electric Ind Co Ltd | 半導体回路装置及びその回路シミュレーション方法 |
US7337420B2 (en) * | 2005-07-29 | 2008-02-26 | International Business Machines Corporation | Methodology for layout-based modulation and optimization of nitride liner stress effect in compact models |
JP2007048788A (ja) * | 2005-08-05 | 2007-02-22 | Toshiba Corp | 半導体装置 |
JP2007123442A (ja) | 2005-10-26 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 半導体回路装置、その製造方法及びそのシミュレーション方法 |
US8407634B1 (en) * | 2005-12-01 | 2013-03-26 | Synopsys Inc. | Analysis of stress impact on transistor performance |
JP2008027940A (ja) * | 2006-07-18 | 2008-02-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法および回路シミュレーション方法 |
US7542891B2 (en) * | 2006-09-07 | 2009-06-02 | Synopsys, Inc. | Method of correlating silicon stress to device instance parameters for circuit simulation |
JP5096719B2 (ja) * | 2006-09-27 | 2012-12-12 | パナソニック株式会社 | 回路シミュレーション方法及び回路シミュレーション装置 |
JP4728203B2 (ja) * | 2006-11-06 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体回路のレイアウト方法、プログラム、設計支援システム |
US7761278B2 (en) * | 2007-02-12 | 2010-07-20 | International Business Machines Corporation | Semiconductor device stress modeling methodology |
US7584438B2 (en) * | 2007-06-01 | 2009-09-01 | Synopsys, Inc. | Method for rapid estimation of layout-dependent threshold voltage variation in a MOSFET array |
JP2009025914A (ja) * | 2007-07-17 | 2009-02-05 | Nec Electronics Corp | 半導体集積回路の設計方法及び設計プログラム |
JP2009026829A (ja) * | 2007-07-17 | 2009-02-05 | Nec Electronics Corp | 半導体集積回路の設計方法及びマスクデータ作成プログラム |
JP4874207B2 (ja) * | 2007-10-01 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 回路シミュレーション方法、回路シミュレーション装置、及びプログラム |
US8151240B2 (en) * | 2009-04-01 | 2012-04-03 | International Business Machines Corporation | Effective gate length circuit modeling based on concurrent length and mobility analysis |
US8112729B2 (en) * | 2009-04-20 | 2012-02-07 | International Business Machines Corporation | Method and system for selective stress enablement in simulation modeling |
US7951657B2 (en) * | 2009-05-21 | 2011-05-31 | International Business Machines Corporation | Method of forming a planar field effect transistor with embedded and faceted source/drain stressors on a silicon-on-insulator (S0I) wafer, a planar field effect transistor structure and a design structure for the planar field effect transistor |
-
2009
- 2009-12-24 JP JP2009292511A patent/JP5560700B2/ja not_active Expired - Fee Related
-
2010
- 2010-12-22 US US12/975,988 patent/US8386991B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8386991B2 (en) | 2013-02-26 |
US20110161910A1 (en) | 2011-06-30 |
JP2011134865A (ja) | 2011-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7761275B2 (en) | Synthesizing current source driver model for analysis of cell characteristics | |
US8225248B2 (en) | Timing, noise, and power analysis of integrated circuits | |
US8271256B2 (en) | Physics-based MOSFET model for variational modeling | |
JP4874207B2 (ja) | 回路シミュレーション方法、回路シミュレーション装置、及びプログラム | |
KR101662401B1 (ko) | 핀 전계 효과 트랜지스터(FinFET) 기반 회로를 설계하는 방법 및 이 방법을 실행하기 위한 시스템 | |
US8954908B1 (en) | Fast monte carlo statistical analysis using threshold voltage modeling | |
US8914760B2 (en) | Electrical hotspot detection, analysis and correction | |
JP2006178907A (ja) | 回路シミュレーション方法および装置 | |
JP5098970B2 (ja) | リーク電流分布検証支援プログラム、リーク電流分布検証支援装置およびリーク電流分布検証支援方法 | |
US7765498B1 (en) | Methods of incorporating process-induced layout dimension changes into an integrated circuit simulation netlist | |
JP5699768B2 (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
JP5560700B2 (ja) | 設計支援装置、設計支援方法及び設計支援プログラム | |
JP2007335562A (ja) | 半導体集積回路の設計方法 | |
JP2010134775A (ja) | 回路シミュレーション方法、回路シミュレーションプログラムおよび回路シミュレーション装置 | |
Tsiena et al. | Context-specific leakage and delay analysis of a 65nm standard cell library for lithography-induced variability | |
Gomez et al. | An efficient metric-guided gate sizing methodology for guardband reduction under process variations and aging effects | |
Najafi et al. | Misalignment-aware delay modeling of narrow on-chip interconnects considering variability | |
Fan et al. | Advanced circuit reliability verification for robust design | |
Maricau et al. | Background on ic reliability simulation | |
JP2010287614A (ja) | 半導体装置の解析方法、設計方法、設計支援プログラム、及び設計支援装置 | |
JP5373652B2 (ja) | 回路シミュレーション装置、回路シミュレーション方法 | |
KR100567069B1 (ko) | 반도체 장치의 설계 방법 | |
Wu et al. | Delay-correlation-aware SSTA based on conditional moments | |
Eissa | Physical aware design methodology for analog & mixed signal integrated circuits | |
JP2006195820A (ja) | セルのキャラクタライズ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5560700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |