CN104657558A - 提取lod效应模型的方法 - Google Patents

提取lod效应模型的方法 Download PDF

Info

Publication number
CN104657558A
CN104657558A CN201510091616.9A CN201510091616A CN104657558A CN 104657558 A CN104657558 A CN 104657558A CN 201510091616 A CN201510091616 A CN 201510091616A CN 104657558 A CN104657558 A CN 104657558A
Authority
CN
China
Prior art keywords
effect model
lod effect
semiconductor
oxide
reference value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510091616.9A
Other languages
English (en)
Other versions
CN104657558B (zh
Inventor
廖梦星
张昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510091616.9A priority Critical patent/CN104657558B/zh
Publication of CN104657558A publication Critical patent/CN104657558A/zh
Application granted granted Critical
Publication of CN104657558B publication Critical patent/CN104657558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出了一种提取LOD效应模型的方法，在不同应力参考值下分别提取出多个不同尺寸MOS管的LOD效应模型参数，接着，将不同的LOD效应模型参数分别添加至与所述应力参考值相匹配的初始MOS管模型中，再进行整合，接着，对与预设参考值对应的MOS管尺寸不同的MOS管的LOD效应模型参数进行修改，修改后再进行测试参数的目标重设，从而获得最终的LOD效应模型，实现对不同尺寸的MOS管同时进行LOD效应模型的准确提取，减少误差。

Description

提取LOD效应模型的方法
技术领域
本发明涉及半导体元件的测试方法，尤其涉及一种提取LOD效应模型的方法。
背景技术
产品开发过程中采用建模仿真技术能够大大降低了研发的时间和成本，因此各个行业中普遍利用建模仿真技术进行产品的开发。在半导体行业中也利用建模仿真技术研究半导体器件和电路的性能，建模仿真技术是指在通过软件程序建立一个模型，并输入相关参数，在计算机上进行各种模拟试验，得到模拟数据。
半导体行业普遍建立LOD(Length OfDiffusion)效应模型进行仿真试验。LOD效应(LOD effect)主要用于测试STI(浅沟槽隔离)应力对MOS器件的影响。请参考图1，图1为现有技术中用于提取测试单元(Test key)LOD效应模型的结构示意图，其包括：有源区10、栅极11及通孔连线12，其中，所述栅极11和通孔连线12形成在所述有源区10上，所述栅极11通常位于所述有源区10的中线区域，所述栅极11的长为L，宽度为W，所述有源区10一侧边到所述栅极11最近的一侧边距离为SA，所述有源区10的另一侧边到所述栅极11最近一侧边距离为SB。现有技术中会检测出表征应力的参数invr，再将实际测量得到的应力参数invr与应力参考值相比较，以此来判断应力对MOS器件的影响。
具体的，先测量出SA、SB以及L的值，然后通过公式计算出应力参数invr，计算公式如下：
Inv_sa＝1/(SA+0.5*L)Inv_sb＝1/(SB+0.5*L)
inv＝Inv_sa+Inv_sb
invr＝Inv_sa+Inv_sb–Inv_saref–Inv_sbref
由上述公式可知，应力参数invr与SA、SB及到L的倒数呈一定比例关系，其中，Inv_saref和Inv_sbref为应力参考值，应力参数invr与应力参考值的差值越小越好，表征越符合工艺要求。
然而，随着半导体器件特征尺寸的持续缩小，当同一片晶圆上某些器件的栅极的宽度W小于等于0.5μm时，再采用相同的应力参考值进行监测LOD效应变会存在一定的偏差，导致器件的Vth和Idsat拟合曲线出现偏移，因此，需要提出一种新的提取LOD效应模型的方法，以对不同尺寸的器件进行LOD效应的监测。
发明内容
本发明的目的在于提供一种提取LOD效应模型的方法，能够对不同尺寸器件的LOD效应进行准确的监测。
为了实现上述目的，本发明提出了一种提取LOD效应模型的方法，包括步骤：
提取初始MOS管模型；
在不同应力参考值下分别提取出多个不同尺寸MOS管的LOD效应模型参数，所述不同尺寸MOS管对应不同应力参考值，所述应力参考值包括一预设参考值；
将不同尺寸MOS管的LOD效应模型参数分别添加至与所述应力参考值相匹配的初始MOS管模型中；
将不同尺寸MOS管的LOD效应模型进行整合获得整合后的LOD效应模型；
对整合后的LOD效应模型中与所述预设参考值对应的MOS管尺寸不同的MOS管的LOD效应模型参数进行修改；
对与所述预设参考值对应的MOS管尺寸不同的MOS管进行测试参数的目标重设后，获得最终的LOD效应模型。
进一步的，在所述的提取LOD效应模型的方法中，所述不同尺寸的MOS管包括宽度尺寸大于0.5μm的第一结构和宽度尺寸小于等于0.5μm的第二结构。
进一步的，在所述的提取LOD效应模型的方法中，所述第一结构和第二结构中均包括栅极和有源区，所述栅极横跨所述有源区，所述栅极的一侧边与所述有源区的一侧边相平行。
进一步的，在所述的提取LOD效应模型的方法中，在所述第一结构中，所述栅极与有源区相平行的两侧边之间的最小距离为0.35μm。
进一步的，在所述的提取LOD效应模型的方法中，所述预设参考值对应所述第一结构。
进一步的，在所述的提取LOD效应模型的方法中，在所述第二结构中，所述栅极与有源区相平行的两侧边之间的最小距离为0.69μm。
进一步的，在所述的提取LOD效应模型的方法中，所述不同应力参考值还包括待修正应力参考值，所述待修正应力参考值对应所述第二结构。
进一步的，在所述的提取LOD效应模型的方法中，所述测试参数包括阈值电压Vth和迁移率。
与现有技术相比，本发明的有益效果主要体现在：在不同应力参考值下分别提取出多个不同尺寸MOS管的LOD效应模型参数，接着，将不同的LOD效应模型参数分别添加至与所述应力参考值相匹配的初始MOS管模型中，再进行整合，接着，对与预设参考值对应的MOS管尺寸不同的MOS管的LOD效应模型参数进行修改，修改后再进行测试参数的目标重设，从而获得最终的LOD效应模型，实现对不同尺寸的MOS管同时进行LOD效应模型的准确提取，减少误差。
附图说明
图1为现有技术中用于提取测试单元LOD效应模型的结构示意图；
图2为本发明实施例中提取LOD效应模型的方法的流程图；
图3为本发明实施例中MOS管中第一结构的结构示意图；
图4为本发明实施例中MOS管中第二结构的结构示意图。
具体实施方式
下面将结合示意图对本发明的提取LOD效应模型的方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，在本实施例中，提出了一种提取LOD效应模型的方法，包括步骤：
S10：提取初始MOS管模型；
S20：在不同应力参考值下分别提取出多个不同尺寸MOS管的LOD效应模型参数，所述不同尺寸MOS管对应不同应力参考值，所述应力参考值包括一预设参考值；
S30：将不同尺寸MOS管的LOD效应模型参数分别添加至与所述应力参考值相匹配的初始MOS管模型中；
S40：将不同尺寸MOS管的LOD效应模型进行整合获得整合后的LOD效应模型；
S50：对整合后的LOD效应模型中与所述预设参考值对应的MOS管尺寸不同的MOS管的LOD效应模型参数进行修改；
S60：对与所述预设参考值对应的MOS管尺寸不同的MOS管进行测试参数的目标重设后，获得最终的LOD效应模型。
具体的，请参考图3和图4，在本实施例中，所述不同尺寸的MOS管包括宽度W1尺寸大于0.5μm的第一结构100和宽度W2尺寸小于等于0.5μm的第二结构110，本实施例以第一结构中MOS管宽度W1尺寸为1.2μm且第二结构中MOS管宽度W2尺寸为0.5μm为例进行说明，其中，第二结构120也称之为H型结构；需要指出的是，MOS管的尺寸可以根据其他需求进行规定，例如还可以分为第三结构和第四结构等等，在此不作限定。
所述第一结构100和第二结构110中均包括栅极120和有源区130，所述栅极120横跨所述有源区130，所述栅极120的一侧边与所述有源区130的一侧边相平行。在所述第一结构100中，所述栅极120与有源区130相平行的两侧边之间的最小距离SA1或SB1为0.35μm。所述预设参考值SAref1或SBref1对应所述第一结构100。在所述第二结构110中，所述栅极120与有源区130相平行的两侧边之间的最小距离SA2或SB2为0.69μm。所述不同应力参考值还包括待修正应力参考值SAref2或SBref2，所述待修正应力参考值SAref2或SBref2对应所述第二结构110。
具体的，在步骤S20中，对预设参考值SAref1或SBref1下的第一结构100进行LOD效应模型参数的提取，获得第一LOD效应模型参数，即SAref1＝SBref1＝0.35μm时的参数；同理，对待修正应力参考值SAref2或SBref2下的第二结构110进行LOD效应模型参数的提取，获得第二LOD效应模型参数，即SAref2＝SBref2＝0.69μm时的参数；
接着，在步骤S30中，将提取出的第一LOD效应模型参数添加至初始MOS管模型中的第一结构100中，即添加至MOS管宽度W1大于0.5μm中的LOD效应模型参数内；同理，再将提取出的第二LOD效应模型参数添加至初始MOS管模型中的第二结构110中，即添加至MOS管W2宽度小于等于0.5μm中的LOD效应模型参数内；
接着，在步骤S40中，将第一LOD效应模型参数和第二LOD效应模型参数的模型进行整合，获得整合后的LOD效应模型；
接着，在步骤S50中，在预设参考值SAref1或SBref1下，即SAref1＝SBref1＝0.35μm时，对第二结构110中的第二LOD效应模型参数进行相应的修改，使其满足预设参考值SAref1或SBref1；
接着，在步骤S60中，对第二结构110进行测试参数的目标重设(Retarget)，获得最终的LOD效应模型，其中，所述测试参数包括阈值电压Vth和迁移率(Mobility)等参数。
经过上述提取LOD效应模型的方法，获得的测试参数拟合曲线均较为准确，不存在偏移等现象。
综上，在本发明实施例提供的提取LOD效应模型的方法中，在不同应力参考值下分别提取出多个不同尺寸MOS管的LOD效应模型参数，接着，将不同的LOD效应模型参数分别添加至与所述应力参考值相匹配的初始MOS管模型中，再进行整合，接着，对与预设参考值对应的MOS管尺寸不同的MOS管的LOD效应模型参数进行修改，修改后再进行测试参数的目标重设，从而获得最终的LOD效应模型，实现对不同尺寸的MOS管同时进行LOD效应模型的准确提取，减少误差。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (8)

1.一种提取LOD效应模型的方法，其特征在于，包括步骤：
提取初始MOS管模型；
在不同应力参考值下分别提取出多个不同尺寸MOS管的LOD效应模型参数，所述不同尺寸MOS管对应不同应力参考值，所述应力参考值包括一预设参考值；
将不同尺寸MOS管的LOD效应模型参数分别添加至与所述应力参考值相匹配的初始MOS管模型中；
将不同尺寸MOS管的LOD效应模型进行整合获得整合后的LOD效应模型；
对整合后的LOD效应模型中与所述预设参考值对应的MOS管尺寸不同的MOS管的LOD效应模型参数进行修改；
对与所述预设参考值对应的MOS管尺寸不同的MOS管进行测试参数的目标重设后，获得最终的LOD效应模型。
2.如权利要求1所述的提取LOD效应模型的方法，其特征在于，所述不同尺寸的MOS管包括宽度尺寸大于0.5μm的第一结构和宽度尺寸小于等于0.5μm的第二结构。
3.如权利要求2所述的提取LOD效应模型的方法，其特征在于，所述第一结构和第二结构中均包括栅极和有源区，所述栅极横跨所述有源区，所述栅极的一侧边与所述有源区的一侧边相平行。
4.如权利要求3所述的提取LOD效应模型的方法，其特征在于，在所述第一结构中，所述栅极与有源区相平行的两侧边之间的最小距离为0.35μm。
5.如权利要求4所述的提取LOD效应模型的方法，其特征在于，所述预设参考值对应所述第一结构。
6.如权利要求3所述的提取LOD效应模型的方法，其特征在于，在所述第二结构中，所述栅极与有源区相平行的两侧边之间的最小距离为0.69μm。
7.如权利要求6所述的提取LOD效应模型的方法，其特征在于，所述不同应力参考值还包括待修正应力参考值，所述待修正应力参考值对应所述第二结构。
8.如权利要求1所述的提取LOD效应模型的方法，其特征在于，所述测试参数包括阈值电压Vth和迁移率。
CN201510091616.9A 2015-02-28 2015-02-28 提取lod效应模型的方法 Active CN104657558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510091616.9A CN104657558B (zh) 2015-02-28 2015-02-28 提取lod效应模型的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510091616.9A CN104657558B (zh) 2015-02-28 2015-02-28 提取lod效应模型的方法

Publications (2)

Publication Number Publication Date
CN104657558A true CN104657558A (zh) 2015-05-27
CN104657558B CN104657558B (zh) 2018-01-26

Family

ID=53248678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510091616.9A Active CN104657558B (zh) 2015-02-28 2015-02-28 提取lod效应模型的方法

Country Status (1)

Country Link
CN (1) CN104657558B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109977539A (zh) * 2019-03-26 2019-07-05 上海华力集成电路制造有限公司 Mosfet器件的应力效应参数抽取与计算方法
CN115774975A (zh) * 2023-02-10 2023-03-10 广州粤芯半导体技术有限公司 Lod效应模型的优化方法、集成电路的制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261272A (ja) * 2001-02-27 2002-09-13 Sharp Corp Ｍｏｓトランジスタｌｓｉの回路シミュレーションパラメータの抽出方法およびｍｏｓトランジスタｌｓｉの回路シミュレーション方法
JP2005167186A (ja) * 2003-11-10 2005-06-23 Seiko Epson Corp 固体撮像装置及びその製造方法
US20050216873A1 (en) * 2004-03-23 2005-09-29 Raminderpal Singh Method of checking the layout versus the schematic of multi-fingered MOS transistor layouts using a sub-circuit based extraction
US20080105929A1 (en) * 2006-11-07 2008-05-08 Nec Electronics Corporation Semiconductor integrated circuit
CN102142057A (zh) * 2011-05-04 2011-08-03 华东师范大学 应用于mosfet电学仿真的bsim4应力模型
CN102968538A (zh) * 2012-11-30 2013-03-13 华东师范大学 Mos晶体管psp失配模型的建模方法
CN103390086A (zh) * 2013-07-26 2013-11-13 上海宏力半导体制造有限公司 电阻模型的建模方法
CN104090999A (zh) * 2014-06-24 2014-10-08 上海集成电路研发中心有限公司 一种sram中mos角模型的制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261272A (ja) * 2001-02-27 2002-09-13 Sharp Corp Ｍｏｓトランジスタｌｓｉの回路シミュレーションパラメータの抽出方法およびｍｏｓトランジスタｌｓｉの回路シミュレーション方法
JP2005167186A (ja) * 2003-11-10 2005-06-23 Seiko Epson Corp 固体撮像装置及びその製造方法
US20050216873A1 (en) * 2004-03-23 2005-09-29 Raminderpal Singh Method of checking the layout versus the schematic of multi-fingered MOS transistor layouts using a sub-circuit based extraction
US20080105929A1 (en) * 2006-11-07 2008-05-08 Nec Electronics Corporation Semiconductor integrated circuit
CN102142057A (zh) * 2011-05-04 2011-08-03 华东师范大学 应用于mosfet电学仿真的bsim4应力模型
CN102968538A (zh) * 2012-11-30 2013-03-13 华东师范大学 Mos晶体管psp失配模型的建模方法
CN103390086A (zh) * 2013-07-26 2013-11-13 上海宏力半导体制造有限公司 电阻模型的建模方法
CN104090999A (zh) * 2014-06-24 2014-10-08 上海集成电路研发中心有限公司 一种sram中mos角模型的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109977539A (zh) * 2019-03-26 2019-07-05 上海华力集成电路制造有限公司 Mosfet器件的应力效应参数抽取与计算方法
CN115774975A (zh) * 2023-02-10 2023-03-10 广州粤芯半导体技术有限公司 Lod效应模型的优化方法、集成电路的制造方法

Also Published As

Publication number Publication date
CN104657558B (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
US8954908B1 (en) Fast monte carlo statistical analysis using threshold voltage modeling
US8626480B2 (en) Compact model for device/circuit/chip leakage current (IDDQ) calculation including process induced uplift factors
US8275584B2 (en) Unified model for process variations in integrated circuits
CN112100959A (zh) 基于eda工具的时序分析方法、装置及存储介质
US8370774B2 (en) Constructing mapping between model parameters and electrical parameters
US9607684B2 (en) Circuit-level abstraction of multigate devices using two-dimensional technology computer aided design
Bounceur et al. Estimation of analog parametric test metrics using copulas
US9058034B2 (en) Integrated circuit product yield optimization using the results of performance path testing
JP2007304957A (ja) タイミング解析方法及びタイミング解析装置
US8032349B2 (en) Efficient methodology for the accurate generation of customized compact model parameters from electrical test data
US9734269B2 (en) Liberty file generation
US8010930B2 (en) Extracting consistent compact model parameters for related devices
CN103646031B (zh) Drc文件的坐标数据对比方法
CN104657558A (zh) 提取lod效应模型的方法
CN101571884A (zh) Mosfet bsim3热载流子注入可靠性模型的建模方法
US8275596B2 (en) Method for robust statistical semiconductor device modeling
WO2012081158A1 (ja) 回路シミュレーション方法及び半導体集積回路
US20150234961A1 (en) Method and apparatus for circuit reliability aging
US20080072199A1 (en) Method for designing semiconductor integrated circuit
CN113449422B (zh) 处理测试数据的方法、装置、设备及存储介质
Kim et al. The efficient DTCO compact modeling solutions to improve MHC and reduce TAT
KR20160110116A (ko) 반도체 장치의 성능 분석을 위한 시스템, 방법 및 컴퓨터 프로그램 제품
JP6961117B1 (ja) モデリング方法
US20080177523A1 (en) Method for quality assured semiconductor device modeling
CN108875200B (zh) 通用型wpe优化模型及其提取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant