CN104090999A - 一种sram中mos角模型的制作方法 - Google Patents
一种sram中mos角模型的制作方法 Download PDFInfo
- Publication number
- CN104090999A CN104090999A CN201410286997.1A CN201410286997A CN104090999A CN 104090999 A CN104090999 A CN 104090999A CN 201410286997 A CN201410286997 A CN 201410286997A CN 104090999 A CN104090999 A CN 104090999A
- Authority
- CN
- China
- Prior art keywords
- current data
- read current
- mos
- sram
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明提供了一种MOS角模型的制作方法,首先,初步提取出SRAM单元中同类型的MOS的原始角模型;然后,测量SRAM单元的读电流数据,对这些读电流数据进行统计分析,计算得到SRAM单元的最快读电流数据和最慢读电流数据;最后,根据上述最快、最慢读电流数据对原始角模型的参数进行优化调整,使原始角模型经仿真后得到的读电流数据分别与最慢读电流数据、最快读电流数据相一致,从而克服了传统的MOS角模型的制作方法所提取的SRAM单元的MOS角模型不能与SRAM单元的关键特性一一对应的问题。
Description
技术领域
本发明涉及半导体设计仿真领域,特别涉及一种SRAM中MOS角模型的制作方法。
背景技术
在不同的晶圆之间以及在不同的批次之间,金属-氧化物-半导体-场效晶体管(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)参数变化很大,为了在一定程度上减轻电流设计任务的困难,工艺工程师们要保证的器件的性能位于某个范围内,通常是采用报废掉超出这个性能范围的晶圆来严格控制预期的参数变化。
通常提供给设计师的MOS晶体管的性能范围以“工艺角”(Corner)的形式给出,称为角模型。如图1所示,为MOS晶体管的工艺角示意图,其思路是:把NMOS和PMOS晶体管的速度波动范围限制在由FF11(快NMOS晶体管和快PMOS晶体管)、FS12(快NMOS晶体管和慢PMOS晶体管)、SF13(慢NMOS晶体管和快PMOS晶体管)、SS14(慢NMOS晶体管和慢PMOS晶体管)四个工艺角(即四个工艺临界点)所确定的矩形10内,即矩形10内部区域表示可接受的晶圆。其中,FF11对应NMOS、PMOS的饱和电流同为最大值,阈值电压同为最小值;FS12对应NMOS的饱和电流为最大值、阈值电压为最小值,PMOS的饱和电流为最小值、阈值电压为最大值;SF13对应NMOS的饱和电流为最小值、阈值电压为最大值,PMOS的饱和电流为最大值、阈值电压为最小值;SS14对应于NMOS、PMOS的饱和电流为最小值,阈值电压为最大值。
传统的MOS角模型的制作方法,包括:
测量不同位置的SRAM单元中同类型MOS的特性数据;
根据测量得到的特性数据得到FF、SF、FS、以及SS四个工艺角的角模型。
但是,上述传统的MOS角模型的制作方法越来越被业界认为不适用于对SRAM单元中的MOS进行角模型抽取。主要原因在于:设计者所关心的SRAM单元特性主要包括:噪声容限(Noise Margin)、读电流(Iread)、关态漏电流(Ileakage);通常,会采用FF corner和SS corner来分别仿真计算SRAM的关键特性的最大值和最小值。然而,在实际工艺制作中,SRAM的关键特性虽然受SRAM单元中的MOS性能影响,但其分布特点往往与MOS的性能分布不存在直接对应关系。例如,SRAM单元的Iread最大时,往往NMOS和PMOS并非处于FF corner,而SRAM单元的Iread最小时,NMOS和PMOS也并非处于SS corner。换言之,目前业界按照传统的MOS角模型制作方法得到的SRAM MOS角模型,与设计者所关心的SRAM单元的关键特性数据不能准确一一对应,存在偏差。
发明内容
为了克服以上问题,本发明旨在提供一种SRAM中MOS角模型的制作方法,使得SRAM单元的关键特性数据,与MOS角模型的仿真数据相一致。
为了实现上述目的,本发明技术方案如下:
本发明提供了一种MOS角模型的制作方法,其包括:
步骤S01:测量不同位置的SRAM单元中同类型MOS的特性数据,初步提取SRAM中同类型MOS的原始角模型;
步骤S02:量测所述SRAM单元的读电流数据,对所述读电流数据进行统计分析,计算出所述SRAM单元的最慢读电流数据和最快读电流数据;
步骤S03:根据所述最慢读电流数据和所述最快读电流数据对所述原始角模型进行优化,使得所述原始角模型进行仿真后得到的读电流数据分别与所述最慢读电流数据、所述最快读电流数据相一致。
优选地,所述原始角模型的初步提取方法包括:采用SPICE模拟程序,根据所述测量到的特性数据得到FF、FS、SF、SS四个工艺角的角模型。
优选地,所述步骤S01中,所述MOS的特性数据包括:阈值电压、饱和电流、以及线性区电流;所述步骤S03包括:调整所述原始角模型的参数,使得所述SRAM单元中,采用SS角模型进行仿真得到的读电流数据与所述最慢读电流数据相一致,采用FF角模型进行仿真得到的读电流数据与所述最快读电流数据相一致。
优选地,所述步骤S02包括:
步骤A01:测量所述SRAM单元的读电流数据;
步骤A02:对所述读电流数据进行高斯拟合分析,得到高斯分布图;
步骤A03:根据所述高斯分布图,计算得到位于所述高斯分布图中正、负3个标准差处的读电流数据;其中,位于所述正3个标准差处的读电流数据为所述最快读电流数据,位于所述负3个标准差处的读电流数据为所述最慢读电流数据。
进一步地,所述SRAM单元中包含传输MOS,例如,SRAM单元中可以同时包含上拉型MOS、下拉型MOS和传输MOS。则所述步骤A01包括:记录同一个所述SRAM单元中所有传输MOS的读电流数据;并对同一个所述SRAM单元的读电流数据测量两次,求平均值。
进一步地,同一个所述SRAM中的传输MOS的数量为2个。
本发明的MOS角模型的制作方法,首先,采用传统的MOS角模型制作方法初步提取出SRAM单元中同类型的MOS角模型;然后,测量SRAM单元的的读电流数据,对这些读电流数据进行统计分析,计算得到SRAM单元的最快读电流数据和最慢读电流数据;最后,根据上述最快、最慢读电流数据对原始角模型的参数进行优化调整,使得原始角模型进行仿真后得到的读电流数据分别与最慢读电流数据、最快读电流数据相一致;例如,使SS角模型经仿真后得到的读电流数据与最慢读电流数据相一致,使FF角模型经仿真后得到的读电流数据与最快读电流数据相一致。由此,经过对原始角模型数据进行优化,使得优化后的MOS角模型的仿真数据与SRAM单元的关键特性数据一一对应,克服了传统的MOS角模型的制作方法所提取的SRAM单元的MOS角模型不能与SRAM单元的关键特性一一对应的问题。
附图说明
图1为MOS晶体管的工艺角示意图
图2为本发明的一个较佳实施例的MOS角模型的制作方法的流程示意图
图3为SRAM的等效电路示意图
图4为高斯分布示意图
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下结合附图2和具体实施例对本发明的MOS角模型的制作方法作详细解释说明。需说明的是,附图均采用非常简化的形式、使用非精准的比例,且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图2,为本发明的一个较佳实施例的MOS角模型的制作方法的流程示意图。本发明的MOS角模型的制作方法,包括:
步骤S01:测量不同位置的SRAM单元中同类型MOS的特性数据,初步提取SRAM中同类型MOS的原始角模型;
具体的,在本发明的一个较佳实施例中,可以采用传统的提取MOS角模型的方法来提取本发明中SRAM单元中同类型MOS的角模型,其包括:首先,可以采用自动测试机台大量测量多批次不同晶圆的不同位置的SRAM单元中同类型MOS的特性数据,MOS的特性数据可以包括:阈值电压、饱和电流、以及线性区电流;然后,根据测量到的特性数据得到FF、FS、SF、SS四个工艺角的MOS角模型。例如,可以采用SPICE(Simulation Program for IntegratedCircuits Empasis)模拟程序提取各个工艺角的角模型。由于SPICE为业界广泛使用的模拟程序,本发明对此不再作详细描述。
这里,在本发明的一个较佳实施例中,请参阅图3,为SRAM的等效电路示意图,图3中,N1和N2为下拉型NMOS,N3和N4为传输NMOS,P1和P2为上拉型PMOS。之所以是同类型的MOS,是由于SRAM单元中,通常包括有上拉(PU)、下拉(PD)、传输(PG)三种类型的MOS,则需要分别提取这三种类型的MOS的角模型,也即是,提取的角模型包括:上拉型MOS的FF、FS、SF、SS四个工艺角的角模型,下拉型MOS的FF、FS、SF、SS四个工艺角的角模型,传输MOS的FF、FS、SF、SS四个工艺角的角模型。关于SRAM等效电路的原理为本领域的普通技术人员可以知晓的,本发明对此不再赘述。
步骤S02:量测SRAM单元的读电流数据,对读电流数据进行统计分析,计算出SRAM单元的最慢读电流数据和最快读电流数据;
步骤S03:根据最慢读电流数据和最快读电流数据对原始角模型进行优化,使得原始角模型进行仿真后得到的读电流数据分别与最慢读电流数据、最快读电流数据相一致。
在本发明的一个较佳实施例中,对读电流的统计分析与计算具体包括:
步骤A01:测量SRAM单元的读电流数据;
这里,在本实施例中的MOS含有传输MOS,需记录同一个SRAM中的所有传输MOS的读电流数据。
请继续参阅图3,在SRAM中,P1和P2为上拉型MOS、N1和N2为下拉型MOS、N3和N4为传输MOS,这样,传输MOS的数量为2个。在本步骤中,需对传输两个MOS的读电流数据都进行测量记录。为了提高测量精度,减小测量误差,同一个SRAM单元测量两次,然后可以求其平均值。需要说明的是,通常,读电流被定义为流经传输MOS管的电流,因此,这里要记录传输MOS的读电流数据。读电流的实现方法可以采用现有的方法,在本实施例中,如图3所示,在直流电流源电路中,向XT端施加的电压为零,向XB端施加的电压为Vdd,将WL端连接到Vdd、将BT端连接到Vdd、BB端的电压连接到Vdd,在此条件下经过传输MOS N3或N4的电流定义为读电流。
步骤A02:对读电流数据进行高斯拟合分析,得到高斯分布图;
具体的,请参阅图4,为高斯分布示意图。本实施例中,将上述测量得到的读电流数据进行高斯拟合分析,具体的分析过程可以包括:利用高斯分布进行拟合得到高斯分布曲线,对高斯分布曲线的拟合可以采用现有计算软件来进行,以简化采用手算拟合的繁重工作量。
步骤A03:根据高斯分布图,计算得到位高斯分布图中正、负3个标准差(±3σ)处的读电流数据;其中,位于+3σ处的读电流数据为最快读电流数据,位于-3σ处的读电流数据为最慢读电流数据。
这里,请继续参阅图4,在实际应用中,通常考虑一组数据具有近似于正态分布的概率分布。若其假设正确,则约68.4%的数值分布在距离平均值有1个标准差之内的范围,约95.4%的数值分布在距离平均值有2个标准差之内的范围,以及月99.7%的数值分布在距离平均值有3个标准差之内的范围,这已被广泛成为“经验法则”。由此,本实施例中,大于+3σ或小于-3σ的范围内为不可能存在读电流数据,那么,在±3σ处的读电流数据认为是两个极端值,从而定义在+3σ处的读电流数据为最快读电流数据,在-3σ处的读电流数据为最慢读电流数据。
此外,在本发明的一个较佳实施例中,对原始角模型进行优化的过程包括:调整原始角模型的参数,使得SRAM单元中,采用SS角模型进行仿真得到的读电流数据与最慢读电流数据相一致,采用FF角模型进行仿真得到的读电流数据与最快读电流数据相一致。对SS或FF角模型进行仿真,可以采用业界已知的程序,比如,采用“Synopsys HSPICE”或者“Cadence Spectre”等SPICE仿真程序,由于利用角模型进行仿真为业界已知技术,则本发明对此步骤不再赘述。
综上所述,本发明的MOS角模型的制作方法,首先,采用传统的MOS角模型制作方法初步提取出SRAM单元中同类型的MOS的原始角模型;然后,测量SRAM单元的的读电流数据,对这些读电流数据进行统计分析,计算得到SRAM单元的最快读电流数据和最慢读电流数据;最后,根据上述最快、最慢读电流数据对原始角模型的参数进行优化调整,使得原始角模型进行仿真后得到的读电流数据分别与最慢读电流数据、最快读电流数据相一致,例如,使SS角模型经仿真后得到的读电流数据与最慢读电流数据相一致,使FF角模型经仿真后得到的读电流数据与最快读电流数据相一致,从而克服了传统的MOS角模型的制作方法所提取的SRAM单元的MOS角模型不能与SRAM单元的关键特性一一对应的问题。
虽然本发明已以较佳实施例揭示如上,然所述实施例仅为了便于说明而举例而已,并非用以限定本发明,本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰,本发明所主张的保护范围应以权利要求书所述为准。
Claims (6)
1.一种SRAM中MOS角模型的制作方法,其特征在于,包括:
步骤S01:测量不同位置的SRAM单元中同类型MOS的特性数据,并初步提取SRAM中同类型MOS的原始角模型;
步骤S02:量测所述SRAM单元的读电流数据,对所述读电流数据进行统计分析,计算出所述SRAM单元的最慢读电流数据和最快读电流数据;
步骤S03:根据所述最慢读电流数据和所述最快读电流数据对所述原始角模型进行优化,使得所述原始角模型进行仿真后得到的读电流数据分别与所述最慢读电流数据、所述最快读电流数据相一致。
2.根据权利要求1所述的SRAM中MOS角模型的制作方法,其特征在于,所述步骤S01中,所述原始角模型的初步提取方法包括:采用SPICE模拟程序,根据所述测量到的特性数据得到FF、FS、SF、SS四个工艺角的原始角模型;
所述步骤S03包括:调整所述原始角模型的参数,使得所述SRAM单元中,采用所述SS原始角模型进行仿真得到的读电流数据与所述最慢读电流数据相一致,采用所述FF原始角模型进行仿真得到的读电流数据与所述最快读电流数据相一致。
3.根据权利要求1所述的SRAM中MOS角模型的制作方法,其特征在于,所述步骤S01中,所述MOS的特性数据包括:阈值电压、饱和电流、以及线性区电流。
4.根据权利要求1所述的SRAM中MOS角模型的制作方法,其特征在于,所述步骤S02包括:
步骤A01:测量所述SRAM单元的读电流数据;
步骤A02:对所述读电流数据进行高斯拟合分析,得到高斯分布图;
步骤A03:根据所述高斯分布图,计算得到位于所述高斯分布图中正、负3个标准差处的读电流数据;其中,位于所述正3个标准差处的读电流数据为所述最快读电流数据,位于所述负3个标准差处的读电流数据为所述最慢读电流数据。
5.根据权利要求4所述的SRAM中MOS角模型的制作方法,其特征在于,所述SRAM单元中包含传输MOS,所述步骤A01包括:记录同一个所述SRAM单元中所有传输MOS的读电流数据;并对同一个所述SRAM单元的读电流数据测量两次,求平均值。
6.根据权利要求5所述的SRAM中MOS角模型的制作方法,其特征在于,同一个所述SRAM中的传输MOS的数量为2个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410286997.1A CN104090999B (zh) | 2014-06-24 | 2014-06-24 | 一种sram中mos角模型的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410286997.1A CN104090999B (zh) | 2014-06-24 | 2014-06-24 | 一种sram中mos角模型的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104090999A true CN104090999A (zh) | 2014-10-08 |
CN104090999B CN104090999B (zh) | 2018-05-29 |
Family
ID=51638715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410286997.1A Active CN104090999B (zh) | 2014-06-24 | 2014-06-24 | 一种sram中mos角模型的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104090999B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104657558A (zh) * | 2015-02-28 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | 提取lod效应模型的方法 |
CN105260538A (zh) * | 2015-10-14 | 2016-01-20 | 上海华力微电子有限公司 | 一种sram单元建模方法 |
CN106601643A (zh) * | 2016-11-15 | 2017-04-26 | 珠海格力电器股份有限公司 | 芯片的mos工艺角的测量方法、装置和系统 |
CN106802991A (zh) * | 2017-01-06 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | Mos器件的仿真方法 |
CN109684733A (zh) * | 2018-12-26 | 2019-04-26 | 南京九芯电子科技有限公司 | 一种tft器件角模型的生成及分析方法 |
CN112507654A (zh) * | 2020-11-20 | 2021-03-16 | 上海华力微电子有限公司 | Mos工艺角spice模型参数获取方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102081686A (zh) * | 2010-12-21 | 2011-06-01 | 上海集成电路研发中心有限公司 | Mos晶体管工艺角spice模型的建模方法 |
US20120159419A1 (en) * | 2010-12-21 | 2012-06-21 | Globalfoundries Inc. | Model library implementation and methodology for worst case performance modeling for sram cells |
CN102968538A (zh) * | 2012-11-30 | 2013-03-13 | 华东师范大学 | Mos晶体管psp失配模型的建模方法 |
-
2014
- 2014-06-24 CN CN201410286997.1A patent/CN104090999B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102081686A (zh) * | 2010-12-21 | 2011-06-01 | 上海集成电路研发中心有限公司 | Mos晶体管工艺角spice模型的建模方法 |
US20120159419A1 (en) * | 2010-12-21 | 2012-06-21 | Globalfoundries Inc. | Model library implementation and methodology for worst case performance modeling for sram cells |
CN102968538A (zh) * | 2012-11-30 | 2013-03-13 | 华东师范大学 | Mos晶体管psp失配模型的建模方法 |
Non-Patent Citations (1)
Title |
---|
张锋 等: "一种用于SRAM快速仿真的模型", 《半导体学报》 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104657558A (zh) * | 2015-02-28 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | 提取lod效应模型的方法 |
CN105260538A (zh) * | 2015-10-14 | 2016-01-20 | 上海华力微电子有限公司 | 一种sram单元建模方法 |
CN105260538B (zh) * | 2015-10-14 | 2019-06-28 | 上海华力微电子有限公司 | 一种sram单元建模方法 |
CN106601643A (zh) * | 2016-11-15 | 2017-04-26 | 珠海格力电器股份有限公司 | 芯片的mos工艺角的测量方法、装置和系统 |
CN106601643B (zh) * | 2016-11-15 | 2019-04-05 | 珠海格力电器股份有限公司 | 芯片的mos工艺角的测量方法、装置和系统 |
CN106802991A (zh) * | 2017-01-06 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | Mos器件的仿真方法 |
CN106802991B (zh) * | 2017-01-06 | 2020-12-18 | 上海华虹宏力半导体制造有限公司 | Mos器件的仿真方法 |
CN109684733A (zh) * | 2018-12-26 | 2019-04-26 | 南京九芯电子科技有限公司 | 一种tft器件角模型的生成及分析方法 |
CN112507654A (zh) * | 2020-11-20 | 2021-03-16 | 上海华力微电子有限公司 | Mos工艺角spice模型参数获取方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104090999B (zh) | 2018-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104090999A (zh) | 一种sram中mos角模型的制作方法 | |
CN203675091U (zh) | 一种熔丝修调电路 | |
CN106991201B (zh) | 一种soi mosfet总剂量模型参数确定方法 | |
CN102081686B (zh) | Mos晶体管工艺角spice模型的建模方法 | |
CN104021239B (zh) | 一种采用温度模型进行曲线拟合的方法 | |
US20020037596A1 (en) | Simulator of semiconductor device circuit characteristic and simulation method | |
CN107305593B (zh) | 一种soi mosfet总剂量辐照模型的建模方法 | |
CN103838905A (zh) | 可描述高低温失配特性的晶体管模型及仿真方法 | |
US7546566B2 (en) | Method and system for verification of multi-voltage circuit design | |
CN111650496A (zh) | 统计延时分析方法与系统 | |
US20080072199A1 (en) | Method for designing semiconductor integrated circuit | |
CN107480331A (zh) | 一种半导体器件统计模型的建模方法及装置 | |
CN107292026A (zh) | 一种工艺参数波动引起mosfet性能变化的估计方法 | |
CN113971386A (zh) | 集成电路的仿真方法 | |
CN203911880U (zh) | 一种由衬底控制的d触发器 | |
CN108038322B (zh) | 一种spice集中模型的建模方法及系统 | |
CN105260538A (zh) | 一种sram单元建模方法 | |
Teen et al. | IC layout design of decoder using electric vlsi design system | |
CN113536723B (zh) | 一种功率器件漏源寄生电容子电路模型及其建模方法 | |
US7844927B2 (en) | Method for quality assured semiconductor device modeling | |
CN108875200B (zh) | 通用型wpe优化模型及其提取方法 | |
CN111274751B (zh) | 决定集成电路之电压及找出电压与电路参数之关系的方法 | |
US8356263B1 (en) | Yield based flop hold time and setup time definition | |
CN108809292B (zh) | 一种亚阈值电路的优化方法及系统 | |
CN104657558A (zh) | 提取lod效应模型的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |