CN106802991A - Mos器件的仿真方法 - Google Patents

Mos器件的仿真方法 Download PDF

Info

Publication number
CN106802991A
CN106802991A CN201710011836.5A CN201710011836A CN106802991A CN 106802991 A CN106802991 A CN 106802991A CN 201710011836 A CN201710011836 A CN 201710011836A CN 106802991 A CN106802991 A CN 106802991A
Authority
CN
China
Prior art keywords
mos device
nmos
process corners
slow
fast
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710011836.5A
Other languages
English (en)
Other versions
CN106802991B (zh
Inventor
张昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710011836.5A priority Critical patent/CN106802991B/zh
Publication of CN106802991A publication Critical patent/CN106802991A/zh
Application granted granted Critical
Publication of CN106802991B publication Critical patent/CN106802991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种MOS器件的仿真方法，MOS器件的仿真方法包括：提供MOS器件边角模型，所述MOS器件边角模型包括用以描述慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角的第一边角模型，所述第一边角模型中包括多个特性参数，所述第一边角模型中还包括对所述多个特性参数中的至少一部分进行调节的可配置系数；确定对所述可配置系数的配置；基于配置后的可配置系数，使用所述MOS器件边角模型进行仿真。本发明技术方案提高了MOS器件边角模型适用性。

Description

MOS器件的仿真方法
技术领域
本发明涉及半导体设计仿真领域，一种MOS器件的仿真方法。
背景技术
与双极晶体管不同，在不同的晶片之间以及在不同的批次之间，金属-氧化物-半导体-场效晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)参数变化很大。为了在一定程度上减轻电路设计任务的困难，工艺工程师们要保证器件的性能在某个标准范围内，对工艺过程进行严格控制，使工艺参数在一定范围内变化。同时对超出这个性能范围的晶圆进行报废处理，以确保器件性能指标满足需求。
通常提供给设计师的MOS晶体管的性能范围以“工艺角”(Process Comer)和边角模型的形式给出，如图1所示，图1是现有技术一种针对阈值电压的边角模型的示意图。其中，横坐标为NMOS，纵坐标为PMOS。把NMOS和PMOS晶体管的工艺波动范围限制在由FF工艺角(快NMOS晶体管和快PMOS晶体管界定的工艺角)13、FS工艺角(快NMOS晶体管和慢PMOS晶体管界定的工艺角)14、SF工艺角(慢NMOS晶体管和快PMOS晶体管界定的工艺角)12、SS工艺角(慢NMOS晶体管和慢PMOS晶体管界定的工艺角)11所确定的矩形10内(即矩形10内部区域表示可接受的晶片)。
其中，FF13工艺角对应NMOS、PMOS晶体管饱和电流同为所述工艺线MOS晶体管的出品最大值、阈值电压同为所述工艺线MOS晶体管的出品最小值，FS14工艺角对应NMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最大值、阈值电压为所述工艺线MOS晶体管的出品最小值，PMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最小值、阈值电压为所述工艺线MOS晶体管的出品最大值；SF12工艺角对应NMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最小值、阈值电压为所述工艺线MOS晶体管的出品最大值，PMOS晶体管饱和电流为所述工艺线MOS晶体管的出品最大值、阈值电压为所述工艺线MOS晶体管的出品最小值；SS11工艺角对应NMOS晶体管、PMOS晶体管饱和电流同为所述工艺线MOS晶体管的出品最小值、阈值电压同为所述工艺线MOS晶体管的出品最大值。例如，具有较薄的栅氧、较低阈值电压的晶体管，就落在FF13工艺角附近。
现有技术中，上述FF13工艺角和SS11工艺角通常由工艺中大量数据统计得出，并在电学设计规则中有固定规范。但是FS14工艺角和SF12工艺角都没有固定规则说明。一般由MOS器件边角模型来确定。MOS器件边角模型是某种固定的形状，通常是菱形。在某些特定的情况下MOS器件边角模型为矩形，以覆盖大部分典型工艺角。在典型工艺角和MOS器件边角模型之间有一定的间隙，而MOS器件边角模型则可以反映大规模生产的真实状况。
但是，在实际应用中，设计者需要根据自身设计的特点，对更大或者更小范围进行冗余设计，但现有技术的固定形状的方式不能满足设计者的需求。
发明内容
本发明解决的技术问题是提高MOS器件边角模型适用性。
为解决上述技术问题，本发明实施例提供一种MOS器件的仿真方法，MOS器件的仿真方法包括：
提供MOS器件边角模型，所述MOS器件边角模型包括用以描述慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角的第一边角模型，所述第一边角模型中包括多个特性参数，所述第一边角模型中还包括对所述多个特性参数中的至少一部分进行调节的可配置系数；确定对所述可配置系数的配置；基于配置后的可配置系数，使用所述MOS器件边角模型进行仿真。
可选的，所述MOS器件边角模型还包括用以描述快NMOS快PMOS工艺角和慢NMOS慢PMOS工艺角的第二边角模型；所述MOS器件边角模型覆盖全部典型NMOS典型PMOS工艺角。
可选的，通过设置不同的所述可配置系数的值调整所述慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角与典型NMOS典型PMOS工艺角的偏移量。
可选的，所述可配置系数的取值范围为[0,1]。
可选的，所述可配置系数为1时，所述偏移量最大；所述可配置系数为0时，所述偏移量为0。
可选的，所述可配置系数取值范围为[0.5,1]。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案通过提供MOS器件边角模型，所述MOS器件边角模型包括用以描述慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角的第一边角模型，所述第一边角模型中包括多个特性参数，所述第一边角模型中还包括对所述多个特性参数中的至少一部分进行调节的可配置系数；然后确定对所述可配置系数的配置；最后基于配置后的可配置系数，使用所述MOS器件边角模型进行仿真。本发明技术方案通过可配置系数对多个特性参数中的至少一部分进行调节，从而实现了第一边角模型对慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角描述的精准性，进而提高了MOS器件边角模型适用性。
进一步，所述可配置系数的取值范围为[0,1]，通过在该取值范围内选取可配置系数，以调节多个特性参数中的至少一部分，进而调整所述慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角与典型NMOS典型PMOS工艺角的偏移量，进一步提高了MOS器件边角模型适用性。
附图说明
图1是现有技术一种针对阈值电压的边角模型的示意图；
图2是本发明实施例一种MOS器件的仿真方法的流程图；
图3是本发明实施例一种针对阈值电压的边角模型的示意图。
具体实施方式
如背景技术中所述，在实际应用中，设计者需要根据自身设计的特点，对更大或者更小范围进行冗余设计，但现有技术的固定形状的方式不能满足设计者的需求。
本发明技术方案通过可配置系数对多个特性参数中的至少一部分进行调节，从而实现了第一边角模型对慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角描述的精准性，进而提高了MOS器件边角模型适用性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2是本发明实施例一种MOS器件的仿真方法的流程图。
图2所示的MOS器件的仿真方法可以包括以下步骤：
步骤S201：提供MOS器件边角模型；
步骤S202：确定对所述可配置系数的配置；
步骤S203：基于配置后的可配置系数，使用所述MOS器件边角模型进行仿真。
具体实施中，所述MOS器件边角模型可以包括用以描述慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角的第一边角模型，所述第一边角模型中可以包括多个特性参数，所述第一边角模型中还可以包括对所述多个特性参数中的至少一部分进行调节的可配置系数。进一步而言，特性参数可以用以描述MOS器件的特性，所述MOS器件的特性包括但不限于阈值电压、饱和电流、线性电流等。例如，阈值电压特性参数可以是描述MOS器件中各类阈值电压相关的参数。
具体而言，第一边角模型中的多个特性参数可以用以描述慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角。在现有技术的MOS器件边角模型中，对于慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角，其对应的多个特性参数通常采用经验值进行配置；导致用户在使用现有技术的MOS器件边角模型时，不能对该多个特性参数进行调节。
而本实施例中，在步骤S101提供的MOS器件边角模型中，设置可配置系数。进一步而言，该可配置系数可以是变量参数。在步骤S102中，确定用户对所述可配置系数的配置。也就是说，用户可以对第一边角模型中的可配置系数进行自定义配置，用户的配置可以通过读取的方式确定。然后，在步骤S103中，在使用步骤S101提供的MOS器件边角模型时，通过调用可配置系数，来实现对多个特性参数的调节，进而实现对慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角的调节。
具体实施中，所述MOS器件边角模型还可以包括用以描述快NMOS快PMOS工艺角和慢NMOS慢PMOS工艺角的第二边角模型，所述第一边角模型和所述第二边角模型形成MOS器件边角模型；所述MOS器件边角模型覆盖全部典型NMOS典型PMOS工艺角。具体而言，在典型NMOS典型PMOS工艺角(NFET-Typical corner&PFET-Typical corner)中，典型(Typical)可以指晶体管驱动电流是平均值，而快(FAST)指驱动电流是最大值，而慢(SLOW)指驱动电流是最小值；也可以是，典型(Typical)可以指晶体管载流子迁移率(Carrier mobility)是平均值，快(FAST)指载流子迁移率(Carrier mobility)是最大值，而慢(SLOW)指载流子迁移率(Carrier mobility)是最小值。
具体实施中，通过设置不同的所述可配置系数的值调整所述慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角与典型NMOS典型PMOS工艺角的偏移量。也就是说，在保证MOS器件边角模型覆盖全部典型NMOS典型PMOS工艺角的同时，通过设置不同的所述可配置系数的值，调整多个特性参数中的至少一部分，进而使得慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角与典型NMOS典型PMOS工艺角的偏移量，以满足用户对MOS器件边角模型的不同需求，提高MOS器件边角模型适用性。
优选的，所述可配置系数的取值范围为[0,1]，换言之，可配置系数可以在大于0且小于1的范围内进行配置。例如，对于采用不同工艺的MOS器件，其MOS器件边角模型采用的可配置系数会有差别。具体而言，所述可配置系数为1时，所述偏移量最大；所述可配置系数为0时，所述偏移量最小，也即偏移量为0。
优选的，所述可配置系数取值范围为[0.5,1]。
下面以阈值电压特性参数为例对MOS器件的仿真方法进行示例性的说明。对于不同的工艺角(Process Corner)，其相关变量的值按照一定规律变化。以氧化层厚度(Thickness of oxide layer,Tox)为例，在典型NMOS典型PMOS工艺角，氧化层厚度是1A，在快NMOS快PMOS工艺角中，氧化层厚度是0.95A，而在慢NMOS慢PMOS工艺角中，氧化层厚度是1.05A。在慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角，氧化层厚度通常是介于快NMOS快PMOS工艺角和慢NMOS慢PMOS工艺角的之间的氧化层厚度固定比例的数值。相类似地，MOS器件阈值电压相关的阈值电压特性参数也具备上述特性，故在对MOS器件阈值电压特性的工艺角规格设定时，将慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角与快NMOS快PMOS工艺角和慢NMOS慢PMOS工艺角之间的固定的比例值设置为可调节的，也就是通过设置可配置系数，对上述比例进行调节。
本发明实施例通过可配置系数对多个特性参数中的至少一部分进行调节，从而实现了第一边角模型对慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角描述的精准性，进而提高了MOS器件边角模型适用性。
需要说明的是，本发明实施例中的MOS器件边角模型可以基于伯克利短沟道绝缘栅场效应晶体管模型(Berkeley short-channel IGFET model,BSIM)来建立，例如，基于BSIM4的阈值电压模型来建立。
在实际的应用场景中，具有对MOS器件的多种特性进行仿真的需求，例如阈值电压、饱和电流，线性电流，本发明实施例的MOS器件的仿真方法通过在MOS器件边角模型中确定对应的特性参数中的可配置系数，可以实现描述MOS器件的多种特性的可变MOS器件边角模型。
请参照图3，图3是本发明实施例一种针对阈值电压的边角模型的示意图。
如图3所示，横坐标为NMOS，纵坐标为PMOS。对于FF(快NMOS晶体管和快PMOS晶体管)工艺角13和SS(慢NMOS晶体管和慢PMOS晶体管)工艺角11，其对应的工艺规范通常是预设的。那么，对于FF工艺角13和SS工艺角11，现有技术中的MOS器件边角模型与本实施例的MOS器件边角模型是一致的。
现有技术中，对于FS(快NMOS晶体管和慢PMOS晶体管)工艺角14、SF(慢NMOS晶体管和快PMOS晶体管)工艺角12，其仅限于特定情况下使用；对于FS(快NMOS晶体管和慢PMOS晶体管)工艺角24、SF(慢NMOS晶体管和快PMOS晶体管)工艺角23，其相对于FS工艺角14、SF工艺角12，其在覆盖全部典型NMOS典型PMOS工艺角的同时，与典型NMOS典型PMOS工艺角的偏移量更小。
本发明实施例中，请参照图3，对于FS(快NMOS晶体管和慢PMOS晶体管)工艺角34、SF(慢NMOS晶体管和快PMOS晶体管)工艺角32，其相对于现有技术中的FS工艺角14、SF工艺角12以及FS工艺角24、SF工艺角22，其在覆盖全部典型NMOS典型PMOS工艺角(请参照矩形区域中心所示)的同时，与典型NMOS典型PMOS工艺角的偏移量进一步减小。
本发明一具体实施例中，可配置系数的缺省(default)值可以配置为0.8，使用该可配置系数的第一边角模型可以描述图3中的FS工艺角24、SF工艺角22。可配置系数的值为1时，第一边角模型可以描述图3中的FS工艺角14、SF工艺角12。可配置系数的值为0.5时，第一边角模型可以描述图3中的FS工艺角34、SF工艺角32。
可以理解的是，可配置系数的具体数值可以根据实际的应用场景进行适应性的配置，例如，根据MOS器件的工艺状况进行调整。
本发明一具体应用场景中，阈值电压特性参数可以包括vth0、lvth0、wvth0、dvthp、dlvthp和dwvthp；阈值电压特性参数dvthp、dlvthp和dwvthp分别表示阈值电压特性参数vth0、lvth0、wvth0的偏移量。
其中，vth0＝-0.40154134+dvthp；
lvth0＝-8.8680444×e-008+dlvthp；
wvht0＝1.8182176×e-008+dwvthp。
在现有技术中，阈值电压特性参数的确定方式如下：
dvthp＝-0.8×0.038；
dlvthp＝-0.8×4.5×e-009；
dwvthp＝-0.8×9.0×e-009。
在本发明实施例中设置可配置系数cormod，因此用户在使用本实施例的MOS器件边角模型时，可以自定义配置可配置系数cormod，对至少一部分阈值电压特性参数进行调节。具体而言，可配置系数cormod可以对阈值电压特性参数dvthp、dlvthp和dwvthp进行调节：
dvthp＝-cormod×0.038；
dlvthp＝-cormod×4.5×e-009；
dwvthp＝-cormod×9.0×e-009。
具体地，请参照图3，在可配置系数cormod为1时，可以得到描述FS工艺角14、SF工艺角12的第一边角模型；在可配置系数cormod为0.8时，可以得到描述FS工艺角24、SF工艺角22的第一边角模型；在可配置系数cormod为0.5时，可以得到描述FS工艺角34、SF工艺角32的第一边角模型。
本发明实施例通过可配置系数cormod对多个阈值电压特性参数中的至少一部分进行调节，从而实现对慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角描述的精准性，进而提高了MOS器件边角模型适用性。
本领域技术人员应当理解的是，图3所示的边角模型仅针对MOS器件的阈值电压特性进行了说明，不构成对本发明技术方案的限制。边角模型还可以根据用户的实际需求，来用以描述MOS器件的其他特性，例如饱和电流特性、线性电流特性等。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于以计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (6)

1.一种MOS器件的仿真方法，其特征在于，包括：
提供MOS器件边角模型，所述MOS器件边角模型包括用以描述慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角的第一边角模型，所述第一边角模型中包括多个特性参数，所述第一边角模型中还包括对所述多个特性参数中的至少一部分进行调节的可配置系数；
确定对所述可配置系数的配置；
基于配置后的可配置系数，使用所述MOS器件边角模型进行仿真。
2.根据权利要求1所述的MOS器件的仿真方法，其特征在于，所述MOS器件边角模型还包括用以描述快NMOS快PMOS工艺角和慢NMOS慢PMOS工艺角的第二边角模型；所述MOS器件边角模型覆盖全部典型NMOS典型PMOS工艺角。
3.根据权利要求1所述的MOS器件的仿真方法，其特征在于，通过设置不同的所述可配置系数的值调整所述慢NMOS快PMOS工艺角和快NMOS慢PMOS工艺角与典型NMOS典型PMOS工艺角的偏移量。
4.根据权利要求3所述的MOS器件的仿真方法，其特征在于，所述可配置系数的取值范围为[0,1]。
5.根据权利要求3所述的MOS器件的仿真方法，其特征在于，所述可配置系数为1时，所述偏移量最大；所述可配置系数为0时，所述偏移量为0。
6.根据权利要求3所述的MOS器件的仿真方法，其特征在于，所述可配置系数取值范围为[0.5,1]。
CN201710011836.5A 2017-01-06 2017-01-06 Mos器件的仿真方法 Active CN106802991B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710011836.5A CN106802991B (zh) 2017-01-06 2017-01-06 Mos器件的仿真方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710011836.5A CN106802991B (zh) 2017-01-06 2017-01-06 Mos器件的仿真方法

Publications (2)

Publication Number Publication Date
CN106802991A true CN106802991A (zh) 2017-06-06
CN106802991B CN106802991B (zh) 2020-12-18

Family

ID=58985449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710011836.5A Active CN106802991B (zh) 2017-01-06 2017-01-06 Mos器件的仿真方法

Country Status (1)

Country Link
CN (1) CN106802991B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109901058A (zh) * 2019-03-29 2019-06-18 上海华力集成电路制造有限公司 一种半导体器件的分析方法
CN112507654A (zh) * 2020-11-20 2021-03-16 上海华力微电子有限公司 Mos工艺角spice模型参数获取方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081686A (zh) * 2010-12-21 2011-06-01 上海集成电路研发中心有限公司 Mos晶体管工艺角spice模型的建模方法
CN102385646A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 Mos晶体管的器件失配的修正方法
CN104090999A (zh) * 2014-06-24 2014-10-08 上海集成电路研发中心有限公司 一种sram中mos角模型的制作方法
CN104639153A (zh) * 2013-11-08 2015-05-20 中芯国际集成电路制造(上海)有限公司 一种具有栅偏压补偿的mos晶体管电路
US9268885B1 (en) * 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385646A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 Mos晶体管的器件失配的修正方法
CN102081686A (zh) * 2010-12-21 2011-06-01 上海集成电路研发中心有限公司 Mos晶体管工艺角spice模型的建模方法
US9268885B1 (en) * 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
CN104639153A (zh) * 2013-11-08 2015-05-20 中芯国际集成电路制造(上海)有限公司 一种具有栅偏压补偿的mos晶体管电路
CN104090999A (zh) * 2014-06-24 2014-10-08 上海集成电路研发中心有限公司 一种sram中mos角模型的制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109901058A (zh) * 2019-03-29 2019-06-18 上海华力集成电路制造有限公司 一种半导体器件的分析方法
CN109901058B (zh) * 2019-03-29 2021-04-02 上海华力集成电路制造有限公司 一种半导体器件的分析方法
CN112507654A (zh) * 2020-11-20 2021-03-16 上海华力微电子有限公司 Mos工艺角spice模型参数获取方法

Also Published As

Publication number Publication date
CN106802991B (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
CN102142057B (zh) 应用于mosfet电学仿真的bsim4应力的建模方法
US7480604B2 (en) Method of modeling and producing an integrated circuit including at least one transistor and corresponding integrated circuit
CN101740627B (zh) 非对称金属-氧化物-半导体晶体管
US9009638B1 (en) Estimating transistor characteristics and tolerances for compact modeling
US20040059559A1 (en) Circuit simulation apparatus incorporating diffusion length dependence of transistors and method for creating transistor model
CN102081686A (zh) Mos晶体管工艺角spice模型的建模方法
CN106802991A (zh) Mos器件的仿真方法
US9900424B2 (en) Chip aware thermal policy
JP2023549216A (ja) 電源の定電圧出力調節装置、方法及びシステム
CN104090999A (zh) 一种sram中mos角模型的制作方法
CN105844006B (zh) 一种mosfet bsim4子电路器件模型及其建模方法
JP5731032B2 (ja) 定電力密度スケーリングの方法
CN101739470B (zh) Mos晶体管多尺寸器件的工艺偏差模型的建立方法
Sitte et al. Device parameter changes caused by manufacturing fluctuations of deep submicron MOSFET's
US20170109460A1 (en) Semiconductor process simulation device and simulation method thereof
US20020142495A1 (en) Method of calculating characteristics of semiconductor device having gate electrode and program thereof
US8156461B2 (en) Spice corner model generating method and apparatus
US20090265675A1 (en) On Chip Local MOSFET Sizing
US6594625B2 (en) Method for modeling diffusion of impurities in a semiconductor
CN109376483B (zh) 一种lod应力效应spice建模的方法
CN105653823A (zh) Mosfet阈值电压波动模型的提取方法及装置
CN108133102B (zh) 一种mosfet器件之全局工艺角模型的建模方法
JP2003076737A (ja) 回路シミュレーション方法
CN112507654A (zh) Mos工艺角spice模型参数获取方法
CN102054065B (zh) 求解非线性电路静态工作点的方法与装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant