JP2002043429A

JP2002043429A - シミュレーション方法およびシミュレーション装置

Info

Publication number: JP2002043429A
Application number: JP2000222025A
Authority: JP
Inventors: Makoto Kidera; 真琴木寺; Motoaki Tanizawa; 元昭谷沢
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2000-07-24
Filing date: 2000-07-24
Publication date: 2002-02-08
Also published as: US20020035462A1; KR20020009391A; KR100399698B1

Abstract

(57)【要約】【課題】半導体集積回路を構成する素子の電気特性
（Ｉdsat，Ｖth等）のバラツキを、バラツキの限界を規
定するコーナーを含むコーナーモデルで表現するシミュ
レーション方法またはシミュレーション装置であって、
回路シミュレーションを繰り返すことなく各コーナーに
おける素子パラメータセットの値を求めることが可能、
かつ、一意に素子パラメータセットの値を求めることが
可能なものを提供する。【解決手段】 ΔＬ，ΔＷ，Ｔox，Ｖth0等の素子パラ
メータに対する電気特性の微分量である素子パラメータ
感度を回路シミュレーションを行って求め、線形最小自
乗法の正規方程式に素子パラメータ感度とコーナーに要
求される電気特性の値とを適用してコーナーにおける素
子パラメータのバラツキを求める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、回路設計におけ
るマージンを決定するために、素子の電気特性の統計的
なバラツキ（変動量）を反映したモデルを生成するシミ
ュレーション方法およびシミュレーション装置に関す
る。

【０００２】

【従来の技術】近年、素子の微細化が急速に進展し、半
導体集積回路の集積度は飛躍的に高まっている。現在で
は、このように集積度の増した半導体集積回路の設計を
行うにあたって、ＳＰＩＣＥ（Simulation Program wit
h Integrated Circuit Emphasis）等のシミュレーショ
ン装置が援用されている。

【０００３】さて、製造後の半導体集積回路中の各素子
の形状に関する値（以下、モデルパラメータと称す
る）、および、半導体基板に注入される不純物濃度など
製造工程時の条件に関するパラメータ（以下、プロセス
パラメータと称する、また、モデルパラメータとプロセ
スパラメータとを合わせて素子パラメータと称する）に
ついて統計をとると、通常、これらの値にはバラツキが
伴っている。そして、このようなモデルパラメータおよ
びプロセスパラメータのバラツキは、各素子の動作時の
電気特性のバラツキを発生させる。例えばＭＩＳＦＥＴ
（Metal InsulatorSemiconductor Field Effect Transi
stor）の場合、ゲート長やゲート絶縁膜厚といったモデ
ルパラメータのバラツキが、閾値電圧値や定電流領域で
の飽和電流値にバラツキを発生させる。

【０００４】さて、モデルパラメータおよびプロセスパ
ラメータのバラツキの量は、素子の微細化が進んでも同
じようにスケーリングされる（微細化される）わけでは
ない。そのため、これらのパラメータのバラツキが素子
の電気特性のバラツキに及ぼす影響を無視することはで
きなくなりつつある。

【０００５】そこで、モデルパラメータおよびプロセス
パラメータのバラツキと、それらが及ぼす素子の電気特
性のバラツキへの影響とをシミュレーション装置に反映
させることが、適切なマージンで回路設計を行う上で重
要となっている。その反映の方法はこれまでに種々試み
られているが、ここでは「コーナーモデル」と一般に呼
ばれるモデルを用いる方法に着目する。

【０００６】コーナーモデルとは、素子の電気特性のバ
ラツキのうち統計上の代表値（平均値や中央値等）に比
べて発生頻度の少ない場合を、バラツキ限界を規定する
コーナーとして表現するモデルのことである。そして、
各コーナーにおいて、モデルパラメータおよびプロセス
パラメータのバラツキがどの程度許容されるのかが計算
される。このコーナーモデルについて、ＣＭＯＳ（Comp
lementary Metal Oxide Semiconductor）インバータを
例にとって以下に説明する。

【０００７】ここでは、モデルパラメータの例として、
ＣＭＯＳインバータを構成するＮＭＯＳ，ＰＭＯＳの、
幾何学的ゲート長と実効チャネル長とのチャネル長差Δ
Ｌ、トランジスタの幾何学的ゲート幅と実効チャネル幅
とのチャネル幅差ΔＷ、およびゲート絶縁膜厚Ｔoxを採
用する。なおここで、幾何学的ゲート長、幾何学的ゲー
ト幅とは、図７の断面図および図８の上面図に示すＭＩ
ＳＦＥＴの構造のうち、ゲート電極５の外形上のゲート
長Ｌ_Mおよびゲート幅Ｗ_Mのことであり、実効チャネル
長、実効チャネル幅とは、ソース／ドレイン構造２，３
間のチャネル領域１１に形成される実効的なチャネルの
長さおよび幅のことである。

【０００８】またさらに、プロセスパラメータの例とし
て、不純物濃度などにより規定される、ボディ電圧０Ｖ
時の閾値電圧Ｖth0を採用する。そして、素子の電気特
性の例として、定電流領域における飽和電流値Ｉdsatお
よび閾値電圧値Ｖthを採用する。

【０００９】例えば、ＣＭＯＳインバータにおいて応答
速度が最速となる状態をＡ、逆に応答速度が最も遅くな
る状態をＢとする。このとき、ＮＭＯＳ，ＰＭＯＳを対
として考えて、ＮＭＯＳ，ＰＭＯＳともに状態Ａとなる
ときをＡＡと、ＮＭＯＳ，ＰＭＯＳともに状態Ｂとなる
ときをＢＢと、ＮＭＯＳが状態ＡでＰＭＯＳが状態Ｂで
あるときをＡＢと、ＮＭＯＳが状態ＢでＰＭＯＳが状態
ＡであるときをＢＡと、それぞれ表すこととする。

【００１０】図９に示すように、ＮＭＯＳの飽和電流値
ＩdsatｎおよびＰＭＯＳの飽和電流値Ｉdsatｐをグラフ
の横軸および縦軸にとり、ＮＭＯＳの飽和電流値の代表
値ＩtypｎとＰＭＯＳの飽和電流値の代表値Ｉtypｐとの
交点を点Ｐ０ａとする。すると、定電流域の飽和電流値
のバラツキを、例えば、点Ｐ０ａの周囲に張られた、４
つのコーナーＰ１ａ〜Ｐ４ａを有する四角形ＳＱａとし
て表現できる。この四角形ＳＱａの面積や点Ｐ０ａに対
する位置等を所望の範囲内に収めることができれば、所
望の電気特性を有する半導体集積回路を得ることがで
き、半導体集積回路の歩留まりを上げることができる。

【００１１】四角形ＳＱａの４つのコーナーのうち点Ｐ
１ａは、ＮＭＯＳの飽和電流値の代表値Ｉtypｎよりも
δＩdsatｎａだけ大きく、ＰＭＯＳの飽和電流値の代表
値ＩtypｐよりもδＩdsatｐａだけ大きい。また、点Ｐ
３ａは、ＮＭＯＳの飽和電流値の代表値Ｉtypｎよりも
δＩdsatｎｂだけ小さく、ＰＭＯＳの飽和電流値の代表
値ＩtypｐよりもδＩdsatｐｂだけ小さい。飽和電流値
が大きいほど、ＮＭＯＳ，ＰＭＯＳの応答速度は速くな
るので、飽和電流値ＩdsatｎおよびＩdsatｐがともに最
大となる点Ｐ１ａが状態ＡＡに、ともに最小となる点Ｐ
３ａが状態ＢＢに対応する。

【００１２】また、ＣＭＯＳインバータの形成工程を考
えると、ＮＭＯＳが代表値ＩtypｎよりもδＩdsatｎａ
だけ大きく、ＰＭＯＳが代表値ＩtypｐよりもδＩdsat
ｐｂだけ小さいという組み合わせをとることは考えにく
い。よって、その組み合わせを表した点Ｐ５ａよりはＮ
ＭＯＳ，ＰＭＯＳ間での特性値の差が少ない点Ｐ４ａが
状態ＡＢに対応するコーナーとなる。同様に、点Ｐ６ａ
よりはＮＭＯＳ，ＰＭＯＳ間での特性値の差が少ない点
Ｐ２ａが状態ＢＡに対応するコーナーとなる。

【００１３】この各コーナーにおいて、点Ｐ０ａに対応
する素子における素子パラメータの各値からのバラツキ
の一組（すなわち、点Ｐ０ａでの各素子パラメータ値と
コーナーにおける各素子パラメータ値との差である、δ
（ΔＬ）、δ（ΔＷ）、δＴoxおよびδＶth0のセッ
ト、以下、素子パラメータセットと称する）を求めれ
ば、飽和電流値ＩdsatｎおよびＩdsatｐのバラツキの全
域である四角形ＳＱａに対応した素子パラメータのバラ
ツキの範囲が求められる。

【００１４】また、図１０は、ＮＭＯＳの閾値電圧Ｖth
ｎおよびＰＭＯＳの閾値電圧Ｖthｐを横軸および縦軸に
とり、ＮＭＯＳの閾値電圧の代表値ＶtypｎとＰＭＯＳ
の閾値電圧の代表値Ｖtypｐとの交点を点Ｐ０ｂとした
グラフである。この場合も、閾値電圧のバラツキを、四
角形ＳＱａと同様の、点Ｐ０ｂの周囲に張られた、４つ
のコーナーの点Ｐ１ｂ〜Ｐ４ｂを有する四角形ＳＱｂと
して表現できる。

【００１５】四角形ＳＱｂの４つのコーナーのうち点Ｐ
１ｂは、ＮＭＯＳの閾値電圧の代表値Ｖtypｎよりもδ
Ｖthｎａだけ大きく、ＰＭＯＳの閾値電圧の代表値Ｖty
pｐよりもδＶthｐａだけ大きい。また、点Ｐ３ｂは、
ＮＭＯＳの閾値電圧の代表値ＶtypｎよりもδＶthｎｂ
だけ小さく、ＰＭＯＳの閾値電圧の代表値Ｖtypｐより
もδＶthｐｂだけ小さい。

【００１６】ただし、閾値電圧が大きいほど、ＮＭＯ
Ｓ，ＰＭＯＳの応答速度は遅くなるので、四角形ＳＱａ
の場合とは逆に、閾値電圧ＶthｎおよびＶthｐがともに
最大となる点Ｐ１ｂが状態ＢＢに、ともに最小となる点
Ｐ３ｂが状態ＡＡに対応する。そして、点Ｐ２ｂが状態
ＡＢに、点Ｐ４ｂが状態ＢＡに、それぞれ対応する。

【００１７】そして、この各コーナーにおいて素子パラ
メータセットを求めれば、閾値電圧ＶthｎおよびＶthｐ
のバラツキの全域である四角形ＳＱｂに対応した素子パ
ラメータのバラツキの範囲が求められる。

【００１８】

【発明が解決しようとする課題】さて、各コーナーにお
ける素子パラメータセットは、従来、図１１に示すよう
な方法で求められていた。まず、ステップＳ１０２のよ
うに、バラツキにより変動する各コーナーの素子パラメ
ータセットの初期値をシミュレータに与える。この初期
値には、製造ラインにおける過去のデータに基づいて規
定されたバラツキ量の管理値や、新たにサンプリングを
行って得た測定値等を採用すればよい。

【００１９】そして、ステップＳ１０３のように、各コ
ーナーとして許容可能な電気特性の所望の値（上記の例
では例えばＩdsatｎ＋δＩdsatｎａやＶthｎ＋δＶthｎ
ａ）と、対象となる素子に関する情報（ゲート長やゲー
ト幅、ボディ電位やゲートバイアス値など）をシミュレ
ータに与える。

【００２０】次に、与えられた素子パラメータセットの
初期値を用いて、対象となる素子に関する情報に基づい
てステップＳ１０４のように回路シミュレーションを実
行し、その素子パラメータセットに対応した電気特性の
値を計算する。

【００２１】続いてステップＳ１０５に示すように、こ
の電気特性の値が、ステップＳ１０３で与えられた電気
特性の所望の値を満足しているかどうかを検証する。そ
して、満足している場合には、ステップＳ１０７に示す
ように、その素子パラメータセットをそのコーナーにお
ける素子パラメータセットとして採用する。

【００２２】一方、満足しなかった場合には、ステップ
Ｓ１０６に示すように素子のサイズに合わせて感度の強
い素子パラメータの値を再調節し、あらためて回路シミ
ュレーションを行う。そして、計算された電気特性の値
が、ステップＳ１０３で与えられた許容可能な電気特性
を満足するまで、シミュレーション、検証、素子パラメ
ータセットの再調節、の動作を繰り返す。

【００２３】なお、ここで「素子のサイズに合わせた感
度の強い素子パラメータ」とは、例えばＭＩＳＦＥＴの
場合、以下の表１に示す素子パラメータのことを指す。
なお、表１において、トランジスタのゲートサイズのＬ
ＯＮＧ／ＳＨＯＲＴは、チャネル長の微小変動に対して
電気特性が感度を有するか否かを区分の基準としてい
る。また、同様にＷＩＤＥ／ＮＡＲＲＯＷも、チャネル
幅の微小変動に対して電気特性が感度を有するか否かを
区分の基準としている。

【００２４】

【表１】

【００２５】例えば図９において、コーナーの点Ｐ２ａ
における素子パラメータセットを求める場合を例にとり
説明すると、まず、素子パラメータセットの初期値をシ
ミュレーション装置に与える（ステップＳ１０２）。ま
た、点Ｐ２ａにおける許容可能な電気特性の所望の値を
もシミュレーション装置に与える（ステップＳ１０
３）。

【００２６】そして、回路シミュレーションが行われ
（ステップＳ１０４）、図９中の点Ｐ７ａでの電気特性
が求まったとする。続いて、この点Ｐ７ａでの電気特性
の値が、点Ｐ２ａにおける電気特性の値とほぼ同一であ
るとみなせる範囲内にあるかどうかを判断する（ステッ
プＳ１０５）。もし、その範囲内にあると判断されれ
ば、点Ｐ７ａでの電気特性の値が点Ｐ２ａにおける電気
特性の値として採用される（ステップＳ１０７）。

【００２７】一方、同一であるとみなせる範囲内にない
と判断された場合には、点Ｐ２ａにおける電気特性の値
とほぼ同一であるとみなせる範囲内に電気特性の値が収
まるまで、感度の強いパラメータの値を再調節し、回路
シミュレーションを繰り返す（ステップＳ１０６）。

【００２８】他のコーナーの点Ｐ１ａ，Ｐ３ａ，Ｐ４ａ
における素子パラメータセットについても、同様の方法
により順次求める。

【００２９】ところが、上記のようなシミュレーション
方法によれば、所望の電気特性の値を満足するまで、回
路シミュレーションによる計算、検証、および素子パラ
メータセットの再調節、を繰り返していたので、各コー
ナーにおける素子パラメータセットの値を求めるのに時
間と手間がかかっていた。

【００３０】また、素子パラメータセットのうちどの素
子パラメータの値を調節すればよいか、そして、その調
節量をどの程度にすればよいか、が不明であるので、試
行錯誤的に素子パラメータセットの再調節を少しずつ行
わねばならず、各素子パラメータの調節値を一挙にまと
めて（＝一意に）求めることは困難であった。

【００３１】そこで、この発明の課題は、回路シミュレ
ーションを繰り返すことなく各コーナーにおける素子パ
ラメータセットの値を求めることが可能で、しかも一意
に素子パラメータセットの値を求めることが可能なシミ
ュレーション方法およびシミュレーション装置を提供す
ることにある。

【００３２】

【課題を解決するための手段】請求項１に記載の発明
は、半導体集積回路を構成する素子の電気特性のバラツ
キを、バラツキの限界を規定するコーナーを含むコーナ
ーモデルで表現するシミュレーション方法であって、前
記コーナーにおける前記電気特性のバラツキとして許容
可能な所定の値を準備する工程（ａ）と、前記素子に関
する情報を示す素子パラメータに対する前記電気特性の
微分量である素子パラメータ感度を回路シミュレーショ
ンを行って求める工程（ｂ）と、最小自乗法の正規方程
式に前記素子パラメータ感度と前記電気特性の前記所定
の値とを適用して前記コーナーにおける前記素子パラメ
ータのバラツキを求める工程（ｃ）とを備えるシミュレ
ーション方法である。

【００３３】請求項２に記載の発明は、請求項１に記載
のシミュレーション方法であって、前記工程（ｂ）で得
られた前記素子パラメータ感度と前記工程（ｃ）で得ら
れた前記コーナーでの前記素子パラメータのバラツキと
の乗算に基づいて前記コーナーでの前記電気特性のバラ
ツキを計算する工程（ｄ）をさらに備えるシミュレーシ
ョン方法である。

【００３４】請求項３に記載の発明は、請求項２に記載
のシミュレーション方法であって、前記工程（ｄ）で計
算した前記コーナーでの前記電気特性のバラツキと、前
記工程（ａ）で準備した前記所定の値とを比較し、その
誤差が所定の値よりも大きければ、前記工程（ｂ）ない
し工程（ｄ）を再度行うシミュレーション方法である。

【００３５】請求項４に記載の発明は、請求項２に記載
のシミュレーション方法であって、前記工程（ｄ）で計
算した前記コーナーでの前記電気特性のバラツキと、前
記工程（ａ）で準備した前記所定の値とを比較し、その
誤差が所定の値よりも大きければ、新たな素子パラメー
タを導入し、前記新たな素子パラメータと前記素子パラ
メータとを合わせ用いつつ前記工程（ｂ）ないし工程
（ｄ）を行うシミュレーション方法である。

【００３６】請求項５に記載の発明は、請求項１に記載
のシミュレーション方法であって、前記素子パラメータ
は複数であり、一部の前記素子パラメータについては前
記工程（ｃ）を行わずに、それ以外の前記素子パラメー
タについてのみ前記工程（ｃ）を行うシミュレーション
方法である。

【００３７】請求項６に記載の発明は、請求項１に記載
のシミュレーション方法であって、前記工程（ｃ）にお
いて重み付き最小自乗法を用いて前記素子パラメータの
バラツキを求めるシミュレーション方法である。

【００３８】請求項７に記載の発明は、請求項１ないし
請求項６のいずれかに記載のシミュレーション方法を用
いて、前記素子の前記電気特性のバラツキをコーナーモ
デルで表現するシミュレーション装置であって、前記電
気特性のバラツキとして許容可能な前記所定の値を入力
するためのデータ入力手段と、データ出力手段と、前記
素子パラメータを変動させたときの前記電気特性の変動
量をシミュレートすることで前記素子パラメータ感度を
求めるシミュレータと、前記シミュレータで求められた
前記素子パラメータ感度と前記データ入力手段に入力さ
れた前記電気特性の前記所定の値とを最小自乗法の正規
方程式に適用して、前記コーナーにおける前記素子パラ
メータのバラツキを求め、前記データ出力手段に出力す
るデータ処理手段とを備えるシミュレーション装置であ
る。

【００３９】

【発明の実施の形態】＜実施の形態１＞本実施の形態
は、回路シミュレーションを繰り返すことなく各コーナ
ーにおける素子パラメータセットの値を求めることが可
能で、しかも一意に素子パラメータセットの値を求める
ことが可能なシミュレーション方法を実現するものであ
る。その実現のために、本発明では線形最小自乗法を用
いる。

【００４０】まず、本実施の形態においても従来の技術
の説明と同様、例として図９，図１０に示したＣＭＯＳ
インバータのコーナーモデルに基づいて説明を行う。た
だし、ここではＣＭＯＳインバータがｍ個存在する場合
について述べる。また、同様に、モデルパラメータの例
として、ＣＭＯＳインバータを構成するＮＭＯＳ，ＰＭ
ＯＳの、幾何学的ゲート長と実効チャネル長とのチャネ
ル長差ΔＬ、トランジスタの幾何学的ゲート幅と実効チ
ャネル幅とのチャネル幅差ΔＷ、およびゲート絶縁膜厚
Ｔoxを採用する。さらに、プロセスパラメータの例とし
てボディ電圧０Ｖ時の閾値電圧Ｖth0を採用する。な
お、０Ｖ時の閾値電圧Ｖth0には、例えばゲートサイズ
がＬＯＮＧ／ＷＩＤＥのトランジスタのものを採用すれ
ばよい。そして、素子の電気特性の例として、定電流領
域における飽和電流値Ｉdsatおよび閾値電圧値Ｖthを採
用する。

【００４１】さて、コーナーモデルが生成される領域
（図９における四角形ＳＱａの領域および図１０におけ
る四角形ＳＱｂの領域）では、電気特性の変動量は、素
子パラメータセットの各変動量に対して線形であるとみ
なすことができる。これは、点Ｐ０ａおよび点Ｐ０ｂの
近傍での電気特性の変動量、およびそれに対応する素子
パラメータセットの変動量はいずれも微小な量であり、
ほぼ線形に変化すると考えて差し支えないからである。

【００４２】よって、ＮＭＯＳ，ＰＭＯＳのそれぞれに
ついて電気特性の変動量と素子パラメータセットの各変
動量との関係式を立てると、以下のように表せる。な
お、数１〜数４内の左辺はシミュレーションにより観測
される電気特性のデータを、右辺は電気特性を変化させ
る要因となる素子パラメータの項を示している。

【００４３】

【数１】

【００４４】

【数２】

【００４５】

【数３】

【００４６】

【数４】

【００４７】ここで、Ｉtypｎは点Ｐ０ａにおけるＮＭ
ＯＳの飽和電流値の代表値を、Ｉtypｐは点Ｐ０ａにお
けるＰＭＯＳの飽和電流値を、それぞれ表している。ま
た、Ｖtypｎは点Ｐ０ｂにおけるＮＭＯＳの閾値電圧
を、Ｖtypｐは点Ｐ０ｂにおけるＰＭＯＳの閾値電圧
を、それぞれ表している。

【００４８】また、数１において、δＩdsatｎは、図９
におけるδＩdsatｎａやδＩdsatｎｂのように代表値Ｉ
typｎからの変動量を表している。またδ（ΔＬｎ）
は、点Ｐ０ａにおけるＮＭＯＳの電気特性に対応する素
子パラメータセット内のチャネル長差ΔＬｎからの変動
量を表しており、δ（ΔＷｎ）、δＴoxｎ、δＶth0ｎ
についても同様である。また、各素子パラメータに対す
る電気特性の微分量である、Ｉdsatｎ／ ΔＬｎ、
Ｉdsatｎ／ ΔＷｎ、Ｉdsatｎ／ ΔＴoxｎ、Ｉdsat
ｎ／ ΔＶth0ｎは、各素子パラメータに対するＮＭＯ
Ｓの飽和電流値の素子パラメータ感度である。

【００４９】同様に数２〜数４内の各項も、ＮＭＯＳま
たはＰＭＯＳの、そして飽和電流値または閾値電圧の、
代表値からの変動量、代表値に対応する素子パラメータ
の変動量、各素子パラメータに対する素子パラメータ感
度、をそれぞれ表している。また、数１〜数４内の右辺
のｆ１ｎ，ｆ２ｎ，ｆ１ｐ，ｆ２ｐは、素子パラメータ
に関する項以外の、シミュレーション時の計算誤差等の
誤差を示す項である。

【００５０】ここで、ベクトルｘ、ベクトルθ、行列
Ａ、ベクトルｆを、

【００５１】

【数５】

【００５２】

【数６】

【００５３】

【数７】

【００５４】

【数８】

【００５５】のように定義すれば、数１〜数４をまとめ
て、

【００５６】

【数９】

【００５７】と表せる。なお、数１〜数４中のＩtyp
ｎ、Ｖtypｎ、Ｉtypｐ、Ｖtypｐはいずれも両辺に存在
するために消去した。また、ここではｍ個のＣＭＯＳイ
ンバータが存在するので、数１〜数４のそれぞれについ
てｍ個の式が立てられることになる。ベクトルｘ、行列
Ａ、ベクトルｆ中のＩdsatｎ，Ｖthｎ，ｆ１ｎ，ｆ２ｎ
等の後ろの添え字１〜ｍは、このことを示している。

【００５８】線形最小自乗法によれば、誤差のベクトル
ｆのノルムの自乗の値が最小となるときに、最も観測値
の誤差が少なくなるとされる。よって、

【００５９】

【数１０】

【００６０】のノルムの自乗の値の変曲点を求めればよ
い。なお、数１０において、右辺第１式中のｙspecｉは
バラツキとして許容可能なコーナーでの電気特性の値で
あり、ｙsimｉはシミュレーションにより観測されるコ
ーナーでの電気特性の値である。なお、ｉ＝１〜Ｎ（こ
こではＮ＝４）であり、例えば、ｙspec１は数１の右辺
からｆ１ｎとＩtypｎとを引いたもの、ｙspec２は数２
の右辺からｆ２ｎとＶtypｎとを引いたもの、ｙspec３
は数３の右辺からｆ１ｐとＩtypｐとを引いたもの、ｙs
pec４は数４の右辺からｆ２ｐとＶtypｐとを引いたも
の、である。また、例えば、ｙsim１は数１の左辺から
Ｉtypｎを引いたもの、ｙsim２は数２の左辺からＶtyp
ｎを引いたもの、ｙsim３は数３の左辺からＩtypｐを引
いたもの、ｙsim４は数４の左辺からＶtypｐを引いたも
の、である。

【００６１】また、数１０において、右辺第２式中のδ
ｙspecｉは、数９の右辺第１項の行列Ａとベクトルθと
の積の各成分にあたり、δｙsimｉは数９の左辺のベク
トルｘの各成分にあたる。また、右辺第３式中の^t（ｘ
−Ａθ）はベクトル（ｘ−Ａθ）の転置を表す。

【００６２】さて、数１０のノルムの自乗の値の変曲点
を求めるには、

【００６３】

【数１１】

【００６４】を解けばよい。なお、数１１におけるベク
トルθによる偏微分は、ベクトルθの各成分ごとに微分
を行うことを意味し、ここではベクトルθの成分が８つ
あることから、数１１は実質的には８個の連立方程式と
なっている。

【００６５】ここで、数１０の右辺第３式を用いて数１
１を行列表現のまま解くと、

【００６６】

【数１２】

【００６７】となる。この数１２は最小自乗法の正規方
程式と呼ばれる式である。なお、^tＡは行列Ａの転置を
表す。

【００６８】数１２において、左辺の^tＡＡが正則であ
れば、最小自乗推定値は、

【００６９】

【数１３】

【００７０】で与えられる。ここで、ベクトルθｅは、
ベクトルθの各成分の推定値を各成分とするベクトルで
ある。

【００７１】よって、行列Ａの成分である素子パラメー
タ感度を求め、各コーナーごとに数１３を用いてベクト
ルθｅを計算すれば、コーナーとして要求される電気特
性に対応する素子パラメータセットを求めることができ
る。

【００７２】なお、素子パラメータ感度は、回路シミュ
レーションを行うことにより求められる。すなわち、素
子パラメータセット中の各成分を一つずつ微小変化させ
たときの点Ｐ０ａ，Ｐ０ｂにおける電気特性からの電気
特性の微小変化量をそれぞれ観測することで、各素子パ
ラメータ感度を求めることができる。

【００７３】以上の流れをまとめて図１を用いて説明す
る。図１は、本実施の形態にかかるシミュレーション方
法を示すフローチャートである。

【００７４】まず、各コーナーにおける電気特性のバラ
ツキとして許容可能な値（Ｉtypｎ＋δＩdsatｎａ、Ｉt
ypｎ−δＩdsatｎｂ等）と、対象となる素子に関する情
報（点Ｐ０ａ，Ｐ０ｂに対応するモデルパラメータおよ
びプロセスパラメータの代表値）を準備する（ステップ
Ｓ０２）。続いて、回路シミュレーションを実行して、
電気特性の素子パラメータに対する電気特性の素子パラ
メータ感度を求める（ステップＳ０３）。

【００７５】そして、最小自乗法の正規方程式から導か
れた数１３を用いて、ステップＳ０３で得られた素子パ
ラメータ感度と、ステップＳ０２で与えられた電気特性
の値とから、各コーナーごとに、素子パラメータセット
のバラツキ（変動量δ（ΔＬ），δ（ΔＷ），δＴox，
δＶth0）を計算する（ステップＳ０３）。

【００７６】本実施の形態にかかるシミュレーション方
法を用いれば、最小自乗法の正規方程式に素子パラメー
タ感度と電気特性の値とを適用して各コーナーにおける
素子パラメータセットのバラツキを求めるので、回路シ
ミュレーションを行うのは素子パラメータ感度を求める
ときだけで済む。よって、回路シミュレーションを繰り
返すことなくコーナーにおいて許容される素子パラメー
タのバラツキを求めることが可能である。また、数１１
が素子パラメータの数だけ存在する連立方程式となって
おり、代数学の基本定理に基づいて一意に解けるので、
一意に素子パラメータのバラツキを求めることが可能で
ある。

【００７７】＜実施の形態２＞本実施の形態にかかるシ
ミュレーション方法は、実施の形態１にかかるシミュレ
ーション方法の変形例である。本実施の形態において
は、実施の形態１において求められた各コーナーでの素
子パラメータセットのバラツキの値を用いて、実際に各
コーナーでの電気特性を計算し、設定した電気特性のバ
ラツキの許容可能な値と略等しいとみなせるかどうか検
証する。

【００７８】図２は、本実施の形態にかかるシミュレー
ション方法のフローチャートを示す図である。まず、実
施の形態１と同様、各コーナーにおける電気特性のバラ
ツキとして許容可能な値と、対象となる素子に関する情
報を準備する（ステップＳ１２）。

【００７９】続いて、回路シミュレーションを実行し
て、電気特性の素子パラメータに対する電気特性の素子
パラメータ感度を求める（ステップＳ１３）。そして、
最小自乗法の正規方程式から導かれた数１３を用いて、
ステップＳ１３で得られた素子パラメータ感度と、ステ
ップＳ１２で与えられた電気特性の値とから、各コーナ
ーごとに、素子パラメータセットのバラツキを計算する
（ステップＳ１４）。

【００８０】その後、ステップＳ１４で得られた素子パ
ラメータセットのバラツキに基づいてコーナーにおける
電気特性の値を計算する（ステップＳ１５）。この電気
特性の計算においては、数９のうちベクトルｆを削除し
た式を用いればよい。すなわち、素子パラメータ感度と
素子パラメータセットとの乗算に基づいて電気特性のバ
ラツキを計算すればよい。

【００８１】そして、ステップＳ１５で得られた電気特
性の値が、設定した電気特性のバラツキの許容可能な値
を満足しているか検証を行う（ステップＳ１６）。この
検証は、例えば以下の式により求められる誤差ＥＲＲの
値を用いて行えばよい。

【００８２】

【数１４】

【００８３】

【数１５】

【００８４】ここで、ＥＲＲ_XX ²は各コーナーでの電気
特性の自乗誤差（ＸＸはＮＭＯＳ，ＰＭＯＳの応答速度
を表す添字であり、Ｆが最速、Ｓが最遅）を表し、ｙsi
mｉｎ，ｙsimｉｐ，ｙspecｉｎ，ｙspecｉｐは数１０の
右辺第１式で示したｙsimｉ，ｙspecｉのＮＭＯＳ、Ｐ
ＭＯＳごとの値を表している。

【００８５】そして、この誤差ＥＲＲの値が所定の値よ
りも大きければ、例えば素子パラメータ感度の計算に誤
差が含まれている可能性があるので、ステップＳ１３に
戻って素子パラメータ感度を計算しなおすようにすれば
よい。そうすれば、素子パラメータ感度の誤差が小さく
なり、誤差ＥＲＲの値が所定の値よりも小さく収まる場
合がある。その場合は、精度の高い素子パラメータセッ
トおよび電気特性が得られる。

【００８６】本実施の形態にかかるシミュレーション方
法を用いれば、素子パラメータ感度とコーナーでの素子
パラメータのバラツキとの乗算に基づいてコーナーでの
電気特性のバラツキを計算するので、設定した電気特性
のバラツキの許容可能な値と略等しいとみなせるかどう
か検証することができる。

【００８７】また、誤差ＥＲＲの値が所定の値よりも大
きければ、ステップＳ１３に戻って素子パラメータ感度
を計算しなおすので、誤差ＥＲＲの値が所定の値よりも
小さく収まり、精度の高い素子パラメータセットおよび
電気特性を求めることができる場合がある。

【００８８】＜実施の形態３＞本実施の形態にかかるシ
ミュレーション方法は、実施の形態２にかかるシミュレ
ーション方法の変形例である。本実施の形態において
は、各コーナーでの電気特性と設定した電気特性のバラ
ツキの許容可能な値とが略等しいとみなせるかどうかの
検証後のステップが異なる。すなわち、略等しいとみな
せない場合には、数９の行列Ａおよびベクトルθの次元
を調整する、または、素子パラメータの重み付けを行
う。

【００８９】図３は、本実施の形態にかかるシミュレー
ション方法のフローチャートを示す図である。まず、実
施の形態２と同様、各コーナーにおける電気特性のバラ
ツキとして許容可能な値と、対象となる素子に関する情
報を準備する（ステップＳ２２）。

【００９０】続いて、回路シミュレーションを実行し
て、素子パラメータに対する電気特性の素子パラメータ
感度を求める（ステップＳ２３）。そして、最小自乗法
の正規方程式から導かれた数１３を用いて、ステップＳ
２３で得られた素子パラメータ感度と、ステップＳ２２
で与えられた電気特性の値とから、各コーナーごとに、
素子パラメータセットのバラツキを計算する（ステップ
Ｓ２４）。

【００９１】その後、ステップＳ２４で得られた素子パ
ラメータセットのバラツキに基づいてコーナーにおける
電気特性の値を計算する（ステップＳ２５）。そして、
ステップＳ２５で得られた電気特性の値が、設定した電
気特性のバラツキの許容可能な値を満足しているか検証
を行う（ステップＳ２６）。この検証は、例えば実施の
形態２と同様、誤差ＥＲＲの値を用いて行えばよい。

【００９２】そして、誤差ＥＲＲの値が所定の値よりも
大きければ、数９の行列Ａおよびベクトルθの次元を調
整する、または、素子パラメータの重み付けを行う。

【００９３】ここで、「数９の行列Ａおよびベクトルθ
の次元を調整する」とは、電気特性の値に影響を及ぼす
素子パラメータを新たに加えて行列Ａおよびベクトルθ
の次元を増やすことを指す。この場合、新たな素子パラ
メータが加わったので、ステップＳ２３においてその新
たな素子パラメータに対する電気特性の素子パラメータ
感度を新たに計算する必要がある（図３において、ステ
ップＳ２７からステップＳ２３への矢印はこのことを意
味している）。

【００９４】すなわち、素子パラメータとして新たなも
のを導入し、その新たな素子パラメータについても、素
子パラメータ感度の計算と最小自乗法の適用とを行う。
これにより、ステップＳ２５で得られる電気特性の精度
をより高めることができる。

【００９５】また、「素子パラメータの重み付けを行
う」とは、数１３を、

【００９６】

【数１６】

【００９７】のように修正することを指す。ここで、Ｗ
は、

【００９８】

【数１７】

【００９９】で定義される重み付け行列である。重み付
け行列Ｗは対角行列であり、その対角成分Ｗ１〜Ｗｎ
は、それぞれベクトルｘの成分および行列Ａの各行の成
分に重みとして乗じられる。これは、数１０の右辺第２
式のδｙspecｉおよびδｙsimｉのそれぞれに電気特性
ごとに重みを乗じることに相当し、ベクトルｆのノルム
に対する電気特性ごとの寄与の度合いを変化させること
を意味する。このような手法は重み付き最小自乗法と呼
ばれ、ベクトルｘの成分のうち特に重視したい電気特性
の成分の誤差を強調しつつ、素子パラメータセットをよ
り正確に求めることができる。

【０１００】なお、ここでは、ステップＳ２６での検証
後のステップＳ２７で重み付けを行う場合について述べ
たが、最初にステップＳ２４で素子パラメータセットを
計算する段階で重み付けを行うようにしてもよい。ま
た、ステップＳ２６において各コーナーでの電気特性と
設定した電気特性のバラツキの許容可能な値とが略等し
いとみなせた場合であっても、あらためて重み付けを行
った状態でステップＳ２４を行うようにしてもよい（図
３において、ステップＳ２６のＹＥＳのフローからステ
ップＳ２７への破線の矢印はこのことを意味してい
る）。

【０１０１】また、ステップＳ２６において各コーナー
での電気特性と、設定した電気特性のバラツキの許容可
能な値とが略等しいとみなせた場合であっても、例えば
パラメータ感度の低い素子パラメータについては、ステ
ップＳ２７において数９の行列Ａおよびベクトルθから
削除してこれらの次元を下げるよう調整し、素子パラメ
ータ感度の高い素子パラメータに絞り込んで素子パラメ
ータセットを計算しなおす（例えば、ベクトルθのうち
δＴoxｎの成分を除去し、行列Ａにおいて３列目の各成
分を除去する）ようにしてもよい（なお、ステップＳ２
６のＹＥＳのフローからステップＳ２７への破線の矢印
はこのことをも意味している）。すなわち、一部の素子
パラメータについては最小自乗法への適用を行わずに、
それ以外の素子パラメータについてのみ、再度、ステッ
プＳ２４を行う。その場合、計算量が減るので、素子パ
ラメータ感度の高い素子パラメータに重点をおきつつ、
ステップＳ２４，Ｓ２５において高速に素子パラメータ
セットおよび電気特性を再度、計算することが可能とな
る。

【０１０２】本実施の形態にかかるシミュレーション方
法を用いれば、数９の行列Ａおよびベクトルθの次元を
調整するので、電気特性の精度をより高めることができ
る。または、計算量を減らして素子パラメータ感度の高
い素子パラメータに重点をおきつつ、ステップＳ２４に
おいて高速に素子パラメータセットを計算することがで
きる。また、重み付き最小自乗法を用いる場合には、特
に重視したい電気特性の誤差を強調しつつ、素子パラメ
ータセットをより正確に求めることができる。

【０１０３】＜実施の形態４＞本実施の形態は、例とし
て実施の形態３にかかるシミュレーション方法を実現す
るシミュレーション装置を示すものである。

【０１０４】図４に、本実施の形態にかかるシミュレー
ション装置の構成を示す。このシミュレーション装置
は、数値データ等を入力するためのデータ入力部１００
と、各種データの計算や転送等を行うデータ処理部２０
０と、素子パラメータセットおよび電気特性の計算結果
やその他のデータ等を表示するデータ出力部３００と、
各種データを記憶するデータ記憶部４００と、回路シミ
ュレーションを行うシミュレータ５００とを備えてい
る。

【０１０５】このうちデータ処理部２００は、例えばＣ
ＰＵ（Central Processing Unit）で構成され、キャッ
シュメモリ等の内部記憶部２０１を備えている。また、
データ記憶部４００は、例えばハードディスク等の外部
記憶装置であり、そこには、過去に計算した素子パラメ
ータ感度を記録した感度ファイル４０１、過去に計算し
た素子パラメータセットを記録した抽出結果ファイル４
０２、素子パラメータセットの計算時に用いた抽出条件
（ＭＩＳＦＥＴのゲートバイアス値やボディ電圧値な
ど）を記録した抽出条件ファイル４０３、点Ｐ０ａ，Ｐ
０ｂ等の代表値での素子パラメータの組であるＴＹＰＩ
ＣＡＬ値でのパラメータセットを記録したファイル４０
４が収められている。

【０１０６】図５および図６は、図３のフローチャート
を本実施の形態にかかるシミュレーション装置に適用し
た場合の、より詳細なフローチャートである。

【０１０７】まず、ステップＳ５２に示すように、ＴＹ
ＰＩＣＡＬ値でのパラメータセット、抽出条件、ゲート
長やゲート幅等のトランジスタサイズおよびコーナーに
おける電気特性のバラツキとして許容可能な値を、それ
ぞれデータ入力部１００から入力する（ステップＳ５
２）。このとき入力された各データは、素子パラメータ
セットおよび電気特性の計算に用いられるため、データ
処理部２００によって内部記憶部２０１またはデータ記
憶部４００に記録される。

【０１０８】次に、データ処理部２００は、上記の入力
データと同じ条件下で過去に素子パラメータ感度の計算
が行われたかどうかを、データ記憶部４００内の各種フ
ァイル４０１〜４０４を参照しつつ調査する（ステップ
Ｓ５３）。もし過去に行われておれば、その記録を感度
ファイル４０１からロードして表示する（ステップＳ５
４）。そしてその記録内容を素子パラメータセットおよ
び電気特性の計算に用いる。

【０１０９】一方、同じ条件下での素子パラメータ感度
の計算が過去に行われていなければ、データ処理部２０
０は、入力された各データをシミュレータ５００に与え
る。そして、シミュレータ５００において回路シミュレ
ーションが行われ、電気特性の素子パラメータ感度が計
算される（ステップＳ５５）。そして、この計算結果が
データ処理部２００に渡され、データ処理部２００はこ
の計算結果をデータ出力部３００に表示しつつ感度ファ
イル４０１内に新たに保存する。

【０１１０】次に、データ処理部２００は、上記の入力
データと同じ条件下で、かつ、ステップＳ５４またはＳ
５５で得られた素子パラメータ感度を用いて、過去に素
子パラメータセットの計算が行われたかどうかを、デー
タ記憶部４００内の各種ファイル４０１〜４０４を参照
しつつ調査する（ステップＳ５６）。もし過去に行われ
ておれば、その記録を抽出結果ファイル４０２からロー
ドして表示する（ステップＳ５７）。そしてその記録内
容を電気特性の計算に用いる。

【０１１１】一方、同じ条件下での素子パラメータセッ
トの計算が過去に行われていなければ、データ処理部２
００は数１３を用いて素子パラメータセットの計算を行
う（ステップＳ５８）。そして、データ処理部２００は
この計算結果をデータ出力部３００に表示する。

【０１１２】次に、データ処理部２００は、数９のうち
ベクトルｆを削除した式に素子パラメータ感度と素子パ
ラメータセットとを適用して、各コーナーでの電気特性
の計算を行う（ステップＳ５９）。そして、データ処理
部２００は、この計算結果がステップＳ５２で入力され
た電気特性のバラツキとして許容可能な値を満足するか
検証を行う（ステップＳ６０）。

【０１１３】検証の結果、満足していない場合には、数
９の行列Ａおよびベクトルθの次元を調整する（ステッ
プＳ６３）、または、素子パラメータの重み付けを行う
（ステップＳ６２）。ステップＳ６３で次元の調整を行
った後は、素子パラメータ感度を新たに計算するために
ステップＳ５３に戻る。また、ステップＳ６２で素子パ
ラメータの重み付けを行った後は、素子パラメータセッ
トを新たに計算するためにステップＳ５８に戻る。

【０１１４】なお、図３中のステップＳ２６からステッ
プＳ２７への破線の矢印の流れは、煩雑になるので図５
および図６には表示していない。しかし、このようなフ
ローを実現してもよいことは言うまでもない。

【０１１５】そして、検証の結果、満足している場合に
は、計算した素子パラメータセットを抽出結果ファイル
４０２に新たに保存する（ステップＳ６１）。そしてシ
ミュレーションを終了する（ステップＳ６４）。

【０１１６】本実施の形態においては、実施の形態３に
かかるシミュレーション方法を実現する場合を例にとっ
て説明を行ったが、実施の形態２にかかるシミュレーシ
ョン方法を実現する場合には、図６中のステップＳ６
２，Ｓ６３を省略し、ステップＳ６０のＮＯのフローを
ステップＳ５３に戻すようにすればよい。また、実施の
形態１にかかるシミュレーション方法を実現する場合に
は、図６中のステップＳ５９，Ｓ６０，Ｓ６２，Ｓ６３
を省略し、ステップＳ５７，Ｓ５８の後にステップＳ６
１を行うフローとすればよい。

【０１１７】

【発明の効果】請求項１に記載の発明によれば、最小自
乗法の正規方程式に素子パラメータ感度と電気特性の所
定の値とを適用してコーナーにおける素子パラメータの
バラツキを求めるので、回路シミュレーションを繰り返
すことなくコーナーにおいて許容される素子パラメータ
のバラツキを求めることが可能で、しかも一意に素子パ
ラメータのバラツキを求めることが可能である。

【０１１８】請求項２に記載の発明によれば、素子パラ
メータ感度とコーナーでの素子パラメータのバラツキと
の乗算に基づいてコーナーでの電気特性のバラツキを計
算するので、工程（ｄ）で計算した電気特性のバラツキ
の値が工程（ａ）で準備した所定の値と略等しいとみな
せるかどうか検証することができる。

【０１１９】請求項３に記載の発明によれば、工程
（ｄ）で計算したコーナーでの電気特性のバラツキと、
工程（ａ）で準備した所定の値とを比較し、その誤差が
所定の値よりも大きければ、工程（ｂ）ないし工程
（ｄ）を再度行うので、精度の高いコーナーでの素子パ
ラメータおよび電気特性を求めることができる場合があ
る。

【０１２０】請求項４に記載の発明によれば、新たな素
子パラメータを導入し、新たな素子パラメータと素子パ
ラメータとを合わせ用いつつ工程（ｂ）ないし工程
（ｄ）を行うので、工程（ｄ）で得られる電気特性の精
度をより高めることができる。

【０１２１】請求項５に記載の発明によれば、一部の素
子パラメータについては工程（ｃ）を行わずに、それ以
外の素子パラメータについてのみ工程（ｃ）を行うの
で、計算量を減らしつつ、コーナーにおいて許容される
素子パラメータのバラツキを求めることができる。

【０１２２】請求項６に記載の発明によれば、工程
（ｃ）において重み付き最小自乗法を用いて素子パラメ
ータのバラツキを求めるので、特に重視したい電気特性
の誤差を強調しつつ、素子パラメータのバラツキをより
正確に求めることができる。

【０１２３】請求項７に記載の発明によれば、請求項１
ないし請求項６のいずれかに記載のシミュレーション方
法を実現したシミュレーション装置を得ることができ
る。

【図面の簡単な説明】

【図１】実施の形態１に係るシミュレーション方法を
示すフローチャートである。

【図２】実施の形態２に係るシミュレーション方法を
示すフローチャートである。

【図３】実施の形態３に係るシミュレーション方法を
示すフローチャートである。

【図４】実施の形態４に係るシミュレーション装置を
示す図である。

【図５】実施の形態４に係るシミュレーション方法を
示すフローチャートである。

【図６】実施の形態４に係るシミュレーション方法を
示すフローチャートである。

【図７】ＭＩＳＦＥＴの構造を示す断面図である。

【図８】ＭＩＳＦＥＴの構造を示す上面図である。

【図９】コーナーモデルを説明する図である。

【図１０】コーナーモデルを説明する図である。

【図１１】従来のシミュレーション方法を示すフロー
チャートである。

【符号の説明】

１００データ入力部、２００データ処理部、３００
データ出力部、４００データ記憶部、５００シミ
ュレータ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 27/04 Ｔ 21/822 Ｆターム(参考） 2G032 AA01 AB20 AC08 AE08 AE09 AE10 AL00 5B046 AA08 JA04 5F038 DT12 EZ09 EZ10 EZ20 5F064 BB07 CC12 HH06 HH09

Claims

【特許請求の範囲】

【請求項１】半導体集積回路を構成する素子の電気特
性のバラツキを、バラツキの限界を規定するコーナーを
含むコーナーモデルで表現するシミュレーション方法で
あって、前記コーナーにおける前記電気特性のバラツキとして許
容可能な所定の値を準備する工程（ａ）と、前記素子に関する情報を示す素子パラメータに対する前
記電気特性の微分量である素子パラメータ感度を回路シ
ミュレーションを行って求める工程（ｂ）と、最小自乗法の正規方程式に前記素子パラメータ感度と前
記電気特性の前記所定の値とを適用して前記コーナーに
おける前記素子パラメータのバラツキを求める工程
（ｃ）とを備えるシミュレーション方法。
【請求項２】請求項１に記載のシミュレーション方法
であって、前記工程（ｂ）で得られた前記素子パラメータ感度と前
記工程（ｃ）で得られた前記コーナーでの前記素子パラ
メータのバラツキとの乗算に基づいて前記コーナーでの
前記電気特性のバラツキを計算する工程（ｄ）をさらに
備えるシミュレーション方法。
【請求項３】請求項２に記載のシミュレーション方法
であって、前記工程（ｄ）で計算した前記コーナーでの前記電気特
性のバラツキと、前記工程（ａ）で準備した前記所定の
値とを比較し、その誤差が所定の値よりも大きければ、
前記工程（ｂ）ないし工程（ｄ）を再度行うシミュレー
ション方法。
【請求項４】請求項２に記載のシミュレーション方法
であって、前記工程（ｄ）で計算した前記コーナーでの前記電気特
性のバラツキと、前記工程（ａ）で準備した前記所定の
値とを比較し、その誤差が所定の値よりも大きければ、
新たな素子パラメータを導入し、前記新たな素子パラメ
ータと前記素子パラメータとを合わせ用いつつ前記工程
（ｂ）ないし工程（ｄ）を行うシミュレーション方法。
【請求項５】請求項１に記載のシミュレーション方法
であって、前記素子パラメータは複数であり、一部の前記素子パラメータについては前記工程（ｃ）を
行わずに、それ以外の前記素子パラメータについてのみ
前記工程（ｃ）を行うシミュレーション方法。
【請求項６】請求項１に記載のシミュレーション方法
であって、前記工程（ｃ）において重み付き最小自乗法を用いて前
記素子パラメータのバラツキを求めるシミュレーション
方法。
【請求項７】請求項１ないし請求項６のいずれかに記
載のシミュレーション方法を用いて、前記素子の前記電
気特性のバラツキをコーナーモデルで表現するシミュレ
ーション装置であって、前記電気特性のバラツキとして許容可能な前記所定の値
を入力するためのデータ入力手段と、データ出力手段と、前記素子パラメータを変動させたときの前記電気特性の
変動量をシミュレートすることで前記素子パラメータ感
度を求めるシミュレータと、前記シミュレータで求められた前記素子パラメータ感度
と前記データ入力手段に入力された前記電気特性の前記
所定の値とを最小自乗法の正規方程式に適用して、前記
コーナーにおける前記素子パラメータのバラツキを求
め、前記データ出力手段に出力するデータ処理手段とを
備えるシミュレーション装置。