JP3008876B2 - 半導体集積回路のシミュレーション方法 - Google Patents

半導体集積回路のシミュレーション方法

Info

Publication number
JP3008876B2
JP3008876B2 JP4217397A JP4217397A JP3008876B2 JP 3008876 B2 JP3008876 B2 JP 3008876B2 JP 4217397 A JP4217397 A JP 4217397A JP 4217397 A JP4217397 A JP 4217397A JP 3008876 B2 JP3008876 B2 JP 3008876B2
Authority
JP
Japan
Prior art keywords
variation
relative
value
absolute
maximum value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4217397A
Other languages
English (en)
Other versions
JPH10240788A (ja
Inventor
恭 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4217397A priority Critical patent/JP3008876B2/ja
Priority to US09/030,420 priority patent/US6035115A/en
Priority to CNB981053661A priority patent/CN1151458C/zh
Publication of JPH10240788A publication Critical patent/JPH10240788A/ja
Application granted granted Critical
Publication of JP3008876B2 publication Critical patent/JP3008876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、製造ばらつきを考
慮した半導体集積回路のシミュレーション方法に関す
る。
【０００２】
【従来の技術】半導体集積回路の最適化設計や統計解析
では、回路特性の計算に莫大なシミュレーション時間を
かけて解析を行うため、計算時間をいかに減らすかが設
計品質、製造歩留まりの向上に直接関わる課題の一つで
ある。
【０００３】ここで、特開平６−３４８６８３を従来例
として説明する。
【０００４】従来例では素子パラメータのばらつき範囲
が与えられている場合の一般的な方法としてワーストケ
ース解析法が挙げられている。ワーストケース解析で
は、頂点法やモーメント法がよく用いられており、頂点
法では統計パラメータの分布を全て一様分布と見なして
パラメータ変動領域の頂点のうち一つをワーストケース
とする方法で計算量が少ないが、パラメータの相関関係
が考慮できず結果が過大／過小評価になりやすい欠点が
あり、モーメント法ではパラメータの相関関係は考慮で
きるものの回路特性の線形性が保証されなければならな
い制約があり、利用に際して注意を必要としている。
【０００５】これに対して従来例では、図３に示すよう
に、増幅利得、高調波歪率などの考察項目、およびトラ
ンジスタのエミッタ接地電流増幅率ｈｆｅ、半導体抵抗
などのばらつき範囲が与えられているパラメータを入力
装置３０４より入力し、確率内挿モデル構成３０１によ
り、前記ばらつき範囲が与えられているパラメータから
近似精度が最大となるサンプリングデータを求めて内挿
モデルを構成する。次に、統計解析３０２により前記内
挿モデルを用いてモンテカルロ法によるワーストケース
を求めて、結果表示３０３により表示する。
【０００６】上述した従来例では、近似精度が最大とな
るサンプリングデータを求めることにより、計算量の少
ない内挿モデルを構成することができ、その結果、少な
いシミュレーション回数で解析精度を保つことができる
としている。
【０００７】
【発明が解決しようとする課題】上述した従来例では、
計算量が少ない内挿モデルを構成してはいるが、最終的
に統計解析ではモンテカルロ法を用いているため、一般
的なモンテカルロ法よりも計算数は少ないにしても、近
似精度を十分向上させるには多量のシミュレーション回
数が必要になるという欠点がある。
【０００８】
【数１】 このとき、シミュレーションで得られた平均ｆの誤差が
母集団平均Ｆの±１０％以内となる際に必要となるシミ
ュレーション回数Ｎは、３σ＝１として１００回程度と
なる。
【０００９】また、半導体集積回路の製造ばらつきによ
り半導体集積回路上の素子には素子パラメータのばらつ
き範囲が与えられているわけであるが、前記ばらつき範
囲には、素子パラメータのばらつきが最大値となる最大
ばらつきと最小値となる最小ばらつきを規定した絶対ば
らつき範囲と、半導体集積回路上で近接して配置され、
かつ、同一構造および同一形状となる複数の素子を互い
に整合のある素子とみなし、前記整合のある素子同士で
規定される相対ばらつき範囲とがある。相対ばらつき範
囲とは、前記整合のある素子同士の素子パラメータは製
造ばらつきの影響を同程度に受けるため、絶対ばらつき
範囲の中で前記整合のある素子同士の素子パラメータは
同程度の値を持つことから、前記整合のある素子同士の
素子パラメータの値の差異をばらつき範囲として規定す
るものである。ここで、一般的に相対ばらつき範囲は絶
対ばらつき範囲よりも狭い範囲を持つ。
【００１０】従来例では内挿モデルを構成するための計
算が、シミュレーション以外に必要になるという欠点が
あり、上述した相対ばらつき範囲を考慮した場合、内挿
モデルを構成する計算がさらに困難になる欠点がある。
【００１１】本発明の目的は、モンテカルロ法を利用し
た従来のワーストケース・シミュレーションに比べ少な
いシミュレーション回数で相対ばらつきを考慮した回路
シミュレーション結果が得られる、半導体集積回路のシ
ミュレーション方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明の半導体集積回路
のシミュレーション方法は、規定された絶対ばらつき範
囲および相対ばらつき範囲から素子パラメータの取り得
る最大値および最小値であるワーストケースの素子パラ
メータを、整合のある素子同士であることを示す相対指
定がある素子での相対ばらつきを考慮して求めてばらつ
きモデルとするばらつきモデル構成段階と、前記ばらつ
きモデルを用いて相対ばらつきを考慮したワーストケー
ス・シミュレーションを行う回路シミュレーション段階
を有する。
【００１３】パラメータ要素数をｎ、整合のある素子の
組の数をｍとしたときのシミュレーション回数Ｎｐは次
式で表わされる。
【００１４】Ｎｐ＝２n×（１＋２m）＋１ 上式の最後の“１”は公称値の分である。ｎ＝１、ｍ＝
１のときＮｐ＝７（回）となり、従来例の（モンテカル
ロ法）の場合のＮ＝１００（回）より少ないことがわか
る。
【００１５】したがって、従来のモンテカルロ法を利用
したワーストケース・シミュレーションに比べ少ないシ
ミュレーション回数で相対ばらつきを考慮した回路シミ
ュレーション結果が得られる。
【００１６】本発明の実施態様によれば、ばらつきモデ
ル構成段階は、素子値を絶対ばらつき範囲の最大、最小
で換算した絶対ばらつきの最大値、最小値を全ての素子
について求める段階と、整合のある素子同士であること
を示す相対指定がある素子に対応する絶対ばらつき最大
値に対して相対ばらつき範囲で換算した相対ばらつき最
大値および絶対ばらつき最小値に対して相対ばらつき範
囲で換算した相対ばらつき最小値を求める段階を含み、
回路シミュレーション段階は、各素子の素子値を前記絶
対ばらつき最大値、絶対ばらつき最小値、相対指定があ
る素子についてはさらに相対ばらつき最大値、前記相対
ばらつき最小値に置き換えて回路シミュレーションを行
う。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の一実施形態
の、半導体集積回路のシミュレーション方法の処理を表
す流れ図である。
【００１８】入力装置１０４には、回路シミュレーショ
ンで用いる回路接続情報、解析条件に加えて、整合のあ
る素子同士を同一番号で示す相対指定と、抵抗素子の絶
対ばらつき範囲と相対ばらつき範囲からなるばらつき範
囲のデータが格納されている。
【００１９】表１は入力装置１０４の内部メモリ上に格
納されている回路接続情報の例で、素子番号の列におい
てＱで始まる素子はトランジスタ、Ｒで始まるのは抵抗
素子、Ｖで始まるのは電源素子、端子接続番号のコレク
タ、ベース、エミッタは素子の端子の接続番号、種類の
列においてＮはトランジスタの種類、ＬおよびＨは抵抗
素子の種類、ＤＣおよびＡＣは電源素子の種類、相対指
定においては同一番号の素子同士は整合のある素子であ
ることをそれぞれ表しており、空欄部には該当情報がな
いことを表している。この例でのデータ数は８（行）と
なっている。
【００２０】
【表１】 表２は入力装置１０４の内部メモリ上に格納されている
ばらつき範囲の例で、種類の列においてＬおよびＨが抵
抗素子の種類、第２列、第３列は素子値に対する比率
（％）で絶対ばらつき範囲の最大値側および最小値側、
第４列、第５列は素子値に対する比率（％）で相対ばら
つき範囲の最大値側および最小値側をそれぞれ表してい
る。この例でのデータ数は２（行）となっている。
【００２１】
【表２】 ばらつきモデル構成１０１は、入力装置１０４に格納さ
れているデータからワーストケースとなる素子値の組み
合わせを求める際に、絶対ばらつき範囲のみでなく相対
ばらつき範囲も考慮して求められた前記素子値の組み合
わせをばらつきモデルとする。
【００２２】図２はばらつきモデル構成１０１の処理を
説明する流れ図で、表３は内部メモリ上のばらつきモデ
ルを説明する表である。
【００２３】
【表３】 まず、前記ばらつき範囲（表２）の抵抗素子の種類に該
当する回路接続情報（表１）の素子値を絶対ばらつき範
囲の最大で換算した絶対ばらつき最大値を求め、内部メ
モリに格納し（ステップ２０１）、ステップ２０１と同
様にして絶対ばらつき最小値を求めて内部メモリに格納
することを（ステップ２０２）、前記ばらつき範囲（表
２）の抵抗素子の種類に該当する回路接続情報（表１）
の素子値の全てに対して実行する（ステップ２０３）。
【００２４】次に、前記回路接続情報（表１）に相対指
定があるかどうかを判定し（ステップ２０４）は、ある
場合相対指定に該当する素子のうちの１個（Ｒ３）に対
応する前記絶対ばらつき最大値（表３）に対して前記相
対ばらつき範囲で換算した相対ばらつき最大値を求める
（ステップ２０５）。ここで、素子値は絶対ばらつき範
囲を超えることがないことから、絶対ばらつき最大値
（表３）から相対ばらつき範囲の最小値の分を差し引い
た値をばらつきモデルの相対ばらつき最大値（表３、最
大値１）として内部メモリに格納する。次に、ステップ
２０５と同様にして絶対ばらつき最小値（表３）に相対
ばらつき範囲の最大値の分を加えた値を相対ばらつき最
小値（表３、最小値１）として内部メモリに格納する。
（ステップ２０６）さらに、前記相対指定に該当する次
の素子（Ｒ３の次の素子はＲ４）に対してステップ２０
５とステップ２０６の処理を行い、ばらつきモデルの相
対ばらつき最大値（表３、最大値２）および相対ばらつ
き最小値（表３、最小値２）を求め、内部メモリに格納
し、前記相対指定に該当する素子がなくなるまでステッ
プ２０５と２０６の処理を繰り返す（ステップ２０
７）。
【００２５】なお、相対指定がある素子の相対ばらつき
の方向（正または負）が全て同じ場合はあり得ないの
で、例えば素子Ｒ４に対する最大値１は１１８０（＝１
１５０＋１０００×０．０３）、最小値１は８２０（＝
８５０−１０００×０．０３）と計算されるが、これら
は絶対ばらつきの最大値よりも大きい、絶対ばらつきの
最小値よりも小さいので、素子Ｒ４の最大値１、最小値
１はそれぞれ絶対ばらつきの最大値、最小値と同じにな
る。素子Ｒ３の最大値２、最小値２についても同様であ
る。本例では、相対指定に該当する素子はＲ３とＲ４の
２個のみであるので、ばらつきモデル（表３）の最大値
３、最小値３以降のデータは無い。
【００２６】次に、回路シミュレーション処理１０２
で、回路接続情報（表１）と解析条件とで回路シミュレ
ーション処理を行うわけであるが、ここで、抵抗素子の
素子値を上述したばらつきモデル（表３）の値に置き換
えて、かつ、ばらつきモデルの個数回（本例では、第２
列〜第７列なので６回）の回路シミュレーションを行
い、結果表示１０３により回路シミュレーション結果を
表示する。
【００２７】本実施形態では、相対指定がなされている
素子の個数が２個（表１のデータ４のＲ３とデータ５の
Ｒ４）で、組み合わせ１組（表１）の場合を説明した
が、組み合わせが２組以上の場合は、上述したばらつき
モデルの値（表３の第３列〜第８列、素子の個数が３個
以上の場合は、第９列以降も含む）に対して、ばらつき
モデル構成１０１（図２）のステップ２０５〜ステップ
２０７の処理と同等の処理を行うことによって、本実施
形態と同等の効果が得られる。
【００２８】また、相対指定がなされている素子とし
て、本実施形態の説明では、抵抗素子について述べた
が、トランジスタ、ダイオードなどの能動素子のパラメ
ータ、および容量素子、インダクターなどの受動素子の
値／パラメータに対しても、本実施形態と同等の処理を
行うことによって、本実施形態と同等の効果が得られ
る。
【００２９】
【発明の効果】以上説明したように本発明は、規定され
た絶対ばらつき範囲および相対ばらつき範囲から素子パ
ラメータの取り得る最大値および最小値（相対ばらつき
を考慮したワーストケースの素子パラメータ）としたば
らつきモデル構成を用いて相対ばらつきを考慮したワー
ストケース・シミュレーションを行うことにより、従来
例のモンテカルロ法を利用したワーストケース・シミュ
レーションに比べ少ないシミュレーション回数で相対ば
らつきを考慮した回路シミュレーション結果が得られる
という効果があり、また、本発明のばらつきモデル構成
は素子値をばらつき範囲で換算するだけなので、従来例
での内挿モデルを構成するための計算量に対して、計算
量が少なく、かつ、相対ばらつき範囲の考慮が容易であ
るという効果もある。
【図面の簡単な説明】
【図１】本発明の一実施形態の、半導体集積回路のシミ
ュレーション方法の処理を表す流れ図である。
【図２】図１におけるばらつきモデル構成１０１の処理
を説明する流れ図である。
【図３】従来例を示すブロック図である。
【符号の説明】
１０１ ばらつきモデル構成 １０２ 回路シミュレーション処理 １０３ 結果表示 １０４ 入力装置 ２０１〜２０７ ステップ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−281293（ＪＰ，Ａ) 特開 平９−6814（ＪＰ，Ａ) ＩＥＥ Ｐｒｏｃｅｅｄｉｎｇｓ，ｖ ｏｌ．134，ｎｏ．５，Ｐｔ．１，ｐ137 −140，Ｐ．Ｔｕｏｈｙ ｅｔ ａ ｌ．，”Ｒｅａｌｉｓｔｉｃ ｗｏｒｓ ｔ−ｃａｓｅ ｐａｒａｍｅｔｅｒｓ ｆｏｒ ｃｉｒｃｕｉｔ ｓｉｍｕｌａ ｔｉｏｎ" (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 規定された絶対ばらつき範囲および相対
    ばらつき範囲から素子パラメータの取り得る最大値およ
    び最小値であるワーストケースの素子パラメータを、整
    合のある素子同士であることを示す相対指定がある素子
    での相対ばらつきを考慮して求めてばらつきモデルとす
    るばらつきモデル構成段階と、 前記ばらつきモデルを用いて相対ばらつきを考慮したワ
    ーストケース・シミュレーションを行う回路シミュレー
    ション段階を有する、半導体集積回路のシミュレーショ
    ン方法。
  2. 【請求項２】 前記ばらつきモデル構成段階は、素子値
    を絶対ばらつき範囲の最大、最小で換算した絶対ばらつ
    きの最大値、最小値を全ての素子について求める段階
    と、整合のある素子同士であることを示す相対指定があ
    る素子に対応する絶対ばらつき最大値に対して前記相対
    ばらつき範囲で換算した相対ばらつき最大値および絶対
    ばらつき最小値に対して前記相対ばらつき範囲で換算し
    た相対ばらつき最小値を求める段階を含み、 前記回路シミュレーション段階は、各素子の素子値を前
    記絶対ばらつき最大値、前記絶対ばらつき最小値、相対
    指定がある素子についてはさらに前記相対ばらつき最大
    値、前記相対ばらつき最小値に置き換えて回路シミュレ
    ーションを行う、請求項１記載の半導体集積回路のシミ
    ュレーション方法。
JP4217397A 1997-02-26 1997-02-26 半導体集積回路のシミュレーション方法 Expired - Fee Related JP3008876B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4217397A JP3008876B2 (ja) 1997-02-26 1997-02-26 半導体集積回路のシミュレーション方法
US09/030,420 US6035115A (en) 1997-02-26 1998-02-25 Method for performing simulation of a semiconductor integrated circuit using a relative variation model
CNB981053661A CN1151458C (zh) 1997-02-26 1998-02-26 半导体集成电路的模拟方法和模拟系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4217397A JP3008876B2 (ja) 1997-02-26 1997-02-26 半導体集積回路のシミュレーション方法

Publications (2)

Publication Number Publication Date
JPH10240788A JPH10240788A (ja) 1998-09-11
JP3008876B2 true JP3008876B2 (ja) 2000-02-14

Family

ID=12628593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4217397A Expired - Fee Related JP3008876B2 (ja) 1997-02-26 1997-02-26 半導体集積回路のシミュレーション方法

Country Status (3)

Country Link
US (1) US6035115A (ja)
JP (1) JP3008876B2 (ja)
CN (1) CN1151458C (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240519B2 (ja) * 1999-12-28 2009-03-18 株式会社日立製作所 入力パラメータ設定支援方法
AU2001286384A1 (en) * 2000-05-12 2001-11-26 Simplex Solutions, Inc. High accuracy timing model for integrated circuit verification
JP2002043429A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp シミュレーション方法およびシミュレーション装置
JP2002110489A (ja) * 2000-09-26 2002-04-12 Toshiba Corp 半導体装置の回路特性のシミュレータ、及び、シミュレート方法
JP4798866B2 (ja) * 2001-04-05 2011-10-19 Ｏｋｉセミコンダクタ株式会社 回路シミュレーション用パラメータ抽出方法
FR2824155B1 (fr) * 2001-04-25 2003-08-29 Dolphin Integration Sa Procede de simulation de dispersion d'un circuit electonique autorisant son utilisation dans un processus iteratif
US6983432B2 (en) 2001-05-04 2006-01-03 International Business Machines Corporation Circuit and method for modeling I/O
US20030182639A1 (en) * 2002-03-25 2003-09-25 International Business Machines Corporation Circuit simulator system and method
CN1301629C (zh) * 2003-08-15 2007-02-21 中兴通讯股份有限公司 一种模拟请求位置信息的系统及方法
JP3828104B2 (ja) * 2003-10-02 2006-10-04 株式会社東芝 模擬回路パターン評価方法、半導体集積回路の製造方法、テスト基板、及びテスト基板群
US7219316B2 (en) * 2003-10-23 2007-05-15 International Business Machines Corporation Multi-valued or single strength signal detection in a hardware description language
JP4001584B2 (ja) * 2004-02-26 2007-10-31 松下電器産業株式会社 シミュレーション装置
US20060203581A1 (en) * 2005-03-10 2006-09-14 Joshi Rajiv V Efficient method and computer program for modeling and improving static memory performance across process variations and environmental conditions
CN100461188C (zh) * 2006-01-13 2009-02-11 英业达股份有限公司 计算机辅助高频电路模型模拟分析方法及系统
TW200921445A (en) * 2007-11-08 2009-05-16 Airoha Tech Corp Circuit analysis method
CN101655882B (zh) * 2009-07-24 2012-10-17 上海宏力半导体制造有限公司 基于统计模型最差情况的建模方法
US8453102B1 (en) 2010-03-12 2013-05-28 Worldwide Pro Ltd. Hierarchical variation analysis of integrated circuits
WO2017173357A1 (en) * 2016-03-31 2017-10-05 Mentor Graphics Corporation Circuit validation for circuits comprising multiple possible variants for individual components

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4744084A (en) * 1986-02-27 1988-05-10 Mentor Graphics Corporation Hardware modeling system and method for simulating portions of electrical circuits
JPH05281293A (ja) * 1992-03-31 1993-10-29 Sony Corp 集積回路シミュレーション方法
JPH06348683A (ja) * 1993-04-16 1994-12-22 Sony Corp 集積回路のシミュレーション方法
US5590063A (en) * 1994-07-05 1996-12-31 Motorola, Inc. Optimization method using parallel processors
US5625803A (en) * 1994-12-14 1997-04-29 Vlsi Technology, Inc. Slew rate based power usage simulation and method
US5621652A (en) * 1995-03-21 1997-04-15 Vlsi Technology, Inc. System and method for verifying process models in integrated circuit process simulators

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＩＥＥ Ｐｒｏｃｅｅｄｉｎｇｓ，ｖｏｌ．１３４，ｎｏ．５，Ｐｔ．１，ｐ１３７−１４０，Ｐ．Ｔｕｏｈｙ ｅｔ ａｌ．，"Ｒｅａｌｉｓｔｉｃ ｗｏｒｓｔ−ｃａｓｅ ｐａｒａｍｅｔｅｒｓ ｆｏｒ ｃｉｒｃｕｉｔ ｓｉｍｕｌａｔｉｏｎ"

Also Published As

Publication number Publication date
US6035115A (en) 2000-03-07
JPH10240788A (ja) 1998-09-11
CN1194418A (zh) 1998-09-30
CN1151458C (zh) 2004-05-26

Similar Documents

Publication Publication Date Title
JP3008876B2 (ja) 半導体集積回路のシミュレーション方法
Shi et al. Compact representation and efficient generation of s-expanded symbolic network functions for computer-aided analog circuit design
Tian et al. Worst case tolerance analysis of linear analog circuits using sensitivity bands
US6606729B2 (en) Corner simulation methodology
US8504345B1 (en) State-space model-based simulators and methods
JP2007257342A (ja) 半導体集積回路の設計装置及び設計方法
US20020011885A1 (en) Power model for EMI simulation to semiconductor integrated circuit , method of designing the power model, EMI simulator, power model preparation computer program, and storage medium storing the same as well as power model design support system
CN111523160B (zh) 用于仿真集成电路的方法和设备以及计算机可读介质
US20040073879A1 (en) Modeling devices in consideration of process fluctuations
US20020184603A1 (en) Optimal simultaneous design and floorplanning of integrated circuit
CN113361222B (zh) 一种集成电路制造工艺虚拟仿真方法和装置
US6321183B1 (en) Semiconductor device characteristic simulation apparatus and its method
US8650008B2 (en) Method and system of developing corner models for various classes on nonlinear systems
CN114021279A (zh) 产品的Modelica模型生成方法、装置、终端和存储介质
US20040054702A1 (en) Method for on-demand generation of individual random numbers of a sequence of random numbers of a 1/f noise
CN113449485A (zh) 引线生成方法、装置、设备及存储介质
US6795840B1 (en) Method for generating a sequence of random numbers of A 1/f-noise
CN117272888B (zh) 一种电路参数的求解方法、装置、电子设备及存储介质
JP2630220B2 (ja) 回路シミュレーション方法
US7266479B2 (en) System and method for high-order accurate device model approximation
JPH07129637A (ja) 回路シミュレーション方法
JP4673405B2 (ja) 受動素子設計プログラム、設計装置、および設計方法
JP3964483B2 (ja) 集積回路の論理シミュレーション方法
JP2840894B2 (ja) 回路シミュレーション装置
Dochev et al. Study of the Impact of Negative Feedback on Frequency Responses of Small-signal Multistage Amplifiers

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees