JP4240519B2 - 入力パラメータ設定支援方法 - Google Patents
入力パラメータ設定支援方法 Download PDFInfo
- Publication number
- JP4240519B2 JP4240519B2 JP37398499A JP37398499A JP4240519B2 JP 4240519 B2 JP4240519 B2 JP 4240519B2 JP 37398499 A JP37398499 A JP 37398499A JP 37398499 A JP37398499 A JP 37398499A JP 4240519 B2 JP4240519 B2 JP 4240519B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- parameter
- value
- design
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000013461 design Methods 0.000 claims description 132
- 238000004088 simulation Methods 0.000 claims description 61
- 238000009826 distribution Methods 0.000 claims description 42
- 238000005259 measurement Methods 0.000 claims description 17
- 230000010354 integration Effects 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 15
- 238000004364 calculation method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 3
- 238000003672 processing method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000012356 Product development Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子設計、集積回路設計、または、磁気記憶素子設計等のあらゆる科学技術分野の製品設計に活用されているシミュレータ又はCADシステム(Computer Aided Design)に係わり、特に、シミュレーションによるパラメータサーベイを実行し、製品の最適設計およびその設計期間の短縮を実現する方法に関するものである。
【0002】
【従来の技術】
製品設計において、設計の対象となるパラメータを設定し、実際にその製品のプロトタイプを試作し、その性能を評価するといった一連の作業を試行錯誤的に繰り返すことが多い。
図7に示すように、701において、今までの測定結果や経験を元に、パラメータ(Pa、Pb、ーーーーー、Pm)の値を設定し、実際にそのパラメータに従って製品のプロトタイプを試作する。
例えば、パラメータ1(Pa1、Pb1、ーーーーー、Pm1),パラメータ2(Pa1、Pb1、ーーーーー、Pm3),……,パラメータ4(Pa4、Pb1、ーーーーー、Pm1),…………… に従って製品のプロトタイプを試作する。
次に、702において、各パラメータに従って作成された試作品の性能を測定し、703の測定結果(D1、D2、D3、D4、ーーーーー)を得る。ここで、D1はパラメータ1に従った製品の測定結果けっかを示す。D2以下についても同様である。
その測定結果703から設計条件704を満たす測定結果を選択し、選択した測定結果を設計値とする。
705において、設計値D2(Pa1、Pb1、ーーーーー、Pm3)とD4(Pa4、Pb1、ーーーーー、Pm1)を得る。
もし、設計条件を満たす測定結果が得られない場合は、新規に設計の対象となるパラメータの値を設定し直し、再度試作し測定を行い、設計条件を満たす設計値が得られるまで繰り返す。
この単純な設計フローでは、設計の対象となるパラメータの種類や数が無数に存在するため、膨大な時間と労力を必要とすると共に高いコストが発生する。
【0003】
試作の反復回数を減らす方法として、統計処理の手法を用いた田口メソッド(NIKKEI MECHANICAL 1996.2.19 no.474 p.22)等が提案されている。
田口メソッドでは、パラメータの種類として、実際にパラメータの制御や設計が可能な制御パラメータおよび制御が不可能な誤差パラメータに分離する。
制御パラメータでは、統計処理の手法で利用される直交表を用いて最小のパラメータの組を設定する。
例えば、18組の直交表が推奨されており、パラメータの数を削減することができる。
次に、直交表に従った最小のパラメータの組に対し実際に試作し、試作品の特性としてSN比および感度を測定する。
パラメータの値の設定の手順は、SN比の高いパラメータの組から選択し、次に感度の高いパラメータの組を選択し、高安定な製品を設計する。
しかし、誤差パラメータに対しては、そのパラメータの種類と値の数だけの組み合わせが発生する。
その数だけの試作および測定を繰り返さなければならないため、試作の回数の更なる低減により高コストの問題を克服しなければならない。
【0004】
そこで、並列機やワークステーションクラスタの数値演算装置上でシミュレーションを実行し、各プロセッサ上で設計の対象となる複数のパラメータの値を複数同時的に計算する並列パラメータサーベイの方法(特願平10-145414号:シミュレーションジョブおよびデータ管理方法)が提案された。
ユーザは、マウスやキーボードおよびディスプレイ等からなる入力表示装置から、材料や構造モデリング、物理モデリング、数値計算手法の数値実験モデリング等におけるパラメータの値を設定する。
この入力パラメータの値に基づき、CPU(Central Processing Unit)やメモリ及びネットワークから構成された数値演算装置上でシミュレーションプログラムに基づいて演算処理を実行する。
シミュレーションの実行結果は、データまたはグラフィックカルな形でディスプレイ等の出力表示装置に出力されユーザの製品設計を支援する。
【0005】
ここで、図8に示すように、801において、設計対象となる複数の入力パラメータ(Pa、Pb、ーーーーー、Pm)の値を設定し、シミュレーションをシーケンシャルに実行する代わりに、802において、ネットワークに繋がった並列機やワークステーションクラスタの各プロセッサ上で各入力パラメータの値を複数同時的に並列実行し、プロセッサの数だけ高速に803のシミュレーションの結果(D1、D2、D3、D4、ーーーーー、Dk)を得ようとする方法である。
シミュレーションの実行結果803が、設計条件804を満たさない場合は、再び801においてパラメータを設定し直して、設計条件804を満たす705の設計値D1(Pa1、Pb3、ーーーーー、Pm4)とD3(Pa4、Pb2、ーーーーー、Pm2)を得るまで、802で並列パラメータサーベイを繰り返し実行する。
この並列パラメータサーベイの方法は、実際の試作の反復回数を大幅に削減し、高コストの問題を解決し、プロセッサの数だけシミュレーションの計算所要時間を短縮することが可能である。
【0006】
【発明が解決しようとする課題】
近年、ユーザのニーズの多様化が進み、製品の開発サイクルの短縮および早期の市場への投入が高い利益率の確保のために必須になっている。
そのために、シミュレーションによる製品設計において、設計の対象となる入力パラメータの種類と数を削減することが不可欠である。
例えば、図8に示すように、802において、入力パラメータの種類が4つ存在し、各入力パラメータに対し各々4つの推奨されるパラメータの値が存在する場合、4の4乗で256個のパラメータの組が発生し、並列パラメータサーベイの方法を用いても非常に膨大なシミュレーションの計算所要時間が必要となる。
また、入力パラメータの種類とパラメータの入力値が増えるにつれ、入力パラメータの値の設定を手作業で繰り返さなければならないため、人為的なミスによるパラメータの入力値を間違える可能性が高くなる。
また、ユーザや顧客にとって、従来慣れ親しんできた試作による製品設計からパラメータサーベイを用いたシミュレーションによる製品設計に移行することは、非常に大きなバリヤが存在する。
今までの測定結果や解析結果を如何にシミュレーションの実行結果と組み合わせ、設計条件を満たすパラメータの値を探索すべきかをガイダンスする必要がある。
シミュレーションによる製品設計を迅速且つスムーズに移行するための立ち上げを支援しなければならない。
【0007】
従って、シミュレーションによる製品設計において、設計対象となる入力パラメータの種類と数を大幅に削減し、手作業によるパラメータの入力値の人為的なミスを防ぎ、従来の測定結果とシミュレーションの結果を併用しつつ、実際の試作に代わり低コスト且つ高速に最適設計が可能なシミュレーションを用いた製品設計のフレームワークを提供することが重要となる。
このシミュレーションフレームワークの急速立ち上げにより、入力パラメータの値とシミュレーションの結果をデータベース化した仮想設計データベースを作成し、製品の最適設計を大幅に加速することが望まれる。
例えば、プロセスのマージンに対する動作マージンの感度や相関係数を算出し、製品の歩留まりの急速立ち上げや不良対策設計期間の短縮が可能な品質向上設計のためのシミュレーションフレームワークの実現が期待される。
本発明の目的は、シミュレーションによる製品設計において、設計対象となる入力パラメータの種類と数を大幅に削減することにあり、また、これにより手作業によるパラメータの入力値の人為的なミスを防ぐことにある。
本発明の他の目的は、従来の実際の試作に代わり、低コスト且つ高速に製品の最適設計を可能にすることにある。
【0008】
【課題を解決するための手段】
上記目的を達成するため、本発明は、
入力表示装置から複数種類の入力パラメータの値を設定し、処理装置上でシミュレーションを実行し、その実行結果である設計値を出力表示装置を用いて出力するシミュレーションフレームワークにおける入力パラメータ設定支援方法であり、
入力パラメータ設定支援をする処理装置は、実行結果である各設計値と該各設計値に対応する複数種類の入力パラメータを入力し、
シミュレーションにより得られた設計値の内の、一つまたは複数の設計条件を満たす各設計値に対応する複数種類の入力パラメータについて、入力パラメータの種類毎にパラメータの入力値の分布における分布の集積度を求め、該分布の集積度の値を基に入力パラメータの種類毎に参照するパラメータの入力値を抽出し、
入力パラメータの種類毎に、該入力パラメータの種類と前記抽出した入力値と該抽出した入力値の個数を入力インターフェースにより表示し、
該表示を参照して利用者が入力表示装置から複数種類の入力パラメータの値を設定可能にするようにしている。
【0009】
また、或る入力パラメータの種類において1つのパラメータの入力値に対する分布の集積度が他のパラメータの入力値に対する分布の集積度に比較して孤立して大きいと判定された場合、前記或る入力パラメータの種類におけるパラメータの入力値を前記1つのパラメータの入力値に固定し、該或る入力パラメータの種類に関する表示を前記入力インターフェースにおける表示から除外するようにしている。
【0010】
また、パラメータの入力値に対応したファイルのデレクトリーを作成し、デレクトリーの階層構造の下に各デレクトリーに対応したシミュレーションの実行結果の設計値および該設計値に対応する複数種類の入力パラメータを格納したファイルを生成するようにしている。
【0011】
また、入力表示装置から複数種類の入力パラメータの値を複数組設定し、該各組に対するシミュレーションをネットワークで繋がった複数の処理装置のそれぞれにおいて並列に実行し、その実行結果である設計値を出力表示装置を用いて出力するシミュレーションフレームワークにおける入力パラメータ設定支援方法であり、
入力パラメータ設定支援をする処理装置は、実行結果である各設計値と該各設計値に対応する複数種類の入力パラメータを入力し、
シミュレーションにより得られた設計値の内の、一つまたは複数の設計条件を満たす各設計値に対応する複数種類の入力パラメータについて、入力パラメータの種類毎にパラメータの入力値の分布における分布の集積度を求め、該分布の集積度の値を基に入力パラメータの種類毎に参照するパラメータの入力値を抽出し、
入力パラメータの種類毎に、該入力パラメータの種類と前記抽出した入力値と該抽出した入力値の個数を入力インターフェースにより表示し、
該表示を参照して利用者が入力表示装置から複数種類の入力パラメータの値を設定可能にするようにしている。
【0012】
また、前記シミュレーションにより得られた設計値および該設計値に対応する複数種類の入力パラメータと共に既存の測定結果として得られた設計値および該設計値に対応する複数種類の入力パラメータを用いるようにしている。
【0013】
【発明の実施の形態】
以下に、本発明の実施例を図面により詳細に説明する。
図6は、パラメータサーベイによるシミュレーションフレームワークを用いた製品設計の実行環境である。
インサーネット601に繋げられたワークステーション602のクラスタ603、又は、内部通信バス605に繋げられた多数のRISCプロセッサで構成された超並列コンピュータ604等、ネットワーク環境下のハードウェア上にインプリメントされたシミュレーションを実行する並列分散実行する環境を示している。
【0014】
図1は、本発明に係わる構成の第1の実施例を示すブロック図である。
101において、設計対象となる入力パラメータ(Pa、Pb、ーーーーー、Pm)の値を複数個設定し、シミュレーションをシーケンシャルに実行する代わりに、102において、ネットワークに繋がった並列機やワークステーションクラスタの各プロセッサ上で各入力パラメータの値に対し複数同時的に並列実行し、プロセッサの数だけ高速に103のシミュレーションの結果(D1、D2、D3、ーーーーー、Dk)を得る。
【0015】
本発明のパラメータ設定制御部106では、シミュレーションを実行した計算結果103の設計値と設計条件104を比較し、その設計条件104を満たす設計値105を得る。この場合、シミュレーションを実行した計算結果103でなく、試作により得られた測定結果の設計値であってもよい。
パラメータの入力値の分布を集計する108の部位を図2に詳細に示す。
入力パラメータ(Pa、Pb、Pc、ーーーーー、Pm)の値、
(Pa2、Pb2、Pc1、ーーーーー、Pm1)に対する設計値D1、
(Pa1、Pb1、Pc2、ーーーーー、Pm3)に対する設計値D2、
(Pa3、Pb1、Pc2、ーーーーー、Pm3)に対する設計値D3、
(Pa4、Pb1、Pc1、ーーーーー、Pm1)に対する設計値D4を示している。
今仮に、設計値D1、D2、D3、D4、ーーーーーの中で設計条件を設計値D2、D4、ーーーーーが満たすと仮定する。
【0016】
ここで、入力パラメータ(Pa、Pb、Pc、ーーーーー、Pm)に対し、設計条件を満たすパラメータの入力値を横軸に、パラメータの入力値の分布における分布の集積度を縦軸に取り、パラメータの入力値の分布の状況を探索する。
ここで、分布の集積度とは、複数の設計値におけるパラメータの入力値の分布において同じパラメータの入力値が何回現れるかを示す値である。例えば、n個の設計値においてPb1というパラメータの入力値がx回現れれば、分布の集積度はx(またはαx、αは係数)となる。
ここでは、パラメータの入力値はPk1、Pk2、Pk3、ーーーーーに横軸に並ぶものと仮定して説明する。
パラメータPaに対しては、設計条件を満たすパラメータの入力値はPa1、Pa4、ーーーーーと広範囲な入力値にほぼ均等に分散している。
パラメータPbに対しては、設計条件を満たすパラメータの入力値はPb1、Pb1、ーーーーーと特定のパラメータの値に集中している。図の分布ではPb1の分布の集積度が大きくなっている。
パラメータPcとPmに対しては、設計条件を満たすパラメータの入力値は、各々Pc1、Pc2、ーーーーーおよびPm1、Pm3、ーーーーーと限定された複数のパラメータの値に散らばっており、各入力パラメータに対しそのパラメータの入力値の分布の集積度を得ることができる。
複数の設計条件を満たさなければならないときは、設計条件を満たすパラメータの入力値を横軸に、複数の設計項目をもう一方の横軸にし、その二次元平面上でパラメータの入力値の分布を縦軸に取り、パラメータの入力値の分布を集計し、その集積度を求めることができる。
パラメータの入力値の分布の集積度に応じて、特定のパラメータの値に集中する場合、限定された複数の入力値に散らばる場合、または、広範囲な入力値にほぼ均等に分散する場合に入力パラメータを分離する。
【0017】
次に、図1のパラメータ設定制御部106では、パラメータの入力値の分布に応じて、入力パラメータの種類とパラメータの入力値の個数および入力パラメータの参照値を設定する部位109が存在する。
パラメータPaでは、設計条件を満たすパラメータの入力値はPa1、Pa4、ーーーーーと広範囲にほぼ均等に分散するため、パラメータの入力値の個数を任意にし、現パラメータの入力値Pa1、Pa2、ーーーーー、PaNを参照値の一覧として設定する。
パラメータPbでは、設計条件を満たすパラメータの入力値はPb1、Pb1、ーーーーーと特定のパラメータの値に集中し、パラメータの入力を不可またはその入力値の個数を1つに限定し、入力値Pb1を参照値として設定する。
パラメータPcとPmでは、設計条件を満たすパラメータの入力値は各々Pc1、Pc2、ーーーーーおよびPm1、Pm3、ーーーーーと限定された複数のパラメータの値に散らばり、パラメータの入力値の個数を複数個に制限し、各々複数の入力値Pc1、Pc2およびPm1、Pm3を参照値として設定する。
【0018】
このようにして、パラメータ設定制御部では、シミュレーションの実行結果、または、試作により得られた測定結果の設計値が、一つまたは複数の設計条件を満たすときのパラメータの入力値の分布の集積度を求め、その分布に応じた入力パラメータの種類とパラメータの入力値の個数を制御し、更に、入力パラメータの参照値を設定する。
シミュレーションによる製品設計において、設計対象となる入力パラメータの種類と数を大幅に削減することができる。
【0019】
これら設定された結果は、図3に示すように、入力インターフェースを通して表示画面等に提示する。
パラメータPbに対しては、一つの入力値Pb1を参照値として示し、パラメータの入力を省いたり、または、その入力値の個数を1つに制限する。
パラメータPcとPmに対しては、複数のパラメータの入力値Pc1、Pc2およびPm1、Pm3を参照値として示し、パラメータの入力値の個数を複数個にする。
パラメータPaに対しては、現パラメータの入力値Pa1、Pa2、ーーーーー、PaNを参照値の一覧として示し、パラメータの入力値の個数を任意にする。
入力インターフェースに従ってパラメータの入力を進めることで、手作業によるパラメータの入力値の人為的なミスを防ぐことが可能となる。
【0020】
パラメータの入力値とシミュレーションの実行結果の設計値を格納する方法として、図1の107において、パラメータの入力値に対応したファイルのデレクトリーを作成し、デレクトリーの階層構造の下に各デレクトリーに対応したパラメータの入力値およびシミュレーションの実行結果の設計値を格納したファイルを自動的に生成する。
デレクトリーファイル/Pb2/Pc1/Pm1/ーーーーー/Pa2には、そのパラメータの入力値(Pa2、Pb2、Pc1、ーーーーー、Pm1)と設計値D1を格納する。
デレクトリーファイル/Pb1/Pc2/Pm3/ーーーーー/Pa1には、そのパラメータの入力値(Pa1、Pb1、Pc2、ーーーーー、Pm3)と設計値D2を格納する。
デレクトリーファイル/Pb1/Pc2/Pm3/ーーーーー/Pa3には、そのパラメータの入力値(Pa3、Pb1、Pc2、ーーーーー、Pm3)と設計値D3を格納する。
デレクトリーファイル/Pb1/Pc1/Pm1/ーーーーー/Pa4には、そのパラメータの入力値(Pa4、Pb1、Pc1、ーーーーー、Pm1)と設計値D4を格納する。
デレクトリー名とパラメータの入力値およびその設計値は1対1の対応関係になる。
【0021】
図4には、設計条件を満たす設計値D2とD4のデレクトリー構造を示した。
ここで、パラメータの入力値の分布を集計するには、全てのデレクトリーに格納した設計値D1、D2、D3、D4、ーーーーーと設計条件を比較し、その設計条件を満たす設計値のデレクトリーファイル/Pb1/Pc2/Pm3ーーーーー/Pa1に格納したパラメータの入力値(Pa1、Pb1、Pc2、ーーーーー、Pm3)、および、
デレクトリーファイル/Pb1/Pc1/Pm1ーーーーー/Pa4に格納したパラメータの入力値(Pa4、Pb1、Pc1、ーーーーー、Pm1)を取り出すことが容易になり、入力パラメータ(Pa、Pb、Pc、ーーーーー、Pm)の入力値の分布を集計することが可能である。
【0022】
次に、以上説明したことを、さらに具体例を用いて説明する。
プラズマディスプレイパネル(PDP)における発光効率の設計を例に取り説明する。
図9にPDPの三次元構造図を、図10に二次元断面図を示す。
設計対象となる入力パラメータには、放電ギャップ表 Lg、x,y電極幅 Wxy、前面板誘電体厚 Lfd、螢光体膜厚 Lp、背面板誘電体厚 Lbd等がある。
並列パラメータサーベィの結果を図11に示す。
以下に、パラメータ設定制御部106の具体的な処理の流れを示す。
設計条件104を効率60%以上に設定するとし、設計条件を満足する設計値105に対応するパラメータセットとして図11の5、7、8を得る。
パラメータの入力値の分布における分布の集計度を求める108では、図12に示す入力値の分布を得る。
入力パラメータの種類とパラメータの入力値の個数および入力パラメータの参照値を設定する部位109では、Lgに対しては2つのパラメータ値に集中しているのでその値を参照値として選択する。
Wxyに対しては、1つのパラメータ値に対し、完全に集中しているので、その値を参照値とする。
Lfd,Lp,Lbdでは、パラメータ値は均等に分散しているので、参照値としては現パラメータ値、入力個数は任意に設定する。
図13には、そのGUI画面を示している。
Wxyはユーザの選択により表示をなくすことができる。
このようにして、パラメータ設定制御部は、入力パラメータの種類とパラメータの入力値の個数を制御する。
【0023】
次に、ユーザや顧客にシミュレーションフレームワークを提供し、シミュレーションによる製品設計を立ち上げる方法、および、このシミュレーションフレームワークを用いて設計条件を満たす入力パラメータの値とシミュレーションの実行結果の設計値をデータベース化し、仮想設計データベースを作成する方法について述べる。
【0024】
図5は、シミュレーションフレームワークの立ち上げ方法および仮想設計データベースの作成方法を説明するための図である。
図5に示すように、ユーザや顧客の既存の測定結果とシミュレーション結果505から、設計値のデレクトリーファイルを作成する部位507において、パラメータの入力値に対応したファイルのデレクトリーを作成し、デレクトリーの階層構造の下に各デレクトリーに対応したパラメータの入力値およびシミュレーションの実行結果の設計値を格納したファイルを自動的に生成する。
設計値D1とそのパラメータの入力値(Pa2、Pb2、Pc1、ーーーーー、Pm1)はデレクトリーファイル/Pa2/Pb2/Pc1/ーーーーー/Pm1に格納する。
設計値D2とそのパラメータの入力値(Pa1、Pb1、Pc2、ーーーーー、Pm3)はデレクトリーファイル/Pa1/Pb1/Pc2/ーーーーー/Pm3に格納する。
設計値D3とそのパラメータの入力値(Pa3、Pb1、Pc2、ーーーーー、Pm3)はデレクトリーファイル/Pa3/Pb1/Pc2/ーーーーー/Pm3に格納する。
設計値D4とパラメータの入力値(Pa4、Pb1、Pc1、ーーーーー、Pm1)はデレクトリーファイル/Pa4/Pb1/Pc1/ーーーーー/Pm1に格納する。
【0025】
次に、設計条件504を満たすパラメータの入力値を集計する部位508では、入力パラメータ(Pa、Pb、Pc、ーーーーー、Pm)に対し、設計条件504を満たす設計値D2、D4、ーーーーーのパラメータの入力値を横軸に、パラメータの入力値の分布を縦軸に取り、パラメータの入力値の分布を探索する。
パラメータPaに対しては、設計条件を満たすパラメータの入力値はPa1、Pa4、ーーーーーと広範囲の入力値にほぼ均等に分散し、パラメータPbに対しては、Pb1、Pb1、ーーーーーと特定のパラメータの値に集中し、パラメータPcとPmに対しては、各々Pc1、Pc2、ーーーーーおよびPm1、Pm3、ーーーーーと限定された複数のパラメータの値に散らばり、各入力パラメータに対しそのパラメータの入力値の分布の集積度を探索する。
【0026】
入力パラメータの種類とパラメータの入力値の個数およびそのパラメータの参照値を設定する部位509では、これら入力値の分布の集積度に応じて、パラメータPaに対しては、パラメータの入力値の個数を任意にし、現パラメータの入力値Pa1、Pa2、ーーーーー、PaNを参照値の一覧として設定する。
入力インターフェースでは、この設定に対応し、現パラメータの入力値Pa1、Pa2、ーーーーー、PaNを参照値として示し、パラメータの入力値の個数を任意に設定することができる。
パラメータPbに対しては、パラメータの入力を不可またはその入力値の個数を1つに限定し、入力値Pb1を参照値として設定する。
入力インターフェースでは、一つの入力値Pb1を参照値として示し、パラメータの入力を省いたり、または、その入力値の個数を1つに制限する。
パラメータPcとPmに対しては、パラメータの入力値の個数を複数個に制限し、複数の入力値Pc1、Pc2およびPm1、Pm3を参照値として設定する。
ユーザインターフェースでは、各々の複数のパラメータの入力値Pc1、Pc2およびPm1、Pm3を参照値として示し、パラメータの入力値の個数を複数個にすることができる。
このようにして、入力パラメータの種類とパラメータの入力値の個数を削減し、入力インターフェースに従ってパラメータの入力を進めることで、手作業によるパラメータの入力値の人為的なミスを防ぐことができ、ユーザや顧客の測定結果やシミュレーション結果を元に、容易にシミュレーションフレームワークの急速立ち上げが可能である。
【0027】
図5において、シミュレーションの実行結果503の設計値が設計条件504を満たさない場合は、パラメータの設定制御部506を用いて、再び501においてパラメータを設定し、設計条件504を満たす設計値を得るまで並列パラメータサーベイ502を繰り返し実行する。
この過程で、各デレクトリーの階層構造に対応したパラメータの入力値およびシミュレーションの実行結果の設計値を格納したファイル一式507は、設計条件504を満たす入力パラメータの値とシミュレーションの結果の仮想設計データベースである。
【0028】
【発明の効果】
本発明によれば、パラメータの設定制御部により、従来の並列パラメータサーベイを用いたシミュレーションによる製品設計において課題であった、設計対象となる入力パラメータの種類と数を大幅に削減し、手作業によるパラメータの入力値の人為的なミスを防ぐことができる。
また、従来の実際の試作に代わり、低コスト且つ高速に製品の最適設計が可能となる。
【図面の簡単な説明】
【図1】本発明に係わる構成の第1の実施例を示すブロック図である。
【図2】パラメータの入力値の分布の集計を説明するための図である。
【図3】パラメータの入力インターフェースを示す図である。
【図4】パラメータの入力値と設計値を格納したデレクトリーファイルの構造を示す図である。
【図5】シミュレーションフレームワークの立ち上げ方法および仮想設計データベースの作成方法を説明するための図である。
【図6】シミュレーションフレームワークの実行環境を示す図である。
【図7】従来の試作による製品設計を説明するための図である。
【図8】従来のシミュレーションによる製品設計を説明するための図である。
【図9】プラズマディスプレイパネル(PDP)の三次元構造図である。
【図10】プラズマディスプレイパネル(PDP)の二次元断面図である。
【図11】並列パラメータサーベィの結果を示す図である。
【図12】パラメータの入力値の分布を示す図である。
【図13】入力パラメータに関するGUI画面を示す図である。
Claims (5)
- 入力表示装置から複数種類の入力パラメータの値を設定し、処理装置上でシミュレーションを実行し、その実行結果である設計値を出力表示装置を用いて出力するシミュレーションフレームワークにおける入力パラメータ設定支援方法であって、
入力パラメータ設定支援をする処理装置は、実行結果である各設計値と該各設計値に対応する複数種類の入力パラメータを入力し、
シミュレーションにより得られた設計値の内の、一つまたは複数の設計条件を満たす各設計値に対応する複数種類の入力パラメータについて、入力パラメータの種類毎にパラメータの入力値の分布における分布の集積度を求め、該分布の集積度の値を基に入力パラメータの種類毎に参照するパラメータの入力値を抽出し、
入力パラメータの種類毎に、該入力パラメータの種類と前記抽出した入力値と該抽出した入力値の個数を入力インターフェースにより表示し、
該表示を参照して利用者が入力表示装置から複数種類の入力パラメータの値を設定可能にすることを特徴とする入力パラメータ設定支援方法。 - 請求項1記載の入力パラメータ設定支援方法において、
或る入力パラメータの種類において1つのパラメータの入力値に対する分布の集積度が他のパラメータの入力値に対する分布の集積度に比較して孤立して大きいと判定された場合、前記或る入力パラメータの種類におけるパラメータの入力値を前記1つのパラメータの入力値に固定し、該或る入力パラメータの種類に関する表示を前記入力インターフェースにおける表示から除外することを特徴とする入力パラメータ設定支援方法。 - 請求項1記載の入力パラメータ設定支援方法において、
パラメータの入力値に対応したファイルのデレクトリーを作成し、デレクトリーの階層構造の下に各デレクトリーに対応したシミュレーションの実行結果の設計値および該設計値に対応する複数種類の入力パラメータを格納したファイルを生成することを特徴とする入力パラメータ設定支援方法。 - 入力表示装置から複数種類の入力パラメータの値を複数組設定し、該各組に対するシミュレーションをネットワークで繋がった複数の処理装置のそれぞれにおいて並列に実行し、その実行結果である設計値を出力表示装置を用いて出力するシミュレーションフレームワークにおける入力パラメータ設定支援方法であって、
入力パラメータ設定支援をする処理装置は、実行結果である各設計値と該各設計値に対応する複数種類の入力パラメータを入力し、
シミュレーションにより得られた設計値の内の、一つまたは複数の設計条件を満たす各設計値に対応する複数種類の入力パラメータについて、入力パラメータの種類毎にパラメータの入力値の分布における分布の集積度を求め、該分布の集積度の値を基に入力パラメータの種類毎に参照するパラメータの入力値を抽出し、
入力パラメータの種類毎に、該入力パラメータの種類と前記抽出した入力値と該抽出した入力値の個数を入力インターフェースにより表示し、
該表示を参照して利用者が入力表示装置から複数種類の入力パラメータの値を設定可能にすることを特徴とする入力パラメータ設定支援方法。 - 請求項1乃至請求項4のいずれかの請求項記載の入力パラメータ設定支援方法において、
前記シミュレーションにより得られた設計値および該設計値に対応する複数種類の入力パラメータと共に既存の測定結果として得られた設計値および該設計値に対応する複数種類の入力パラメータを用いることを特徴とする入力パラメータ設定支援方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37398499A JP4240519B2 (ja) | 1999-12-28 | 1999-12-28 | 入力パラメータ設定支援方法 |
US09/748,390 US6928402B2 (en) | 1999-12-28 | 2000-12-27 | Method to support the setup of input parameters |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37398499A JP4240519B2 (ja) | 1999-12-28 | 1999-12-28 | 入力パラメータ設定支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001188810A JP2001188810A (ja) | 2001-07-10 |
JP4240519B2 true JP4240519B2 (ja) | 2009-03-18 |
Family
ID=18503087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37398499A Expired - Fee Related JP4240519B2 (ja) | 1999-12-28 | 1999-12-28 | 入力パラメータ設定支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6928402B2 (ja) |
JP (1) | JP4240519B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2824155B1 (fr) * | 2001-04-25 | 2003-08-29 | Dolphin Integration Sa | Procede de simulation de dispersion d'un circuit electonique autorisant son utilisation dans un processus iteratif |
US8935146B2 (en) * | 2007-03-05 | 2015-01-13 | Fujitsu Semiconductor Limited | Computer aided design apparatus, computer aided design program, computer aided design method for a semiconductor device and method of manufacturing a semiconductor circuit based on characteristic value and simulation parameter |
EP2128778A4 (en) * | 2007-03-19 | 2011-07-06 | Fujitsu Ltd | SIMULATION CONTROL PROGRAM, RECORDING MEDIUM, SIMULATOR, AND SIMULATION CONTROL METHOD |
JP2008241488A (ja) * | 2007-03-28 | 2008-10-09 | National Institute Of Information & Communication Technology | アンテナ特性表示装置、アンテナ特性表示方法およびアンテナ特性表示プログラム |
US7945433B2 (en) * | 2007-04-30 | 2011-05-17 | International Business Machines Corporation | Hardware simulation accelerator design and method that exploits a parallel structure of user models to support a larger user model size |
JP4894709B2 (ja) * | 2007-10-04 | 2012-03-14 | 株式会社Ihi | 製品設計支援システム及びコンピュータにおける製品設計支援のための動作方法 |
CN103235859B (zh) * | 2013-05-04 | 2015-08-05 | 四川虹欧显示器件有限公司 | 等离子显示屏制造过程中最佳工艺参数组合的确定方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0464164A (ja) * | 1990-07-03 | 1992-02-28 | Internatl Business Mach Corp <Ibm> | シミユレーシヨン方法及び装置 |
JP3008876B2 (ja) * | 1997-02-26 | 2000-02-14 | 日本電気株式会社 | 半導体集積回路のシミュレーション方法 |
US6353768B1 (en) * | 1998-02-02 | 2002-03-05 | General Electric Company | Method and apparatus for designing a manufacturing process for sheet metal parts |
US6366822B1 (en) * | 1998-08-04 | 2002-04-02 | Advanced Micro Devices, Inc. | Statistical process window design methodology |
-
1999
- 1999-12-28 JP JP37398499A patent/JP4240519B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-27 US US09/748,390 patent/US6928402B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001188810A (ja) | 2001-07-10 |
US20020010565A1 (en) | 2002-01-24 |
US6928402B2 (en) | 2005-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Yang et al. | Performance optimization using partitioned SpMV on GPUs and multicore CPUs | |
US9009690B1 (en) | Code generation | |
Xu et al. | StarPlace: A new analytic method for FPGA placement | |
Yzelman et al. | High-level strategies for parallel shared-memory sparse matrix-vector multiplication | |
CN108229085A (zh) | 计算机仿真模拟分析系统及方法 | |
US7168059B2 (en) | Graphical loop profile analysis | |
Esbensen et al. | Design space exploration using the genetic algorithm | |
JP4240519B2 (ja) | 入力パラメータ設定支援方法 | |
US20120054709A1 (en) | Constructing Mapping Between Model Parameters and Electrical Parameters | |
EP2784704A1 (en) | Multi-component computational fluid dynamics simulations | |
Basermann et al. | Dynamic load-balancing of finite element applications with the drama library | |
Kelly et al. | Numerical solution of the two-phase incompressible Navier–Stokes equations using a GPU-accelerated meshless method | |
US10956628B2 (en) | High performance computing on a public grid | |
Thomaszewski et al. | Physically based simulation of cloth on distributed memory architectures | |
Sharapov et al. | A case study in top-down performance estimation for a large-scale parallel application | |
Poore | GPU-accelerated time-domain circuit simulation | |
JP5477242B2 (ja) | 最適化処理プログラム、方法及び装置 | |
Ye et al. | Parallel program performance modeling for runtime optimization of multi-algorithm circuit simulation | |
Andjelković et al. | Grid‐Enabled Parallel Simulation Based on Parallel Equation Formulation | |
Yu et al. | Layph: Making Change Propagation Constraint in Incremental Graph Processing by Layering Graph | |
Martín-Álvarez et al. | Configurable synthetic application for studying malleability in HPC | |
CN118070622B (en) | Rapid modeling method and system for realizing unstructured grid stretching based on FLAC software | |
Chouchene et al. | AFFORDe: Automatic Allocation and Floorplanning for SPMD Architecture | |
US11210440B1 (en) | Systems and methods for RLGC extraction based on parallelized left-looking incomplete inverse fast multipole operations | |
CN117240717B (zh) | 分片结构网格处理方法及优化方法和存储介质、设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040318 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |