CN113361222B - 一种集成电路制造工艺虚拟仿真方法和装置 - Google Patents

一种集成电路制造工艺虚拟仿真方法和装置 Download PDF

Info

Publication number
CN113361222B
CN113361222B CN202110510236.XA CN202110510236A CN113361222B CN 113361222 B CN113361222 B CN 113361222B CN 202110510236 A CN202110510236 A CN 202110510236A CN 113361222 B CN113361222 B CN 113361222B
Authority
CN
China
Prior art keywords
data
chip
region
manufacturing process
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110510236.XA
Other languages
English (en)
Other versions
CN113361222A (zh
Inventor
龙绪明
闫明
龙震
顾晓青
黄昊
李巍俊
袁磊
刘珊珊
詹明涛
许晓健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Autosmt Information Technology Co ltd
Original Assignee
Changzhou Autosmt Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Autosmt Information Technology Co ltd filed Critical Changzhou Autosmt Information Technology Co ltd
Priority to CN202110510236.XA priority Critical patent/CN113361222B/zh
Publication of CN113361222A publication Critical patent/CN113361222A/zh
Application granted granted Critical
Publication of CN113361222B publication Critical patent/CN113361222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
    • G06Q50/10—Services
    • G06Q50/20—Education
    • G06Q50/205—Education administration or guidance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Business, Economics & Management (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Educational Technology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tourism & Hospitality (AREA)
  • Strategic Management (AREA)
  • Educational Administration (AREA)
  • General Engineering & Computer Science (AREA)
  • Marketing (AREA)
  • Evolutionary Computation (AREA)
  • Health & Medical Sciences (AREA)
  • Economics (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Resources & Organizations (AREA)
  • Geometry (AREA)
  • Primary Health Care (AREA)
  • General Business, Economics & Management (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电路制造工艺虚拟仿真方法、装置、服务器及可读存储介质，属于智能工程技术领域，包括：获取集成电路的IC芯片的类型；建立第一数据、第二数据、第三数据和第四数据，构建IC芯片的功能区的结构变化的3D仿真；通过可视化检査判断修正所述第一数据、第二数据、第三数据和第四数据；显示每步工艺流程、设备加工完成前后的该IC芯片的每层结构的变化，模拟仿真实际集成电路芯片工厂的制造过程。本发明通过集成电路的IC芯片的典型类型，设计不同类型的集成电路制造工艺流程和工程参数，并通过IC芯片的功能区结构的3D仿真，验证检查设计的正确性，可大大减少试验试机周期。

Description

一种集成电路制造工艺虚拟仿真方法和装置
技术领域
本发明属于智能工程技术领域，尤其是一种集成电路制造工艺虚拟仿真方法、装置、服务器及可读存储介质。
背景技术
集成电路制造是电子制造产业的核心，集成电路种类繁多，制造工艺复杂，工序至少100余项，设备类型繁多，制造工程师必须反复试生产，反复修改直到最后定型，以确保操作规程的可行性和正确性，再投入实际的批量生产。这样就使得生产准备时间很长，投入资金很大。随着市场竞争的加剧，产品交货周期必须缩短，生产成本必须控制。
大部分高校和职校设立集成电路技术相关专业和课程，但因集成电路制造设备投入大，学生不可能进行较高水平的实训，只能参观，形成教学培训的困境。
发明内容
为了克服上述技术缺陷，本发明提供一种集成电路制造工艺虚拟仿真方法装置、服务器及可读存储介质，以解决背景技术所涉及的问题。
本发明公开了一种集成电路制造工艺虚拟仿真方法装置、服务器及可读存储介质，包括四个方面。
第一方面，本发明提供一种集成电路制造工艺虚拟仿真方法，所述方法包括：
获取第一数据，所述第一数据包括：IC芯片的类型，与所述IC芯片的类型所对应的制造工艺，以及与所述制造工艺所对应的设备；
设计第二数据，所述第二数据为所述IC芯片制造工艺的流程顺序；
根据所述第二数据，构建IC芯片的功能区的结构3D仿真；
通过可视化判断所述第二数据的正误，若正确，执行下一步；反之，重新设计第二数据；
基于所述第二数据设置IC芯片的每层场区的PN结内建电势；
设计第三数据，所述第三数据为N区和P区的掺杂浓度；
根据所述第三数据对每层场区的PN结空间电荷区宽度的影响，构建2D势能图仿真；
通过可视化的2D势能图的空间电荷区宽度判断所述第三数据的正确性，若如符合要求，执行下一步，反之，重新调整第三数据；
基于所述第二数据设置所述IC芯片的每层功能区的结构参数；
设计第四数据，所述第四数据为实现所述IC芯片的每层功能区所必须的关键集成电路制造工艺的工程参数；
构建IC芯片的每层功能区结构的3D仿真；
通过可视化判断所述第四数据的正确性；若如符合要求，执行下一步，反之，重新设计第四数据；
构建IC芯片VR虚拟工厂的虚拟现实环境；
模拟仿真实际集成电路芯片工厂的制造过程，所述制造过程包括：输出第二数据所对应的设备、及其交互式设备操作，并输出每步制造工艺所对应的设备加工完成前后的所述IC芯片的每层结构的变化。
优选地或可选地，所述方法还包括：
将第一数据、第二数据、第三数据和第四数据储存于第一数据库中，并与第二数据库进行比较，判断对错，并进行打分，输出打分信息；
第一用户获取打分信息，找出错误，分析原因，修正第一数据、第二数据和第三数据。
优选地或可选地，所述第一数据的获取方法，具体包括：预设IC芯片的类型集、工序集和设备集；根据类型集选择IC芯片类型，再从所选择的类型IC芯片的工序集中选择设置所选择类型的IC芯片的制造工艺的每步工序，并从集成电路芯片VR虚拟工厂的设备集中选择所选择类型的IC芯片的制造工艺流程的每步工序对应的设备，得到第一数据。
优选地或可选地，所述类型集包括多种典型的IC芯片类型，所述典型的IC芯片至少为LED二极管、太阳能电池、NPN三极管、PNP三极管、NMOS三极管、PMOS三极管、HETM铝硼化镓功率三极管、CMOS非门、NMOS触发器、MEMS可变电容中的一种。
优选地或可选地，所述工序集包括所述典型集成电路IC芯片类型的制造工艺的全部工序。
优选地或可选地，所述设备集是指在集成电路芯片VR虚拟工厂中的全部设备。
优选地或可选地，所述场区包括发射区、集电区、基区、漏区、源区。
优选地或可选地，每层场区的PN结空间电荷区宽度：
其中，W为空间电荷区宽度、为N区和P区的掺杂浓度、V bi 为内建电势；对于给定的内建电势V bi，调整N区掺杂浓度/>和P区的掺杂浓度/>。
优选地或可选地，所述IC芯片结构的功能区包括发射区、集电区、基区、漏区、源区、栅区、接触孔、电极引线、埋层区、隔离区、陷区。
优选地或可选地，所述结构参数包括功能区的厚度和长宽尺寸。
优选地或可选地，所述工程参数为制膜工艺、光刻工艺、刻蚀工艺、掺杂扩散工艺和合金化工艺的工程参数。
优选地或可选地，所述VR虚拟工厂包括：氧化扩散车间、薄膜淀积车间、光刻车间、刻蚀车间、金属化车间、平坦化车间和测试车间七个VR虚拟车间。
优选地或可选地，所述交互式设备操作包括：开机、上料、加热、生产模拟运行、取料和关机。
优选地或可选地，所述第二数据库包括：预存的多种典型的IC芯片类型，与集成电路芯片VR虚拟工厂的设备相对应的所述典型的IC芯片的制造工艺流程和最佳工程参数的规则数据，基于内建电势的N区和P区的最佳掺杂浓度的规则数据，以及集成电路芯片VR虚拟工厂的设备正确操作的规则数据。
第二方面，本发明还提供一种集成电路制造工艺虚拟仿真装置，所述装置包括：
第一获取单元，用于获取第一数据，所述第一数据包括：IC芯片的类型，与所述IC芯片的类型所对应的制造工艺，以及与所述制造工艺所对应的设备；
第一计算单元，用于设计第二数据，所述第二数据为所述IC芯片制造工艺的流程顺序；
第一处理单元，用于根据所述第二数据，构建IC芯片的功能区的结构3D仿真；
第一判断单元，通过可视化判断所述第二数据的正误，若正确，执行下一步；反之，重新设计第二数据；
第二获取单元，基于所述第二数据设置IC芯片的每层场区的PN结内建电势；
第二计算单元，用于设计第三数据，所述第三数据为N区和P区的掺杂浓度；
第二处理单元，用于根据所述第三数据对每层场区的PN结空间电荷区宽度的影响，构建2D势能图仿真；
第二判断单元，用于通过可视化的2D势能图的空间电荷区宽度判断所述第三数据的正确性，若如符合要求，执行下一步，反之，重新调整第三数据；
第三获取单元，基于所述第二数据设置所述IC芯片的每层功能区的结构参数；
第三计算单元，用于设计第四数据，所述第四数据为实现所述IC芯片的每层功能区所必须的关键集成电路制造工艺的工程参数；
第三处理单元，用于构建IC芯片的每层功能区结构的3D仿真；
第三判断单元，用于通过可视化判断所述第四数据的正确性；若如符合要求，执行下一步，反之，重新设计第四数据；
第一输出单元，用于构建IC芯片VR虚拟工厂的虚拟现实环境；
第二输出单元，用于模拟仿真实际集成电路芯片工厂的制造过程，所述制造过程包括：输出第二数据所对应的设备、及其交互式设备操作，并输出每步制造工艺所对应的设备加工完成前后的所述IC芯片的每层结构的变化。
第三方面，本发明还提供一种集成电路制造工艺虚拟仿真用服务器，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其中，所述处理器执行所述程序时实现所述集成电路制造工艺虚拟仿真的步骤。
第四方面，一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现所述集成电路制造工艺虚拟仿真方法的步骤。
本发明涉及一种集成电路制造工艺虚拟仿真方法和装置，相较于现有技术，具有如下有益效果：
1、本发明中集成电路制造工艺虚拟仿真是实际制造在计算机上的本质实现，采用计算机建模与仿真技术，实现集成电路工艺设计、加工制造、质量检验等集成电路制造的本质过程，可以降低生产成本，缩短交货周期，同时也可广泛应用于高校高职的集成电路制造技术教学和培训中。
2、本发明基于集成电路的IC芯片的典型类型，设计不同类型的集成电路制造工艺流程和工程参数，并通过IC芯片的功能区结构的3D仿真，验证检查设计的正确性，可大大减少试验试机周期。
3、本发明在集成电路芯片VR虚拟制造工厂的虚拟现实环境中，模拟仿真实际集成电路芯片工厂的制造过程，可检查不同类型的集成电路制造工艺流程的设计错误，适用于集成电路芯片的试生产，具有一定的智能性和实操性，可降低成本和提高生产效率。
4、本发明提供了一个教学培训和考评模式，可广泛应用于电子企业的培训及考评和高校高职的集成电路制造技术教学中。
附图说明
图1为本发明方法的流程图。
图2为本发明设计工艺流程和工艺参数设置的流程图。
图3为本发明设备操作的流程图。
图4为本发明实施例3中一种集成电路制造工艺虚拟仿真装置。
图5为本发明实施例4中示例性电子设备的结构示意图。
附图标记说明：第一获取单元101、第一计算单元102、第一处理单元103、第一判断单元104、第二获取单元105、第二计算单元106、第二处理单元107、第二判断单元108、第三获取单元109、第三计算单元110、第三处理单元111、第三判断单元112、第一输出单元113、第二输出单元114、总线300、接收器301、处理器302、发送器303、存储器304、总线接口305。
实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
实施例
参阅附图1，本实施例提供一种集成电路制造工艺虚拟仿真方法，包括以下步骤：
步骤S100、获取第一数据，所述第一数据包括：IC芯片的类型，与所述IC芯片的类型所对应的制造工艺，以及与所述制造工艺所对应的设备。
具体而言，在系统中预设IC芯片的类型集、工序集和设备集，用户根据类型集选择IC芯片类型，再从所选择类型IC芯片的制造工艺的工序集中选择设置该类型IC芯片的制造工艺的每步工序，并从集成电路芯片VR虚拟工厂的设备集中选择该类型IC芯片的制造工艺流程的每步工序对应的设备，得到第一数据。
参阅附图2，所述类型集包括10典型的IC芯片类型，所述典型的IC芯片包括但不限于LED二极管、太阳能电池、NPN三极管、PNP三极管、NMOS三极管、PMOS三极管、HETM铝硼化镓功率三极管、CMOS非门、NMOS触发器、MEMS可变电容。并制定了与本实施例的集成电路芯片VR虚拟工厂的设备相对应的10种集成电路IC制造工艺流程的规则，即：LED二极管制造工艺（22步）、太阳能电池制造工艺（6步）、NPN三极管制造工艺（62步）、PNP三极管制造工艺（25步）、NMOS三极管制造工艺（23步）、PMOS三极管制造工艺（23步）、HETM铝硼化镓功率三极管制造工艺（73步）、CMOS非门制造工艺（87步）、NMOS触发器制造工艺（15步）、MEMS可变电容制造工艺（26步）；所述的工序集包括所述典型集成电路IC芯片类型的制造工艺的全部工序，所述的设备集是指在集成电路芯片VR虚拟工厂中的全部设备。
在进一步实例中，以NPN制造工艺为例，所述工序集包括：埋层区氧化、隔离区氧化、基区氧化、发射区/集电区氧化、引线孔氧化、埋层区涂光刻胶、隔离区涂光刻胶、基区涂光刻胶、发射区/集电区涂光刻胶、引线孔涂光刻胶、金属线涂光刻胶、埋层区涂胶前烘、隔离区涂胶前烘、基区前烘、发射区/集电区前烘、引线孔前烘、金属线前烘、埋层区曝光、隔离区曝光、基区P曝光、发射区/集电区N曝光、引线孔曝光、金属线曝光、埋层区显影、隔离区显影、基区显影、发射区/集电区显影、引线孔显影、金属线显影、埋层区后烘、隔离区后烘、基区后烘、发射区/集电区N后烘、引线孔后烘、金属线后烘、埋层区刻蚀、隔离区刻蚀、基区刻蚀、发射区/集电区刻蚀、引线孔刻蚀、金属线刻蚀、埋层区去胶、隔离区去胶、基区去胶、发射区/集电区去胶、引线孔去胶、金属线去胶、埋层区N扩散、隔离区P+离子注入扩散、基区P扩散、发射区/集电区N扩散、埋层清除氧化膜、隔离区清除氧化膜、基区清除氧化膜、发射区/集电区清除氧化膜、隔离区外延生长N-、铝金属线蒸镀、金属化烧结、钝化、平坦化、清洗、测试。所述设备集包括：常规热氧化炉、热分解淀积氧化炉、液态源扩散炉、固态源扩散炉、离子注入掺杂机、外延炉、低压 LPCVD化学沉积机、等离子PECVD化学沉积机、原子层ALD化学沉积机、电子束蒸发机、磁控溅射台、真空钨丝蒸发机、涂胶机、光学曝光机、电子束曝光机、极紫外光刻机、前烘炉、显影机、溶剂去胶机、等离子体去胶机、烧结炉、晶圆凸点电镀机、金属电铸机、后烘炉、湿法刻蚀机、等离子刻蚀机、反应离子刻蚀机、电子回旋共振刻蚀机ICP、旋涂玻璃抛光机、化学机械抛光机、化学清洗机、等离子清洗机、测试机、切割机。
步骤S200、设计第二数据，所述第二数据为所述IC芯片制造工艺的流程顺序；根据所述第二数据，构建IC芯片的功能区的结构3D仿真；通过可视化判断所述第二数据的正误，若正确，执行下一步；反之，重新设计第二数据。
具体而言，所述第二数据的设计可以为计算机自动生成，也可以为用户根据需求进行相应设计，并输入相关数据。所述的IC芯片的功能区的结构3D仿真是基于集成电路IC制造工艺流程的规则，按照所设计的IC芯片制造工艺流程的顺序，进行IC芯片的功能区的所设计的每步工序的3D结构变化的动态仿真，直观动态呈现IC芯片的功能区的3D结构的变化。所述的IC芯片结构的功能区主要是指发射区、集电区、基区、漏区、源区、栅区、接触孔、电极引线等；所设计的工艺流程顺序和所选择的设备自动存储第一数据库。
步骤S300、基于所述第二数据设置IC芯片的每层场区的PN结内建电势；设计第三数据，所述第三数据为N区和P区的掺杂浓度；根据所述第三数据对每层场区的PN结空间电荷区宽度的影响，构建2D势能图仿真；通过可视化的2D势能图的空间电荷区宽度判断所述第三数据的正确性，若如符合要求，执行下一步，反之，重新调整第三数据。
具体而言，基于步骤200所设计的IC芯片类型的集成电路制造工艺的流程顺序，设置该IC芯片类型的IC芯片结构的每层场区的PN结内建电势和反向饱和电流的性能参数，然后选择N区和P区的掺杂浓度，再进行不同的掺杂浓度对每层场区的PN结空间电荷区宽度的影响的2D势能图仿真，通过观察2D势能图的空间电荷区宽度，来确定最佳掺杂浓度的范围。所述的每层场区主要指发射区、集电区、基区、漏区、源区等。其中，所述的用于2D势能图仿真的PN结空间电荷区宽度为：
其中，W为空间电荷区宽度、分别为N区和P区的掺杂浓度、V bi 为内建电势；对于给定的内建电势V bi，调整N区掺杂浓度/>和P区的掺杂浓度/>。
步骤S400、设计第三数据，所述第三数据为N区和P区的掺杂浓度；根据所述第三数据对每层场区的PN结空间电荷区宽度的影响，构建2D势能图仿真；通过可视化的2D势能图的空间电荷区宽度判断所述第三数据的正确性，若如符合要求，执行下一步，反之，重新调整第三数据；
具体而言，所述第三数据的设计可以为计算机自动生成，也可以为用户根据需求进行相应设计，并输入相关数据。设置该类型IC芯片的每层功能区的结构参数，然后设计要实现该类型IC芯片的每层功能区的结构参数所必须的关键集成电路制造工艺的工程参数，再根据本发明的集成电路芯片VR虚拟工厂的设备相对应的10种集成电路IC制造工艺的工程参数的规则，进行该类型IC芯片的每层功能区结构的3D仿真，可视化检査所设计的关键集成电路制造工艺的工程参数是否能良好地实现该类型IC芯片的每层功能区的结构参数；参阅附图2，所述的IC芯片的每层功能区主要有发射区、集电区、基区、漏区、源区、栅区、接触孔、电极引线、埋层区、隔离区、陷区等；所述的该类型IC芯片的每层功能区的结构参数主要是指功能区的厚度和长宽尺寸等；所述的关键集成电路制造工艺的工程参数主要包括：制膜（热氧化、化学沉积、物理沉积）、光刻、刻蚀、掺杂扩散和合金化等制造工艺的工程参数；所述的10种集成电路IC制造工艺的工程参数的规则是与本发明的集成电路芯片VR虚拟工厂的设备相对应的实际10种不同集成电路IC芯片类型制造的工程参数的优化整合；所述的制膜工艺的工程参数主要有氧化温度和时间、化学淀积温度和时间、电子束蒸发电流和蒸发时间、磁控溅射功率和时间等；所述的光刻工艺的工程参数主要有涂胶转速和时间、光学曝光时间和放大倍数、电子束曝光时间和扫描精度、显影时间、前烘和后烘温度等；所述的刻蚀工艺的工程参数主要有湿法刻蚀温度和速率、等离子刻蚀功率和时间、电子回旋共振刻蚀功率和时间、反应离子刻蚀功率和时间等；所述的掺杂扩散工艺的工程参数主要有离子注入掺杂温度电流和时间、液态源扩散温度和时间等；所述的合金化工艺的工程参数主要有烧结炉温度和时间、液态源扩散炉退火温度和时间等。
步骤S500、构建IC芯片VR虚拟工厂的虚拟现实环境；模拟仿真实际集成电路芯片工厂的制造过程，所述制造过程包括：输出第二数据所对应的设备、及其交互式设备操作，并输出每步制造工艺所对应的设备加工完成前后的所述IC芯片的每层结构的变化。
具体而言，参阅附图3，在集成电路芯片VR虚拟工厂的虚拟现实环境中，按照步骤200所设计的该类型IC芯片的制造工艺流程顺序和步骤400所得到的该类型IC芯片结构，漫游找到每步工序所选择的设备，并完成的交互式设备操作，所述交互式设备操作包括：开机、上料、加热、生产模拟运行、取料和关机等；并显示每步工序设备加工完成前后的该类型IC芯片的每层功能区结构的变化，模拟仿真实际集成电路芯片工厂的制造过程，可检查步骤一所设计的该类型IC芯片的制造工艺流程和步骤三所设计的该类型IC芯片结构的错误。所述的集成电路芯片VR虚拟工厂包括七个VR虚拟车间：氧化扩散车间、薄膜淀积车间、光刻车间、刻蚀车间、金属化车间、平坦化车间和测试车间；所述氧化扩散车间包括：热氧化炉、扩散炉、离子注入机。所述薄膜淀积车间包括：离子化学沉积机、外延炉、电子束蒸发、磁控溅射台；所述光刻车间包括：涂/去胶机、前/后烘炉、光学曝光机、电子束曝光机、极紫外光刻机；所述刻蚀车间包括：化学刻蚀机、离子刻蚀机、反应离子刻蚀机、电子回旋共振刻蚀机；所述金属化车间包括：烧结炉、凸点电镀台；所述平坦化车间包括：旋涂玻璃抛光机、化学机械抛光机、清洗机；所述测试车间包括：在线测试机和光学测试机。
步骤S600、将第一数据、第二数据和第三数据储存于第一数据库中，并与第二数据库进行比较，判断对错，并进行打分，建立打分信息；第一用户获取打分信息，找出错误，分析原因，修正第一数据、第二数据和第三数据。
具体而言，所述第一用户可为IC芯片的设计者、测试员或者是学生，在此不做具体限制。所述第一数据库为用户数据库，所述第二数据库为规则数据库，所述规则数据库存储的是与集成电路芯片VR虚拟工厂的设备相对应的10种集成电路IC制造工艺流程和最佳工程参数的规则数据、基于内建电势的N区和P区的最佳掺杂浓度的规则数据和集成电路芯片VR虚拟工厂的设备正确操作的规则数据。将步骤200～步骤500所设计或操作的数据贮存到用户数据库，并与规则数据库的数据进行比较，判断对错并打分；查看分数统计，找出错误，分析原因，可修改步骤200～步骤500的设计和操作，如图1所示。所述规则数据库存储的是与集成电路芯片VR虚拟工厂的设备相对应的10种集成电路IC制造工艺流程和最佳工程参数的规则数据、基于内建电势的N区和P区的最佳掺杂浓度的规则数据和集成电路芯片VR虚拟工厂的设备正确操作的规则数据。
实施例
基于与前述实施例1中一种集成电路制造工艺虚拟仿真方法同样的发明构思，本发明还提供一种集成电路制造工艺虚拟仿真装置，所述装置包括：
第一获取单元101，用于获取第一数据，所述第一数据包括：IC芯片的类型，与所述IC芯片的类型所对应的制造工艺，以及与所述制造工艺所对应的设备；
第一计算单元102，用于设计第二数据，所述第二数据为所述IC芯片制造工艺的流程顺序；
第一处理单元103，用于根据所述第二数据，构建IC芯片的功能区的结构3D仿真；
第一判断单元104，通过可视化判断所述第二数据的正误，若正确，执行下一步；反之，重新设计第二数据；
第二获取单元105，基于所述第二数据设置IC芯片的每层场区的PN结内建电势；
第二计算单元106，用于设计第三数据，所述第三数据为N区和P区的掺杂浓度；
第二处理单元107，用于根据所述第三数据对每层场区的PN结空间电荷区宽度的影响，构建2D势能图仿真；
第二判断单元108，用于通过可视化的2D势能图的空间电荷区宽度判断所述第三数据的正确性，若如符合要求，执行下一步，反之，重新调整第三数据；
第三获取单元109，基于所述第二数据设置所述IC芯片的每层功能区的结构参数；
第三计算单元110，用于设计第四数据，所述第四数据为实现所述IC芯片的每层功能区所必须的关键集成电路制造工艺的工程参数；
第三处理单元111，用于构建IC芯片的每层功能区结构的3D仿真；
第三判断单元112，用于通过可视化判断所述第四数据的正确性；若如符合要求，执行下一步，反之，重新设计第四数据；
第一输出单元113，用于构建IC芯片VR虚拟工厂的虚拟现实环境；
第二输出单元114，用于模拟仿真实际集成电路芯片工厂的制造过程，所述制造过程包括：输出第二数据所对应的设备、及其交互式设备操作，并输出每步制造工艺所对应的设备加工完成前后的所述IC芯片的每层结构的变化。
前述实施例1中的一种集成电路制造工艺虚拟仿真方法的各种变化方式和具体实例同样适用于本实施例的一种集成电路制造工艺虚拟仿真装置，通过前述对一种集成电路制造工艺虚拟仿真方法的详细描述，本领域技术人员可以清楚的知道本实施例中一种集成电路制造工艺虚拟仿真装置的实施方法，所以为了说明书的简洁，在此不再详述。
实施例
基于与前述实施例中一种集成电路制造工艺虚拟仿真方法同样的发明构思，本发明还提供一种集成电路制造工艺虚拟仿真用服务器，如图4所示，图4为实施例4中示例性电子设备，包括存储器304、处理器302及存储在存储器304上并可在处理器302上运行的计算机程序，所述处理器302执行所述程序时实现前文所述集成电路制造工艺虚拟仿真方法的任一方法的步骤。
其中，参阅附图4，总线架构（用总线300来代表），总线300可以包括任意数量的互联的总线和桥，总线300将包括由处理器302代表的一个或多个处理器和存储器304代表的存储器的各种电路链接在一起。总线300还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口305在总线300和接收器301和发送器303之间提供接口。接收器301和发送器303可以是同一个元件，即收发机，提供用于在传输介质上与各种其他装置通信的单元。
处理器302负责管理总线300和通常的处理，而存储器304可以被用于存储处理器302在执行操作时所使用的数据。
实施例
基于与前述实施例中一种集成电路制造工艺虚拟仿真方法同样的发明构思，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现以下步骤：获取第一数据，所述第一数据包括：IC芯片的类型，与所述IC芯片的类型所对应的制造工艺，以及与所述制造工艺所对应的设备；设计第二数据，所述第二数据为所述IC芯片制造工艺的流程顺序；根据所述第二数据，构建IC芯片的功能区的结构3D仿真；通过可视化判断所述第二数据的正误，若正确，执行下一步；反之，重新设计第二数据；基于所述第二数据设置IC芯片的每层场区的PN结内建电势；设计第三数据，所述第三数据为N区和P区的掺杂浓度；根据所述第三数据对每层场区的PN结空间电荷区宽度的影响，构建2D势能图仿真；通过可视化的2D势能图的空间电荷区宽度判断所述第三数据的正确性，若如符合要求，执行下一步，反之，重新调整第三数据；基于所述第二数据设置所述IC芯片的每层功能区的结构参数；设计第四数据，所述第四数据为实现所述IC芯片的每层功能区所必须的关键集成电路制造工艺的工程参数；构建IC芯片的每层功能区结构的3D仿真；通过可视化判断所述第四数据的正确性；若如符合要求，执行下一步，反之，重新设计第四数据；构建IC芯片VR虚拟工厂的虚拟现实环境；模拟仿真实际集成电路芯片工厂的制造过程，所述制造过程包括：输出第二数据所对应的设备、及其交互式设备操作，并输出每步制造工艺所对应的设备加工完成前后的所述IC芯片的每层结构的变化。
本发明实施例中的上述一个或多个技术方案，至少具有如下一种或多种技术效果：本发明基于集成电路的IC芯片的典型类型，设计不同类型的集成电路制造工艺流程和工程参数，并通过IC芯片的功能区结构的3D仿真，验证检查设计的正确性，可大大减少试验试机周期；本发明在集成电路芯片VR虚拟制造工厂的虚拟现实环境中，模拟仿真实际集成电路芯片工厂的制造过程，可检查不同类型的集成电路制造工艺流程的设计错误，适用于集成电路芯片的试生产，具有一定的智能性和实操性，可降低成本和提高生产效率。本发明提供了一个教学培训和考评模式，可广泛应用于电子企业的培训及考评和高校高职的集成电路制造技术教学中。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

Claims (10)

1.一种集成电路制造工艺虚拟仿真方法，其特征在于，所述方法包括：
获取第一数据，所述第一数据包括：IC芯片的类型，与所述IC芯片的类型所对应的制造工艺，以及与所述制造工艺所对应的设备；
设计第二数据，所述第二数据为所述IC芯片制造工艺的流程顺序；
根据所述第二数据，构建IC芯片的功能区的结构3D仿真；
通过可视化判断所述第二数据的正误，若正确，执行下一步；反之，重新设计第二数据；
基于所述第二数据设置IC芯片的每层场区的PN结内建电势；
设计第三数据，所述第三数据为N区和P区的掺杂浓度；
根据所述第三数据对每层场区的PN结空间电荷区宽度的影响，构建2D势能图仿真；
通过可视化的2D势能图的空间电荷区宽度判断所述第三数据的正确性，若如符合要求，执行下一步，反之，重新调整第三数据；
基于所述第二数据设置所述IC芯片的每层功能区的结构参数；
设计第四数据，所述第四数据为实现所述IC芯片的每层功能区所必须的关键集成电路制造工艺的工程参数；
构建IC芯片的每层功能区结构的3D仿真；
通过可视化判断所述第四数据的正确性；若如符合要求，执行下一步，反之，重新设计第四数据；
构建IC芯片VR虚拟工厂的虚拟现实环境；
模拟仿真实际集成电路芯片工厂的制造过程，所述制造过程包括：输出第二数据所对应的设备、及其交互式设备操作，并输出每步制造工艺所对应的设备加工完成前后的所述IC芯片的每层结构的变化。
2.根据权利要求1所述的集成电路制造工艺虚拟仿真方法，其特征在于，所述方法还包括：
将第一数据、第二数据、第三数据和第四数据储存于第一数据库中，并与第二数据库进行比较，判断对错，并进行打分，输出打分信息；
第一用户获取打分信息，找出错误，分析原因，修正第一数据、第二数据和第三数据。
3.根据权利要求1所述的集成电路制造工艺虚拟仿真方法，其特征在于，所述第一数据的获取方法包括：
预设IC芯片的类型集、工序集和设备集；
所述类型集包括多种典型的IC芯片类型，所述典型的IC芯片至少为LED二极管、太阳能电池、NPN三极管、PNP三极管、NMOS三极管、PMOS三极管、HETM铝硼化镓功率三极管、CMOS非门、NMOS触发器、MEMS可变电容中的一种；
所述工序集包括所述典型的IC芯片类型的制造工艺的全部工序；
所述设备集是指在集成电路芯片VR虚拟工厂中的全部设备；
根据类型集选择IC芯片类型，再从所选择类型的IC芯片的工序集中选择设置所选择类型的IC芯片的制造工艺的每步工序，并从集成电路芯片VR虚拟工厂的设备集中选择所选择类型的IC芯片的制造工艺流程的每步工序对应的设备，得到第一数据。
4.根据权利要求1所述的集成电路制造工艺虚拟仿真方法，其特征在于，所述场区包括发射区、集电区、基区、漏区、源区；
每层场区的PN结空间电荷区宽度：
其中，W为空间电荷区宽度、分别为N区和P区的掺杂浓度、V bi 为内建电势；对于给定的内建电势V bi，调整N区掺杂浓度/>和P区的掺杂浓度/>。
5.根据权利要求1所述的集成电路制造工艺虚拟仿真方法，其特征在于，
所述IC芯片结构的功能区包括发射区、集电区、基区、漏区、源区、栅区、接触孔、电极引线、埋层区、隔离区、陷区；
所述结构参数包括功能区的厚度和长宽尺寸；
所述工程参数为制膜工艺、光刻工艺、刻蚀工艺、掺杂扩散工艺和合金化工艺的工程参数。
6.根据权利要求1所述的集成电路制造工艺虚拟仿真方法，其特征在于，
所述VR虚拟工厂包括：氧化扩散车间、薄膜淀积车间、光刻车间、刻蚀车间、金属化车间、平坦化车间和测试车间七个VR虚拟车间；
所述交互式设备操作包括：开机、上料、加热、生产模拟运行、取料和关机。
7.根据权利要求2所述的集成电路制造工艺虚拟仿真方法，其特征在于，所述第二数据库包括：预存的多种典型的IC芯片类型，与集成电路芯片VR虚拟工厂的设备相对应的所述典型的IC芯片的制造工艺流程和最佳工程参数的规则数据，基于内建电势的N区和P区的最佳掺杂浓度的规则数据，以及集成电路芯片VR虚拟工厂的设备正确操作的规则数据。
8.一种集成电路制造工艺虚拟仿真装置，其特征在于，所述装置包括：
第一获取单元，用于获取第一数据，所述第一数据包括：IC芯片的类型，与所述IC芯片的类型所对应的制造工艺，以及与所述制造工艺所对应的设备；
第一计算单元，用于设计第二数据，所述第二数据为所述IC芯片制造工艺的流程顺序；
第一处理单元，用于根据所述第二数据，构建IC芯片的功能区的结构3D仿真；
第一判断单元，通过可视化判断所述第二数据的正误，若正确，执行下一步；反之，重新设计第二数据；
第二获取单元，基于所述第二数据设置IC芯片的每层场区的PN结内建电势；
第二计算单元，用于设计第三数据，所述第三数据为N区和P区的掺杂浓度；
第二处理单元，用于根据所述第三数据对每层场区的PN结空间电荷区宽度的影响，构建2D势能图仿真；
第二判断单元，用于通过可视化的2D势能图的空间电荷区宽度判断所述第三数据的正确性，若如符合要求，执行下一步，反之，重新调整第三数据；
第三获取单元，基于所述第二数据设置所述IC芯片的每层功能区的结构参数；
第三计算单元，用于设计第四数据，所述第四数据为实现所述IC芯片的每层功能区所必须的关键集成电路制造工艺的工程参数；
第三处理单元，用于构建IC芯片的每层功能区结构的3D仿真；
第三判断单元，用于通过可视化判断所述第四数据的正确性；若如符合要求，执行下一步，反之，重新设计第四数据；
第一输出单元，用于构建IC芯片VR虚拟工厂的虚拟现实环境；
第二输出单元，用于模拟仿真实际集成电路芯片工厂的制造过程，所述制造过程包括：输出第二数据所对应的设备、及其交互式设备操作，并输出每步制造工艺所对应的设备加工完成前后的所述IC芯片的每层结构的变化。
9.一种集成电路制造工艺虚拟仿真用服务器，其特征在于，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其中，所述处理器执行所述程序时实现权利要求1-7任一项所述方法的步骤。
10.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，该程序被处理器执行时实现权利要求1-7任一项所述方法的步骤。
CN202110510236.XA 2021-05-11 2021-05-11 一种集成电路制造工艺虚拟仿真方法和装置 Active CN113361222B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110510236.XA CN113361222B (zh) 2021-05-11 2021-05-11 一种集成电路制造工艺虚拟仿真方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110510236.XA CN113361222B (zh) 2021-05-11 2021-05-11 一种集成电路制造工艺虚拟仿真方法和装置

Publications (2)

Publication Number Publication Date
CN113361222A CN113361222A (zh) 2021-09-07
CN113361222B true CN113361222B (zh) 2023-08-29

Family

ID=77526145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110510236.XA Active CN113361222B (zh) 2021-05-11 2021-05-11 一种集成电路制造工艺虚拟仿真方法和装置

Country Status (1)

Country Link
CN (1) CN113361222B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114417476B (zh) * 2022-01-24 2023-05-12 杭州朗迅科技有限公司 一种集成电路封装产业线的虚拟仿真模型及实训系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640273A (zh) * 2009-12-01 2012-08-15 国际商业机器公司 用于在相同芯片上形成具有多个掺杂的鳍片场效晶体管的方法及结构
WO2012149766A1 (zh) * 2011-05-03 2012-11-08 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管的tcad仿真校准方法
CN109782714A (zh) * 2019-01-17 2019-05-21 常州奥施特信息科技有限公司 虚拟电子智能制造工厂控制系统及其控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8895338B2 (en) * 2010-03-29 2014-11-25 Corporation For National Research Initiatives Method of fabricating MEMS, NEMS, photonic, micro- and nano-fabricated devices and systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640273A (zh) * 2009-12-01 2012-08-15 国际商业机器公司 用于在相同芯片上形成具有多个掺杂的鳍片场效晶体管的方法及结构
WO2012149766A1 (zh) * 2011-05-03 2012-11-08 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管的tcad仿真校准方法
CN109782714A (zh) * 2019-01-17 2019-05-21 常州奥施特信息科技有限公司 虚拟电子智能制造工厂控制系统及其控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于Web的数字集成电路仿真;杨晓晖;田俊峰;王建岭;;数学的实践与认识(第01期);论文 *

Also Published As

Publication number Publication date
CN113361222A (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
US6775818B2 (en) Device parameter and gate performance simulation based on wafer image prediction
CN113361222B (zh) 一种集成电路制造工艺虚拟仿真方法和装置
CN112485976B (zh) 基于逆向刻蚀模型确定光学临近修正光刻目标图案的方法
CN106599336B (zh) 半导体工艺模拟装置及方法以及计算装置
US8555224B2 (en) Circuit simulation method and semiconductor integrated circuit
US6327555B1 (en) Semiconductor simulation method
JP4592240B2 (ja) マスクパターン作成方法及び半導体装置の製造方法
CN112685958A (zh) 一种基于神经网络的SiC MOSFET阻断电压确定方法
TW202029024A (zh) 半導體元件的製程開發方法以及系統
CN104022049A (zh) 校准目标值的方法以及配置用于校准目标值的处理系统
CN101477582B (zh) 半导体元件的模型修正方法
CN105278234B (zh) 增强opc模型在图形偏移上精度的方法
CN108829948A (zh) 坏点库的建立方法和建立系统
CN107422613B (zh) 光刻工艺热点的整合方法
Tai et al. A statistical model for simulating the effect of LTPS TFT device variation for SOP applications
CN114676570A (zh) 一种仿真模型确定方法、芯片分类方法和相关设备
CN114118004A (zh) 定制化芯片的制造方法
JP2003076737A (ja) 回路シミュレーション方法
CN109857881A (zh) 用于opc验证的验证图形的量化分析方法
CN116736061B (zh) 三极管的匹配精度检测方法、控制器及存储介质
CN102142045A (zh) 集成电路设计的漏电流分布的模拟方法
CN111783296A (zh) Mosfet器件的全局工艺角模型的建模方法
CN117540682A (zh) 用于BJT器件的Gummel-Poon模型特征参数的提取方法
CN116306451A (zh) 一种碳基集成电路设计自动化平台构建方法及相关装置
TW201122883A (en) Method for simulating leakage distribution of integrated circuit design

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant