CN111783296A - Mosfet器件的全局工艺角模型的建模方法 - Google Patents
Mosfet器件的全局工艺角模型的建模方法 Download PDFInfo
- Publication number
- CN111783296A CN111783296A CN202010611393.5A CN202010611393A CN111783296A CN 111783296 A CN111783296 A CN 111783296A CN 202010611393 A CN202010611393 A CN 202010611393A CN 111783296 A CN111783296 A CN 111783296A
- Authority
- CN
- China
- Prior art keywords
- process angle
- global
- angle model
- model
- global process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 284
- 230000008569 process Effects 0.000 title claims abstract description 216
- 238000009472 formulation Methods 0.000 claims 5
- 239000000203 mixture Substances 0.000 claims 5
- 230000006870 function Effects 0.000 description 7
- 229920006395 saturated elastomer Polymers 0.000 description 7
- 238000004088 simulation Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 238000005549 size reduction Methods 0.000 description 4
- 238000005315 distribution function Methods 0.000 description 3
- 101100438378 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) fac-1 gene Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- 102100023055 Neurofilament medium polypeptide Human genes 0.000 description 1
- 101710109612 Neurofilament medium polypeptide Proteins 0.000 description 1
- 101100007538 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) cpc-1 gene Proteins 0.000 description 1
- 101100326803 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) fac-2 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/17—Mechanical parametric or variational design
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种MOSFET器件的全局工艺角模型的建模方法，包括：设定全局工艺角模型的参数公式如下：
其中：global为全局工艺角模型参数值，total为总工艺角模型参数值，local为局域失配模型参数值，A为拟合参数；通过MOSFET子电路模型方式构建全局工艺角模型；通过经典平方律的关系计算得到的全局工艺角模型的目标，并确定拟合参数的值。在本发明提供的MOSFET器件的全局工艺角模型的建模方法中，先采用公式
再进一步建立子电路模型得到拟合参数的值，最后获得全局工艺角模型，操作简单；并且，相对于直接赋予一个数值作为全局工艺角模型系数，本发明可以使得建模结果更加精确。
Description
技术领域
本发明涉及集成电路器件建模技术领域，尤其是涉及一种MOSFET器件的全局工艺角模型的建模方法。
背景技术
根据经典文献，MOSFET器件的失配是某些制造工艺流程中导致相同MOS器件物理量不随时间改变的随机涨落的现象。特定工艺下器件失配程度决定了电路的最终设计精度和成品率。电路设计者需要精确的MOSFET器件统计失配模型来约束电路优化设计，版图设计者需要相应的设计规则来减小芯片失配。尤其是在MOSFET工艺器件尺寸进入深亚微米范围后，器件失配随着尺寸的减小而愈发严重，制约了射频/模拟集成电路的性能。当然，数字电路也不是完全不考虑器件失配的影响，在大规模存储器的设计中，必须考虑晶体管失配对子存储单元时钟信号的影响。
其中，总失配包括局域失配和全局失配。局域失配可以简单理解为局部区域内器件之间的参数失配；而全局失配是整个硅片上的参数变化(如温度，掺杂浓度)而引起的失配。
目前经典的计算总失配方法是，全局失配的平方加局域失配的平方，等于总失配的平方。即经典平方律公式如下：
其中：total代表总失配，global代表全局失配，local代表局域失配，Sigma代表标准差。
在实际情况中，局域失配是通过专门的测试结构的测试数据得到的，总失配是由大量晶圆的数据计算得到的，全局失配是通过这个经典公式算出来的。
通常我们的全局工艺角模型建模方法有三种。一种是利用我们的局域失配测试结构的测试数据以及事先做好的总工艺角模型的值，在经典公式的设定下计算出全局工艺角模型应该调节到的目标。有了这个目标以后，使用手动调节总工艺角模型的方法，通过调节全局工艺角模型参数得到全局工艺角模型。这种方法的缺陷是调模型过程比较繁琐，过程涉及大量工艺角模型参数需要手动调整。在调过一遍总工艺角模型之后，还需要经过类似的方法和流程去再调一遍全局工艺角模型。这种方法的优点是调出来的全局工艺角模型绝对符合经典平方律公式计算出的目标值，非常精确。
第二种方法是，通过一种和尺寸有关的函数表达式作为全局工艺角模型系数，需要对该系数中的拟合参数进行调试操作，然后将全局工艺角模型系数作为乘数与总工艺角模型的角模型参数相乘，最终得到全局工艺角模型。这种方法相对于第一种方法，其调节模型的过程会更简单一些，涉及的模型拟合参数个数会更少一些(但仍有很多)，但其精度相比第一种方法要差一些。
第三种方法比较粗糙，称为固定系数法，直接设定一个0到1之间的数作为全局工艺角模型系数，比如设定0.75作为全局工艺角模型系数。这种方法极为简单，但缺陷显而易见，由于局域失配随尺寸变化而变化，所以对于不同尺寸而言，全局工艺角模型也是尺寸的函数，不可能所有尺寸都是固定的系数。这样一来，全局工艺角模型会在某些角尺寸的MOSFET器件上与经典公式的计算值产生较大偏差。
我们需要设计一个新的全局工艺角模型的建模方法的方法，结合三种方法以及相关专利的优点，避免它们的缺点，设计出一种既非常精确，又操作简单的全局工艺角模型的建模方法。
发明内容
本发明的目的在于提供一种MOSFET器件的全局工艺角模型的建模方法，可以使得操作简单并且使得建模结果更加精确。
为了达到上述目的，本发明提供了一种MOSFET器件的全局工艺角模型的建模方法，包括：
设定全局工艺角的模型参数公式如下：
其中：global为全局工艺角模型参数值，total为总工艺角模型参数值，local为局域失配模型参数值，A为拟合参数；
通过MOSFET子电路模型方式构建全局工艺角模型；
通过经典平方律的关系计算得到的全局工艺角模型的目标，并确定拟合参数的值。
可选的，在所述的MOSFET器件的全局工艺角模型的建模方法中，所述全局工艺角模型的参数包括：阈值电压、迁移率、电学等效栅氧厚度、沟道长度偏移量以及沟道宽度偏移量。
可选的，在所述的MOSFET器件的全局工艺角模型的建模方法中，拟合参数与器件的工艺相关，不同的工艺，拟合参数不同。
可选的，在所述的MOSFET器件的全局工艺角模型的建模方法中，所述经典平方律关系为：
其中：total代表总失配，global代表全局失配，local代表局域失配，Sigma代表标准差。
可选的，在所述的MOSFET器件的全局工艺角模型的建模方法中，所述阈值电压的全局工艺角模型的参数公式为：
其中：dvth0_global为阈值电压的全局工艺角模型参数值；dvth0_total为阈值电压的总工艺角模型参数值、dvth0_local为阈值电压的局域失配模型参数值。
可选的，在所述的MOSFET器件的全局工艺角模型的建模方法中，所述迁移率的全局工艺角模型的参数公式为：
其中：dvth0_global为迁移率的全局工艺角模型参数值；dvth0_total为迁移率的总工艺角模型参数值、dvth0_local为迁移率的局域失配模型参数值。
可选的，在所述的MOSFET器件的全局工艺角模型的建模方法中，所述电学等效栅氧厚度的全局工艺角模型的参数公式为：
其中：dToxe_global为电学等效栅氧厚度的全局工艺角模型参数值；dToxe_total为电学等效栅氧厚度的总工艺角模型参数值、dToxe_local为电学等效栅氧厚度的局域失配模型参数值。
可选的，在所述的MOSFET器件的全局工艺角模型的建模方法中，所述沟道长度偏移量的全局工艺角模型的参数公式为：
其中：dxl_global为沟道长度偏移量的全局工艺角模型参数值；dxl_total为沟道长度偏移量的总工艺角模型参数值、dxl_local为沟道长度偏移量的局域失配模型参数值。
可选的，在所述的MOSFET器件的全局工艺角模型的建模方法中，所述沟道宽度偏移量的全局工艺角模型的参数公式为：
其中：dxw_global为沟道宽度偏移量的全局工艺角模型参数值；dxw_total为沟道宽度偏移量的总工艺角模型参数值、dxw_local为沟道宽度偏移量的局域失配模型参数值。
在本发明提供的MOSFET器件的全局工艺角模型的建模方法中，先采用公式
再进一步建立子电路模型得到拟合参数的值，最后获得全局工艺角模型，相对于现有技术中的第一、第二种方法，省去繁琐的手动调大量模型参数过程，操作简单；并且，相对于直接赋予一个数值作为全局工艺角模型系数，本发明可以使得建模结果更加精确。
附图说明
图1是本发明实施例的MOSFET器件的全局工艺角模型的建模方法的流程图；
图2是使用本发明实施例的全局工艺角模型的建模方法得到的FF全局工艺角模型与TT全局工艺角模型之间的饱和漏端电流的相对偏差的表格。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
本发明实施例是针对一种PMOS器件的全局工艺角模型的建模方法，但不管是PMOS还是NMOS，或其他任意类型的MOSFET都可以应用本发明的建模方法进行全局工艺角模型的建模。
请参照图1，本发明提供了一种MOSFET器件的全局工艺角模型的建模方法，包括：
S11：设定全局工艺角模型的参数公式如下：
其中：global为全局工艺角模型参数值，total为总工艺角模型参数值，local为局域失配模型参数值，A为拟合参数；
S12：通过MOSFET子电路模型方式构建全局工艺角模型；
S13：通过经典平方律的关系计算得到的全局工艺角模型的目标，并确定拟合参数的值。
优选的，所述全局工艺角模型的参数至少包括：阈值电压(vth0)、迁移率(u0)、电学等效栅氧厚度(toxe)，沟道长度偏移量(xl)以及沟道宽度偏移量(xw)。
本发明实施例中，拟合参数与器件的工艺相关，不同的工艺，拟合参数不同。拟合参数为由工艺决定的参数，拟合参数的值将使构建的全局工艺角模型的仿真值更加接近目标值。
本发明实施例中，所述经典平方律关系为：
其中：total代表总失配，global代表全局失配，local代表局域失配，Sigma代表标准差。经典平方律关系是实际数据或模型之间需要遵循的关系。本发明实施例用工艺角模型中的几个重要参数按照经典平方律关系去计算和构建全局工艺角模型，最终能够让建模的全局工艺角模型符合经典平方律关系。若不符合，则用拟合参数A去调节到符合。
进一步的，构建全局工艺角模型的方法包括：建立阈值电压的局域失配模型参数值以及建立迁移率的局域失配模型参数值。
本发明实施例中，建立阈值电压(vth0)的局域失配模型参数值的方法包括：
LCAL_VTH0_D_P＝'(2.2397E-009*GL_1)*GEO_FAC*MISMOD；
其中：MISMOD为控制局域失配模型是否打开的参数，GL_1为用于蒙特卡洛分析的高斯分布函数，GEO_FAC为尺寸参数。GL_1＝AGUASS(0,1,1)，即参数变化中心为0，在[-1,1]范围内为一个标准差的高斯分布(亦即正态分布)函数。而GEO_FAC＝'1/SQRT(WEF*LEF*MULTI*NF)是一个尺寸因子。SQRT是开根号；WEF，LEF分别是有效沟道宽度和有效沟道长度，即沟道宽度和尺寸缩减系数的乘积以及沟道长度和尺寸缩减系数的乘积；MULTI是指并联的MOS器件的重复个数；NF是指同一个MOS器件上栅的重复个数(亦即插指个数)。而2.2397E-009是本发明实施例的值，在本发明其他实施例中，可能是其他的值。
本发明实施例中，建立迁移率的局域失配模型参数值的方法包括：
LCAL_U0_D_P＝'(6.092E-011*GL_2)*GEO_FAC*MISMOD'；
其中：MISMOD是控制局域失配模型是否打开的参数，GL_2为用于蒙特卡洛分析的高斯分布函数，GEO_FAC为尺寸参数。GL_2＝AGUASS(0,1,1)，参数变化中心为0，在[-1,1]范围内为一个标准差的高斯分布(亦即正态分布)函数。而GEO_FAC＝'1/SQRT(WEF*LEF*MULTI*NF)是一个尺寸因子。SQRT是开根号；WEF，LEF分别是有效沟道宽度和有效沟道长度，即沟道宽度和尺寸缩减系数的乘积以及沟道长度和尺寸缩减系数的乘积；MULTI是指并联的MOS器件的重复个数；NF是指同一个MOS器件上栅的重复个数(亦即插指个数)。而6.092E-011是本发明实施例的系数的值，在本发明其他实施例中，可能是其他的值。
本发明实施例中，控制局域失配模型是否打开的参数设为0时，控制局域失配模型为关闭，控制局域失配模型是否打开的参数设为1，控制局域失配模型打开。当我们选择进行全局工艺角模型仿真的时候，我们需要设其为1进行打开操作。
进一步的，所述全局工艺角模型的参数公式为：
其中：global为全局工艺角模型参数值；total为总工艺角模型参数值、local为局域失配模型参数值。
本发明实施例中，所述阈值电压的全局工艺角模型的参数公式为：
其中：dvth0_global为阈值电压的全局工艺角模型参数值；dvth0_total为阈值电压的总工艺角模型参数值、dvth0_local为阈值电压的局域失配模型参数值。
本发明实施例中，所述迁移率的全局工艺角模型的参数公式为：
其中：dvth0_global为迁移率的全局工艺角模型参数值；dvth0_total为迁移率的总工艺角模型参数值、dvth0_local为迁移率的局域失配模型参数值。同理，所述电学等效栅氧厚度的全局工艺角模型公式为：
其中：dToxe_global为电学等效栅氧厚度的全局工艺角模型参数值；dToxe_total为电学等效栅氧厚度的总工艺角模型参数值、dToxe_local为电学等效栅氧厚度的局域失配模型参数值。
所述沟道长度偏移量的全局工艺角模型的参数公式为：
其中：dxl_global为沟道长度偏移量的全局工艺角模型参数值；dxl_total为沟道长度偏移量的总工艺角模型参数值、dxl_local为沟道长度偏移量的局域失配模型参数值。
所述沟道宽度偏移量的全局工艺角模型的参数公式为：
其中：dxw_global为沟道宽度偏移量的全局工艺角模型参数值；dxw_total为沟道宽度偏移量的总工艺角模型参数值、dxw_local为沟道宽度偏移量的局域失配模型参数值。
本发明实施例的子电路模型为：
.SUBCKT PULVT12(子电路名)D G S B W＝1E-6 L＝1E-6 SA＝0 SB＝0 SD＝0 AS＝0 AD＝0 PS＝0 PD＝0 NRD＝0 NRS＝0 SCA＝0 SCB＝0 SCC＝0 NF＝1 MULTI＝1MISMOD＝0 GLOBAL_FLAG＝0 FLAG_CPC＝1(定义子电路名称，端口及声明参数)
.PARAM(定义参数)
+LEF＝'L'
+WEF＝'W/NF'
+GEO_FAC＝'1/SQRT(WEF*LEF*MULTI*NF)'
+LCAL_VTH0_D_P＝'(2.2397E-009*GL_1)*GEO_FAC*MISMOD'
+LCAL_U0_D_P＝'(6.092E-011*GL_2)*GEO_FAC*MISMOD'
+ALCAL_VTH0＝2.2397E-009
+ALCAL_U0＝6.092E-011
+ALCALVTH02＝'ALCAL_VTH0*ALCAL_VTH0'
+ALCALU02＝'ALCAL_U0*ALCAL_U0'
+GEO_FAC2＝'1/(WEF*LEF*MULTI*NF)'
(以下为工艺角模型参数的定义)
+DVTH_PULVT12_HV＝'TL_DVTH_PULVT12_HV+3*SQRT((GL_DVTH_PULVT12_HV*GL_DVTH_PULVT12_HV)/9-(ALCALVTH02*GEO_FAC2/16))*sgn(GL_DVTH_PULVT12_HV)*GLOBAL_FLAG+MC_DVTH_PULVT12_HV *MC_FLAG*G2+LCAL_VTH0_D_P'
+DU0_PULVT12_HV＝'TL_DU0_PULVT12_HV+3*SQRT((GL_DU0_PULVT12_HV*GL_DU0_PULVT12_HV)/9-(ALCALU02*GEO_FAC2/16))*sgn(GL_DU0_PULVT12_HV)*GLOBAL_FLAG+MC_DU0_PULVT12_HV *MC_FLAG*G2+LCAL_U0_D_P'
(无关的工艺角模型参数不一一列出)
M1 D G S B PULVT12 W＝W L＝L SA＝SA SB＝SB SD＝SD AS＝AS AD＝AD PS＝PS PD＝PD NRD＝NRD NRS＝NRS SCA＝SCA SCB＝SCB SCC＝SCC NF＝NF M＝MULTI(定义MOS晶体管名称、端口及参数声明)
.LIB'model.LIB'MOS(载入MOSFET的BSIM4紧凑模型)
.ENDS PULVT12
.LIB MOS
.MODEL PULVT12 NMOS LEVEL＝54(以下是MOSFET的BSIM4紧凑模型参数列表)
+VTH0＝'0.51+DVTH0_PULVT12'
+U0＝'0.0224+DU0_PULVT12'
(其余BSIM4模型参数省略)
.ENDL MOS
以上是一个具体的应用本发明全局工艺角模型建模方法的子电路模型架构。这个例子选用的全局工艺角模型建模的角模型参数分别为Vth0和u0，同时，这两个参数也是局域失配模型选择的角模型参数。
子电路模型的工艺角模型参数表达式中，带TL_前缀的是总工艺角模型参数，带GL_前缀的是全局工艺角模型参数，带MC_前缀的是蒙特卡洛角模型参数，带有LCAL_前缀的局域失配模型参数。在这个实施例中，局域失配模型参数选择的是vth0和u0，所以构建全局工艺角模型参数时，也应该选择vth0和u0，这样局域失配模型参数才能参与全局工艺角模型参数公式的计算。
在子电路模型的关于VTH0的全局工艺角模型参数表达式为：3*SQRT((GL_DVTH_PULVT12_HV*GL_DVTH_PULVT12_HV)/9-(ALCALVTH02*GEO_FAC2/16))*sgn(GL_DVTH_PULVT12_HV)*GLOBAL_FLAG；
其中：GLOBAL_FLAG是控制是否打开全局工艺角模型参数的参数，设为0则关闭，设为1则打开。当选择进行全局工艺角模型仿真的时候，需要设其为1进行打开操作。sgn(GL_DVTH_PULVT12_HV)是一个取括号内参数正负号的函数，括号内参数为正，该式为1；括号内参数为负，该式为-1。在构建全局工艺角模型参数表达式的时候加上这个函数，是因为本发明的角模型参数公式是
计算结果必然是正值，但我们选择的角模型参数在某些全局工艺角中是负值，比如NMOS在FF(Fast NMOS，Fast PMOS代表该工艺角下NMOS和PMOS的饱和漏端电流都高)全局工艺角中的角模型参数dvth0应为负值，代表在该工艺角下vth0应减小，故使用该函数使我们的全局工艺角模型参数公式跟随全局工艺角模型下相应参数的正负。
接着，将子电路模型中的全局工艺角模型参数形式写成公式形式，则为：
而之前的参数定义如下：
+ALCALVTH02＝'ALCAL_VTH0*ALCAL_VTH0'
+GEO_FAC2＝'1/(WEF*LEF*MULTI*NF)'
+ALCAL_VTH0＝2.2397E-009
+LCAL_VTH0_D_P＝'(2.2397E-009*GL_1)*GEO_FAC*MISMOD'
对于无需概率统计分布的仿真分析(例如除去蒙特卡洛模拟之外的仿真分析)，高斯分布函数GL_1、GL_2可以拿掉。
则可以知道LCAL_VTH0_D_P＝‘ALCAL_VTH0*GEO_FAC*MISMOD'；
其中：MISMOD是控制局域失配模型是否打开的参数，设为0为关闭，设为1则打开。当我们选择进行全局工艺角模型仿真的时候，我们需要设其为1进行打开操作。
则全局工艺角模型参数实际的公式为：
我们在构建全局工艺角模型的时候，为了方便，将所有全局工艺角模型参数的值设定为与总工艺角模型参数值一样，这样本发明实施例用来构建全局工艺角模型的新技术中所有用到总工艺角模型参数的地方，都可以直接用相应的全局工艺角模型参数替换。公式中GL_DVTH_PULVT12_HV是全局工艺角模型参数，LCAL_VTH0_D_P是局域失配模型参数。这样全局工艺角模型参数实际的公式为：
亦即：
如果用经典平方律关系对工艺角模型参数进行计算，则为：
即：
注意经典平方律关系中，局域失配模型是1倍标准差模型，总工艺角模型和全局工艺角模型都是3倍标准差模型，因此，在经典平方律关系中总工艺角模型和全局工艺角模型都会除以3统一到1倍标准差。所以在构建全局工艺角模型参数公式的时候，也遵循这样的操作。
则本发明全局工艺角模型参数表达式与经典平方律关系有细微差别，在于拟合参数的存在。局域失配模型参数按照经典平方律关系没有除以4，而在本发明的实施例中
中除以了4。之所以除以4，是根据该MOSFET器件工艺情况的经验，使用经典平方律关系计算得出的全局工艺角模型目标而确定的拟合参数，由器件工艺决定。这是由于角模型参数之间的计算关系，如果完全按照工艺角模型之间的经典平方律关系去构建，最终得到的全局工艺角模型，将并不会与经典关系计算得出的全局工艺角模型目标符合地很好。所以，将拟合参数增加到全局工艺角模型中可以使模型更加准确，最终得到的全局工艺角模型参数公式如下：
图2是使用本发明实施例的全局工艺角模型的建模方法得到的FF全局工艺角模型(即Fast NMOS和Fast PMOS，Fast NMOS和Fast PMOS代表该工艺角下NMOS和PMOS的饱和漏端电流都高时的全局工艺角模型)与TT全局工艺角模型(即Typical NMOS，Typical PMOS代表该工艺角下NMOS和PMOS的饱和漏端电流都为统计学上的中位数水平时的全局工艺角模型)之间的饱和漏端电流的相对偏差的表格(工艺角，是MOS器件的电学特性如饱和漏端电流偏离正常情况的极端情况)，即，除了W和L列，剩余的列的值均为饱和漏端电流模型值的相对偏差(用百分数表示)。第三列是经典平方律公式计算的FF全局工艺角模型应该达到的、与TT全局工艺角模型相对偏差的目标。第四列是现有技术的第三种方法(固定系数法)得到的FF全局工艺角模型与TT全局工艺角模型之间的相对偏差。第五列是使用本发明实施例的全局工艺角模型的建模方法得到的FF全局工艺角模型与TT全局工艺角模型之间的饱和漏端电流的相对偏差的值。图2的表中，W是MOSFET沟道宽度的值，L是MOSFET沟道长度的值，单位是微米(μm)。可以看出，相比于现有技术的第二种方法(固定比率)，本发明实施例得到的全局工艺角模型更接近经典平方律公式计算的全局工艺角模型的目标值，建模更加精确。
综上，在本发明实施例提供的MOSFET器件的全局工艺角模型的建模方法中，先设定全局工艺角模型参数公式
再进一步建立子电路模型得到拟合参数的值，最后获得全局工艺角模型，相对于现有技术中的第一、第二种方法，省去繁琐的手动调大量模型参数过程，操作简单；并且，相对于直接赋予一个数值作为全局工艺角模型系数，本发明可以使得建模结果更加精确。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (9)
1.一种MOSFET器件的全局工艺角模型的建模方法，其特征在于，包括：
设定全局工艺角模型的参数公式如下：
其中：global为全局工艺角模型参数值，total为总工艺角模型参数值，local为局域失配模型参数值，A为拟合参数；
通过MOSFET子电路模型方式构建全局工艺角模型；
通过经典平方律的关系计算得到的全局工艺角模型的目标，并确定拟合参数的值。
2.如权利要求1所述的MOSFET器件的全局工艺角模型的建模方法，其特征在于，所述全局工艺角模型的参数包括：阈值电压、迁移率、电学等效栅氧厚度、沟道长度偏移量以及沟道宽度偏移量。
3.如权利要求1所述的MOSFET器件的全局工艺角模型的建模方法，其特征在于，拟合参数与器件的工艺相关，不同的工艺，拟合参数不同。
4.如权利要求2所述的MOSFET器件的全局工艺角模型的建模方法，其特征在于，所述经典平方律关系为：
其中：total代表总失配，global代表全局失配，local代表局域失配，Sigma代表标准差。
5.如权利要求4所述的MOSFET器件的全局工艺角模型的建模方法，其特征在于，所述阈值电压的全局工艺角模型的参数公式为：
其中：dvth0_global为阈值电压的全局工艺角模型参数值；dvth0_total为阈值电压的总工艺角模型参数值、dvth0_local为阈值电压的局域失配模型参数值。
6.如权利要求4所述的MOSFET器件的全局工艺角模型的建模方法，其特征在于，所述迁移率的全局工艺角模型的参数公式为：
其中：dvth0_global为迁移率的全局工艺角模型参数值；dvth0_total为迁移率的总工艺角模型参数值、dvth0_local为迁移率的局域失配模型参数值。
7.如权利要求4所述的MOSFET器件的全局工艺角模型的建模方法，其特征在于，所述电学等效栅氧厚度的全局工艺角模型的参数公式为：
其中：dToxe_global为电学等效栅氧厚度的全局工艺角模型参数值；dToxe_total为电学等效栅氧厚度的总工艺角模型参数值、dToxe_local为电学等效栅氧厚度的局域失配模型参数值。
8.如权利要求4所述的MOSFET器件的全局工艺角模型的建模方法，其特征在于，所述沟道长度偏移量的全局工艺角模型的参数公式为：
其中：dxl_global为沟道长度偏移量的全局工艺角模型参数值；dxl_total为沟道长度偏移量的总工艺角模型参数值、dxl_local为沟道长度偏移量的局域失配模型参数值。
9.如权利要求4所述的MOSFET器件的全局工艺角模型的建模方法，其特征在于，所述沟道宽度偏移量的全局工艺角模型的参数公式为：
其中：dxw_global为沟道宽度偏移量的全局工艺角模型参数值；dxw_total为沟道宽度偏移量的总工艺角模型参数值、dxw_local为沟道宽度偏移量的局域失配模型参数值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010611393.5A CN111783296B (zh) | 2020-06-29 | 2020-06-29 | Mosfet器件的全局工艺角模型的建模方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010611393.5A CN111783296B (zh) | 2020-06-29 | 2020-06-29 | Mosfet器件的全局工艺角模型的建模方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111783296A true CN111783296A (zh) | 2020-10-16 |
| CN111783296B CN111783296B (zh) | 2024-05-03 |
Family
ID=72760380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010611393.5A Active CN111783296B (zh) | 2020-06-29 | 2020-06-29 | Mosfet器件的全局工艺角模型的建模方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111783296B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080140363A1 (en) * | 2006-12-12 | 2008-06-12 | Chung-Kai Lin | Unified Model for process variations in integrated circuits |
| US20120074956A1 (en) * | 2010-09-24 | 2012-03-29 | Life Technologies Corporation | Method and system for delta double sampling |
| US20120143569A1 (en) * | 2010-12-03 | 2012-06-07 | Texas Instruments Incorporated | Automated Extraction of Size-Dependent Layout Parameters for Transistor Models |
| CN105844006A (zh) * | 2016-03-22 | 2016-08-10 | 上海华力微电子有限公司 | 一种mosfet bsim4子电路器件模型及其建模方法 |
| CN108133102A (zh) * | 2017-12-21 | 2018-06-08 | 上海华力微电子有限公司 | 一种mosfet器件之全局工艺角模型的建模方法 |
| CN108388728A (zh) * | 2018-02-24 | 2018-08-10 | 上海华力微电子有限公司 | Mos器件spice局域失配模型 |
-
2020
- 2020-06-29 CN CN202010611393.5A patent/CN111783296B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080140363A1 (en) * | 2006-12-12 | 2008-06-12 | Chung-Kai Lin | Unified Model for process variations in integrated circuits |
| US20120074956A1 (en) * | 2010-09-24 | 2012-03-29 | Life Technologies Corporation | Method and system for delta double sampling |
| US20120143569A1 (en) * | 2010-12-03 | 2012-06-07 | Texas Instruments Incorporated | Automated Extraction of Size-Dependent Layout Parameters for Transistor Models |
| CN105844006A (zh) * | 2016-03-22 | 2016-08-10 | 上海华力微电子有限公司 | 一种mosfet bsim4子电路器件模型及其建模方法 |
| CN108133102A (zh) * | 2017-12-21 | 2018-06-08 | 上海华力微电子有限公司 | 一种mosfet器件之全局工艺角模型的建模方法 |
| CN108388728A (zh) * | 2018-02-24 | 2018-08-10 | 上海华力微电子有限公司 | Mos器件spice局域失配模型 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111783296B (zh) | 2024-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7047505B2 (en) | Method for optimizing the characteristics of integrated circuits components from circuit specifications | |
| US20040261044A1 (en) | Method for setting design margin for LSI | |
| US6304836B1 (en) | Worst case design parameter extraction for logic technologies | |
| US20160171136A1 (en) | Method for automated assistance to design nonlinear analog circuit with transient solver | |
| US8813006B1 (en) | Accelerated characterization of circuits for within-die process variations | |
| Lberni et al. | Influence of the operating regimes of mos transistors on the sizing and optimization of cmos analog integrated circuits | |
| US10068038B2 (en) | Semiconductor process simulation device and simulation method thereof | |
| CN105226054B (zh) | 一种通用失配模型及其提取方法 | |
| CN111783296B (zh) | Mosfet器件的全局工艺角模型的建模方法 | |
| JP2006209600A (ja) | 集積回路のシミュレーション装置と設計方法 | |
| Yang et al. | Structured analog circuit design and MOS transistor decomposition for high accuracy applications | |
| Ou et al. | Experimental demonstration of g m/I D based noise analysis | |
| CN107292026A (zh) | 一种工艺参数波动引起mosfet性能变化的估计方法 | |
| CN109117528B (zh) | 基于bsim4模型的mos器件子电路温度模型及建模方法 | |
| CN114117987A (zh) | 一种全局工艺角模型的建模方法 | |
| US20220171910A1 (en) | Modelling timing behavior using augmented sensitivity data for physical parameters | |
| CN113361222B (zh) | 一种集成电路制造工艺虚拟仿真方法和装置 | |
| Chen et al. | DC characteristics and variability on 90nm CMOS transistor array-style analog layout | |
| Walker et al. | Slice-based analog design | |
| Tiramala et al. | Bringing manufacturing into design via process-dependent SPICE models | |
| CN108614904B (zh) | 基于仿真数据相关性的集成电路参数成品率快速分析方法 | |
| JP2004319828A (ja) | 回路シミュレーション方法および半導体集積回路装置 | |
| CN115600536A (zh) | Mos晶体管失配模型的建模方法 | |
| Rathore et al. | Minimum area layout of high bandwidth folded cascode operational amplifier using SCL 180nm CMOS technology | |
| Oliveros et al. | An improved and automated design tool for the optimization of CMOS OTAs using geometric programming |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |