CN108388728A - Mos器件spice局域失配模型 - Google Patents

Mos器件spice局域失配模型 Download PDF

Info

Publication number
CN108388728A
CN108388728A CN201810156777.5A CN201810156777A CN108388728A CN 108388728 A CN108388728 A CN 108388728A CN 201810156777 A CN201810156777 A CN 201810156777A CN 108388728 A CN108388728 A CN 108388728A
Authority
CN
China
Prior art keywords
mis
local
spice
mos device
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810156777.5A
Other languages
English (en)
Inventor
顾经纶
彭兴伟
王伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201810156777.5A priority Critical patent/CN108388728A/zh
Publication of CN108388728A publication Critical patent/CN108388728A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明通过在现有MOS器件SPICE局域失配模型中增加宽长效应系数，将宽长效应对MOS器件SPICE局域失配模型的影响充分考虑，重新建立SPICE局域失配模型方程。其中，阈值电压(vth0)SPICE局域失配模型方程为lcal_vth0_d_n＝aa×gl_1n×geo_fac×mos_local_flag；gl_1n是正态分布函数，geo_fac是尺寸因子，mos_local_flag是局域失配模型标识。阈值电压宽长效应系数aa＝mis_a_1×Lmis_a_2×Wmis_a_3，mis_a_1是阈值电压调整参数，mis_a_2是长度效应参数，mis_a_3是宽度效应参数,L是MOS器件版图实际长度，W是MOS器件版图实际宽度。本发明能准确的反映局域失配随着宽长变化而产生的变化，使SPICE局域失配模型适配范围更广，能与实测数据具有更高的吻合度。

Description

MOS器件SPICE局域失配模型
技术领域
本发明涉及半导体领域，特别是涉及一种MOS器件SPICE局域失配模型。
背景技术
根据经典文献，MOS器件的失配是某些制造工艺流程中导致相同MOS器件物理量不随时间改变的随机涨落的现象。特定工艺下器件失配程度决定了电路的最终设计精度和成品率。电路设计者需要精确的MOSFET失配模型来约束电路优化设计，版图设计者需要相应的设计规则来减小芯片失配。尤其是在CMOS工艺器件尺寸进入深亚微米范围后，器件失配随着尺寸的减小而愈发严重，制约了射频/模拟集成电路的性能。当然，数字电路也不是完全不考虑器件失配的影响，在大规模存储器的设计中，必须考虑晶体管失配对子存储单元时钟信号的影响。
局域失配和全局失配：局域失配可以简单理解为局部区域内器件之间的参数失配；而全局失配是整个硅片上的参数变化(如温度，掺杂浓度)而引起的失配。我们研究的局域失配由两部分引起：
器件在版图上的尺寸。器件的面积越大，就越会有好的匹配效果。这被称为“面积定律”。器件在版图上的距离。器件在版图上靠的越近，匹配效果也越好。这被称为“间距定律”。
其中，P是器件的某个电学参数，σP是P的失配ΔP的标准差Ap和Sp分别是面积效应参数及间距效应参数，D是两个器件的间距。
旧的SPICE局域失配模型方程一般在MOS器件的紧凑模型中的某几个参数上加上局域失配模型，比如阈值电压vth0，单位伏特(V)，关系到MOS晶体管在漏端电压Vd给定情况下，栅极电压Vg加到多大的时候晶体管能够导通并工作。以及，载流子迁移率u0，单位电场强度下载流子的漂移速度，单位是平方厘米/(伏特·秒)，cm2/(v·s)，关系到晶体管饱和电流Idsat或线性区电流Idlin和大小，而Idsat大小代表晶体管的性能强弱。这两个参数的传统的局域失配模型如下，它们分别用来调整电压失配和电流失配的程度：
vth0：
lcal_vth0_d_n＝(va×gl_1n)×geo_fac×mos_local_flag 公式①
u0:
lcal_u0_d_n＝(vb×gl_2n)×geo_fac×mos_local_flag 公式②
其中geo_fac是尺寸因子，geo_fac＝1/sqrt(wef×lef)，wef和lef是等效宽度和等效长度，表征器件物理上的实际宽度和长度，一般来说lef＝L×scale，wef＝W/nf×scale，scale是尺寸缩减因子，L是MOS器件版图实际长度，W是MOS器件版图实际宽度，nf是指MOS晶体管版图做成插指形状后插指的数量，va和vb是没有单位的指定调整系数，va和vb可以任意指定，也可以通过代数表达式获得，mos_local_flag是局域失配模型标识，这个参数设成1为打开适配模型，设成0为关闭局域失配模型。gl_1n和gl_2n是两个名字不一样但实质一样的正态分布函数，正态分布(Normal distribution)，也称“常态分布”，又名高斯分布(Gaussian distribution),对其蒙特卡洛仿真n次会得到n个呈正态分布的数据,n是正整数。比如对其蒙特卡洛仿真100次会得到100个呈正态分布的数据。正态分布的概率密度函数曲线与横轴积分为1，代表所有样本出现的总概率为100％。正态分布的概率密度函数的取值范围是不定的，要根据实际情况确定，但正态分布函数取值一定是正实数。
由于相同工艺条件在同一个模块的相邻的相同MOS器件上的随机涨落，导致相邻的同样的MOS器件上会出现电学表现不一致的情况，这种现象称为MOS管的局域失配现象。过去经典理论认为MOS器件局域失配大小与器件面积的开方成反比,只要面积一样的MOS晶体管其局域失配就是一样的,但实测数据表明相同面积但宽度和长度各不相同的MOS器件的局域失配并不一样。
如图1所示，空心点为实测数据，第一线条为符合实测数据的模型拟合线，实心点是以SPICE局域失配模型仿真值画出的点，第二线条为SPICE局域失配模型线，SPICE模型的第二线条拟合线努力做到与实测数据的第一线条拟合线一致。通过调整参数，如vth0(阈值电压)，u0(载流子迁移率)，toxe(栅氧化层电学厚度)等参数，能够将SPICE模型的第二线条拟合线调整到实测数据的第一线条拟合线位置一致。但此时从图1可以看到，对于相同面积但宽度长度不一样的器件，实测的空心点分开比较远，与SPICE模型仿真的点不一致。栅氧化层电学厚度是利用生产线上测得的MOS晶体管栅氧化层电容推算出的栅氧化层厚度。
这就表明MOS器件的局域失配现象中蕴含了宽长效应，宽度长度各不相同但其乘积即面积相同的MOS器件的局域失配各不相同。过去MOS器件的SPICE局域失配模型采用了经典理论的方程去描述局域失配，但在实践中模型与数据并不能很好的吻合，我们需要进一步的改进模型，使其与实测数据能够吻合。
几个MOS器件电学特性参数的定义如下表
Idsat 当Vds＝Vdd；Vgs＝Vdd；Vbs＝0v时Ids的值
Idlin 当Vds＝50mV；Vgs＝Vdd；Vbs＝0v时Ids的值
Idoff 当Vds＝Vdd；Vgs＝0V；Vbs＝0v时Ids的值
Vtlin 当Ids＝40nA×(W/L),Vds＝50mV时Vgs的值
Vtsat 当Ids＝40nA×(W/L),Vds＝Vdd时Vgs的值
Vds是MOS漏端与源端之间电压，Vgs是栅端与源端之间电压，Vbs是衬底与源端之间电压，Vdd是电源电压，Ids是MOS漏端电流。
发明内容
本发明要解决的技术问题是提供一种与现有技术相比能够更符合MOS器件宽长效应实测数据的SPICE局域失配模型。
为解决上述技术问题，本发明提供的MOS器件SPICE局域失配模型,在现有SPICE局域失配模型方程增加宽长效应系数。
其中，所述宽长效应系数是幂函数，该幂函数可以表达为:
A＝B×LC×WD
A是MOS器件某参数宽长效应系数，B是该参数调整参数，C是长度效应参数，D是宽度效应参数,L是MOS器件版图实际长度，W是MOS器件版图实际宽度。
其中，建立阈值电压(vth0)SPICE局域失配模型时，阈值电压宽长效应系数aa采用以下公式计算获得；
aa＝mis_a_1×Lmis_a_2×Wmis_a_3
其中mis_a_1是阈值电压调整参数，mis_a_2是长度效应参数，mis_a_3是宽度效应参数,L是MOS器件版图实际长度，W是MOS器件版图实际宽度。
其中，-2≤mis_a_1≤2，0≤mis_a_2≤1，0≤mis_a_3≤1。
其中，阈值电压(vth0)SPICE局域失配模型方程如下：
lcal_vth0_d_n＝aa×gl_1n×geo_fac×mos_local_flag；
其中，aa是阈值电压宽长效应系数，gl_1n是正态分布函数，geo_fac是尺寸因子，mos_local_flag是局域失配模型标识。
其中，建立载流子迁移率(u0)SPICE局域失配模型时，载流子迁移率宽长效应系数ab采用以下公式计算获得；
ab＝mis_b_1×Lmis_b_2×Wmis_b_3
其中mis_b_1是载流子迁移率调整参数，mis_b_2是长度效应参数，mis_b_3是宽度效应参数,L是MOS器件版图实际长度，W是MOS器件版图实际宽度。
其中，-2≤mis_b_1≤2，0≤mis_b_2≤1，0≤mis_b_3≤1。
其中，载流子迁移率(u0)SPICE局域失配模型方程如下：
lcal_u0_d_n＝ab×gl_2n×geo_fac×mos_local_flag；
其中，ab是载流子迁移率宽长效应系数，gl_2n是正态分布函数，geo_fac是尺寸因子，mos_local_flag是局域失配模型标识。
其中，建立栅氧化层电学厚度(toxe)SPICE局域失配模型时，栅氧化层电学厚度宽长效应系数ac采用以下公式计算获得；
ac＝mis_c_1×Lmis_c_2×Wmis_c_3
mis_c_1是栅氧化层电学厚度调整参数，mis_c_2是长度效应参数，mis_c_3是宽度效应参数,L是MOS器件版图实际长度，W是MOS器件版图实际宽度。
其中，-2≤mis_c_1≤2，0≤mis_c_2≤1，0≤mis_c_3≤1。
其中，栅氧化层电学厚度(toxe)SPICE局域失配模型方程如下：
lcal_toxe_d_n＝ac×gl_3n×geo_fac×mos_local_flag；
ac是栅氧化层电学厚度宽长效应系数，gl_3n是正态分布函数，geo_fac是尺寸因子，mos_local_flag是局域失配模型标识。
本发明通过在现有MOS器件SPICE局域失配模型中增加宽长效应系数，将宽长效应对MOS器件SPICE局域失配模型的影响充分考虑。本发明能准确的反映局域失配随着宽长变化而产生的变化，使SPICE局域失配模型适配范围更广，能与实测数据具有更高的吻合度。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是MOS器件局域失配标准差随器件面积开方的倒数变化的实测数据与模型拟合线示意图。图1中横坐标是MOS器件面积开方的倒数，纵坐标是相邻MOS器件局域失配的标准差，有四个表征的电学参数，分别是Vtlin，Vtsat，Idlin，Idsat,空心点为实测数据，第一条线是实测数据拟合线,实心点是模型仿真的点,第二线条为SPICE局域失配模型拟合线。
图2是采用指数函数系数表征宽长效应的局域失配模型与实测数据的示意图。图2横坐标是MOS器件面积开方的倒数，纵坐标是相邻MOS器件局域失配的标准差，有四个表征的电学参数，分别是Vtlin，Vtsat，Idlin，Idsat，空心点为实测数据，第一条线是实测数据拟合线,实心点是模型仿真的点,第二线条为SPICE局域失配模型拟合线。
具体实施方式
如图1所示，图1中空心点为实测数据，第一条线是实测数据拟合线，实心点是模型仿真的点，第二线条为SPICE局域失配模型拟合线，SPICE模型的第二线条拟合线努力做到与实测数据的第一线条拟合线一致。通过调整参数，如vth0，u0，toxe等参数，能够将SPICE模型的第二线条拟合线调整到实测数据的第一线条拟合线位置一致。但此时从图1可以看到，对于相同面积但宽度长度不一样的器件，实测的空心点分开比较远，与SPICE模型仿真的点不一致。
现有的SPICE局域失配模型方程一般在MOS器件的紧凑模型中的某几个参数上加上局域失配模型，比如挑选vth0和u0，分别用来调整电压失配和电流失配，这两个参数的传统的局域失配模型分别为：
vth0：
lcal_vth0_d_n＝(va×gl_1n)×geo_fac×mos_local_flag 公式①
u0:
lcal_u0_d_n＝(vb×gl_2n)×geo_fac×mos_local_flag 公式②
其中geo_fac是尺寸因子，geo_fac＝1/sqrt(wef×lef)，wef和lef是等效宽度和等效长度，表征器件物理上的实际宽度和长度，一般来说lef＝L×scale，wef＝W/nf×scale，scale是尺寸缩减因子，L是MOS器件版图实际长度，W是MOS器件版图实际宽度,nf是指MOS晶体管版图做成插指形状后插指的数量。mos_local_flag是局域失配模型标识，这个参数设成1为打开适配模型，设成0为关闭局域失配模型。va和vb是没有单位的指定调整系数,也可以是代数表达式。
对旧的模型进行改进，将宽度宽长效应引入局域失配模型方程，具体做法如下：设计两个幂函数形式的系数aa，ab，如下：
建立阈值电压(vth0)SPICE局域失配模型时，阈值电压宽长效应系数aa采用以下公式计算获得；
aa＝mis_a_1×Lmis_a_2×Wmis_a_3
mis_a_1是阈值电压调整参数，mis_a_2是长度效应参数(其为器件等效长度Leff的幂)，mis_a_3是宽度效应参数(其为器件等效宽度Weff的幂),L是MOS器件版图实际长度，W是MOS器件版图实际宽度。
mis_a_1理论上可以任意指定，通常-2≤mis_a_1≤2，0≤mis_a_2≤1，0≤mis_a_3≤1。
阈值电压(vth0)SPICE局域失配模型方程如下：
lcal_vth0_d_n＝aa×gl_1n×geo_fac×mos_local_flag；
aa是阈值电压宽长效应系数，gl_1n是正态分布函数，geo_fac是尺寸因子，mos_local_flag是局域失配模型标识。
建立载流子迁移率(u0)SPICE局域失配模型时，载流子迁移率宽长效应系数ab采用以下公式计算获得；
ab＝mis_b_1×Lmis_b_2×Wmis_b_3
mis_b_1是载流子迁移率调整参数，mis_b_2是长度效应参数(其为器件等效长度Leff的幂)，mis_b_3是宽度效应参数(其为器件等效宽度Weff的幂),L是MOS器件版图实际长度，W是MOS器件版图实际宽度。
mis_b_1在理论上可以任意指定，通常-2≤mis_b_1≤2，0≤mis_b_2≤1，0≤mis_b_3≤1。
载流子迁移率(u0)SPICE局域失配模型方程如下：
lcal_u0_d_n＝ab×gl_2n×geo_fac×mos_local_flag；
其中，ab是载流子迁移率宽长效应系数，gl_2n是正态分布函数，geo_fac是尺寸因子，mos_local_flag是局域失配模型标识。
建立栅氧化层电学厚度(toxe)SPICE局域失配模型时，栅氧化层电学厚度宽长效应系数ac采用以下公式计算获得；
ac＝mis_c_1×Lmis_c_2×Wmis_c_3
mis_c_1是栅氧化层电学厚度调整参数，mis_c_2是长度效应参数，mis_c_3是宽度效应参数,L是MOS器件版图实际长度，W是MOS器件版图实际宽度。
其中，-2≤mis_c_1≤2，0≤mis_c_2≤1，0≤mis_c_3≤1。
其中，栅氧化层电学厚度(toxe)SPICE局域失配模型方程如下：
lcal_toxe_d_n＝ac×gl_3n×geo_fac×mos_local_flag；
ac是栅氧化层电学厚度宽长效应系数，gl_3n是正态分布函数，geo_fac是尺寸因子，mos_local_flag是局域失配模型标识。
如图2所示，使用指数函数系数的局域失配模型在相同面积不同宽长的器件的情况下，仿真点上下分散的更开了，这样就与实测数据更加符合了。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (11)

1.一种MOS器件SPICE局域失配模型,其特征在于：在现有SPICE局域失配模型方程增加宽长效应系数。
2.如权利要求1所述MOS器件SPICE局域失配模型,其特征在于：所述宽长效应系数是幂函数。
3.如权利要求1所述MOS器件SPICE局域失配模型,其特征在于：建立阈值电压(vth0)SPICE局域失配模型时，阈值电压宽长效应系数aa采用以下公式计算获得；
aa＝mis_a_1×Lmis_a_2×Wmis_a_3
其中mis_a_1是阈值电压调整参数，mis_a_2是长度效应参数，mis_a_3是宽度效应参数,L是MOS器件版图实际长度，W是MOS器件版图实际宽度。
4.如权利要求3所述MOS器件SPICE局域失配模型,其特征在于：-2≤mis_a_1≤2，0≤mis_a_2≤1，0≤mis_a_3≤1。
5.如权利要求3所述MOS器件SPICE局域失配模型,其特征在于：阈值电压(vth0)SPICE局域失配模型方程如下：
lcal_vth0_d_n＝aa×gl_1n×geo_fac×mos_local_flag；
其中，aa是阈值电压宽长效应系数，gl_1n是正态分布函数，geo_fac是尺寸因子，mos_local_flag是局域失配模型标识。
6.如权利要求1所述MOS器件SPICE局域失配模型,其特征在于：建立载流子迁移率(u0)SPICE局域失配模型时，载流子迁移率宽长效应系数ab采用以下公式计算获得；
ab＝mis_b_1×Lmis_b_2×Wmis_b_3
其中mis_b_1是载流子迁移率调整参数，mis_b_2是长度效应参数，mis_b_3是宽度效应参数L是MOS器件版图实际长度，W是MOS器件版图实际宽度。
7.如权利要求6所述MOS器件SPICE局域失配模型,其特征在于：-2≤mis_b_1≤2，0≤mis_b_2≤1，0≤mis_b_3≤1。
8.如权利要求6所述MOS器件SPICE局域失配模型,其特征在于：载流子迁移率(u0)SPICE局域失配模型方程如下：
lcal_u0_d_n＝ab×gl_2n×geo_fac×mos_local_flag；
其中，ab是载流子迁移率宽长效应系数，gl_2n是正态分布函数，geo_fac是尺寸因子，mos_local_flag是局域失配模型标识。
9.如权利要求1所述MOS器件SPICE局域失配模型,其特征在于：建立栅氧化层电学厚度(toxe)SPICE局域失配模型时，栅氧化层电学厚度宽长效应系数ac采用以下公式计算获得；
ac＝mis_c_1×Lmis_c_2×Wmis_c_3
其中mis_c_1是栅氧化层电学厚度调整参数，mis_c_2是长度效应参数，mis_c_3是宽度效应参数,L是MOS器件版图实际长度，W是MOS器件版图实际宽度。
10.如权利要求9所述MOS器件SPICE局域失配模型,其特征在于：-2≤mis_c_1≤2，0≤mis_c_2≤1，0≤mis_c_3≤1。
11.如权利要求9所述MOS器件SPICE局域失配模型,其特征在于：栅氧化层电学厚度(toxe)SPICE局域失配模型方程如下：
lcal_toxe_d_n＝ac×gl_3n×geo_fac×mos_local_flag；
其中，ac是栅氧化层电学厚度宽长效应系数，gl_3n是正态分布函数，geo_fac是尺寸因子，mos_local_flag是局域失配模型标识。
CN201810156777.5A 2018-02-24 2018-02-24 Mos器件spice局域失配模型 Pending CN108388728A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810156777.5A CN108388728A (zh) 2018-02-24 2018-02-24 Mos器件spice局域失配模型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810156777.5A CN108388728A (zh) 2018-02-24 2018-02-24 Mos器件spice局域失配模型

Publications (1)

Publication Number Publication Date
CN108388728A true CN108388728A (zh) 2018-08-10

Family

ID=63069151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810156777.5A Pending CN108388728A (zh) 2018-02-24 2018-02-24 Mos器件spice局域失配模型

Country Status (1)

Country Link
CN (1) CN108388728A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111783296A (zh) * 2020-06-29 2020-10-16 上海华力微电子有限公司 Mosfet器件的全局工艺角模型的建模方法
CN112016261A (zh) * 2020-08-28 2020-12-01 上海华力微电子有限公司 Mosfet阈值电压的spice子电路模型建模方法
CN112966461A (zh) * 2021-03-18 2021-06-15 上海华力集成电路制造有限公司 半导体器件的失配模型及其提取方法
CN113578987A (zh) * 2021-07-19 2021-11-02 中天合金技术有限公司 一种基于扁线拉丝工艺的模具配模方法、装置及存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006343189A (ja) * 2005-06-08 2006-12-21 Matsushita Electric Ind Co Ltd デバイスミスマッチ特性のモデル化方法及びモデルパラメータの抽出装置
CN101281877A (zh) * 2007-04-03 2008-10-08 中芯国际集成电路制造(上海)有限公司 Mos晶体管失配特性的测量方法、版图图案及其形成方法
CN101996266A (zh) * 2009-08-21 2011-03-30 复旦大学 一种建立集成电路芯片内工艺偏差的空间相关性模型的方法
CN102098852A (zh) * 2011-02-01 2011-06-15 北京大学 基于小面积功率管的低失配多通道led恒流源驱动电路
CN102385646A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 Mos晶体管的器件失配的修正方法
US20130009250A1 (en) * 2011-07-06 2013-01-10 Mediatek Inc. Dummy patterns for improving width dependent device mismatch in high-k metal gate process
CN103838905A (zh) * 2012-11-27 2014-06-04 上海华虹宏力半导体制造有限公司 可描述高低温失配特性的晶体管模型及仿真方法
CN105138803A (zh) * 2015-09-27 2015-12-09 上海华力微电子有限公司 一种考虑温度效应的通用失配模型及其提取方法
CN105226054A (zh) * 2015-09-27 2016-01-06 上海华力微电子有限公司 一种通用失配模型及其提取方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006343189A (ja) * 2005-06-08 2006-12-21 Matsushita Electric Ind Co Ltd デバイスミスマッチ特性のモデル化方法及びモデルパラメータの抽出装置
CN101281877A (zh) * 2007-04-03 2008-10-08 中芯国际集成电路制造(上海)有限公司 Mos晶体管失配特性的测量方法、版图图案及其形成方法
CN101996266A (zh) * 2009-08-21 2011-03-30 复旦大学 一种建立集成电路芯片内工艺偏差的空间相关性模型的方法
CN102385646A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 Mos晶体管的器件失配的修正方法
CN102098852A (zh) * 2011-02-01 2011-06-15 北京大学 基于小面积功率管的低失配多通道led恒流源驱动电路
US20130009250A1 (en) * 2011-07-06 2013-01-10 Mediatek Inc. Dummy patterns for improving width dependent device mismatch in high-k metal gate process
CN103838905A (zh) * 2012-11-27 2014-06-04 上海华虹宏力半导体制造有限公司 可描述高低温失配特性的晶体管模型及仿真方法
CN105138803A (zh) * 2015-09-27 2015-12-09 上海华力微电子有限公司 一种考虑温度效应的通用失配模型及其提取方法
CN105226054A (zh) * 2015-09-27 2016-01-06 上海华力微电子有限公司 一种通用失配模型及其提取方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
朱章丹: "一种具有模拟及数字调光的LED驱动电路设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111783296A (zh) * 2020-06-29 2020-10-16 上海华力微电子有限公司 Mosfet器件的全局工艺角模型的建模方法
CN111783296B (zh) * 2020-06-29 2024-05-03 上海华力微电子有限公司 Mosfet器件的全局工艺角模型的建模方法
CN112016261A (zh) * 2020-08-28 2020-12-01 上海华力微电子有限公司 Mosfet阈值电压的spice子电路模型建模方法
CN112016261B (zh) * 2020-08-28 2024-04-26 上海华力微电子有限公司 Mosfet阈值电压的spice子电路模型建模方法
CN112966461A (zh) * 2021-03-18 2021-06-15 上海华力集成电路制造有限公司 半导体器件的失配模型及其提取方法
CN112966461B (zh) * 2021-03-18 2023-11-10 上海华力集成电路制造有限公司 半导体器件的失配模型及其提取方法
CN113578987A (zh) * 2021-07-19 2021-11-02 中天合金技术有限公司 一种基于扁线拉丝工艺的模具配模方法、装置及存储介质
CN113578987B (zh) * 2021-07-19 2023-03-14 中天合金技术有限公司 一种基于扁线拉丝工艺的模具配模方法、装置及存储介质

Similar Documents

Publication Publication Date Title
CN108388728A (zh) Mos器件spice局域失配模型
Croon et al. An easy-to-use mismatch model for the MOS transistor
US6894520B2 (en) Semiconductor device and capacitance measurement method
CN107679261B (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
CN105760604B (zh) 基于版图邻近效应的统计模型的建模方法
CN105955391A (zh) 一种带隙基准电压产生方法及电路
CN102142057A (zh) 应用于mosfet电学仿真的bsim4应力模型
CN103092253A (zh) 参考电压产生电路
CN105226054B (zh) 一种通用失配模型及其提取方法
Huang A physical, scalable and efficient deep-submicrometer MOSFET model for VLSI digital/analog circuit simulation
CN105302943B (zh) 一种偏置电压显性相关的失配模型及其提取方法
CN101739470B (zh) Mos晶体管多尺寸器件的工艺偏差模型的建立方法
CN107622959A (zh) 一种tcad仿真中mos电容cv特性曲线的校准方法
CN108304672A (zh) Mos器件spice局域失配模型
Haq et al. Reliable and ultra-low power approach for designing of logic circuits
CN101329693A (zh) Mos管电阻的建模方法
CN108388729A (zh) Mos器件spice局域失配模型
CN108416179A (zh) 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法
CN106446476A (zh) 一种通用版图临近效应表征模型及其提取方法
CN112906334A (zh) 一种基于物理结构的沟槽型mosfet电路模型及其建立方法
CN102915394A (zh) 一种应用于mosfet电学仿真的psp应力模型
Abbas et al. Sizing and optimization of low power process variation aware standard cells
Gu Modeling Method of Local Mismatch Model for MOS Transistors
CN105652175B (zh) 一种不同涨落源对器件电学特性影响幅度的提取方法
CN115220514B (zh) 一种电压基准源、芯片及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180810