CN108416179A - 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法 - Google Patents

一种负电容场效应晶体管中抑制随机掺杂效应的建模方法 Download PDF

Info

Publication number
CN108416179A
CN108416179A CN201810465594.1A CN201810465594A CN108416179A CN 108416179 A CN108416179 A CN 108416179A CN 201810465594 A CN201810465594 A CN 201810465594A CN 108416179 A CN108416179 A CN 108416179A
Authority
CN
China
Prior art keywords
mosfet
negative capacitance
effect
capacitance
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810465594.1A
Other languages
English (en)
Other versions
CN108416179B (zh
Inventor
吕伟锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201810465594.1A priority Critical patent/CN108416179B/zh
Publication of CN108416179A publication Critical patent/CN108416179A/zh
Application granted granted Critical
Publication of CN108416179B publication Critical patent/CN108416179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种负电容场效应晶体管中抑制随机掺杂效应的建模方法。该方法提供了NC‑MOSFET的剖面结构，在传统MOSFET的金属栅极上添加一层氧化铪（HfO）作为铁电材料，实现负电容的集成制作。建立了NC‑MOSFET的串联等效电容模型，解析了器件的性能参数与负电容的数学关系，并根据电容分压原理，推导内部栅极的电压，明晰了内部电压放大的机制，通过计算C EQ，I DNC，SSNC和DIBLNC的标准差、偏度和峰度，实现了其抑制RDE效应的原理分析和建模。

Description

一种负电容场效应晶体管中抑制随机掺杂效应的建模方法
技术领域
本发明属于半导体集成器件设计及电子设计自动化领域，涉及一种负电容场效应晶体管中抑制随机掺杂效应的建模方法。
背景技术
随着MOSFET器件技术节点的持续缩小，纳米尺度互补金属氧化物半导体(CMOS)集成电路芯片诸多挑战。物联网和可穿戴设备等应用电子产品希望功耗尽量小，以延长电池寿命和节约能源，但是遇到的一个严重问题是芯片层面的功耗密度却急剧增加。其原因是MOSFET的电源电压本来应该随着技术节点的缩小而降低。然而，由于受到电源电压应大于MOSFET器件阈值电压的限制，电源电压缩放被限制到近阈值区域，一般就很难小于0.7V。这种限制是因为传统MOSFET的亚阈值斜率SS＞60mV/decade的限制，使得器件的阈值不能按比例持续降低。
为了解决这一问题，使用负电容场效应晶体管(NC-MOSFET)减小m因子，来达到减小SS至小于60mV/decade的情况，由于这个方法只需要在传统的MOSFET栅极上面通过铁电材料增加一个负电容，与原来的工艺技术可以较好的兼容，且工艺成本较低，被学术界和工业界认为是极好的解决功耗问题的方案。但是，为了将该器件做成集成电路芯片，需要对其性能进行建模和仿真分析，这就要用到等效电路模型。
此外，NC-MOSFET器件也同样受到原有MOSFET器件工艺波动引起的器件和电路性能变化影响，导致集成电路芯片性能和成品率降低。随机掺杂波动效应(RDE)是纳米MOSFET最重要的内在变异源之一，它对NC-MOSFET中RDE效应的影响还没有被阐述。
发明内容
针对现有技术的不足，本发明提供了一种负电容场效应晶体管中抑制随机掺杂效应的建模方法。
本发明解决问题所采取的技术方案如下：
计算具体工艺技术节点MOSFET器件掺杂浓度的标准偏差，通过集成电路器件及电路仿真软件HSPICE，扫描栅电压VGS，使其在0V至1V之间变化，并进行蒙特卡洛仿真，在不同栅电压下各产生5000个样本数据。
通过HSPICE软件，提取MOSFET的栅极电容CG，漏源电流ID,亚阈斜率SS，及阈值电压VT随VGS变化的均值、标准差、偏度和峰度，估计随机掺杂效应对MOSFET器件参数影响的程度。
选取氧化铪作为铁电材料，取其剩余极化值在1μC/cm2至5μC/cm2之间，矫顽电场在0.5MV/cm至1.0MV/cm之间，并使得该材料膜的厚度TFE在5nm-25nm之间，制作一个与MOSFET匹配的电容器，上述参数可以保证该电容器工作在负电容模式且不出现滞回效应。
根据公式其中计算得到该负电容的值，并将其串联到MOSFET的栅极后集成在MOSFET上，构成一个负电容MOSFET器件，称其为NC-FET器件。
构建NC-FET的等效电容模型，得到从外部栅极看进去的等效电容计算公式：其中并根据串联电容的分压公式得到内部栅极上电压VG与外部栅电压VGS的关系为：
在保持外部栅电压VGS在0V至1V之间不变的情况下，重新分析内部栅电压VG作用下MOSFET性能参数在随机掺杂效应影响下的CEQ、IDNC、SSNC＝SS/Av和DIBLNC＝DIBL/Av变化的均值、标准差、偏度以及峰度，并与未串联负电容时的值进行比较。
本发明的有益效果：本发明通过建立负电容和MOSFET的串联等效电容模型，解析了器件的性能与负电容的关系，并根据电容分压原理，推导内部栅极的电压放大的机制，确定了抑制RDE效应的原理。
附图说明
图1是本发明方法流程图。
图2是本发明的器件结构剖面图。
图3是NC-MOSFET从外部看对应的等效电容模型。
具体实施方式
本发明涉及一种将NC-MOSFET中原负电容建立数学简析关系表达并与标准MOSFET的栅电容进行等效建模，并计算内部栅电压和表面电势，进而获得内部电压放大倍数Av，从而建立NC-MOSFET器件性能参数对RDE效应进行抑制的解析关系表达，达到抑制随机掺杂效应的效果。
如图1所示，本发明的方法具体是：
计算具体工艺技术节点的MOSFET器件沟道掺杂浓度的标准偏差，作为估计RDE效应的计算依据。
通过集成电路器件及电路仿真软件HSPICE，扫描栅电压VGS，使其在0V至1V之间每隔0.1V变化测量一次，并进行蒙特卡洛仿真，在不同栅电压下各产生5000个样本数据。
通过HSPICE软件，提取MOSFET的栅极电容CG，漏源电流ID,亚阈斜率SS，及阈值电压VT随栅-源电压VGS变化的均值、标准差、偏度和峰度，估计RDE对MOSFET器件参数影响的程度。
选取氧化铪(HfO)作为铁电材料，取其剩余极化值(Pr)在1μC/cm2至5μC/cm2之间，矫顽电场(Ec)在0.5MV/cm至1.0MV/cm之间，并使得该材料膜的厚度TFE在5nm-25nm之间，制作一个与该MOSFET栅电容相匹配的电容器，且上述参数可以保证该电容工作在负电容(Negative Capacitance NC)模式且不出现滞回效应。见图2中，NC-MOSFET器件工艺采用标准的CMOS工艺制作，在原来器件金属栅极基础上添加一层氧化铪(HfO)作为铁电材料，实现NC-MOSFET。
根据公式其中计算得到该负电容的值，并将其集成在MOSFET的栅极后上，构成一个NC-MOSFET器件。
如图3所示，构建NC-MOSFET的等效电容模型，得到从外部栅极看进去的等效电容计算公式：其中其中，Cox表示栅氧化层电容，Cd表示MOSFET沟道耗尽层电容。并根据串联电容的分压公式得到内部栅极上电压VG与外部栅电压VGS的关系为：由于CFE为负值，则VG>VGS,说明通过串联负电容之后，内部栅电压提升，并设放大倍数为
在保持外部栅电压VGS在0V至1V之间不变的情况下，重新分析内部栅电压VG作用下MOSFET性能参数受RDE影响的CEQ，IDNC,SSNC＝SS/Av和DIBLNC＝DIBL/Av等参数(其中IDNC表示NC-MOSFET的沟道电流，SSNC表示NC-MOSFET的亚阈斜率，DIBL表示漏致势垒降低，它们均为MOSFET器件的重要性能参数)变化的均值、标准差、偏度和峰度，并与未串联负电容时的值进行比较，确认其相对标准差在多大程度上比原来小，偏度和峰度变化有利于正态分布，说明这种方法抑制RDE效应的正确性。
本领域的普通技术人员应当认识到，以上实施步骤和方案仅是用来验证本发明，而并非作为对本发明的限定，只要是在本发明的范围内，对以上实施步骤和方案的变化、变形都将落在本发明的保护范围内。

Claims (1)

1.一种负电容场效应晶体管中抑制随机掺杂效应的建模方法，其特征在于：
计算具体工艺技术节点MOSFET器件掺杂浓度的标准偏差，通过集成电路器件及电路仿真软件HSPICE，扫描栅电压VGS，使其在0V至1V之间变化，并进行蒙特卡洛仿真，在不同栅电压下各产生5000个样本数据；
通过HSPICE软件，提取MOSFET的栅极电容CG，漏源电流ID,亚阈斜率SS，及阈值电压VT随VGS变化的均值、标准差、偏度和峰度，估计随机掺杂效应对MOSFET器件参数影响的程度；
选取氧化铪作为铁电材料，取其剩余极化值在1μC/cm2至5μC/cm2之间，矫顽电场在0.5MV/cm至1.0MV/cm之间，并使得该材料膜的厚度TFE在5nm-25nm之间，制作一个与MOSFET匹配的电容器，上述参数可以保证该电容器工作在负电容模式且不出现滞回效应；
根据公式其中计算得到该负电容的值，并将其串联到MOSFET的栅极后集成在MOSFET上，构成一个负电容MOSFET器件，称其为NC-FET器件；
构建NC-FET的等效电容模型，得到从外部栅极看进去的等效电容计算公式：其中Cox表示栅氧化层电容，Cd表示MOSFET沟道耗尽层电容，并根据串联电容的分压公式得到内部栅极上电压VG与外部栅电压VGS的关系为：
在保持外部栅电压VGS在0V至1V之间不变的情况下，重新分析内部栅电压VG作用下MOSFET性能参数在随机掺杂效应影响下的CEQ、IDNC、SSNC＝SS/Av和DIBLNC＝DIBL/Av变化的均值、标准差、偏度以及峰度，并与未串联负电容时的值进行比较，其中IDNC表示负电容场效应晶体管的沟道电流，SSNC表示负电容场效应晶体管的亚阈斜率，DIBL表示漏致势垒降低。
CN201810465594.1A 2018-05-16 2018-05-16 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法 Active CN108416179B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810465594.1A CN108416179B (zh) 2018-05-16 2018-05-16 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810465594.1A CN108416179B (zh) 2018-05-16 2018-05-16 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法

Publications (2)

Publication Number Publication Date
CN108416179A true CN108416179A (zh) 2018-08-17
CN108416179B CN108416179B (zh) 2021-09-07

Family

ID=63139664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810465594.1A Active CN108416179B (zh) 2018-05-16 2018-05-16 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法

Country Status (1)

Country Link
CN (1) CN108416179B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736083A (zh) * 2020-12-25 2021-04-30 光华临港工程应用技术研发(上海)有限公司 一种三维铁电存储器件的制造方法
CN112837724A (zh) * 2021-01-06 2021-05-25 中国科学院微电子研究所 反相器和存储器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1356728A (zh) * 2001-12-20 2002-07-03 华中科技大学 铁电场效应晶体管及其制备方法
US20050151210A1 (en) * 2004-01-12 2005-07-14 Sharp Laboratories Of America, Inc. In2O3 thin film resistivity control by doping metal oxide insulator for MFMox device applications
US20120261771A1 (en) * 2011-04-18 2012-10-18 International Business Machines Corporation Semiconductor structures with dual trench regions and methods of manufacturing the semiconductor structures
US8785995B2 (en) * 2011-05-16 2014-07-22 International Business Machines Corporation Ferroelectric semiconductor transistor devices having gate modulated conductive layer
US9269785B2 (en) * 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
US20160260837A1 (en) * 2015-03-03 2016-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US20160336312A1 (en) * 2015-05-15 2016-11-17 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and transistor
US20170162702A1 (en) * 2015-12-04 2017-06-08 The Regents Of The University Of California 3d transistor having a gate stack including a ferroelectric film
CN107292026A (zh) * 2017-06-21 2017-10-24 杭州电子科技大学 一种工艺参数波动引起mosfet性能变化的估计方法
CN107423463A (zh) * 2017-02-23 2017-12-01 湘潭大学 一种铁电场效应晶体管模型的建立方法和系统

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1356728A (zh) * 2001-12-20 2002-07-03 华中科技大学 铁电场效应晶体管及其制备方法
US20050151210A1 (en) * 2004-01-12 2005-07-14 Sharp Laboratories Of America, Inc. In2O3 thin film resistivity control by doping metal oxide insulator for MFMox device applications
US20120261771A1 (en) * 2011-04-18 2012-10-18 International Business Machines Corporation Semiconductor structures with dual trench regions and methods of manufacturing the semiconductor structures
US8785995B2 (en) * 2011-05-16 2014-07-22 International Business Machines Corporation Ferroelectric semiconductor transistor devices having gate modulated conductive layer
US9269785B2 (en) * 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
US20160260837A1 (en) * 2015-03-03 2016-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US20160336312A1 (en) * 2015-05-15 2016-11-17 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and transistor
US20170162702A1 (en) * 2015-12-04 2017-06-08 The Regents Of The University Of California 3d transistor having a gate stack including a ferroelectric film
CN107423463A (zh) * 2017-02-23 2017-12-01 湘潭大学 一种铁电场效应晶体管模型的建立方法和系统
CN107292026A (zh) * 2017-06-21 2017-10-24 杭州电子科技大学 一种工艺参数波动引起mosfet性能变化的估计方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
SOURABH KHANDELWAL ET AL.: "Impact of Parasitic Capacitance and Ferroelectric Parameters on Negative Capacitance FinFET Characteristics", 《IEEE ELECTRON DEVICE LETTERS》 *
Y.G.XIAO ET AL.: "Use of negative capacitance to simulate the electrical characteristics indouble-gate ferroelectricfield-effect transistors", 《CURRENT APPLIED PHYSICS》 *
肖永光: "铁电场效应晶体管的保持性能与负电容效应研究", 《中国博士学位论文全文数据库（电子期刊）信息科技辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736083A (zh) * 2020-12-25 2021-04-30 光华临港工程应用技术研发(上海)有限公司 一种三维铁电存储器件的制造方法
CN112837724A (zh) * 2021-01-06 2021-05-25 中国科学院微电子研究所 反相器和存储器件

Also Published As

Publication number Publication date
CN108416179B (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
Duarte et al. BSIM-CMG: Standard FinFET compact model for advanced circuit design
CN102707227B (zh) 一种场效应晶体管阈值电压提取方法
CN102968538B (zh) Mos晶体管psp失配模型的建模方法
CN107423463B (zh) 一种铁电场效应晶体管模型的建立方法和系统
CN102142057A (zh) 应用于mosfet电学仿真的bsim4应力模型
CN107609269A (zh) 一种随偏置缩放的晶体管噪声模型建立方法
WO2012126237A1 (zh) 一种soi场效应晶体管spice模型系列的建模方法
CN108416179A (zh) 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法
CN106446395A (zh) 一种nmos总剂量辐照效应的解析建模方法
CN108388728A (zh) Mos器件spice局域失配模型
CN102592014B (zh) 一种有机薄膜晶体管电流-电压仿真模型的参数提取方法
Kumar et al. Compact modeling of the effects of parasitic internal fringe capacitance on the threshold voltage of high-k gate-dielectric nanoscale SOI MOSFETs
US7761823B2 (en) Method for adjusting a transistor model for increased circuit simulation accuracy
CN114004067A (zh) Mosfet开关管特性模型建立方法、装置、设备及介质
Fuketa et al. A closed-form expression for minimum operating voltage of CMOS D flip-flop
CN100442298C (zh) 栅极根部缺陷与mosfet器件性能相关性的仿真方法
CN113868854B (zh) 一种分布式沟道铁电晶体管FeFET建模方法
CN113111498B (zh) 一种偏栅晶体管进行建模的方法及电路仿真方法
CN102915394B (zh) 一种应用于mosfet电学仿真的psp应力的建模方法
CN102779205B (zh) 一种短沟道围栅结构mosfet的阈值电压解析模型
CN106249799B (zh) 一种低温漂的全mosfet基准电压源
Jeon et al. Physics-based SPICE model of a-InGaZnO thin-film transistor using Verilog-A
CN105005663B (zh) 一种体接电位pd‑soi mosfet二维阈值电压解析模型及其建立方法和阈值电压计算方法
CN104166422B (zh) 一种输出可调的无电阻非带隙基准源
CN116542193A (zh) 器件漏电流模型及其提取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant