CN112736083A - 一种三维铁电存储器件的制造方法 - Google Patents
一种三维铁电存储器件的制造方法 Download PDFInfo
- Publication number
- CN112736083A CN112736083A CN202011562885.6A CN202011562885A CN112736083A CN 112736083 A CN112736083 A CN 112736083A CN 202011562885 A CN202011562885 A CN 202011562885A CN 112736083 A CN112736083 A CN 112736083A
- Authority
- CN
- China
- Prior art keywords
- memory device
- layer
- substrate
- ferroelectric memory
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 239000002070 nanowire Substances 0.000 claims abstract description 16
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 113
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 23
- 230000015654 memory Effects 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- -1 8slm Chemical compound 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
Abstract
本发明公开了一种三维铁电存储器件的制造方法，包括：提供衬底；对所述衬底进行掺杂，以形成源极；在所述衬底上形成数条纳米线，所述纳米线的延伸方向垂直于所述衬底；在所述衬底上形成栅极材料层；图案化所述栅极材料层以形成环绕所述纳米线的栅极；在所述纳米线上形成漏极；形成铁电电容器，所述铁电电容器与所述漏极电连接。根据本发明提供的三维铁电存储器件的制造方法，通过垂直纳米线环绕栅极(GAA)构建三维铁电存储器件，减小了三维铁电存储器件的管芯尺寸，降低了功耗，避免了信号传播延迟等问题。
Description
技术领域
本发明涉及电子存储领域，具体而言涉及一种三维铁电存储器件的制造方法。
背景技术
铁电存储器(FeRAM)是利用铁电材料在外电场作用下的铁电效应来进行信息存储的。由于铁电存储器有近乎无限次的写入寿命，且能够在非常低的电能需求下快速地存储，因此，在消费领域的小型设备中得到广泛地应用。
图1示出了示例性铁电存储单元100的电路示意图。铁电存储单元100 是铁电存储器件的存储元件，并且可以包括各种设计和配置。如图1所示，铁电存储单元100是“1T-1C”单元，其包括电容器102和晶体管104。晶体管 104为NMOS晶体管。晶体管104的源极S电连接到位线BL。晶体管104 的栅极电连接到字线WL。晶体管104的漏极D电连接到电容器102的下电极112。电容器102的上电极110连接到板线PL。
近年来，为了满足大量数据存储的发展需求，存储器件的制造技术已从平面二维集成转为三维集成。因此，有必要提出一种新的三维铁电存储器件的制造方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种三维铁电存储器件的制造方法，包括：
提供衬底；
对所述衬底进行掺杂，以形成源极；
在所述衬底上形成栅极；
形成覆盖所述衬底的层间介电层；
图案化所述层间介电层和所述栅极，以形成露出所述源极的孔洞；
在所述孔洞中沉积沟道材料层，以形成所述栅极环绕的数条纳米线；
对所述沟道材料层进行掺杂，以形成漏极；
在所述漏极上形成铁电电容器。
进一步，所述铁电电容器由下至上依次包括第一电极层，铁电材料层和第二电极层。
进一步，所述铁电材料层包括HfO2或CuInP2S6。
进一步，在所述孔洞中沉积所述沟道材料层之前还包括：在所述孔洞的侧壁上形成栅极介电层。
进一步，所述纳米线包括多晶硅。
进一步，在所述衬底上形成栅极之前还包括：在所述衬底上形成隔离层。
进一步，在所述衬底上形成栅极包括：
在所述隔离层上形成栅极材料层；
图案化所述栅极材料层，以形成栅极。
进一步，在形成所述铁电电容器之后还包括：
图案化所述层间介电层，以分别形成露出所述源极和所述栅极的开口；
在所述开口中填充导电材料，以分别形成与所述源极和所述栅极相接的互连结构。
进一步，所述三维铁电存储器件的制造方法还包括重复上述步骤，以形成多层层叠的存储器件结构。
根据本发明提供的三维铁电存储器件的制造方法，通过垂直纳米线环绕栅极(GAA)构建三维铁电存储器件，减小了三维铁电存储器件的管芯尺寸，降低了功耗，避免了信号传播延迟等问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了示例性铁电存储单元的电路示意图；
图2为根据本发明的一个实施例的三维铁电存储器件的制造方法的流程图；
图3A-3F为根据本发明的一个实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在... 之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明提供了一种三维铁电存储器件的制造方法，如图2和图3A-3E所示，包括：
步骤S201：提供衬底300；
步骤S202：对所述衬底300进行掺杂，以形成源极310；
步骤S203：在所述衬底300上形成栅极342；
步骤S204：形成覆盖所述衬底300的层间介电层352；
步骤S205：图案化所述层间介电层352和所述栅极342，以形成露出所述源极310的孔洞；
步骤S206：在所述孔洞中沉积沟道材料层，以形成所述栅极342环绕的数条纳米线330；
步骤S207：对所述沟道材料层进行掺杂，以形成漏极320；
步骤S208：在所述漏极320上形成铁电电容器。
下面结合附图对所述三维存储器件的制造方法进行详细的说明。
首先，执行步骤S201，如图3A所示，提供衬底300。
示例性地，衬底300可以是以下所提到的材料中的至少一种：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅 (S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本发明的示例性实施例中，衬底300为硅衬底。
接下来，执行步骤S202，如图3A所示，对所述衬底300进行掺杂，以形成源极310。
具体地，在该步骤中，可以先在所述衬底300上形成保护层和/或掩膜层，然后执行离子注入进而形成所述源极310，并在离子注入之后去除所述保护层和/或掩膜层。
其中，所述离子注入的能量、剂量以及深度均可以根据实际需要进行选择，并不局限于某一数值范围。
在本发明的示例性实施例中，在所述衬底300上形成图案化的掩膜层，以露出需要形成源极310的区域；
然后以所述掩膜层为掩膜执行离子注入，注入的离子为N型离子，以形成所述源极310。
可选地，在该步骤中所述注入的离子能量为1kev-10kev，注入的离子剂量为5×1014-5×1016原子/cm2。
接下来，执行步骤S203，如图3A所示，在所述衬底300上形成栅极342。
参照图3A，首先在所述衬底300上形成隔离层351，所述隔离层351可使用诸如氧化硅层、氮化硅层、或氮氧化硅层的无机绝缘层，诸如包含聚乙烯苯酚、聚酰亚胺、或硅氧烷等的绝缘层等来形成。示例性地，所述隔离层 351的沉积可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积 (LAD)以及选择外延生长(SEG)中的一种。
接下来，在所述隔离层351上形成栅极材料层，栅极材料层包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种。所述栅极材料层的形成方法可以采用本领域技术人员所熟习的任何现有技术，在此不再赘述。
接下来，图案化所述栅极材料层。
示例性地，在所述栅极材料层上形成掩膜层(未示出)，所述掩膜层上形成栅极的图案；然后以所述掩膜层为掩膜蚀刻所述栅极材料层，以将所述图案转移至所述栅极材料层中，进而形成栅极342。
示例性地，图案化所述栅极材料层的方法可选用干法刻蚀或者湿法刻蚀的方法。干法刻蚀工艺包括但不限于：反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀、激光烧蚀或者这些方法的任意组合。也可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。干法刻蚀的其源气体可以包括 HBr和/或CF4气体。
接下来，执行步骤S204，如图3B所示，形成覆盖所述衬底300的层间介电层352。
示例性地，所述层间介电层352与上述隔离层351可采用相同的材料，并通过相同的方法形成，在此不再赘述。
接下来，执行步骤S205，如图3B所示，图案化所述层间介电层352和所述栅极342，以形成露出所述源极310的孔洞。
示例性地，在所述层间介电层352上形成掩膜层(未示出)，所述掩膜层上形成沟道的图案；然后以所述掩膜层为掩膜蚀刻所述层间介电层352、所述栅极342和所述隔离层351，以将形成露出所述源极310的孔洞，如图3B 所示。
示例性地，图案化所述层间介电层352、所述栅极342和所述隔离层351 的方法可以采用本领域技术人员所熟习的任何现有技术，在此不再赘述。
接下来，执行步骤S206，如图3C所示，在所述孔洞中沉积沟道材料层，以形成所述栅极342环绕的数条纳米线330。
首先，在所述孔洞的侧壁上形成栅极介电层341。
示例性地，栅极介电层341包括氧化物层，例如二氧化硅(SiO2)层。所述栅极介电层的形成方法可以采用本领域技术人员所熟习的任何现有技术，包括物理气相沉积法(PVD)和化学气相沉积法(CVD)，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
示例性地，所述沟道材料层包括但不限于多晶硅。
示例性地，所述多晶硅纳米线330的形成方法可选用低压化学气相沉积 (LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如130sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350mTorr，如 300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He) 或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm 或15slm。
接下来，执行步骤S207，如图3D所示，对所述沟道材料层进行掺杂，以形成漏极320。
具体地，在该步骤中，对沟道材料层执行离子注入进而形成所述漏极 320。
其中，所述离子注入的能量、剂量以及深度均可以根据实际需要进行选择，并不局限于某一数值范围。
在本发明的示例性实施例中，注入的离子为N型离子。
在形成所述漏极之后还包括执行退火的步骤。在本发明的示例性实施例中，所述退火温度为200-500℃，所述热退火步骤时间为1-200s，但并不局限于所述数值范围。
接下来，执行步骤S208，如图3E所示，在所述漏极320上形成铁电电容器。
示例性地，所述铁电电容器由下至上依次包括第一电极层371，铁电材料层372和第二电极层373。所述第一电极层371和第二电极层373作为铁电电容器的极板，可以由TiN、Pt等铁电电容的常见电极材料构成。所述第一电极层371和第二电极层373的沉积方法可以为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，在本发明中优选为物理气相沉积(PVD)法。
示例性地，铁电材料在没有外部电场的情况下可以表现出自发极化。所述极化可以通过晶体中的离子位移而重新定向，并且极化切换可以通过外部电场触发，从而铁电材料可以具有两种电控非易失性状态。在本发明的示例性实施例中，所述铁电材料层包括但不限于HfO2或CuInP2S6。
接下来，参照图3F，还包括形成与所述源极310和所述栅极342相接的互连结构的步骤：
图案化所述层间介电层352，以形成第一开口，所述第一开口露出所述栅极342；在该步骤中还进一步图案化所述层间介电层352和所述隔离层351，以形成第二开口，所述第二开口路出所述源极310。
然后第一开口中填充导电材料，形成第一互连结构361，以与所述栅极 342电连接，同时在所述第二开口中填充导电材料，以形成第二互连结构362，与所述源极310电连接。
示例性地，所述互连结构采用导电材料制成，包括但不限于钨(W)、铝 (Al)、铜(Cu)。
上述步骤以形成一层的存储单元层为示例进行了说明，所述存储单元层中包括数个存储单元，每一存储单元均包括包含纳米线的晶体管和与之相连的铁电电容器。本发明还包括重复上述步骤，以形成多层层叠的存储器件结构。即在上述存储单元层上再次沉积硅材料层作为衬底，然后形成纳米线、栅极、漏极、铁电电容器等步骤，从而形成三维堆叠的存储器件结构，其包括数层上述的存储单元层。
根据本发明提供的三维铁电存储器件的制造方法，通过垂直纳米线环绕栅极(GAA)构建三维铁电存储器件，减小了三维铁电存储器件的管芯尺寸，降低了功耗，避免了信号传播延迟等问题。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种三维铁电存储器件的制造方法，其特征在于，包括：
提供衬底；
对所述衬底进行掺杂，以形成源极；
在所述衬底上形成栅极；
形成覆盖所述衬底的层间介电层；
图案化所述层间介电层和所述栅极，以形成露出所述源极的孔洞；
在所述孔洞中沉积沟道材料层，以形成所述栅极环绕的数条纳米线；
对所述沟道材料层进行掺杂，以形成漏极；
在所述漏极上形成铁电电容器。
2.如权利要求1所述的三维铁电存储器件的制造方法，其特征在于，所述铁电电容器由下至上依次包括第一电极层，铁电材料层和第二电极层。
3.如权利要求2所述的三维铁电存储器件的制造方法，其特征在于，所述铁电材料层包括HfO2或CuInP2S6。
4.如权利要求1所述的三维铁电存储器件的制造方法，其特征在于，在所述孔洞中沉积所述沟道材料层之前还包括：
在所述孔洞的侧壁上形成栅极介电层。
5.如权利要求1所述的三维铁电存储器件的制造方法，其特征在于，所述纳米线包括多晶硅。
6.如权利要求1所述的三维铁电存储器件的制造方法，其特征在于，在所述衬底上形成栅极之前还包括：
在所述衬底上形成隔离层。
7.如权利要求6所述的三维铁电存储器件的制造方法，其特征在于，在所述衬底上形成栅极包括：
在所述隔离层上形成栅极材料层；
图案化所述栅极材料层，以形成栅极。
8.如权利要求1所述的三维铁电存储器件的制造方法，其特征在于，在形成所述铁电电容器之后还包括：
图案化所述层间介电层，以分别形成露出所述源极和所述栅极的开口；
在所述开口中填充导电材料，以分别形成与所述源极和所述栅极相接的互连结构。
9.如权利要求1所述的三维铁电存储器件的制造方法，其特征在于，还包括重复上述步骤，以形成多层层叠的存储器件结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011562885.6A CN112736083A (zh) | 2020-12-25 | 2020-12-25 | 一种三维铁电存储器件的制造方法 |
| PCT/CN2020/140981 WO2022134155A1 (zh) | 2020-12-25 | 2020-12-29 | 一种三维铁电存储器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011562885.6A CN112736083A (zh) | 2020-12-25 | 2020-12-25 | 一种三维铁电存储器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112736083A true CN112736083A (zh) | 2021-04-30 |
Family
ID=75616346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011562885.6A Pending CN112736083A (zh) | 2020-12-25 | 2020-12-25 | 一种三维铁电存储器件的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112736083A (zh) |
| WO (1) | WO2022134155A1 (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5136534A (en) * | 1989-06-30 | 1992-08-04 | Texas Instruments Incorporated | Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell |
| US20140247674A1 (en) * | 2013-03-01 | 2014-09-04 | Micron Technology, Inc. | Vertical access device and apparatuses having a body connection line, and related method of operating the same |
| CN104810269A (zh) * | 2014-01-27 | 2015-07-29 | 格罗方德半导体公司 | 具有铁电氧化铪的半导体装置及形成该半导体装置的方法 |
| CN106158877A (zh) * | 2016-09-30 | 2016-11-23 | 中国科学院微电子研究所 | 存储器件及其制造方法及包括该存储器件的电子设备 |
| CN106206600A (zh) * | 2016-09-30 | 2016-12-07 | 中国科学院微电子研究所 | 存储器件及其制造方法及包括该存储器件的电子设备 |
| CN106206706A (zh) * | 2014-09-03 | 2016-12-07 | 台湾积体电路制造股份有限公司 | 形成晶体管的方法 |
| CN107134487A (zh) * | 2017-06-06 | 2017-09-05 | 湘潭大学 | 一种基于氧化铪的铁电栅结构及其制备工艺 |
| CN108416179A (zh) * | 2018-05-16 | 2018-08-17 | 杭州电子科技大学 | 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法 |
| CN109904162A (zh) * | 2019-03-08 | 2019-06-18 | 成都豆萁集成电路设计有限公司 | 一种铁电存储器单元及其制造方法 |
| CN110047844A (zh) * | 2019-04-11 | 2019-07-23 | 中国科学院微电子研究所 | 三维垂直单晶体管铁电存储器及其制备方法 |
| CN110364572A (zh) * | 2019-07-04 | 2019-10-22 | 国家纳米科学中心 | 一种双栅耦合结构及其制备方法和应用 |
| CN110534505A (zh) * | 2019-08-29 | 2019-12-03 | 华中科技大学 | 一种三维铁电电容器件、制备方法及铁电存储器 |
| CN110943128A (zh) * | 2018-09-21 | 2020-03-31 | 中国科学院半导体研究所 | 二维mosfet/mfis多功能开关存储器件及其制备方法 |
| US20200203381A1 (en) * | 2018-12-20 | 2020-06-25 | Sandisk Technologies Llc | Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same |
| CN112018180A (zh) * | 2019-05-30 | 2020-12-01 | 台湾积体电路制造股份有限公司 | 半导体装置结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633147A (zh) * | 2014-10-27 | 2016-06-01 | 中国科学院微电子研究所 | 隧穿场效应晶体管及其制造方法 |
-
2020
- 2020-12-25 CN CN202011562885.6A patent/CN112736083A/zh active Pending
- 2020-12-29 WO PCT/CN2020/140981 patent/WO2022134155A1/zh unknown
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5136534A (en) * | 1989-06-30 | 1992-08-04 | Texas Instruments Incorporated | Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell |
| US20140247674A1 (en) * | 2013-03-01 | 2014-09-04 | Micron Technology, Inc. | Vertical access device and apparatuses having a body connection line, and related method of operating the same |
| CN104810269A (zh) * | 2014-01-27 | 2015-07-29 | 格罗方德半导体公司 | 具有铁电氧化铪的半导体装置及形成该半导体装置的方法 |
| CN106206706A (zh) * | 2014-09-03 | 2016-12-07 | 台湾积体电路制造股份有限公司 | 形成晶体管的方法 |
| CN106158877A (zh) * | 2016-09-30 | 2016-11-23 | 中国科学院微电子研究所 | 存储器件及其制造方法及包括该存储器件的电子设备 |
| CN106206600A (zh) * | 2016-09-30 | 2016-12-07 | 中国科学院微电子研究所 | 存储器件及其制造方法及包括该存储器件的电子设备 |
| CN107134487A (zh) * | 2017-06-06 | 2017-09-05 | 湘潭大学 | 一种基于氧化铪的铁电栅结构及其制备工艺 |
| CN108416179A (zh) * | 2018-05-16 | 2018-08-17 | 杭州电子科技大学 | 一种负电容场效应晶体管中抑制随机掺杂效应的建模方法 |
| CN110943128A (zh) * | 2018-09-21 | 2020-03-31 | 中国科学院半导体研究所 | 二维mosfet/mfis多功能开关存储器件及其制备方法 |
| US20200203381A1 (en) * | 2018-12-20 | 2020-06-25 | Sandisk Technologies Llc | Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same |
| CN109904162A (zh) * | 2019-03-08 | 2019-06-18 | 成都豆萁集成电路设计有限公司 | 一种铁电存储器单元及其制造方法 |
| CN110047844A (zh) * | 2019-04-11 | 2019-07-23 | 中国科学院微电子研究所 | 三维垂直单晶体管铁电存储器及其制备方法 |
| CN112018180A (zh) * | 2019-05-30 | 2020-12-01 | 台湾积体电路制造股份有限公司 | 半导体装置结构 |
| CN110364572A (zh) * | 2019-07-04 | 2019-10-22 | 国家纳米科学中心 | 一种双栅耦合结构及其制备方法和应用 |
| CN110534505A (zh) * | 2019-08-29 | 2019-12-03 | 华中科技大学 | 一种三维铁电电容器件、制备方法及铁电存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022134155A1 (zh) | 2022-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11437270B2 (en) | Three-dimensional memory device containing word lines formed by selective tungsten growth on nucleation controlling surfaces and methods of manufacturing the same | |
| US10224240B1 (en) | Distortion reduction of memory openings in a multi-tier memory device through thermal cycle control | |
| US9576966B1 (en) | Cobalt-containing conductive layers for control gate electrodes in a memory structure | |
| TWI691058B (zh) | 三維儲存裝置及其製造方法 | |
| US11424265B2 (en) | Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same | |
| US9646975B2 (en) | Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure | |
| EP3286784B1 (en) | Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material | |
| US10453798B2 (en) | Three-dimensional memory device with gated contact via structures and method of making thereof | |
| US11114534B2 (en) | Three-dimensional nor array including vertical word lines and discrete channels and methods of making the same | |
| US9806089B2 (en) | Method of making self-assembling floating gate electrodes for a three-dimensional memory device | |
| US10381372B2 (en) | Selective tungsten growth for word lines of a three-dimensional memory device | |
| US20180342531A1 (en) | Three-dimensional memory device containing support pillars underneath a retro-stepped dielectric material and method of making thereof | |
| US20210242241A1 (en) | Three-dimensional nor array including vertical word lines and discrete memory elements and methods of manufacture | |
| CN106057804A (zh) | 半导体器件 | |
| WO2017065869A1 (en) | Multilevel memory stack structure with joint electrode having a collar portion and methods for manufacturing the same | |
| US20200286909A1 (en) | Three-dimensional memory device containing a channel connection strap and method for making the same | |
| WO2020209913A1 (en) | Method of forming seamless drain-select-level electrodes for a three-dimensional memory device and structures formed by the same | |
| US11894298B2 (en) | Three-dimensional memory device containing amorphous and crystalline blocking dielectric layers | |
| US11177280B1 (en) | Three-dimensional memory device including wrap around word lines and methods of forming the same | |
| WO2021225639A1 (en) | Three-dimensional memory device with a dielectric isolation spacer and methods of forming the same | |
| WO2021194536A1 (en) | Three-dimensional memory device containing inter-select-gate electrodes and methods of making the same | |
| WO2022134155A1 (zh) | 一种三维铁电存储器件的制造方法 | |
| US11024645B2 (en) | Three-dimensional memory device containing a silicon nitride ring in an opening in a memory film and method of making the same | |
| WO2022134156A1 (zh) | 一种三维存储器件及其制造方法、电子装置 | |
| WO2023086126A1 (en) | Three-dimensional memory device with word-line etch stop liners and method of making thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210430 |