CN110943128A - 二维mosfet/mfis多功能开关存储器件及其制备方法 - Google Patents

二维mosfet/mfis多功能开关存储器件及其制备方法 Download PDF

Info

Publication number
CN110943128A
CN110943128A CN201811106311.0A CN201811106311A CN110943128A CN 110943128 A CN110943128 A CN 110943128A CN 201811106311 A CN201811106311 A CN 201811106311A CN 110943128 A CN110943128 A CN 110943128A
Authority
CN
China
Prior art keywords
dimensional
mfis
mosfet
electrode
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811106311.0A
Other languages
English (en)
Other versions
CN110943128B (zh
Inventor
魏钟鸣
杨淮
李京波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Xinke Semiconductor Co Ltd
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201811106311.0A priority Critical patent/CN110943128B/zh
Publication of CN110943128A publication Critical patent/CN110943128A/zh
Application granted granted Critical
Publication of CN110943128B publication Critical patent/CN110943128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种二维MOSFET/MFIS多功能开关存储器件及其制备方法,制备出了全二维结构的集开关和存储特性为一体的纳米级多功能器件。其中MOSFET结构为掺杂Si,二氧化硅,二维半导体纳米片和源漏电极,实现开关功能;MFIS结构包括顶栅电极,二维铁电薄膜,立方氮化硼绝缘层薄片,二维薄层半导体纳米片和源漏电极,实现存储功能。以二维材料为沟道的场效应晶体管迁移率达到700cm2/Vs,开关比超过108;以二维铁电薄膜作为代替传统MFIS的铁电材料,突破了铁电薄膜的厚度限制,使其厚度降低至单原子层厚,约为1nm,通过施加在顶栅的电压大小,从而改变铁电薄膜的极化方向实现非易失信息存储。独特的二维MOSFET/MFIS结构,极大地提高了晶体管集成度和信息存储密度。

Description

二维MOSFET/MFIS多功能开关存储器件及其制备方法
技术领域
本发明涉及半导体场效应晶体管和非易失信息存储领域,尤其涉及了一种基于二维铁电材料的MOSFET/MFIS新型多功能开关存储器件的设计及制备方法。本发明首次实现了全二维结构的集开关和存储特性为一体的纳米级工艺多功能单元器件。
背景技术
根据“摩尔定律”,每隔18个月,集成电路上可容纳的晶体管数目便会增加一倍,性能也将提升一倍。而传统的硅基晶体管由于受到量子效应的约束,将很快到达其物理极限。因此,寻找代替硅基的半导体晶体管材料是目前世界范围内半导体研究领域的热门,直到2010年国际上首次成功制造出了首批基于单层MoS2材料的晶体管(MOSFET),这使得基于二维材料的场效应晶体管有望发展成为比传统硅晶体管更节能的小尺寸低电压柔性电子器件。典型的金属氧化物半导体场效应晶体管(MOSFET)组成了大多数现代集成电路的基本构建块。MOSFET由栅极,源极和漏极组成。基本上,MOSFET是一个开关,来自栅极的电压导通或关闭源极和漏极之间的电流。二维材料单层二硫化钼由于具有极佳电子迁移率(可快速反应)与高开关比(电晶体较稳定),能够将半导体工艺技术提高至2纳米,相比于目前国际半导体大厂如Intel、台积电及三星等硅基技术工艺约落在7-10纳米间,基于二维材料的MOSFET可用于未来新型低耗能逻辑电路,极有可能取代目前硅晶做下世代主要核心元件。随着现在社会信息爆发式增长,简单的晶体管开关器件无法满足现代集成电路对器件多功能的需求,寻找集开关和非易失存储功能于一体的纳米级多功能器件对现代器件工艺提出来了巨大的挑战,而将铁电材料引入半导体集成电路中将使其具备由于铁电极化作用引起的存储特性。
利用铁电材料制成的铁电非易失存储器是近年来发展较快的新型高性能非易失存储器,作为新型非易失存储器之一,FeRAM具有低功耗,成本低,高的重复擦写次数,理论上存储寿命长达10年等优点,极具市场应用前景。其中金属-铁电-绝缘层-半导体(MFIS)结构的铁电场效应晶体管(FeFET)组成的铁电存储器,以其非破坏性读出、存储密度高等优点,成为最具潜力的下一代非挥发性存储器件之一。经典FRAM结构中的铁电材料存在许多局限,这是由于传统的铁电薄膜不可扩展,而且当其厚度降低时铁电性能减弱甚至消失,导致FRAM还没有突破130纳米技术节点,这妨碍了传统FRAM的广泛使用。
发明内容
针对以上问题,本发明提供了一种二维MOSFET/MFIS多功能开关存储器件及其制备方法,首次实现了全二维结构的集开关和存储特性为一体的纳米级多功能单元器件。
对于MFIS结构,当在顶栅上施加一个正的写入电压时,二维铁电薄膜发生极化,二维半导体沟道表面形成一个导电的反型层,这样就会在源漏极之间形成一个电流的通道,此时在漏极就能读到一个较大的电流,对应着存储逻辑值“1”。这是MFIS器件的写入过程:当在顶栅施加一个负的脉冲电压时,源漏极之间的二维沟道表面则形成一个积累层,截断了源、漏极之间的电流通道,此时在漏极读到的电流就很小,对应着存储逻辑值“0”。这则是MFIS器件的擦除过程。而MOSFET结构通过施加掺杂Si的底栅极电压可以控制打开或关闭源极和漏极之间的通过二维半导体材料的电流,从而实现开关功能,以MoS2为沟道的场效应晶体管迁移率达到700cm2/Vs,开关比超过108。
本发明的目的是提供了一种二维MOSFET/MFIS多功能开关存储器件及其制备方法,其中,该二维MOSFET/MFIS多功能开关存储器件包括:
p型或n型掺杂Si的底栅电极;
二氧化硅栅极介质,设置于底栅电极之上;
二维半导体纳米片作为沟道,设置于二氧化硅栅极介质上;
绝缘层,边缘与二维半导体纳米片对齐并设置于其上;
二维铁电薄膜实现铁电极化存储,其边缘与二维半导体纳米片及绝缘层对齐,并设置于绝缘层之上;
以及导电金属材料作为源端电极、漏端电极与顶栅电极,其中,源端电极与漏端电极设置于二维半导体纳米片两端,顶栅电极设置于二维铁电薄膜之上,控制擦写读取。
进一步的,MOSFET结构为p型或n型掺杂Si的底栅电极、二氧化硅栅极介质、二维半导体纳米片、源端电极和漏端电极,纳米级厚度的二维半导体纳米片作为沟道的场效应晶体管,实现开关功能。
进一步的,二维半导体纳米片是MoS2、InSe、WS2或其它具备半导体特性的二维层状材料,厚度为1-100nm。
进一步的,MFIS结构为顶栅电极、二维铁电薄膜、绝缘层、二维半导体纳米片、源端电极和漏端电极,实现存储功能。
进一步的,顶栅电极厚度为20-80nm,材料为导电材料,包括导电金属。
进一步的,二维铁电薄膜的材料是具备绝缘特性或铁电特性的二维层状材料,包括In2Se3、碲化硒或CuInP2S6,厚度为1-50nm。
进一步的,绝缘层的材料是具备绝缘特性的二维层状材料,包括立方氮化硼材料,厚度为1-100nm。
进一步的,二维半导体纳米片的生长范围在300-1200℃之间,气流为10-200sccm,生长的纳米片厚度为1-100nm。
进一步的,源端电极、漏端电极和顶栅电极的电极材料包括以下材料中至少一种:Au、Pt、Al、Ti、Ni、Ag和In,或为具有导电特性的电极,包括:石墨烯或ITO,厚度为20-80nm。
该二维MOSFET/MFIS多功能开关存储器件的制备方法包括以下步骤:
步骤1:将单晶n型或p型掺杂硅片经过高温氧化形成Si/SiO2衬底,SiO2作为MOSFET的背栅,将衬底分别置入丙酮和异丙醇中超声清洗,之后置入浓硫酸和双氧水中清洗;
步骤2:在Si/SiO2衬底上通过化学气相沉积生长二维半导体纳米片;
步骤3:光刻或电子束曝光在二维半导体纳米片制作源端电极和漏端电极;
步骤4:使用具备粘性的胶带将绝缘层材料和二维铁电薄膜机械剥离至1-100nm;
步骤5:使用聚二甲基硅氧烷片依次分别在干法转移操作台上覆盖绝缘层材料和二维铁电薄膜层至生长的二维半导体纳米片上;
步骤6:光刻或电子束曝光制作MFIS结构的顶栅电极。
本发明具有以下特点:
(1)采用化学气相沉积的方法简单直接地大面积获得二薄层二维半导体纳米片,得到的二维纳米片晶体结晶质量高,物理和化学性能优异,操作简单、能够可重复地大规模生产。
(2)本发明采用的二维器件的厚度在垂直方向能达到10nm以内,而且干法转移的制备流程简单,集成度高,成本低廉,仅通过几步简便的操作就能实现MOSFET/MFIS混合结构器件。
(3)本发明采用的主要材料全是基于新型二维层状材料,能够突破传统的硅基晶体管降低尺寸后受到的量子效应等物理限制,实现更高集成度的器件工艺与设计。
(4)本发明所设计的独特MOSFET/MFIS混合结构器件结构能满足不同适用场合对开关和存储器件的多功能需求,通过调节顶栅、背栅、源极、漏极的电压或电流来实现MOSFET和MFIS的多样化功能。
总之,本发明方法所制备的二维铁电材料的MOSFET/MFIS多功能开关存储器件制备工艺简单,功能丰富,成本低廉,对环境无毒无害,适合规模化集成生产。
附图说明
图1是本发明MOSFET/MFIS多功能开关存储器件一实施例结构示意图;
图2是本发明MOSFET/MFIS多功能开关存储器件一实施例结构正视图;
图中:
p型或n型掺杂Si的底栅电极1 二氧化硅栅极介质2
二维半导体纳米片3 立方氮化硼绝缘层4
源端电极5 漏端电极6
二维铁电薄膜7 顶栅电极8
图3是本发明二维MOSFET/MFIS多功能开关存储器件一实施例制备的流程示意图;
图4是本发明二维MOSFET/MFIS多功能开关存储器件一实施例在Si/SiO2衬底上化学气相沉积生长的二维半导体薄层纳米片示例;
图5是本发明二维MOSFET/MFIS多功能开关存储器件一实施例利用压电力显微镜测试二维铁电薄膜的写入写出图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明,但以下实施例仅是说明性的,本发明的保护范围并不受这些实施例的限制。
请参阅图1和图2,本发明一实施例提供了一种二维MOSFET/MFIS多功能开关存储器件,包括:
p型或n型掺杂Si的底栅电极1;
二氧化硅栅极介质2,设置于底栅电极1之上;
二维半导体纳米片3作为沟道,设置于二氧化硅栅极介质2上;
立方氮化硼绝缘层4,边缘与二维半导体纳米片3对齐并设置于其上;
二维铁电薄膜7实现铁电极化存储,其边缘与二维半导体纳米片3及立方氮化硼绝缘层4对齐,并设置于立方氮化硼绝缘层4之上;
以及导电金属材料作为源端电极5、漏端电极6与顶栅电极8,其中,源端电极5与漏端电极6设置于二维半导体纳米片3两端,顶栅电极8设置于二维铁电薄膜7之上,控制擦写读取。
进一步的,MOSFET结构为p型或n型掺杂Si的底栅电极1、二氧化硅栅极介质2、二维半导体纳米片3、源端电极5和漏端电极6,纳米级厚度的二维半导体纳米片3作为沟道的场效应晶体管,实现开关功能。
进一步的,二维半导体纳米片3是MoS2、InSe、WS2或其它具备半导体特性的二维层状材料,厚度为1-100nm。
进一步的,MFIS结构为顶栅电极8、二维铁电薄膜7、立方氮化硼绝缘层4、二维半导体纳米片3、源端电极5和漏端电极6,实现存储功能。
进一步的,顶栅电极8厚度为20-80nm,材料为导电材料,包括导电金属。
进一步的,二维铁电薄膜7的材料是具备绝缘特性或铁电特性的二维层状材料,包括In2Se3、碲化硒或CuInP2S6,厚度为1-50nm。
进一步的,绝缘层4的材料是具备绝缘特性的二维层状材料,包括立方氮化硼材料,厚度为1-100nm。
进一步的,二维半导体纳米片3的生长范围在300-1200℃之间,气流为10-200sccm,生长的纳米片厚度为1-100nm。
进一步的,源端电极5、漏端电极6和顶栅电极8的电极材料包括以下材料中至少一种:Au、Pt、Al、Ti、Ni、Ag和In,或为具有导电特性的电极,包括:石墨烯或ITO,厚度为20-80nm。
本实施例中,p型或n型掺杂Si的底栅电极1、二氧化硅栅极介质2、二维半导体纳米片3、源端电极5、漏端电极6构成以二维材料为沟道的场效应晶体管MOSFET,二维半导体纳米片3、立方氮化硼绝缘层4、源端电极5、漏端电极6、二维铁电薄膜7、顶栅电极8构成以h-BN为介质层、二维铁电薄膜为铁电层的金属-铁电-绝缘-半导体器MFIS。
请参阅图3,本发明另一实施例提供了一种二维MOSFET/MFIS多功能开关存储器件的制备方法,包括如下步骤:
步骤1:将单晶n型或p型掺杂硅片经过高温氧化形成Si/SiO2衬底,SiO2作为MOSFET的背栅,将衬底分别置入丙酮和异丙醇中超声清洗,之后置入浓硫酸和双氧水中清洗;
本实施例中,将单晶掺杂硅衬底高温氧化以形成300nm的二氧化硅层,将Si/SiO2片分别置入丙酮、异丙醇超声清洗30分钟,以1∶3的比例配制H2O2和H2SO4的混合溶液,将Si/SiO2片置入其中清洗2h,最后用去离子水超声30分钟以彻底清洗Si/SiO2片。
步骤2:在Si/SiO2衬底上通过化学气相沉积生长二维半导体纳米片;
本实施例中,化学气相沉积生长(CVD)层状二维材料,以生长MoS2和WS2为例,把0.01g的MoO3(WO3)粉末放在石英舟里,把石英舟再放到水平管式炉的中央;把清洗后的Si/SiO2衬底放在石英舟的顶端,1g硫粉放在管子的上游段;然后,缓慢通入氩气,把管中的空气排净后,以20℃/min的升温速度升温至680℃(750℃);反应5-10分钟,同时不断调节气体流量和石英管位置;最后,快速冷却系统至室温。在显微镜下观察,Si/SiO2衬底有单层和少层的MoS2(WS2)纳米片,厚度为1-100nm。
再请参照图4,为在Si/SiO2衬底上化学气相沉积生长的二维半导体薄层纳米片,图中所示为在高温管式炉中以830摄氏度下生长5分钟制备的少层二维InSe半导体纳米片的示例。
步骤3:光刻或电子束曝光在二维半导体纳米片制作源端电极和漏端电极;
本实施例中,在二维纳米片两端通过光刻或电子束曝光工艺制作源漏端电极,具体步骤为:旋涂光刻胶、前烘、对准、曝光、显影、蒸镀金属制作源端电极和漏端电极,最后浸入丙酮中去除多余的光刻胶,从而得到以二维半导体材料为沟道,重掺杂的p型或n型Si为底栅极的金属-氧化物-半导体场效应晶体管(MOSFET)。
步骤4:使用具备粘性的胶带将绝缘层材料和二维铁电薄膜机械剥离至1-100nm;
步骤5:使用聚二甲基硅氧烷片依次分别在干法转移操作台上覆盖绝缘层材料和二维铁电薄膜层至生长的二维半导体纳米片上;
本实施例中,利用Scotch胶带将绝缘晶体立方氮化硼(h-BN)机械剥离至薄层,约1-100nm,将薄层立方氮化硼从胶带转移至PDMS(聚二甲基硅氧烷)薄片上,利用干法转移台操作将PDMS片上的立方氮化硼对齐覆盖到二维半导体纳米片上,压紧后缓慢撕去PMDS,使立方氮化硼作为顶栅介质。将二维铁电单晶材料(如硒化铟、碲化硒、CuInP2S6等)机械剥离至薄层到胶带上,将胶带上的二维铁电薄膜转移至PDMS上,用同样的干法转移对齐堆叠至立方氮化硼薄片上,形成自上而下的铁电-绝缘体-半导体结构。
步骤6:光刻或电子束曝光制作MFIS结构的顶栅电极;
本实施例中,利用光刻或电子束曝光在顶层的二维铁电薄膜上制作顶栅电极,组成自上而下的金属-铁电-绝缘体-半导体(MFIS)器件结构,混合了Si/SiO2衬底上的二维半导体纳米片所形成的MOSFET结构,通过MFIS结构中的铁电层极化实现存储,MOSFET结构栅、源、漏极实现开关等特性,最终得到了集开关特性和存储功能于一身的多功能纳米级结构单元。
本实施例中,请参照图5,为利用PFM(压电力显微镜)测试二维铁电薄膜的写入写出图,该测试以10nm的二维铁电薄膜In2Se3材料为示例,图中所示十字形区域通过施加+5V电压改变极化方向实现写入过程,十字形中间正方形区域通过施加-5V电压反向改变极化方向实现擦除。
总之本发明方法所制备的新型的二维MOSFET/MFIS多功能开关存储器件制备工艺简单,设计巧妙,性能优异,结构独特,有利于实现多功能、高集成度的半导体集成芯片的大规模制造。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种二维MOSFET/MFIS多功能开关存储器件,其特征在于,包括:
p型或n型掺杂Si的底栅电极;
二氧化硅栅极介质,设置于所述底栅电极之上;
二维半导体纳米片作为沟道,设置于所述二氧化硅栅极介质上;
绝缘层,边缘与所述二维半导体纳米片对齐并设置于其上;
二维铁电薄膜实现铁电极化存储,其边缘与所述二维半导体纳米片及绝缘层对齐,并设置于所述绝缘层之上;
以及导电金属材料作为源端电极、漏端电极与顶栅电极,所述源端电极与漏端电极设置于所述二维半导体纳米片两端,所述顶栅电极设置于所述二维铁电薄膜之上,控制擦写读取。
2.根据权利要求1所述的二维MOSFET/MFIS多功能开关存储器件,其特征在于,所述MOSFET结构为p型或n型掺杂Si的底栅电极、二氧化硅栅极介质、二维半导体纳米片、源端电极和漏端电极,纳米级厚度的二维半导体纳米片作为沟道的场效应晶体管,实现开关功能。
3.根据权利要求1或2所述的二维MOSFET/MFIS多功能开关存储器件,其特征在于,所述二维半导体纳米片是MoS2、InSe、WS2或其它具备半导体特性的二维层状材料,厚度为1-100nm。
4.根据权利要求1所述的二维MOSFET/MFIS多功能开关存储器件,其特征在于,所述MFIS结构为顶栅电极、二维铁电薄膜、绝缘层、二维半导体纳米片、源端电极和漏端电极,实现存储功能。
5.根据权利要求1或4所述的二维MOSFET/MFIS多功能开关存储器件,其特征在于,所述顶栅电极厚度为20-80nm,材料为导电材料,包括导电金属。
6.根据权利要求1或4所述的二维MOSFET/MFIS多功能开关存储器件,其特征在于,所述二维铁电薄膜的材料是具备绝缘特性或铁电特性的二维层状材料,包括In2Se3、碲化硒或CuInP2S6,厚度为1-50nm。
7.根据权利要求1或4所述的二维MOSFET/MFIS多功能开关存储器件,其特征在于,所述绝缘层的材料是具备绝缘特性的二维层状材料,包括立方氮化硼材料,厚度为1-100nm。
8.根据权利要求1或4中任一所述的二维MOSFET/MFIS多功能开关存储器件,其特征在于,所述二维半导体纳米片的生长范围在300-1200℃之间,气流为10-200sccm,生长的纳米片厚度为1-100nm。
9.根据权利要求1所述的二维MOSFET/MFIS多功能开关存储器件,其特征在于,所述源端电极、漏端电极和顶栅电极的电极材料包括以下材料中至少一种:Au、Pt、Al、Ti、Ni、Ag和In,或为具有导电特性的电极,包括:石墨烯或ITO,厚度为20-80nm。
10.一种二维MOSFET/MFIS多功能开关存储器件的制备方法,包括以下步骤:
步骤1:将单晶n型或p型掺杂硅片经过高温氧化形成Si/SiO2衬底,SiO2作为MOSFET的背栅,将衬底分别置入丙酮和异丙醇中超声清洗,之后置入浓硫酸和双氧水中清洗;
步骤2:在Si/SiO2衬底上通过化学气相沉积生长二维半导体纳米片;
步骤3:光刻或电子束曝光在二维半导体纳米片制作源端电极和漏端电极;
步骤4:使用具备粘性的胶带将绝缘层材料和二维铁电薄膜机械剥离至1-100nm;
步骤5:使用聚二甲基硅氧烷片依次分别在干法转移操作台上覆盖绝缘层材料和二维铁电薄膜层至生长的二维半导体纳米片上;
步骤6:光刻或电子束曝光制作MFIS结构的顶栅电极。
CN201811106311.0A 2018-09-21 2018-09-21 二维mosfet/mfis多功能开关存储器件及其制备方法 Active CN110943128B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811106311.0A CN110943128B (zh) 2018-09-21 2018-09-21 二维mosfet/mfis多功能开关存储器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811106311.0A CN110943128B (zh) 2018-09-21 2018-09-21 二维mosfet/mfis多功能开关存储器件及其制备方法

Publications (2)

Publication Number Publication Date
CN110943128A true CN110943128A (zh) 2020-03-31
CN110943128B CN110943128B (zh) 2021-02-09

Family

ID=69904603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811106311.0A Active CN110943128B (zh) 2018-09-21 2018-09-21 二维mosfet/mfis多功能开关存储器件及其制备方法

Country Status (1)

Country Link
CN (1) CN110943128B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736083A (zh) * 2020-12-25 2021-04-30 光华临港工程应用技术研发(上海)有限公司 一种三维铁电存储器件的制造方法
CN112968055A (zh) * 2021-02-23 2021-06-15 电子科技大学 二维铁电半导体沟道铁电介电层场效应管及其制备方法
CN113555444A (zh) * 2021-07-06 2021-10-26 浙江芯国半导体有限公司 一种高质量氧化镓半导体器件及制备方法
CN113643949A (zh) * 2021-08-11 2021-11-12 东南大学 一种基于二维绝缘材料的多层真空纳米沟道晶体管
CN114388620A (zh) * 2022-01-14 2022-04-22 北京科技大学 一种基于α-硒化铟纳米片的二维范德华铁电隧穿结存储器及其构筑方法和应用
CN114709257A (zh) * 2022-03-01 2022-07-05 电子科技大学 一种基于二维层间滑移铁电半导体的场效应晶体管器件及其制备方法
WO2022144618A1 (en) * 2020-12-31 2022-07-07 International Business Machines Corporation Field effect transistor (fet) devices
WO2023155717A1 (zh) * 2022-02-21 2023-08-24 华为技术有限公司 存储器及存储器的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1194060A (zh) * 1995-08-21 1998-09-23 塞姆特里克斯公司 具有极化兼容缓冲层的金属绝缘体半导体结构
US20160141366A1 (en) * 2014-11-17 2016-05-19 National Taiwan University Field Effect Transistors and Methods of Forming Same
CN105762281A (zh) * 2016-04-15 2016-07-13 中国科学院上海技术物理研究所 一种铁电局域场增强型二维半导体光电探测器及制备方法
US20170040331A1 (en) * 2015-08-07 2017-02-09 Imec Vzw Ferroelectric memory device and fabrication method thereof
CN107611033A (zh) * 2017-08-25 2018-01-19 深圳大学 基于铁电栅介质的负电容二硫化钼晶体管及其制备方法
CN108417636A (zh) * 2018-02-26 2018-08-17 上海电力学院 一种二维相变场效应晶体管及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1194060A (zh) * 1995-08-21 1998-09-23 塞姆特里克斯公司 具有极化兼容缓冲层的金属绝缘体半导体结构
US20160141366A1 (en) * 2014-11-17 2016-05-19 National Taiwan University Field Effect Transistors and Methods of Forming Same
US20170040331A1 (en) * 2015-08-07 2017-02-09 Imec Vzw Ferroelectric memory device and fabrication method thereof
CN105762281A (zh) * 2016-04-15 2016-07-13 中国科学院上海技术物理研究所 一种铁电局域场增强型二维半导体光电探测器及制备方法
CN107611033A (zh) * 2017-08-25 2018-01-19 深圳大学 基于铁电栅介质的负电容二硫化钼晶体管及其制备方法
CN108417636A (zh) * 2018-02-26 2018-08-17 上海电力学院 一种二维相变场效应晶体管及其制备方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736083A (zh) * 2020-12-25 2021-04-30 光华临港工程应用技术研发(上海)有限公司 一种三维铁电存储器件的制造方法
GB2616798A (en) * 2020-12-31 2023-09-20 Ibm Field effect transistor (FET) devices
WO2022144618A1 (en) * 2020-12-31 2022-07-07 International Business Machines Corporation Field effect transistor (fet) devices
CN112968055A (zh) * 2021-02-23 2021-06-15 电子科技大学 二维铁电半导体沟道铁电介电层场效应管及其制备方法
CN112968055B (zh) * 2021-02-23 2022-06-10 电子科技大学 二维铁电半导体沟道铁电介电层场效应管及其制备方法
CN113555444A (zh) * 2021-07-06 2021-10-26 浙江芯国半导体有限公司 一种高质量氧化镓半导体器件及制备方法
CN113643949A (zh) * 2021-08-11 2021-11-12 东南大学 一种基于二维绝缘材料的多层真空纳米沟道晶体管
CN113643949B (zh) * 2021-08-11 2023-11-28 东南大学 一种基于二维绝缘材料的多层真空纳米沟道晶体管
CN114388620A (zh) * 2022-01-14 2022-04-22 北京科技大学 一种基于α-硒化铟纳米片的二维范德华铁电隧穿结存储器及其构筑方法和应用
CN114388620B (zh) * 2022-01-14 2022-08-23 北京科技大学 一种基于α-硒化铟纳米片的二维范德华铁电隧穿结存储器的构筑方法
WO2023155717A1 (zh) * 2022-02-21 2023-08-24 华为技术有限公司 存储器及存储器的制备方法
CN114709257A (zh) * 2022-03-01 2022-07-05 电子科技大学 一种基于二维层间滑移铁电半导体的场效应晶体管器件及其制备方法
CN114709257B (zh) * 2022-03-01 2023-04-21 电子科技大学 一种基于二维层间滑移铁电半导体的场效应晶体管器件及其制备方法

Also Published As

Publication number Publication date
CN110943128B (zh) 2021-02-09

Similar Documents

Publication Publication Date Title
CN110943128B (zh) 二维mosfet/mfis多功能开关存储器件及其制备方法
US9276091B2 (en) Semiconductor device and method for manufacturing the same
JP2022176218A (ja) 半導体装置
JP5789398B2 (ja) 半導体装置の作製方法
JP6407941B2 (ja) 半導体装置
KR20200015681A (ko) 반도체 장치
CN106449649B (zh) 半导体装置及半导体装置的制造方法
CN102725842B (zh) 半导体器件
TWI553742B (zh) 氧化物半導體膜的處理方法及半導體裝置的製造方法
JP5789115B2 (ja) 半導体装置
KR101859361B1 (ko) 반도체 장치
TW201209829A (en) Semiconductor device and method for driving semiconductor device
TW201203514A (en) Semiconductor device
JP2017120683A (ja) 記憶装置の駆動方法
KR101016440B1 (ko) 저온 공정을 이용한 플래쉬 메모리 소자의 제조 방법 및 플래쉬 메모리 소자
JP2010062221A (ja) 強誘電体ゲート電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート電界効果トランジスタの製造方法
CN103337589B (zh) 基于硫属亚铜化合物的准一维纳米阻变存储器与制备方法
Lin Two-Dimensional Negative Capacitance-FETs with Ferroelectric HfZrO2
Ma et al. Ferroelectric Tunnel Thin-Film Transistor for Synaptic Applications
JP2022175792A (ja) 半導体装置および浮遊ゲートデバイスの製造方法
KR101029614B1 (ko) 저온 공정을 이용한 3d 적층셀 구조의 플래쉬 메모리 소자의 제조 방법 및 3d 적층셀 구조의 플래쉬 메모리 소자
Ye et al. Semiconductor metal oxide thin film transistor for non-volatile memory
Huang High-performance silicon nanowire electronics
JP2013168638A (ja) 記憶装置
Yurgens et al. DMITRY KIREEV

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210913

Address after: 311421 8th floor, building 23, No.68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province

Patentee after: Hangzhou Zhongke Shenguang Technology Co.,Ltd.

Address before: 100083 No. 35, Qinghua East Road, Beijing, Haidian District

Patentee before: INSTITUTE OF SEMICONDUCTORS, CHINESE ACADEMY OF SCIENCES

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220314

Address after: 311421 room 706, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province

Patentee after: Zhejiang Xinke Semiconductor Co.,Ltd.

Address before: 311421 8th floor, building 23, No.68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province

Patentee before: Hangzhou Zhongke Shenguang Technology Co.,Ltd.