CN112968055A - 二维铁电半导体沟道铁电介电层场效应管及其制备方法 - Google Patents

二维铁电半导体沟道铁电介电层场效应管及其制备方法 Download PDF

Info

Publication number
CN112968055A
CN112968055A CN202110199409.0A CN202110199409A CN112968055A CN 112968055 A CN112968055 A CN 112968055A CN 202110199409 A CN202110199409 A CN 202110199409A CN 112968055 A CN112968055 A CN 112968055A
Authority
CN
China
Prior art keywords
ferroelectric
dimensional
semiconductor channel
dimensional ferroelectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110199409.0A
Other languages
English (en)
Other versions
CN112968055B (zh
Inventor
刘海石
刘富才
宋苗苗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110199409.0A priority Critical patent/CN112968055B/zh
Publication of CN112968055A publication Critical patent/CN112968055A/zh
Application granted granted Critical
Publication of CN112968055B publication Critical patent/CN112968055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种二维铁电半导体沟道铁电介电层场效应管及其制备方法,二维铁电半导体沟道铁电介电层场效应管,包括绝缘衬底,绝缘衬底上设置有石墨烯栅极,石墨烯栅极上分别设置有二维铁电介电层和金属栅极,二维铁电介电层上设置有二维铁电半导体沟道,二维铁电半导体沟道上分别设置有相互分隔的金属源极和金属漏极。本发明还包括上述二维铁电半导体沟道铁电介电层场效应管的制备方法。本发明通过将两种铁电体相互结合,在其界面处两者的束缚电荷会对退极化场进行电荷屏蔽,可以延长铁电体的剩余极化,有效解决了现有技术中难以实现稳定的非易失性存储和无法兼容硅基半导体制程等问题。

Description

二维铁电半导体沟道铁电介电层场效应管及其制备方法
技术领域
本发明属于效应管技术领域,具体涉及到一种二维铁电半导体沟道铁电介电层场效应管及其制备方法。
背景技术
随着人工智能进一步发展,海量的数据对当前计算机的存储能力提出了新的挑战。针对如何进行快速、高效、低功耗、抗干扰的数据存储,利用可翻转电偶极子实现数据写入的铁电场效应晶体管颇具潜力,铁电场效应管与当前商品化的FeRAM相比,具备快速、低功耗、非破坏性读取数据的优势。
而二维材料作为未来纳米电子器件和大规模集成电路的基础,其自身具备诸多优良的物理特性。二维材料本身即为原子级厚度,天然就具备高度集成化的优势,其良好的机械性能,还可以用其搭建柔性器件。此外,因为二维材料的层间作用力为范德瓦尔斯力,在其表面没有悬挂键以及其他缺陷,即二维材料具有极高清洁质量的界面,因此,利用二维材料有望降低因界面缺陷造成的剩余极化流失。近年来对二维铁电场效应晶体管的研究已经广泛开展,也获得了一些成功,比如叶培德课题组利用CuInP2S6作为铁电晶体管介电层实现了较大的铁电回滞窗口。
但当前铁电晶体管由于受到退极化场的影响,作为栅极电介质的铁电体剩余极化难以长时间维持,导致传统铁电晶体管的难以实现稳定的非易失性存储。且传统铁电材料自身的临界尺寸效应,导致其无法兼容硅基半导体制程,难以提升器件集成化水平。
发明内容
针对上述不足,本发明提供一种二维铁电半导体沟道铁电介电层场效应管及其制备方法,通过将两种铁电体相互结合,在其界面处两者的束缚电荷会对退极化场进行电荷屏蔽,可以延长铁电体的剩余极化,有效解决了现有技术中难以实现稳定的非易失性存储和无法兼容硅基半导体制程等问题。
为实现上述目的,本发明解决其技术问题所采用的技术方案是:提供一种二维铁电半导体沟道铁电介电层场效应管,包括绝缘衬底,绝缘衬底上设置有石墨烯栅极,石墨烯栅极上分别设置有二维铁电介电层和金属栅极,二维铁电介电层上设置有二维铁电半导体沟道,二维铁电半导体沟道上分别设置有相互分隔的金属源极和金属漏极,金属源极设置在金属漏极右侧,二维铁电介电层和二维铁电半导体沟道均为正极在上。
进一步,绝缘衬底为任意厚度的二氧化硅、三氧化二铝或二氧化铪,石墨烯栅极厚度为1-15层。
进一步,二维铁电介电层材质为任意绝缘的宽带隙范德华层状铁电材料,二维铁电半导体沟道材质为任意的窄带隙范德华层状铁电半导体材料。
进一步,二维铁电介电层厚度为4-100nm,二维铁电半导体沟道厚度为1-10层。
进一步,二维铁电介电层材质为铜铟磷硫。
进一步,二维铁电半导体沟道材质为α相三硒化二铟、二碲化钨或d1T相的二碲化钼。
进一步,金属源极、金属漏极和金属栅极为金和铬构成的双层金属电极,且上层金厚度为20-50nm,下层铬厚度为4-8nm。
上述的二维铁电半导体沟道铁电介电层场效应管的制备方法,依次包括以下步骤:
(1)通过机械剥离法在绝缘衬底上制备石墨烯栅极;
(2)通过机械剥离法制备二维铁电介电层和二维铁电半导体沟道,然后采用干法转移搭建异质结器件,得二维铁电半导体沟道铁电介电层场效应管;
(3)通过光刻在器件的源极、漏极和栅极处设置掩膜板图形,在
Figure BDA0002948009570000031
速率下通过电子束蒸发镀膜沉积金属电极,最后浸入N-甲基吡咯烷酮溶液中进行脱胶处理,使器件的源极、漏极和栅极分别与金属电极连接。
进一步,步骤(1)中制备石墨烯栅极时,采用scotch胶带将石墨样品进行对撕若干次,然后剥离在绝缘衬底上,得石墨烯栅极。
进一步,步骤(2)中的具体步骤为:采用scotch胶带将宽带隙铁电材料和窄带隙铁电材料对撕若干次,然后剥离在聚二甲基硅氧烷上,选定厚度并通过干法转移到石墨烯栅极上,得二维铁电介电层和二维铁电半导体沟道。
综上所述,本发明具有以下优点:
1、本发明通过将两种铁电体相互结合,在其界面处两者的束缚电荷会对退极化场进行电荷屏蔽,可以延长铁电体的剩余极化,铁电材料具备高介电常数,采用铁电材料作为介电层,可以实现铁电半导体的完全极化,提升铁电晶体管的非易失性。此外,全二维铁电晶体管有利于降低器件功耗,提升器件集成化水平,减少器件中的缺陷数量,提升器件稳定性,二维材料优异的机械性能,还可以将其应用至柔性可穿戴设备上,具有良好的应用前景。有效解决了现有技术中难以实现稳定的非易失性存储和无法兼容硅基半导体制程等问题。
2、制备过程中,首先是将二维窄带隙铁电半导体材料作为场效应晶体管的沟道材料,利用铁电半导体中移动的自由载流子进行良好的电荷屏蔽;然后将绝缘的二维宽带隙铁电材料作为场效应晶体管的介电层,铁电介电层作为高K介质,可以提供足够的电场对铁电沟道进行充分极化,此外铁电介电层中的束缚电荷与铁电沟道中的束缚电荷可以相互耦合,进一步减弱退极化场,从而实现良好的非易失铁电场效应管。
3、采取全二维材料搭建铁电场效应管,利用二维材料表面没有悬挂键以及其他带电缺陷的优势,降低因界面缺陷造成的剩余极化流失,此外二维材料本身即为原子级厚度,天然就具备高度集成化的优势,使其能够兼容硅基半导体制程,提高器件集成化水平。
附图说明
图1为二维铁电半导体沟道铁电介电层场效应管的示意图;
图2为二维铁电半导体沟道铁电介电层场效应管电学测试结果;
其中,1、绝缘衬底;2、石墨烯栅极;3、二维铁电介电层;4、二维铁电半导体沟道;5、金属源极;6、金属漏极;7、金属栅极。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
实施例1
一种二维铁电半导体沟道铁电介电层场效应管,包括绝缘衬底1,绝缘衬底1上设置有石墨烯栅极2,石墨烯栅极2上分别设置有二维铁电介电层3和金属栅极7,二维铁电介电层3上设置有二维铁电半导体沟道4,二维铁电半导体沟道4上分别设置有相互分隔的金属源极5和金属漏极6,金属源极5设置在金属漏极6右侧,二维铁电介电层3和二维铁电半导体沟道4均为正极在上。
其中,绝缘衬底为厚度为285nm的二氧化硅;石墨烯栅极厚度为单层。二维铁电介电层材质为铜铟磷硫,二维铁电半导体沟道材质为二碲化钨。金属源极、金属漏极和金属栅极为金和铬构成的双层金属电极,且上层金厚度为40nm,下层铬厚度为4nm。
上述的二维铁电半导体沟道铁电介电层场效应管的制备方法,依次包括以下步骤:
(1)采用scotch胶带将石墨样品进行对撕若干次,然后剥离在绝缘衬底上,得石墨烯栅极;
(2)采用scotch胶带将宽带隙铁电材料和窄带隙铁电材料对撕若干次,然后剥离在聚二甲基硅氧烷上,选定厚度并通过干法转移到石墨烯栅极上,得二维铁电介电层和二维铁电半导体沟道;
(3)通过光刻在器件的源极、漏极和栅极处设置掩膜板图形,在
Figure BDA0002948009570000051
速率下通过电子束蒸发镀膜沉积金属电极,最后浸入N-甲基吡咯烷酮溶液中进行脱胶处理,使器件的源极、漏极和栅极分别与金属电极连接。
实施例2
一种二维铁电半导体沟道铁电介电层场效应管,包括绝缘衬底1,绝缘衬底1上设置有石墨烯栅极2,石墨烯栅极2上分别设置有二维铁电介电层3和金属栅极7,二维铁电介电层3上设置有二维铁电半导体沟道4,二维铁电半导体沟道4上分别设置有相互分隔的金属源极5和金属漏极6,金属源极5设置在金属漏极6右侧,二维铁电介电层3和二维铁电半导体沟道4均为正极在上。
其中,绝缘衬底为厚度为285nm的二氧化硅;石墨烯栅极厚度为单层。二维铁电介电层材质为铜铟磷硫,二维铁电半导体沟道材质为碲化锡。金属源极、金属漏极和金属栅极为金和铬构成的双层金属电极,且上层金厚度为50nm,下层铬厚度为8nm。
上述的二维铁电半导体沟道铁电介电层场效应管的制备方法,依次包括以下步骤:
(1)采用scotch胶带将石墨样品进行对撕若干次,然后剥离在绝缘衬底上,得石墨烯栅极;
(2)采用scotch胶带将宽带隙铁电材料和窄带隙铁电材料对撕若干次,然后剥离在聚二甲基硅氧烷上,选定厚度并通过干法转移到石墨烯栅极上,得二维铁电介电层和二维铁电半导体沟道;
(3)通过光刻在器件的源极、漏极和栅极处设置掩膜板图形,在
Figure BDA0002948009570000061
速率下通过电子束蒸发镀膜沉积金属电极,最后浸入N-甲基吡咯烷酮溶液中进行脱胶处理,使器件的源极、漏极和栅极分别与金属电极连接。
实施例3
一种二维铁电半导体沟道铁电介电层场效应管,包括绝缘衬底1,绝缘衬底1上设置有石墨烯栅极2,石墨烯栅极2上分别设置有二维铁电介电层3和金属栅极7,二维铁电介电层3上设置有二维铁电半导体沟道4,二维铁电半导体沟道4上分别设置有相互分隔的金属源极5和金属漏极6,金属源极5设置在金属漏极6右侧,二维铁电介电层3和二维铁电半导体沟道4均为正极在上。
其中,绝缘衬底为厚度为280nm的二氧化硅;石墨烯栅极厚度为5层。二维铁电介电层材质为铜铟磷硫,二维铁电半导体沟道材质为α相硒化铟。金属源极、金属漏极和金属栅极为金和铬构成的双层金属电极,且上层金厚度为30nm,下层铬厚度为6nm。
上述的二维铁电半导体沟道铁电介电层场效应管的制备方法,依次包括以下步骤:
(1)采用scotch胶带将石墨样品进行对撕若干次,然后剥离在绝缘衬底上,得石墨烯栅极;
(2)采用scotch胶带将宽带隙铁电材料和窄带隙铁电材料对撕若干次,然后剥离在聚二甲基硅氧烷上,选定厚度并通过干法转移到石墨烯栅极上,得二维铁电介电层和二维铁电半导体沟道;
(3)通过光刻在器件的源极、漏极和栅极处设置掩膜板图形,在
Figure BDA0002948009570000071
速率下通过电子束蒸发镀膜沉积金属电极,最后浸入N-甲基吡咯烷酮溶液中进行脱胶处理,使器件的源极、漏极和栅极分别与金属电极连接。
对实施例1所得二维铁电半导体沟道铁电介电层场效应管进行电学测试,其结果见图2。
由图2可知,通过对器件栅极施加不同脉冲电压,器件实现了不同组态的切换,并且保持了一定的非易失性。
虽然结合附图对本发明的具体实施方式进行了详细地描述,但不应理解为对本专利的保护范围的限定。在权利要求书所描述的范围内,本领域技术人员不经创造性劳动即可作出的各种修改和变形仍属本专利的保护范围。

Claims (10)

1.二维铁电半导体沟道铁电介电层场效应管,其特征在于,包括绝缘衬底,所述绝缘衬底上设置有石墨烯栅极,所述石墨烯栅极上分别设置有二维铁电介电层和金属栅极,所述二维铁电介电层上设置有二维铁电半导体沟道,所述二维铁电半导体沟道上分别设置有相互分隔的金属源极和金属漏极,所述金属源极设置在所述金属漏极右侧,所述二维铁电介电层和所述二维铁电半导体沟道均为正极在上。
2.如权利要求1所述的二维铁电半导体沟道铁电介电层场效应管,其特征在于,所述绝缘衬底为二氧化硅、三氧化二铝或二氧化铪,所述石墨烯栅极厚度为1-15层。
3.如权利要求1所述的二维铁电半导体沟道铁电介电层场效应管,其特征在于,所述二维铁电介电层材质为绝缘的宽带隙范德华层状铁电材料,所述二维铁电半导体沟道材质为窄带隙范德华层状铁电半导体材料。
4.如权利要求1或3所述的二维铁电半导体沟道铁电介电层场效应管,其特征在于,所述二维铁电介电层厚度为4-100nm,所述二维铁电半导体沟道厚度为1-10层。
5.如权利要求1或3所述的二维铁电半导体沟道铁电介电层场效应管,其特征在于,所述二维铁电介电层材质为铜铟磷硫。
6.如权利要求1或3所述的二维铁电半导体沟道铁电介电层场效应管,其特征在于,所述二维铁电半导体沟道材质为α相三硒化二铟、二碲化钨或d1T相的二碲化钼。
7.如权利要求1所述的二维铁电半导体沟道铁电介电层场效应管,其特征在于,所述金属源极、所述金属漏极和所述金属栅极为金和铬构成的双层金属电极,且上层金厚度为20-50nm,下层铬厚度为4-8nm。
8.权利要求1-7任一项所述的二维铁电半导体沟道铁电介电层场效应管的制备方法,其特征在于,依次包括以下步骤:
(1)通过机械剥离法在绝缘衬底上制备石墨烯栅极;
(2)通过机械剥离法制备二维铁电介电层和二维铁电半导体沟道,然后采用干法转移搭建异质结器件,得二维铁电半导体沟道铁电介电层场效应管;
(3)通过光刻在器件的源极、漏极和栅极处设置掩膜板图形,在
Figure FDA0002948009560000021
速率下通过电子束蒸发镀膜沉积金属电极,最后浸入N-甲基吡咯烷酮溶液中进行脱胶处理,使器件的源极、漏极和栅极分别与金属电极连接。
9.如权利要求8所述的二维铁电半导体沟道铁电介电层场效应管的制备方法,其特征在于,步骤(1)中制备石墨烯栅极时,采用scotch胶带将石墨样品进行对撕若干次,然后剥离在绝缘衬底上,得石墨烯栅极。
10.如权利要求8所述的二维铁电半导体沟道铁电介电层场效应管的制备方法,其特征在于,步骤(2)中的具体步骤为:采用scotch胶带将宽带隙铁电材料和窄带隙铁电材料对撕若干次,然后剥离在聚二甲基硅氧烷上,选定厚度并通过干法转移到石墨烯栅极上,得二维铁电介电层和二维铁电半导体沟道。
CN202110199409.0A 2021-02-23 2021-02-23 二维铁电半导体沟道铁电介电层场效应管及其制备方法 Active CN112968055B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110199409.0A CN112968055B (zh) 2021-02-23 2021-02-23 二维铁电半导体沟道铁电介电层场效应管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110199409.0A CN112968055B (zh) 2021-02-23 2021-02-23 二维铁电半导体沟道铁电介电层场效应管及其制备方法

Publications (2)

Publication Number Publication Date
CN112968055A true CN112968055A (zh) 2021-06-15
CN112968055B CN112968055B (zh) 2022-06-10

Family

ID=76285593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110199409.0A Active CN112968055B (zh) 2021-02-23 2021-02-23 二维铁电半导体沟道铁电介电层场效应管及其制备方法

Country Status (1)

Country Link
CN (1) CN112968055B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068564A (zh) * 2021-11-15 2022-02-18 上海集成电路制造创新中心有限公司 浮栅存储器及其制备方法
CN114709257A (zh) * 2022-03-01 2022-07-05 电子科技大学 一种基于二维层间滑移铁电半导体的场效应晶体管器件及其制备方法
CN114864736A (zh) * 2022-02-24 2022-08-05 电子科技大学 一种基于二维过渡金属硫化物半导体的新型激子调控器件及其制备方法和调控方法
CN116230811A (zh) * 2023-04-28 2023-06-06 中北大学 一种基于铁电半导体材料的光电响应突触器件制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170040331A1 (en) * 2015-08-07 2017-02-09 Imec Vzw Ferroelectric memory device and fabrication method thereof
CN107195681A (zh) * 2017-05-27 2017-09-22 中国科学院上海技术物理研究所 一种二维半导体负电容场效应管及制备方法
CN107204371A (zh) * 2017-05-15 2017-09-26 北京大学 一种铁电场效应晶体管及其制备方法
CN107275483A (zh) * 2017-04-25 2017-10-20 南京大学 一种基于二维有机分子半导体的快速铁电晶体管存储器及制备
CN110047996A (zh) * 2019-04-24 2019-07-23 南京大学 基于二维有机功能材料的超低功耗铁电晶体管型存储器及其制备方法
CN110061056A (zh) * 2019-06-06 2019-07-26 湘潭大学 一种新型铁电场效应晶体管单元及其写入和读取方法
CN110364572A (zh) * 2019-07-04 2019-10-22 国家纳米科学中心 一种双栅耦合结构及其制备方法和应用
CN110943128A (zh) * 2018-09-21 2020-03-31 中国科学院半导体研究所 二维mosfet/mfis多功能开关存储器件及其制备方法
US20200127155A1 (en) * 2018-10-22 2020-04-23 Shanghai Institute Of Technical Physics, Chinese Academy Of Sciences Ultra-broad spectrum detector integrated with functions of two-dimensional semiconductor and ferroelectric material
CN111192967A (zh) * 2020-02-28 2020-05-22 中国科学院上海技术物理研究所 一种铁电畴定义的MoTe2面内PN结及制备方法
CN112038406A (zh) * 2020-08-28 2020-12-04 中国科学院微电子研究所 具有铁电介质的二维材料双栅存算一体器件及制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170040331A1 (en) * 2015-08-07 2017-02-09 Imec Vzw Ferroelectric memory device and fabrication method thereof
CN107275483A (zh) * 2017-04-25 2017-10-20 南京大学 一种基于二维有机分子半导体的快速铁电晶体管存储器及制备
CN107204371A (zh) * 2017-05-15 2017-09-26 北京大学 一种铁电场效应晶体管及其制备方法
CN107195681A (zh) * 2017-05-27 2017-09-22 中国科学院上海技术物理研究所 一种二维半导体负电容场效应管及制备方法
CN110943128A (zh) * 2018-09-21 2020-03-31 中国科学院半导体研究所 二维mosfet/mfis多功能开关存储器件及其制备方法
US20200127155A1 (en) * 2018-10-22 2020-04-23 Shanghai Institute Of Technical Physics, Chinese Academy Of Sciences Ultra-broad spectrum detector integrated with functions of two-dimensional semiconductor and ferroelectric material
CN110047996A (zh) * 2019-04-24 2019-07-23 南京大学 基于二维有机功能材料的超低功耗铁电晶体管型存储器及其制备方法
CN110061056A (zh) * 2019-06-06 2019-07-26 湘潭大学 一种新型铁电场效应晶体管单元及其写入和读取方法
CN110364572A (zh) * 2019-07-04 2019-10-22 国家纳米科学中心 一种双栅耦合结构及其制备方法和应用
CN111192967A (zh) * 2020-02-28 2020-05-22 中国科学院上海技术物理研究所 一种铁电畴定义的MoTe2面内PN结及制备方法
CN112038406A (zh) * 2020-08-28 2020-12-04 中国科学院微电子研究所 具有铁电介质的二维材料双栅存算一体器件及制备方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
BIN TANG, SABIR HUSSAIN, RUI XU, ZHIHAI CHENG, JIANHUI LIAO,* AN: ""Novel Type of Synaptic Transistors Based on a Ferroelectric Semiconductor Channel"", 《ACS APPL. MATER. INTERFACES》 *
FENG WANG A,C,1, JIA LIU A,C,1, WENHAO HUANG A,C, RUIQING CHENG: ""Subthermionic field-effect transistors with sub-5 nm gate lengths based on van der Waals ferroelectric heterostructures"", 《SCIENCE BULLETIN》 *
MENGWEI SI, PAI-YING LIAO, GANG QIU, YUQIN DUAN, AND PEIDE D. YE: ""Ferroelectric Field-Effect Transistors Based on MoS2 and CuInP2S6 Two-Dimensional van der Waals Heterostructure"", 《ACS NANO》 *
ZIJING ZHAO, KAI XU, HOJOON RYU, AND WENJUAN ZHU*: ""Strong Temperature Effect on the Ferroelectric Properties of CuInP2S6 and Its Heterostructures"", 《ACS APPL. MATER. INTERFACES》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068564A (zh) * 2021-11-15 2022-02-18 上海集成电路制造创新中心有限公司 浮栅存储器及其制备方法
WO2023082651A1 (zh) * 2021-11-15 2023-05-19 上海集成电路制造创新中心有限公司 浮栅存储器及其制备方法
CN114864736A (zh) * 2022-02-24 2022-08-05 电子科技大学 一种基于二维过渡金属硫化物半导体的新型激子调控器件及其制备方法和调控方法
CN114709257A (zh) * 2022-03-01 2022-07-05 电子科技大学 一种基于二维层间滑移铁电半导体的场效应晶体管器件及其制备方法
CN114709257B (zh) * 2022-03-01 2023-04-21 电子科技大学 一种基于二维层间滑移铁电半导体的场效应晶体管器件及其制备方法
CN116230811A (zh) * 2023-04-28 2023-06-06 中北大学 一种基于铁电半导体材料的光电响应突触器件制备方法
CN116230811B (zh) * 2023-04-28 2023-07-11 中北大学 一种基于铁电半导体材料的光电响应突触器件制备方法

Also Published As

Publication number Publication date
CN112968055B (zh) 2022-06-10

Similar Documents

Publication Publication Date Title
CN112968055B (zh) 二维铁电半导体沟道铁电介电层场效应管及其制备方法
CN109742079B (zh) 一种具有多值存储能力的各向异性浮栅存储器
CN108807546A (zh) 氧化物薄膜晶体管及其制造方法
CN108091693B (zh) 铁电场效应晶体管及其制备方法
CN105448714A (zh) 一种大开关比场效应晶体管的制备方法
CN104192835A (zh) 一种石墨烯闪存存储器的制备方法
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
CN111162167B (zh) 一种提升并五苯有机场效应晶体管工作性能的方法及结构
CN107634102A (zh) 薄膜晶体管及其制造方法及驱动方法、显示装置
CN108417636A (zh) 一种二维相变场效应晶体管及其制备方法
Liu et al. Ferroelectric field-effect transistors for logic and in-situ memory applications
CN108878642B (zh) 一种二维材料-有机铁磁材料超晶格存储器单元及其制备
JP2010062221A (ja) 強誘電体ゲート電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート電界効果トランジスタの製造方法
KR101016440B1 (ko) 저온 공정을 이용한 플래쉬 메모리 소자의 제조 방법 및 플래쉬 메모리 소자
CN111490161A (zh) 一种有机薄场效应晶体管及其制备方法
Hou et al. Atomic‐scale interface engineering for two‐dimensional materials based field‐effect transistors
CN112366274B (zh) 一种n-型半导体插层并五苯有机场效应晶体管及应用
CN101075636A (zh) 一种基于半导体纳米材料的铁电场效应晶体管及其制备方法
CN108878429B (zh) 一种二维材料-有机铁电材料超晶格存储器单元及其制备
Duan et al. α-In 2 Se 3/MoS 2 ferroelectric tunnel junctions based on van der Waals heterostructures
CN115241198A (zh) 基于二硫化钼/二硒化锗异质结的存储器件及其制备方法
Younis et al. Recent Advances in Functional 2 D Materials for Field Effect Transistors and Nonvolatile Resistive Memories
CN115863391A (zh) 二维mfmis开关及存储器件及其制备方法
CN212542437U (zh) 一种基于二维硒化铟的柔性三维cmos与非门电路
CN111584655B (zh) 一种改善欧姆接触的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant