CN113555444A - 一种高质量氧化镓半导体器件及制备方法 - Google Patents
一种高质量氧化镓半导体器件及制备方法 Download PDFInfo
- Publication number
- CN113555444A CN113555444A CN202110765248.7A CN202110765248A CN113555444A CN 113555444 A CN113555444 A CN 113555444A CN 202110765248 A CN202110765248 A CN 202110765248A CN 113555444 A CN113555444 A CN 113555444A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- substrate
- semiconductor device
- gate dielectric
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 19
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 19
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000010410 layer Substances 0.000 claims abstract description 180
- 229910052751 metal Inorganic materials 0.000 claims abstract description 111
- 239000002184 metal Substances 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 105
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims abstract description 96
- 239000002344 surface layer Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 238000005546 reactive sputtering Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 9
- 230000005611 electricity Effects 0.000 abstract description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- -1 silicon carbide (SiC) Metal Oxide Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种高质量氧化镓半导体器件及制备方法，该氧化镓半导体器件包括：Ga2O3衬底、场区、底栅介质层、第一金属层、第二金属层、源区、漏区和第三金属层，其中，场区嵌入Ga2O3衬底的端部，底栅介质层位于Ga2O3衬底的下方，第一金属层位于底栅介质层的下方，第二金属层位于第一金属层的下方，源区位于Ga2O3衬底的表层中且与Ga2O3衬底一端的场区相邻，漏区位于Ga2O3衬底的表层中且与Ga2O3衬底另一端的场区相邻，第三金属层位于场区之间且覆盖源区和漏区。该半导体器件采用氧化镓衬底，Ga2O3衬底在进行高温处理时不会产生多余的杂质，有效去除了杂质对半导体器件的性能的影响，提升了器件的电学及耐压性能。
Description
技术领域
本发明属于半导体器件制造领域，具体涉及一种高质量氧化镓半导体器件及制备方法。
背景技术
碳化硅是目前发展最成熟的宽禁带半导体材料，与其他半导体材料相比，碳化硅具有高禁带宽度、高饱和电子漂移速度、高击穿强度、低介电常数和高热导率等优点。因此，碳化硅在高温、高频率、高功率的应用场合是极为理想的材料。
在同样的耐压和电流条件下，碳化硅器件的漂移区电阻要比硅低200倍，而且，碳化硅器件的开关时间可达10ns级。例如，碳化硅(SiC)金属氧化物半导体场效应管(MOSFET)作为多数载流子导电的单极型电压控制器件，其导通压降，比单极型、双极型硅器件低得多，使得具有开关速度快、高频性能好、反向电压高等优点。
目前的碳化硅半导体器件中，由于SiC衬底高温处理下会生产二氧化硅层，而在处理二氧化硅层时容易引入杂质，从而影响SiC半导体器件的性能。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种高质量氧化镓半导体器件及制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种高质量氧化镓半导体器件，包括：Ga2O3衬底、场区、底栅介质层、第一金属层、第二金属层、源区、漏区和第三金属层，其中，
所述场区嵌入所述Ga2O3衬底的端部，所述底栅介质层位于所述Ga2O3衬底的下方，所述第一金属层位于所述底栅介质层的下方，所述第二金属层位于所述第一金属层的下方，所述源区位于所述Ga2O3衬底的表层中且与所述Ga2O3衬底一端的所述场区相邻，所述漏区位于所述Ga2O3衬底的表层中且与所述Ga2O3衬底另一端的所述场区相邻，所述第三金属层位于所述场区之间且覆盖所述源区和所述漏区。
在本发明的一个实施例中，所述Ga2O3衬底的材料为P型Ga2O3，掺杂浓度为1×1013～9×1013cm-3，厚度为1～5μm。
在本发明的一个实施例中，所述底栅介质层的材料包括SiO2，厚度为50～90nm；所述第一金属层的材料包括Au，厚度为70～130nm；所述第二金属层的材料包括Ti，厚度为2～8nm；所述第三金属层的材料包括Ni，厚度为2～8nm。
在本发明的一个实施例中，所述底栅介质层位于所述Ga2O3衬底的下方且包围所述Ga2O3衬底的侧边，所述第一金属层位于所述底栅介质层的下方且包围所述底栅介质层的侧边，所述第二金属层位于所述第一金属层的下方且包围所述第一金属层的侧边。
在本发明的一个实施例中，所述Ga2O3衬底侧边的所述底栅介质层的厚度为20～60nm，所述底栅介质层侧边的所述第一金属层的厚度为35～65nm，所述第一金属层侧边的所述第二金属层的厚度为1～6nm。
本发明的另一个实施例提供了一种高质量半导体器件的制备方法，包括步骤：
S1、在Ga2O3衬底的端部制备场区，使得所述场区嵌入所述Ga2O3衬底中；
S2、在所述Ga2O3衬底的底部生长底栅介质层；
S3、在所述底栅介质层的底部生长第一金属层；
S4、在所述第一金属层的底部淀积第二金属层；
S5、对所述Ga2O3衬底的表层中进行离子注入，形成与所述Ga2O3衬底一端的所述场区相邻的源区以及与所述Ga2O3衬底另一端的所述场区相邻的漏区；
S6、在所述场区之间溅射生长第三金属层，使得所述第三金属层覆盖所述源区和所述漏区。
在本发明的一个实施例中，所述Ga2O3衬底的材料为P型Ga2O3，掺杂浓度为1×1013～9×1013cm-3，厚度为1～5nm。
在本发明的一个实施例中，步骤S2包括：
采用反应溅射方法，在所述Ga2O3衬底的底部和侧边生长底栅介质层。
在本发明的一个实施例中，步骤S3包括：
采用磁控溅射沉积方法，在所述底栅介质层的底部和侧边生长第一金属层。
在本发明的一个实施例中，步骤S4包括：
在所述第一金属层的底部和侧边淀积第二金属层。
与现有技术相比，本发明的有益效果：
1、本发明的半导体器件采用氧化镓衬底，Ga2O3衬底在进行高温处理时不会产生多余的杂质，有效去除了杂质对半导体器件的性能的影响，同时Ga2O3有着更宽的带隙以及更高的耐击穿电压，可以提升器件的电学及耐压性能。
2、本发明的半导体器件在Ga2O3衬底的底部设置底栅介质层以及第一金属层，使得栅极位于器件的底层，能更有效的对器件体内载流子进行调控，提高器件的性能。
附图说明
图1为本发明实施例提供的一种高质量氧化镓半导体器件的结构示意图；
图2为本发明实施例提供的一种高质量半导体器件的制备方法的流程示意图；
图3a-图3f为本发明实施例提供的一种高质量半导体器件的制备方法的过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种高质量氧化镓半导体器件的结构示意图，该氧化镓半导体器件包括：Ga2O3衬底1、场区2、底栅介质层3、第一金属层4、第二金属层5、源区6、漏区7和第三金属层8。
具体的，场区2嵌入Ga2O3衬底1的端部；底栅介质层3位于Ga2O3衬底1的下方，第一金属层4位于底栅介质层3的下方，第二金属层5位于第一金属层4的下方；源区6位于Ga2O3衬底1的表层中且与Ga2O3衬底1一端的场区2相邻，漏区7位于Ga2O3衬底1的表层中且与Ga2O3衬底1另一端的场区2相邻，第三金属层8位于场区2之间且覆盖源区6和漏区7。
具体的，在Ga2O3衬底1的两端均嵌入有场区2；源区6位于Ga2O3衬底1的一端，与嵌入Ga2O3衬底1的场区2的侧边相接触；漏区7位于Ga2O3衬底1的另一端，与嵌入Ga2O3衬底1的场区2的侧边相接触；第三金属层8的下表面与源区6、漏区7均接触，其用于形成源漏之间的接触；底栅介质层3、第一金属层4、第二金属层5依次层叠在Ga2O3衬底1的下方，第一金属层4作为栅极，第二金属层5用于增强栅极的导电性。
Ga2O3作为第四代半导体，有着超宽的禁带4.8eV-4.9eV并能承受高达10000V的电压，其电学上有着良好的导电性以及高迁移率，电子迁移率达到了300cm2/Vs，独特而稳定的电学性能使其成为新一代半导体器件的新材料。本实施例中，半导体器件采用氧化镓衬底，Ga2O3有着更宽的带隙以及更高的耐击穿电压，可以使得半导体器件具备更好的电学及耐压性能。同时，Ga2O3衬底在进行高温处理时不会产生多余的杂质，有效去除了杂质对半导体器件的性能的影响，提升了器件的电学及耐压性能。
本实施例中，在Ga2O3衬底的底部设置底栅介质层以及第一金属层，使得栅极位于器件的底层，能更有效的对器件体内载流子进行调控，提高器件的性能。
在一个具体实施例中，Ga2O3衬底1的材料为P型Ga2O3，掺杂浓度为1×1013～9×1013cm-3，厚度为1～5μm，Ga2O3衬底1的厚度优选为3μm；场区2的材料包括GaN；底栅介质层3的材料包括SiO2，厚度为50～90nm；第一金属层4的材料包括Au，厚度为70～130nm；第二金属层5的材料包括Ti，厚度为2～8nm；第三金属层8的材料包括Ni，厚度为2～8nm。
进一步的，底栅介质层3位于Ga2O3衬底1的下方且包围Ga2O3衬底1的侧边，第一金属层4位于底栅介质层3的下方且包围底栅介质层3的侧边，第二金属层5位于第一金属层4的下方且包围第一金属层4的侧边。
可以理解的是，Ga2O3衬底1嵌入底栅介质层3中，其底部被底栅介质层3包围；底栅介质层3嵌入第一金属层4中，其底部被第一金属层4包围；第一金属层4嵌入第二金属层5，其底部被第二金属层5包围。在半导体器件的俯视图上，底栅介质层3在Ga2O3衬底1的外周形成环状，将Ga2O3衬底1包围；第一金属层4在底栅介质层3的外周形成环状，将底栅介质层3包围，第二金属层5在第一金属层4的外周形成环状，将第一金属层4包围。
具体的，Ga2O3衬底1侧边的底栅介质层3的厚度为20～60nm，底栅介质层3侧边的第一金属层4的厚度为35～65nm，第一金属层4侧边的第二金属层5的厚度为1～6nm。
本实施例中的半导体器件可以作为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)，也可以作为电容器。
当作为MOSFET时，源区6和漏区7为N型掺杂，源区6与P型掺杂的Ga2O3衬底1之间、漏区7与P型掺杂的Ga2O3衬底1之间形成两个背靠背的PN结。当栅-源电压VGS＝0时，即使加上漏-源电压VDS，总有一个PN结处于反偏状态，漏-源极间没有导电沟道没有电流流过，所以这时漏极电流ID＝0；若在栅-源极间加上正向电压，即VGS>0，则栅极和Ga2O3衬底1之间的SiO2底栅介质层3中便产生一个栅极指向P型Ga2O3衬底1的电场，由于氧化物层是绝缘的，栅极所加电压VGS无法形成电流，氧化物层的两边就形成了一个电容，VGS等效是对这个电容充电，并形成一个电场，随着VGS逐渐升高，受栅极正电压的吸引，在这个电容的另一边就聚集大量的电子并形成了一个从漏极到源极的N型导电沟道，当VGS大于管子的开启电压VT时，N沟道管开始导通，形成漏极电流ID。因此，控制栅极电压VGS的大小改变了电场的强弱，就可以达到控制漏极电流ID的大小的目的。
进一步的，MOSFET的开启电压VT一般为2V，而上述半导体器件中，栅极位于器件的底层，不仅能够更有效的器件内的载流子进行调控，而且，在Ga2O3衬底的底部形成半包围结构的底栅介质层和栅极，可以增强栅极与P型Ga2O3衬底1之间的电场，从而降低器件的开启电压，提高源漏电流ISD，进而提高器件的性能。
当作为电容器时，在栅-源极间加上正向电压，即VGS>0，则栅极和Ga2O3衬底1之间的SiO2底栅介质层3中便产生一个栅极指向P型Ga2O3衬底1的电场，由于氧化物层是绝缘的，栅极所加电压VGS无法形成电流，氧化物层的两边就形成了一个电容，VGS等效是对这个电容充电。
进一步的，在Ga2O3衬底的底部形成半包围结构的底栅介质层和栅极，可以增强栅极与P型Ga2O3衬底1之间的电场，从而提高氧化层两边的电容，进而提高器件的性能。
实施例二
请参见图2和图3a-图3b，图2为本发明实施例提供的一种高质量半导体器件的制备方法的流程示意图，图3a-图3f为本发明实施例提供的一种高质量半导体器件的制备方法的过程示意图。该制备方法包括步骤：
S1、在Ga2O3衬底1的端部制备场区2，使得场区2嵌入Ga2O3衬底1中，请参见图3a。
首先，在净掺杂浓度为1×1018cm-3的N型衬底上外延依次掺杂浓度为1×1013～9×1013、厚度为3μm的Ga2O3，形成Ga2O3衬底1；具体的，N型衬底可以为N型Ga2O3，Ga2O3衬底1的材料包括P型Ga2O3，Ga2O3衬底1的掺杂浓度优选为8×1013cm-3。
然后，传统RCA清洗工艺清洗Ga2O3衬底1，然后用N2将Ga2O3衬底1吹干。
接着，利用LOCO(Local Oxidatio,局部氧化隔离)的方法进行场区隔离，具体工艺为：利用LPCVD(Low Pressure Chemical Vapor Deposition，低压力化学气相沉积法)工艺在Ga2O3衬底1的表面淀积GaN，然后光刻形成场区2。
本实施例中，半导体器件采用氧化镓衬底，Ga2O3有着更宽的带隙以及更高的耐击穿电压，可以使得半导体器件具备更好的电学及耐压性能。同时，Ga2O3衬底在进行高温处理时不会产生多余的杂质，有效去除了杂质对半导体器件的性能的影响，提升了器件的电学及耐压性能。
S2、在Ga2O3衬底1的底部生长底栅介质层3并进行热处理，请参见图3b。
具体的，采用反应溅射方法在Ga2O3衬底1的底部生长厚度为50～90nm的SiO2，形成底栅介质层3，并进行高温加热处理以提高载流子迁移率。优选的，底栅介质层3的厚度为60nm，高温加热处理的温度为600～800℃。
S3、在底栅介质层3的底部生长第一金属层4，请参见图3c。
具体的，利用磁控溅射沉积方法在器件底部沿底栅介质层3的表面生长一层厚度为70～130nm的Au金属，形成第一金属层4作为半导体器件的栅极。优选的，第一金属层4的厚度为100nm。
在Ga2O3衬底的底部设置底栅介质层以及第一金属层，使得栅极位于器件的底层，能更有效的对器件体内载流子进行调控，提高器件的电学及耐压性能。
S4、在第一金属层4的底部淀积第二金属层5，请参见图3d。
具体的，在第一金属层4的底部表面淀积2～8nm厚的Ti金属，形成第二金属层5，用于增强栅极的导电性。优选的，第二金属层5的厚度为5nm。
S5、对Ga2O3衬底1的表层中进行离子注入，形成与Ga2O3衬底1一端的场区2相邻的源区6以及与Ga2O3衬底1另一端的场区2相邻的漏区7，请参见图3e。
具体的，在Ga2O3衬底1的表层中进行N型离子注入，注入离子可以为P、B、As，注入浓度为1.2×10-18cm-3，形成源区6和漏区7，源区6位于Ga2O3衬底1的表层中且与Ga2O3衬底1一端的场区2的侧面相接触，漏区7位于Ga2O3衬底1的表层中且与Ga2O3衬底1另一端的场区2的侧面相接触，源区6与漏区7均与Ga2O3衬底1之间形成PN结。
本实施例中，半导体器件的底层采用半包围的结构，可以降低工艺的难度，使得制备工艺更简单。
S6、在场区2之间溅射生长第三金属层8，使得第三金属层8覆盖源区6和漏区7，请参见图3f。
具体的，在Ga2O3衬底1两端的场区2之间利用PVD工艺溅射一层Ni金属，并在900℃的温度下快速热退火1min，形成第三金属层8，形成源漏之间的接触。
上述制备方法制得的半导体器件的结构请参见实施例一，本实施例不再赘述。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种高质量氧化镓半导体器件，其特征在于，包括：Ga2O3衬底(1)、场区(2)、底栅介质层(3)、第一金属层(4)、第二金属层(5)、源区(6)、漏区(7)和第三金属层(8)，其中，
所述场区(2)嵌入所述Ga2O3衬底(1)的端部，所述底栅介质层(3)位于所述Ga2O3衬底(1)的下方，所述第一金属层(4)位于所述底栅介质层(3)的下方，所述第二金属层(5)位于所述第一金属层(4)的下方，所述源区(6)位于所述Ga2O3衬底(1)的表层中且与所述Ga2O3衬底(1)一端的所述场区(2)相邻，所述漏区(7)位于所述Ga2O3衬底(1)的表层中且与所述Ga2O3衬底(1)另一端的所述场区(2)相邻，所述第三金属层(8)位于所述场区(2)之间且覆盖所述源区(6)和所述漏区(7)。
2.根据权利要求1所述的高质量氧化镓半导体器件，其特征在于，所述Ga2O3衬底(1)的材料为P型Ga2O3，掺杂浓度为1×1013～9×1013cm-3，厚度为1～5μm。
3.根据权利要求1所述的高质量氧化镓半导体器件，其特征在于，所述底栅介质层(3)的材料包括SiO2，厚度为50～90nm；所述第一金属层(4)的材料包括Au，厚度为70～130nm；所述第二金属层(5)的材料包括Ti，厚度为2～8nm；所述第三金属层(8)的材料包括Ni，厚度为2～8nm。
4.根据权利要求1所述的高质量氧化镓半导体器件，其特征在于，所述底栅介质层(3)位于所述Ga2O3衬底(1)的下方且包围所述Ga2O3衬底(1)的侧边，所述第一金属层(4)位于所述底栅介质层(3)的下方且包围所述底栅介质层(3)的侧边，所述第二金属层(5)位于所述第一金属层(4)的下方且包围所述第一金属层(4)的侧边。
5.根据权利要求4所述的高质量氧化镓半导体器件，其特征在于，所述Ga2O3衬底(1)侧边的所述底栅介质层(3)的厚度为20～60nm，所述底栅介质层(3)侧边的所述第一金属层(4)的厚度为35～65nm，所述第一金属层(4)侧边的所述第二金属层(5)的厚度为1～6nm。
6.一种高质量半导体器件的制备方法，其特征在于，包括步骤：
S1、在Ga2O3衬底(1)的端部制备场区(2)，使得所述场区(2)嵌入所述Ga2O3衬底(1)中；
S2、在所述Ga2O3衬底(1)的底部生长底栅介质层(3)；
S3、在所述底栅介质层(3)的底部生长第一金属层(4)；
S4、在所述第一金属层(4)的底部淀积第二金属层(5)；
S5、对所述Ga2O3衬底(1)的表层中进行离子注入，形成与所述Ga2O3衬底(1)一端的所述场区(2)相邻的源区(6)以及与所述Ga2O3衬底(1)另一端的所述场区(2)相邻的漏区(7)；
S6、在所述场区(2)之间溅射生长第三金属层(8)，使得所述第三金属层(8)覆盖所述源区(6)和所述漏区(7)。
7.根据权利要求6所述的高质量半导体器件的制备方法，其特征在于，所述Ga2O3衬底(1)的材料为P型Ga2O3，掺杂浓度为1×1013～9×1013cm-3，厚度为1～5μm。
8.根据权利要求6所述的高质量半导体器件的制备方法，其特征在于，步骤S2包括：
采用反应溅射方法，在所述Ga2O3衬底(1)的底部和侧边生长所述底栅介质层(3)。
9.根据权利要求6所述的高质量半导体器件的制备方法，其特征在于，步骤S3包括：
采用磁控溅射沉积方法，在所述底栅介质层(3)的底部和侧边生长所述第一金属层(4)。
10.根据权利要求6所述的高质量半导体器件的制备方法，其特征在于，步骤S4包括：
在所述第一金属层(4)的底部和侧边淀积所述第二金属层(5)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110765248.7A CN113555444A (zh) | 2021-07-06 | 2021-07-06 | 一种高质量氧化镓半导体器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110765248.7A CN113555444A (zh) | 2021-07-06 | 2021-07-06 | 一种高质量氧化镓半导体器件及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113555444A true CN113555444A (zh) | 2021-10-26 |
Family
ID=78102773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110765248.7A Pending CN113555444A (zh) | 2021-07-06 | 2021-07-06 | 一种高质量氧化镓半导体器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113555444A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555438B1 (en) * | 1998-02-19 | 2003-04-29 | Shye-Lin Wu | Method for fabricating MOSFETs with a recessed self-aligned silicide contact and extended source/drain junctions |
| CN1595660A (zh) * | 2004-07-09 | 2005-03-16 | 北京大学 | 一种体硅mos晶体管及其制作方法 |
| US20120058597A1 (en) * | 2008-06-30 | 2012-03-08 | Imperial Innovations Limited | fabrication method for thin-film field-effect transistors |
| JP2016157875A (ja) * | 2015-02-25 | 2016-09-01 | 国立研究開発法人情報通信研究機構 | 半導体積層構造体及びその製造方法、並びに半導体素子及びその製造方法 |
| CN109997224A (zh) * | 2016-12-27 | 2019-07-09 | 英特尔公司 | 非晶氧化物半导体存储器件 |
| CN110571275A (zh) * | 2019-09-17 | 2019-12-13 | 中国科学技术大学 | 氧化镓mosfet的制备方法 |
| CN110943128A (zh) * | 2018-09-21 | 2020-03-31 | 中国科学院半导体研究所 | 二维mosfet/mfis多功能开关存储器件及其制备方法 |
| CN111987169A (zh) * | 2020-08-28 | 2020-11-24 | 西安电子科技大学 | 基于二维氧化镓薄膜的晶体管及制备方法 |
-
2021
- 2021-07-06 CN CN202110765248.7A patent/CN113555444A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555438B1 (en) * | 1998-02-19 | 2003-04-29 | Shye-Lin Wu | Method for fabricating MOSFETs with a recessed self-aligned silicide contact and extended source/drain junctions |
| CN1595660A (zh) * | 2004-07-09 | 2005-03-16 | 北京大学 | 一种体硅mos晶体管及其制作方法 |
| US20120058597A1 (en) * | 2008-06-30 | 2012-03-08 | Imperial Innovations Limited | fabrication method for thin-film field-effect transistors |
| JP2016157875A (ja) * | 2015-02-25 | 2016-09-01 | 国立研究開発法人情報通信研究機構 | 半導体積層構造体及びその製造方法、並びに半導体素子及びその製造方法 |
| CN109997224A (zh) * | 2016-12-27 | 2019-07-09 | 英特尔公司 | 非晶氧化物半导体存储器件 |
| CN110943128A (zh) * | 2018-09-21 | 2020-03-31 | 中国科学院半导体研究所 | 二维mosfet/mfis多功能开关存储器件及其制备方法 |
| CN110571275A (zh) * | 2019-09-17 | 2019-12-13 | 中国科学技术大学 | 氧化镓mosfet的制备方法 |
| CN111987169A (zh) * | 2020-08-28 | 2020-11-24 | 西安电子科技大学 | 基于二维氧化镓薄膜的晶体管及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW588460B (en) | Trench power MOSFET and method of making the same | |
| CN110473911B (zh) | 一种SiC MOSFET器件及其制作方法 | |
| CN107507861B (zh) | 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法 | |
| JP6267514B2 (ja) | 高性能チャンネルを有する半導体デバイス | |
| JP5502204B2 (ja) | 誘電体チャネル空乏層を有するトランジスタ及び関連する製造方法 | |
| CN111129155A (zh) | 一种低栅漏电容碳化硅di-mosfet制备方法 | |
| US20110101374A1 (en) | Monolithic high voltage switching devices and related methods of fabricating the same | |
| CN110571275A (zh) | 氧化镓mosfet的制备方法 | |
| JP5646569B2 (ja) | 半導体装置 | |
| CN112133756A (zh) | 基于t型栅结构的pn结栅控氧化镓场效应晶体管及其制备方法 | |
| JP4948784B2 (ja) | 半導体装置及びその製造方法 | |
| WO2000046850A1 (en) | A LATERAL FIELD EFFECT TRANSISTOR OF SiC, A METHOD FOR PRODUCTION THEREOF AND A USE OF SUCH A TRANSISTOR | |
| JP2015056644A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2010027833A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN102364690B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| KR101539294B1 (ko) | ZnO/MgZnO 활성층 구조의 박막트랜지스터 | |
| US6150671A (en) | Semiconductor device having high channel mobility and a high breakdown voltage for high power applications | |
| CN113555444A (zh) | 一种高质量氧化镓半导体器件及制备方法 | |
| CN103000670B (zh) | 具有高沟道迁移率的SiC-MOSFET | |
| CN112713195B (zh) | 一种高压vdmos器件及其制备方法 | |
| WO1997036316A2 (en) | A FIELD CONTROLLED SEMICONDUCTOR DEVICE OF SiC AND A METHOD FOR PRODUCTION THEREOF | |
| CN210575962U (zh) | 一种SiC MOSFET器件 | |
| EP3637474A1 (en) | Silicon carbide switch device and manufacturing method therefor | |
| CN109309127A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CA2361752C (en) | A lateral field effect transistor of sic, a method for production thereof and a use of such a transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220216 Address after: 311400 room 706, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province Applicant after: Zhejiang Xinke Semiconductor Co.,Ltd. Address before: 311421 room 908, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province Applicant before: Zhejiang Xinguo Semiconductor Co.,Ltd. |
|
| TA01 | Transfer of patent application right |