CN109309127A - 一种碳化硅mosfet器件及其制备方法 - Google Patents
一种碳化硅mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN109309127A CN109309127A CN201811290910.2A CN201811290910A CN109309127A CN 109309127 A CN109309127 A CN 109309127A CN 201811290910 A CN201811290910 A CN 201811290910A CN 109309127 A CN109309127 A CN 109309127A
- Authority
- CN
- China
- Prior art keywords
- contact zone
- type contact
- gate oxide
- sio
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 44
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 41
- 238000002360 preparation method Methods 0.000 title claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 41
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 40
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 40
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 40
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims description 10
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 10
- 238000000407 epitaxy Methods 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- -1 Nitrogen ion Chemical class 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 238000004062 sedimentation Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000001947 vapour-phase growth Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种碳化硅MOSFET器件，由下向上依次层叠设置的漏极、N型SiC衬底层、N型漂移层；JFET区、沟道、P阱，依次位于N型漂移层上，且另一边关于JFET区对称，P阱的厚度小于所述沟道的厚度；P型接触区、N型接触区，均位于P阱上，P型接触区位于P阱上的边缘位置，P型接触区、N型接触区和沟道依次接触；源极，位于p型接触区和部分N型接触区上；第一SiO2栅氧化层，位于部分N型接触区和沟道上；隔离槽，位于N型接触区上，且位于源极和第一SiO2栅氧化层之间；第二SiO2栅氧化层，位于JFET区上；多晶硅，位于第一SiO2栅氧化层和第二SiO2栅氧化层上。
Description
技术领域
本发明涉及一种碳化硅半导体器件制备领域，具体涉及一种碳化硅MOSFET器件及其制备方法。
背景技术
碳化硅(SiC)具有优良的物理和电学特性，具有宽禁带、高热导率、高击穿场强、高饱和电子漂移速率以及良好的化学稳定性、极强的抗辐照能力和机械强度等优点。因此，SiC成为研制高温、大功率、高频功率器件的理想材料，具有广泛的应用前景。SiC可以通过热氧化生成二氧化硅，因此能够利用SiC材料制备低导通电阻，高开关速度的MOSFET器件。
碳化硅金属氧化物半导体场效应晶体管(MOSFET)是一种广泛使用的碳化硅功率器件。对于一种高性能高可靠性的功率器件，需要有足够高的耐压能力，承受高压主电路通断。同时，要有尽量低的导通电阻，降低器件工作损耗，达到高效、环保和节能的要求。
现有工艺主要是通过减小JFET区宽度并增大P阱区掺杂浓度和结深，来制备碳化硅功率MOSFET器件，一方面增大了器件导通电阻，另一方面需采用高能高剂量铝离子注入，增大了工艺难度。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种+发明名称。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种碳化硅MOSFET器件，由下向上依次层叠设置的漏极1、N型SiC衬底层2、N型漂移层；
JFET区5、沟道6、P阱7，依次位于所述N型漂移层上，所述P阱7的厚度小于所述沟道6的厚度；
P型接触区8、N型接触区9，均位于所述P阱7上，且所述P型接触区8位于所述P阱7上的边缘位置，所述P型接触区8、所述N型接触区9和所述沟道6，依次接触；
源极10，位于所述P型接触区8和部分所述N型接触区9上；
第一SiO2栅氧化层11，位于部分所述N型接触区9和所述沟道6上；
隔离槽14，位于所述N型接触区9上，且位于所述源极10和所述第一SiO2栅氧化层11之间；
第二SiO2栅氧化层12，位于所述JFET区5上；
多晶硅13，位于所述第一SiO2栅氧化层11和所述第二SiO2栅氧化层12上。
在本发明的一个实施例中，所述N型漂移层包括缓冲层3和N型外延层4，其中，所述N型漂移层厚度为10～13μm、氮离子掺杂浓度为1×1015cm-3～9×1015cm-3。
在本发明的一个实施例中，所述P阱7深度为0.5～0.8μm、掺杂浓度为1×1018cm-3～5×1018cm-3。
在本发明的一个实施例中，所述P型接触区8的结深为0.2～0.3μm，掺杂浓度为1×1019cm-3～5×1019cm-3。
在本发明的一个实施例中，所述N型接触区9的结深为0.2～0.3μm，掺杂浓度为1×1019cm-3～5×1019cm-3。
在本发明的一个实施例中，所述第一SiO2栅氧化层11的厚度为40～60nm。
在本发明的一个实施例中，所述第二SiO2栅氧化层12的厚度为100～200nm。
在本发明的一个实施例中，所述多晶硅13的厚度为0.4～0.6μm，掺杂浓度为1×1020cm-3～3×1020cm-3。
在本发明的一个实施例中，所述源极10和所述漏极1的材料为Ti/Al合金，其中，Ti的厚度为30～100nm，Al的厚度为100～300nm。
本发明的另一个实施例提供的一种碳化硅MOSFET器件的制备方法，包括：
S1、在N型SiC衬底层2上形成缓冲层3；
S2、在所述缓冲层3上形成N型外延层4；
S3、在所述N型外延层4上一部分进行铝离子注入形成P阱7，在所述N型外延层4上另一部分形成JFET区5；
S4、在所述P阱7上进行铝离子注入，形成P型接触区8；
其中，所述P型接触区8下沉至所述P阱7内，形成于所述P阱7内部一边；
S5、在所述P阱7上进行氮离子注入，形成N型接触区9，其中，所述N型接触区9下沉至所述P阱7内；且所述N型接触区9形成于所述P型接触区8的旁边，所述P阱7另一边形成沟道6；
S6、在所述P型接触8、所述N型接触9、所述沟道6和所述JFET区5上生长100～200nm厚的第二SiO2栅氧化层12；
S7、刻蚀去除所述JFET区5上方以外的所述第二SiO2栅氧化层12；
S8、在1200℃～1350℃温度下，在所述P型接触区8、所述N型接触区9和所述沟道6上生长40～60nm厚的第一SiO2栅氧化层11；
S9、在所述第一栅氧化层11和所述第二栅氧化层12上，采用低压化学气相淀积法淀积厚度为0.4～0.6μm的多晶硅13；
S10、采用干法刻蚀工艺，刻蚀掉位于所述P型接触区8和部分所述N型接触区9上的所述第一SiO2栅氧化层11和所述多晶硅13；
S11、在所述P型接触区8和部分所述N型接触区9上淀积Ti/Al合金，作为欧姆接触金属，并在800℃～1000℃氮气氛围中退火2～5min形成源极10的欧姆接触；其中，所述源极10与所述第一SiO2栅氧化层11形成在所述N型接触9上的隔离槽14两侧；
S12、在N型SiC衬底2背面淀积Ti/Al合金，作为欧姆接触金属，并在800℃～1000℃氮气氛围中退火2～5min形成漏极1的欧姆接触。
与现有技术相比，本发明的有益效果：
1、本发明提出一种具有阶梯形栅氧化层结构的碳化硅功率MOSFET器件，JFET区上方栅氧化层较厚，而沟道区域上方氧化层厚度较薄，且JFET区上方栅氧化层厚度是沟道区域上方栅氧化层厚的2～4倍，在不增大器件阈值电压和导通电阻的前提下增强栅氧化层耐压能力与可靠性。
2、本发明提出一种具有阶梯形栅氧化层结构的改进型碳化硅MOSFET器件，在有效减小栅氧化层电场强度的同时，不影响器件阈值电压和栅控特性。继而充分扩展设计余量，通过采用较宽的JFET区结构，进一步减小器件导通电阻。
附图说明
图1为本发明实施例提供的一种碳化硅MOSFET器件的结构示意图；
图2为本发明实施例提供的一种碳化硅MOSFET器件的制备方法的制备流程示意图；
图3a-图3j本发明实施例提供的一种碳化硅MOSFET器件的制备方法步骤示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
本申请中碳化硅MOSFET器件的结构是对称的，图1～图3j中仅示出了其左半部分的区域，右半部分为左半部分的镜像。
实施例一
请参见图1，图1为本发明实施例提供的一种碳化硅MOSFET器件的结构示意图；其中，包括由下向上依次层叠设置的漏极1、N型SiC衬底层2、N型漂移层；
JFET区5、沟道6、P阱7，依次位于所述N型漂移层上，且从图1的主视图方向来看，JFET区5、沟道6、P阱7自右向左依次位于N型漂移层上，所述P阱7的厚度小于所述沟道6的厚度；
P型接触区8、N型接触区9，均位于所述P阱7上，且所述P型接触区8位于所述P阱7上的边缘位置，所述P型接触区8、所述N型接触区9和所述沟道6，依次接触；
源极10，位于所述P型接触区8和部分所述N型接触区9上；
第一SiO2栅氧化层11，位于部分所述N型接触区9和所述沟道6上；
隔离槽14，位于N型接触区9上，且位于所述源极10和所述第一SiO2栅氧化层11之间；
第二SiO2栅氧化层12，位于所述JFET区5上；
多晶硅13，位于所述第一SiO2栅氧化层11和所述第二SiO2栅氧化层12上。
具体的，所述漏极1的材料为Ti/Al合金，其中，Ti的厚度为30～100nm，Al的厚度为100～300nm；N-漂移层的厚度为10～13μm，氮离子掺杂浓度为1×1015cm-3～9×1015cm-3；所述P阱深度为0.5～0.8μm、掺杂浓度为1×1018cm-3～5×1018cm-3；P+接触区8的结深为0.2～0.3μm，掺杂浓度为1×1019cm-3～5×1019cm-3；N+接触区9的结深为0.2～0.3μm，掺杂浓度为1×1019cm-3～5×1019cm-3；所述第一SiO2栅氧化层11的厚度为40～60nm；所述第二SiO2栅氧化层12的厚度为100～200nm；其中，所述第一SiO2栅氧化层11和所述第二SiO2栅氧化层12的不同厚度，在不增大器件阈值电压和导通电阻的前提下增强栅氧化层耐压能力与可靠性；所述多晶硅13的厚度为0.4～0.6μm，掺杂浓度为1×1020cm-3～3×1020cm-3；所述源极10的材料为Ti/Al合金，其中，Ti的厚度为30～100nm，Al的厚度为100～300nm。
进一步地，本实施例提供的一种具有阶梯形栅氧化层结构的碳化硅功率MOSFET器件，JFET区上方栅氧化层较厚，而沟道区域上方氧化层厚度较薄，且JFET区上方栅氧化层厚度是沟道区域上方栅氧化层厚的2～4倍，在不增大器件阈值电压和导通电阻的前提下增强栅氧化层耐压能力与可靠性。
实施例二
请参见图2，图2为本发明实施例提供的一种碳化硅MOSFET器件的制备方法的制备流程示意图。本实施例在上述实施例的基础上，重点对一种碳化硅MOSFET器件的制备方法进行详细描述。
一种碳化硅MOSFET器件的制备方法如下：
步骤1、如图3a所示，在N型SiC型衬底层2上外延生长厚度为10～13μm、氮离子掺杂浓度为1×1015cm-3～9×1015cm-3的N-漂移层，其中，所述N-漂移层包括缓冲层3和N型外延层4。
步骤2、如图3b所示，在N型外延层4上进行三次或四次铝离子注入，形成深度为0.5～0.8μm、掺杂浓度为1×1018cm-3～5×1018cm-3的P阱7，从图3b的主视图方向来看，P阱7右边为JFET区5。
步骤3、如图3c所示，在P阱7上进行铝离子注入，形成结深为0.2～0.3μm、掺杂浓度为1×1019cm-3～5×1019cm-3的P+接触区8。
步骤4、如图3d所示，在P阱7上进行氮离子注入，形成结深为0.2～0.3μm、掺杂浓度为1×1019cm-3～5×1019cm-3的N+接触区9。
步骤5、如图3e所示，采用低压化学气相淀积或湿氧热氧化技术，在所述P+接触区8、所述N+接触区9、所述沟道6和所述JFET区5上生长一层60～140nm厚的SiO2，形成第二SiO2栅氧化层12。
步骤6、如图3f所示，采用干法刻蚀去除JFET区5上方以外的第二SiO2栅氧化层12。
步骤7、如图3g所示，在高温氧化炉中，1200℃～1350℃温度下，在所述P+接触8、所述N+接触区9和所述沟道6上生长40～60nm厚的SiO2栅介质，形成第一SiO2栅氧化层11。
步骤8、如图3h所示，在所述第一SiO2栅氧化层11和所述第二SiO2栅氧化层12上，采用低压化学气相淀积法淀积厚度为0.4～0.6μm，掺杂浓度为1×1020cm-3～3×1020cm-3的多晶硅13。
步骤9、如图3i所示，采用干法刻蚀工艺，刻蚀掉位于所述P+接触区8和部分所述N+接触区9上的所述第一SiO2栅氧化层11和多晶硅13。
步骤10、如图3j所示，在所述P+接触区8和部分所述N+接触区9上淀积Ti/Al合金，作为欧姆接触金属，并在800℃～1000℃氮气氛围中退火2～5min形成源极10的欧姆接触；其中，所述源极10与所述第一SiO2栅氧化层11位于所述N+接触9上的隔离槽14两侧。
在N型SiC衬底2背面淀积Ti/Al合金，作为欧姆接触金属，并在800℃～1000℃氮气氛围中退火2～5min形成漏极1的欧姆接触。
本实施例提出一种具有阶梯形栅氧化层结构的碳化硅功率MOSFET器件，JFET区上方栅氧化层较厚，而沟道区域上方氧化层厚度较薄，且JFET区上方栅氧化层厚度是沟道区域上方栅氧化层厚的2～4倍，在不增大器件阈值电压和导通电阻的前提下增强栅氧化层耐压能力与可靠性。
本实施例提出一种具有阶梯形栅氧化层结构的改进型碳化硅MOSFET器件，在有效减小栅氧化层电场强度的同时，不影响器件阈值电压和栅控特性。继而充分扩展设计余量，通过采用较宽的JFET区结构，进一步减小器件导通电阻。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种碳化硅MOSFET器件，其特征在于，由下向上依次层叠设置的漏极(1)、N型SiC衬底层(2)、N型漂移层；
以及JFET区(5)、沟道(6)、P阱(7)，依次位于所述N型漂移层上，所述P阱(7)的厚度小于所述沟道(6)的厚度；
P型接触区(8)、N型接触区(9)，均位于所述P阱(7)上，且所述P型接触区(8)位于所述P阱(7)上的边缘位置，所述P型接触区(8)、所述N型接触区(9)和所述沟道(6)依次接触；
源极(10)，位于所述P型接触区(8)和部分所述N型接触区(9)上；
第一SiO2栅氧化层(11)，位于部分所述N型接触区(9)和所述沟道(6)上；
隔离槽(14)，位于N型接触区(9)上，且位于所述源极(10)和所述第一SiO2栅氧化层(11)之间；
第二SiO2栅氧化层(12)，位于JFET区(5)上；
多晶硅(13)，位于所述第一SiO2栅氧化层(11)和所述第二SiO2栅氧化层(12)上。
2.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述N型漂移层包括缓冲层(3)和N型外延层(4)，其中，所述N型漂移层厚度为10～13μm、氮离子掺杂浓度为1×1015cm-3～9×1015cm-3。
3.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述P阱(7)深度为0.5～0.8μm，掺杂浓度为1×1018cm-3～5×1018cm-3。
4.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述P型接触区(8)的结深为0.2～0.3μm，掺杂浓度为1×1019cm-3～5×1019cm-3。
5.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述N型接触区(9)的结深为0.2～0.3μm，掺杂浓度为1×1019cm-3～5×1019cm-3。
6.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述第一SiO2栅氧化层(11)的厚度为40～60nm。
7.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述第二SiO2栅氧化层(12)的厚度为100～200nm。
8.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述多晶硅(13)的厚度为0.4～0.6μm，掺杂浓度为1×1020cm-3～3×1020cm-3。
9.根据权利要求1所述的一种碳化硅MOSFET器件，其特征在于，所述源极(10)和所述漏极(1)的材料为Ti/Al合金，其中，Ti的厚度为30～100nm，Al的厚度为100～300nm。
10.一种碳化硅MOSFET器件的制备方法，包括：
S1、在N型SiC衬底层(2)上形成缓冲层(3)；
S2、在所述缓冲层(3)上形成N型外延层(4)；
S3、在所述N型外延层(4)上一部分进行铝离子注入形成P阱(7)，在所述N型外延层(4)上另一部分形成JFET区(5)；
S4、在所述P阱(7)上进行铝离子注入，形成P型接触区(8)，其中，所述P型接触区(8)下沉至所述P阱(7)内，形成于所述P阱(7)内部一边；
S5、在所述P阱(7)上进行氮离子注入，形成N型接触区(9)，其中，所述N型接触区(9)下沉至所述P阱(7)内；且所述N型接触区(9)形成于所述P型接触区(8)的旁边，所述P阱(7)另一边形成沟道(6)；
S6、在所述P型接触区(8)、所述N型接触区(9)、所述沟道(6)和所述JFET区(5)上生长100～200nm厚的第二SiO2栅氧化层(12)；
S7、刻蚀去除所述JFET区(5)上方以外的所述第二SiO2栅氧化层(12)；
S8、在1200℃～1350℃温度下，在所述P型接触区(8)、所述N型接触区(9)和所述沟道(6)上生长40～60nm厚的第一SiO2栅氧化层(11)；
S9、在所述第一SiO2栅氧化层(11)和所述第二SiO2栅氧化层(12)上，采用低压化学气相淀积法淀积厚度为0.4～0.6μm的多晶硅(13)；
S10、采用干法刻蚀工艺，刻蚀掉位于所述P型接触区(8)和部分所述N型接触区(9)上的所述第一SiO2栅氧化层(11)和所述多晶硅(13)；
S11、在所述P型接触区(8)和部分所述N型接触区(9)上淀积Ti/Al合金，作为欧姆接触金属，并在800℃～1000℃氮气氛围中退火2～5min形成源极(10)的欧姆接触；其中，所述源极(10)与所述第一SiO2栅氧化层(11)形成在所述N型接触区(9)上的隔离槽(14)两侧；
S12、在N型SiC衬底(2)背面淀积Ti/Al合金，作为欧姆接触金属，并在800℃～1000℃氮气氛围中退火2～5min形成漏极(1)的欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811290910.2A CN109309127A (zh) | 2018-10-31 | 2018-10-31 | 一种碳化硅mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811290910.2A CN109309127A (zh) | 2018-10-31 | 2018-10-31 | 一种碳化硅mosfet器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109309127A true CN109309127A (zh) | 2019-02-05 |
Family
ID=65222477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811290910.2A Pending CN109309127A (zh) | 2018-10-31 | 2018-10-31 | 一种碳化硅mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109309127A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782614A (zh) * | 2021-11-12 | 2021-12-10 | 南京晟芯半导体有限公司 | 一种凸台栅SiC MOSFET器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030023189A (ko) * | 2001-09-12 | 2003-03-19 | 페어차일드코리아반도체 주식회사 | 모스 게이트형 전력용 반도체소자 및 그 제조방법 |
| CN104737292A (zh) * | 2012-11-28 | 2015-06-24 | 住友电气工业株式会社 | 碳化硅半导体器件及其制造方法 |
| CN104952917A (zh) * | 2015-07-03 | 2015-09-30 | 电子科技大学 | 一种碳化硅vdmos器件 |
| CN104966735A (zh) * | 2015-05-26 | 2015-10-07 | 株洲南车时代电气股份有限公司 | 一种碳化硅mosfet器件及其制备方法 |
-
2018
- 2018-10-31 CN CN201811290910.2A patent/CN109309127A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030023189A (ko) * | 2001-09-12 | 2003-03-19 | 페어차일드코리아반도체 주식회사 | 모스 게이트형 전력용 반도체소자 및 그 제조방법 |
| CN104737292A (zh) * | 2012-11-28 | 2015-06-24 | 住友电气工业株式会社 | 碳化硅半导体器件及其制造方法 |
| CN104966735A (zh) * | 2015-05-26 | 2015-10-07 | 株洲南车时代电气股份有限公司 | 一种碳化硅mosfet器件及其制备方法 |
| CN104952917A (zh) * | 2015-07-03 | 2015-09-30 | 电子科技大学 | 一种碳化硅vdmos器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782614A (zh) * | 2021-11-12 | 2021-12-10 | 南京晟芯半导体有限公司 | 一种凸台栅SiC MOSFET器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI520337B (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
| US10475896B2 (en) | Silicon carbide MOSFET device and method for manufacturing the same | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN109065542A (zh) | 一种屏蔽栅功率mosfet器件及其制造方法 | |
| CN109616523B (zh) | 一种4H-SiC MOSFET功率器件及其制造方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN104241348A (zh) | 一种低导通电阻的SiC IGBT及其制备方法 | |
| CN102244099A (zh) | 外延沟道的SiCIEMOSFET器件及制备方法 | |
| CN107507861B (zh) | 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法 | |
| CN114284358A (zh) | 一种碳化硅功率器件及其制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| JP6183087B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| JP6250938B2 (ja) | 半導体装置及びその製造方法 | |
| CN103681256A (zh) | 一种新型碳化硅mosfet器件及其制作方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN111129137B (zh) | 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管 | |
| CN109309127A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| EP3637474B1 (en) | Silicon carbide switch device and manufacturing method therefor | |
| WO2023071284A1 (zh) | 沟槽栅半导体器件及其制造方法 | |
| JP2005019494A (ja) | 半導体装置およびその製造方法 | |
| CN114582975A (zh) | 一种具有低比导通电阻的SiC MOSFET器件及其制备方法 | |
| CN109686792B (zh) | 一种常关型SiC基DMOSFET器件及其制备方法 | |
| CN107452624A (zh) | 肖特基接触SiC IGBT及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190205 |