CN114284358A - 一种碳化硅功率器件及其制备方法 - Google Patents

Abstract

本发明公开了一种碳化硅功率器件及其制备方法。所述器件为纵向结构的碳化硅MOSFET，包括自下而上依次设置的漏极、N⁺型碳化硅衬底、N^‑型漂移层、N型JFET区和沟道区，其中N型JFET区和沟道区形成鳍型结构，两侧各有一个栅结构；在栅结构的底部设置有P型屏蔽区，或者所述P型屏蔽区包围栅结构的底部及远离鳍型结构的外侧；在沟道区上设置N⁺型表面区，其上为与N⁺型表面区、部分P型屏蔽区表面形成欧姆接触的源极；漏极与N⁺型碳化硅衬底下表面形成欧姆接触。本发明的碳化硅功率器件在制作良好接地的P型屏蔽区对栅介质层进行屏蔽的同时，引入不需要接地的低掺杂的耗尽沟道区，进一步提高了沟道迁移率和沟道密度，从而降低器件的导通电阻。

Description

一种碳化硅功率器件及其制备方法

技术领域

本发明提供一种碳化硅功率器件，具体涉及一种沟槽栅碳化硅功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效晶体管)，属于电力电子器件领域。

背景技术

功率器件，是指能够处理高电压和大电流的半导体器件，常用于电能变化和控制电路。碳化硅是宽禁带半导体中的代表性材料，有着高临界击穿电场、高热导率以及高电子饱和漂移速率等诸多优点，在功率电子领域被广泛应用。

碳化硅功率MOSFET是利用碳化硅的优良性能制作的功率器件，是进一步提高功率开关系统性能的一种很有前途的方法。按照器件的结构，可以将功率MOSFET大致分为横向结构和纵向结构，两种结构的区别在于电流的流向。横向结构的器件电极均位于器件表面，电流沿表面横向流动。纵向结构的器件的漏极位于器件底部，电流垂直流过衬底。早期纵向结构的碳化硅MOSFET的沟道电流是横向导通的，存在JFET区且沟道迁移率较低，因此具有较大的沟道电阻。为了克服这一问题，沟槽MOSFET结构被人们提出并广泛接受。这种结构通过刻蚀沟槽形成栅极，利用栅极的侧壁控制垂直方向的沟道导通，实现了更高的沟道迁移率，消除了JFET区电阻，提高了原胞的密度，从而大幅度降低了器件的导通电阻^[1]。

然而沟槽MOSFET要在商业领域获得成功，还需降低沟槽底部周围栅介质层中的强电场(栅介质层长期可靠性的典型标准为电场强度低于3MV/cm)。为了解决这一问题，J.A.Cooper等人在2002年提出在沟槽栅极下方注入形成P型屏蔽区来屏蔽高电场，从而保护栅介质层不被击穿^[2]。P型屏蔽区需要接地来实现更好的屏蔽效果和动态特性，然而在该方案中，实现P型屏蔽区接地的工艺较为复杂。

罗姆半导体的T.Nakamura等人在2011年提出了双沟槽MOSFET的结构^[3]，源极与栅极同时通过刻蚀来制备，在源极下方注入形成P型屏蔽区，实现良好接地的同时对相邻的栅极进行屏蔽，但在高阻断电压下屏蔽效果较差。

英飞凌公司的Dethard Peters等人在2017年提出了CoolSiC沟槽MOSFET的结构^[4]，这是一种不对称的结构，栅极一侧是传统结构，另一侧注入形成深P型屏蔽区来屏蔽栅介质层底部高电场，屏蔽效果良好，且P型屏蔽区易于实现良好接地，但牺牲了一半的沟道，降低了沟道密度。

国内学者Huaping Jiang等人于2016年也提出了一种鳍形栅结构^[5]，该结构中的P型屏蔽区能很好的屏蔽栅介质层底部高电场，并且易于接地。另外，器件结构的栅漏电容和栅漏电荷较低，降低了开关损耗。可是该结构依然有不足，那就是现有器件结构普遍存在的低沟道迁移率问题。

参考文献：

[1]Agarwal A K,Casady J B,Rowland L B,et al.1.1kv 4h-sic powerumosfets[J].IEEE Electron Device Letters,1997,18(12):586-588.

[2]Li Y,Cooper J A J,Capano M A.High-voltage(3kV)UMOSFETS in 4H-SiC[J].IEEE Transactions on Electron Devices,2002,49(6):972-975.

[3]Nakamura T,Nakano Y,Aketa M,et al.High performance SiC trenchdevices with ultra-low ron[C]//2011International Electron DevicesMeeting.IEEE,2011:26.5.1-26.5.3.

[4]Peters D,Siemieniec R,Aichinger T,et al.Performance and ruggednessof 1200VSiC—Trench—MOSFET[C]//2017 29th International Symposium on PowerSemiconductor Devices and IC's(ISPSD).IEEE,2017:239-242.

[5]Jiang H,Wei J,Dai X,et al.SiC trench MOSFET with shielded fin-shaped gate to reduce oxide field and switching loss[J].ieee electron deviceletters,2016,37(10):1324-1327.

发明内容

本发明的目的是提出一种碳化硅功率MOSFET结构，用以解决器件沟道迁移率低、导通电阻大的问题。

本发明提出的碳化硅功率器件结构在制作良好接地的P型屏蔽区对栅介质层进行屏蔽的同时，引入不需要接地的低掺杂的耗尽沟道区，进一步提高了沟道迁移率和沟道密度，从而继续降低器件导通电阻。

具体的，本发明提出的一种碳化硅功率器件，为纵向结构的碳化硅MOSFET，包括自下而上依次设置的漏极、N⁺型碳化硅衬底、N^-型漂移层、N型JFET区和沟道区，其中N型JFET区和沟道区形成鳍型结构，在鳍型结构的两侧、沟道区的两端各有一个栅结构，所述栅结构包括栅极和包围栅极的栅介质层；在栅结构的底部设置有P型屏蔽区，或者所述P型屏蔽区包围栅结构的底部及远离鳍型结构的外侧；在沟道区上设置N⁺型表面区，源极位于N⁺型表面区之上；所述源极与N⁺型表面区、部分P型屏蔽区表面形成欧姆接触；所述漏极与N⁺型碳化硅衬底下表面形成欧姆接触。

图1是本发明实施例一涉及的SiC功率器件的截面图，该器件包括外延所需的SiC衬底9(为了与电极形成欧姆接触，需要重掺杂)；作为耐压结构的漂移层8；屏蔽栅介质层2底部高电场的屏蔽区6；屏蔽区6中间适当掺杂以降低导通电阻的JFET区7；器件开启时与栅极3接触的表面产生沟道反型层的沟道区5；沟道区与电极之间重掺杂(同样是为了形成欧姆接触)的表面区4；栅极3、漏极10、源极1等接触电极；传统SiC功率器件中所必需的钝化层、场板等结构，虽然图中未显示，但在本实例及后述的其它实例中，都包含相应的结构。

本发明的碳化硅功率器件中，所述N⁺型碳化硅衬底的厚度一般为50～2000μm，掺杂浓度为1×10¹⁷～2×10²⁰cm^-3；在衬底上气相外延生长厚度为5～100μm、掺杂浓度为1×10¹⁵～2×10¹⁷cm^-3的碳化硅N^-漂移层。

本发明的碳化硅功率器件中，优选的，所述N型JFET区的厚度为1.5～2.5μm，掺杂浓度为1×10¹⁶～5×10¹⁷cm^-3的N型碳化硅。

本发明的碳化硅功率器件中，优选的，所述沟道区的厚度为0.2～1μm，N型或P型掺杂浓度在0～2×10¹⁷cm^-3，掺杂浓度具体值的确定使得沟道区在零栅压下达到完全耗尽。

本发明的碳化硅功率器件中，优选的，所述鳍型结构的宽度为0.1～1μm。在实际生产中，通过控制鳍型结构的宽度使得沟道区在零栅压的状态下耗尽，从而实现器件功能。

本发明的碳化硅功率器件中，优选的，所述P型屏蔽区为掺杂浓度1×10¹⁷～1×10²⁰cm^-3的P型碳化硅，掺杂离子一般为铝离子。位于栅结构底部的P型屏蔽区的厚度优选为0.5～3μm。

本发明的碳化硅功率器件中，优选的，所述N⁺型表面区厚度为0.1～0.8μm，掺杂浓度为1×10¹⁹～1×10²⁰cm^-3，掺杂离子为磷离子。

本发明还提供了上述碳化硅功率器件的两种制备方法。

第一种方法制备的碳化硅功率器件中P型屏蔽区包围栅结构的底部及远离鳍型结构的外侧，具体包括如下步骤：

1a)在N⁺型碳化硅衬底其上依次外延生长N^-型漂移层、N型JFET区和沟道区；

1b)在表面通过选择性注入形成位于沟道区和N型JFET区两侧的P型屏蔽区；

1c)在表面通过选择性注入制备位于沟道区上的N⁺型表面区；

1d)通过光刻和刻蚀在P型屏蔽区内刻蚀出两道沟槽，沟槽之间是N型JFET区、沟道区和N⁺型表面区层叠的鳍型结构；

1e)在沟槽内表面通过热氧化生长二氧化硅，得到栅介质层，并沉积多晶硅形成栅极；

1f)在器件上表面通过热氧化生长二氧化硅，并通过光刻和刻蚀形成栅极顶部的栅介质层；然后在器件上、下表面分别制备源极和漏极。

第二种方法制备的碳化硅功率器件中P型屏蔽区仅位于栅结构的底部，具体包括如下步骤：

2a)在N⁺型碳化硅衬底其上依次外延生长N^-型漂移层、N型JFET区、沟道区和N⁺型表面区；

2b)通过光刻和刻蚀工艺刻蚀出两道沟槽，沟槽之间形成由N型JFET区、沟道区和N⁺型表面区层叠的鳍型结构；

2c)通过选择性注入在鳍型结构两侧的N型JFET区中制备P型屏蔽区；

2d)通过热氧化在P型屏蔽区上形成栅介质层，再沉积多晶硅并制作栅极；

2e)在器件上表面通过热氧化生长二氧化硅，并通过光刻和刻蚀形成栅极顶部的栅介质层；然后在器件上、下表面分别制备源极和漏极。

此外，各区域的长度、厚度、掺杂浓度等参数的变化都是本发明所涉及的范畴，这取决于不同的设计需求和制备工艺。值得注意的是，本发明的重点在于沟道区，在工艺上，通过沟道区的掺杂类型以及浓度调节器件阈值电压，通过改变沟道区所在鳍型结构的宽度，使得沟道区在零栅压的状态下耗尽，从而制作增强型器件。可以理解，在不脱离本发明的范围，可以有其他结构和其他变化的实例。再者，不同的实例、结构和工艺可以相互组合来实现相同的目的。

有益效果：

现有技术已经可以在栅极周围方便的制作良好接地的P型屏蔽区来解决栅介质层底部高电场和开关损耗高的问题，但沟槽侧壁的低沟道迁移率问题还没有有效的解决方法。为此，本发明提出了这样一种结构，既可以方便的制作良好接地的P型屏蔽区，又通过制作不需要接地的低掺杂的耗尽沟道区提高了沟道迁移率和沟道密度。

下表可以直观的看到本发明的有益效果(参考背景技术中的文献):

附图说明

图1是本发明提出的一种具有鳍形结构的SiC功率器件的二维截面图。

图2是本发明提出的第二种SiC功率器件的二维截面图，相比于图1所示结构，屏蔽区由包围栅极变为在栅极底部。

图3是实施例一步骤1完成效果图。

图4是实施例一步骤2完成效果图。

图5是实施例一步骤3完成效果图。

图6是实施例一步骤4完成效果图。

图7是实施例一步骤5完成效果图。

图8是实施例二步骤2完成效果图。

图9是实施例二步骤3完成效果图。

图10是实施例二步骤4完成效果图。

图11是实施例二步骤5完成效果图。

具体实施方式

下面结合附图，通过实施例进一步介绍制备本发明SiC功率器件结构的可能的具体工艺流程。

实施例一

本实施例制备的SiC功率器件的结构如图1所示，包含外延所需的衬底9(为了与电极形成欧姆接触，需要重掺杂)，作为耐压结构的漂移层8，屏蔽栅介质层底部高电场的屏蔽区6，屏蔽区6中间适当掺杂以降低导通电阻的JFET区7，器件开启时与栅极3接触的表面产生沟道反型层的沟道区5，沟道区5与电极之间重掺杂(同样是为了形成欧姆接触)的表面区4，栅极3、漏极10、源极1等接触电极，栅极3周围的栅介质层2，以及传统SiC功率器件中所必需的钝化层、场板等结构，虽然图中未显示，但在本实施例及后述的其它实施例中，都包含相应的结构。其制备步骤如下：

步骤1、首先选取N⁺型碳化硅衬底9，在其上依次外延生长N^-型漂移层8、N型JFET区7和沟道区5，如图3所示；

选取厚度为350μm，磷离子掺杂浓度为5×10¹⁹cm^-3的N⁺型SiC衬底9，进行清洗，气相外延生长厚度为10μm、磷离子掺杂浓度为8×10¹⁵cm^-3的N^-漂移层8，厚度为2.3μm、磷离子掺杂浓度为3×10¹⁶cm^-3的N型JFET区7，以及厚度为0.5μm、铝离子掺杂浓度为1E16 cm^-3(或8E15cm^-3)的沟道区5(掺杂浓度具体值的确定要使得器件在使用时沟道区5达到完全耗尽即可)。在实际生产中，对沟道区进行少量的P型掺杂有利于其完全耗尽，从而实现器件功能。但由于沟道区不与电极相连，注入的铝离子浓度过高会产生电荷存储效应，因此需要根据情况调控沟道区掺杂浓度。

步骤2、在表面通过选择性注入制备P型屏蔽区6，如图4所示；

在沟道区5上沉积掩膜层，通过光刻工艺刻蚀出离子注入的窗口，然后进行高能离子注入，离子源为铝离子，掺杂浓度为1×10¹⁷cm^-3，注入深度在3μm，形成P型屏蔽区6；然后去除掩膜版，退火处理。

步骤3、在表面通过选择性注入制备N⁺型表面区4，如图5所示；

在表面沉积掩膜层，通过光刻工艺刻蚀出离子注入的窗口，然后进行离子注入，注入离子为磷离子，掺杂浓度为5×10¹⁹cm^-3，注入深度为0.2μm，形成N⁺型表面区4。在实际工艺中，表面区4会存在横向扩散，从而对屏蔽区6形成小范围的覆盖。之后去除掩膜版，退火处理。

步骤4、刻蚀出沟槽，如图6所示；

在表面沉积掩膜层，通过光刻工艺制备刻蚀窗口，通过ICP工艺刻蚀出沟槽，沟槽的深度为0.5μm～1μm(提高注入深度有利于提高屏蔽效果)，宽度为0.1～1μm(该宽度具体值的确定要使得器件在使用时沟道区5达到完全耗尽即可)，沟槽之间形成鳍型结构。在实际生产中，通过控制原胞中沟槽间的距离也就是鳍型结构的宽度来使沟道区完全耗尽，从而实现器件功能。之后去除掩膜版。

步骤5、制作栅极，如图7所示；

对刻蚀出的沟槽进行牺牲氧化，然后去除得到的牺牲氧化层，在沟槽内表面通过热氧化的方法生长二氧化硅，得到栅介质层2，然后在一氧化氮的氛围内退火，温度1200℃，退火时间1h。采用化学气相沉积方法，沉积掺杂浓度为1×10¹⁷cm^-3的P型多晶硅，再通过光刻和刻蚀等步骤，得到栅极3。

步骤6、制作源极与漏极，得到图1所示的SiC功率器件。

在器件表面通过热氧化和退火的方法生长二氧化硅，得到栅介质层2，再通过光刻和刻蚀等步骤，只保留栅极顶部的栅介质层2。之后在器件表面沉积金属铝，并在氩气氛围下进行快速热退火工艺，温度1000℃，退火时间3min。铝与表面区4、部分屏蔽区6的界面形成欧姆接触，得到源极1。在衬底9下表面沉积金属钛并形成欧姆接触，得到漏极10。

实施例二

本实施例制备的SiC功率器件的结构如图2所示，与图1所示结构的差别在于：屏蔽区6由包围栅极3变为在栅极3底部。

步骤1、首先选取N⁺型碳化硅衬底9，在其上依次外延生长N^-型漂移层8、N型JFET区7、沟道区5和表面区4，如图8所示；

选取厚度为350μm，磷离子掺杂浓度为5×10¹⁹cm^-3的N⁺型SiC衬底9，进行清洗，气相外延生长厚度为10μm、磷离子掺杂浓度为8×10¹⁵cm^-3的N^-漂移层8，厚度为3μm、磷离子掺杂浓度为3×10¹⁶cm^-3的N型JFET区7，厚度为0.5μm、铝离子掺杂浓度为1E16cm^-3(或8E15cm^-3)的沟道区5(使得沟道区达到完全耗尽即可)，以及厚度为0.2μm，磷离子掺杂浓度为5×10¹⁹cm^-3的表面区4。在实际生产中，对沟道区进行少量的P型掺杂有利于其完全耗尽，从而实现器件功能。但由于沟道区不与电极相连，注入的铝离子浓度过高会产生电荷存储效应，因此需要根据情况调控沟道区掺杂浓度。

步骤2、刻蚀出鳍型结构，如图9所示；

在表面沉积掩膜层，通过光刻工艺制备掩膜图形，通过ICP工艺刻蚀出鳍型结构，鳍型结构宽度为0.1～1μm(宽度使得沟道区达到完全耗尽即可)，厚度为0.5μm～1μm。在实际生产中，通过控制鳍型结构的宽度来使沟道区完全耗尽，从而实现器件功能。之后去除掩膜版。

步骤3、通过选择性注入制备P型屏蔽区6，如图10所示；

在器件表面沉积掩膜层，通过自对准工艺进行离子注入。离子源为铝离子，掺杂浓度为1×10¹⁷cm^-3，注入深度为0.3～1.5μm(提高注入深度有利于提高屏蔽效果)，形成P型屏蔽区6。由于自对准工艺中侧墙的存在，屏蔽区6的间距略大于鳍型结构的宽度。然后去除掩膜版，进行退火处理。

步骤4、制作栅极，如图11所示；

在屏蔽区6上表面进行牺牲氧化，然后去除得到的牺牲氧化层，之后通过热氧化的方法生长二氧化硅，并通过刻蚀得到如图11中所示的栅介质层2，然后并在一氧化氮的氛围内退火，温度1200℃，退火时间1h。采用化学气相沉积方法，沉积掺杂浓度为1×10¹⁷cm^-3的P型多晶硅，再通过spacer工艺得到栅极3。注意，栅极3的宽度小于屏蔽区6的宽度，这是为了接下来与源极形成欧姆接触。

步骤5、制作源极与漏极，得到图2所示的SiC功率器件。

首先在器件表面通过热氧化和退火的方法生长二氧化硅，得到栅极顶面的栅介质层2，再通过光刻和刻蚀等步骤，只保留栅极3顶部的氧化层。之后在器件表面沉积金属铝，并在氩气氛围下进行快速热退火工艺，温度1000℃，退火时间3min。铝与表面区4、部分屏蔽区6的界面形成欧姆接触，得到源极1。在衬底9下表面沉积金属钛并形成欧姆接触，得到漏极10。

Claims (9)

1.一种碳化硅功率器件，为纵向结构的碳化硅MOSFET，包括自下而上依次设置的漏极、N⁺型碳化硅衬底、N^-型漂移层、N型JFET区和沟道区，其中N型JFET区和沟道区形成鳍型结构，在鳍型结构的两侧、沟道区的两端各有一个栅结构，所述栅结构包括栅极和包围栅极的栅介质层；在栅结构的底部设置有P型屏蔽区，或者所述P型屏蔽区包围栅结构的底部及远离鳍型结构的外侧；在沟道区上设置N⁺型表面区，源极位于N⁺型表面区之上；所述源极与N⁺型表面区、部分P型屏蔽区表面形成欧姆接触；所述漏极与N⁺型碳化硅衬底下表面形成欧姆接触。

2.如权利要求1所述的碳化硅功率器件，其特征在于，所述N⁺型碳化硅衬底的厚度为50～2000μm，掺杂浓度为1×10¹⁷～2×10²⁰cm^-3。

3.如权利要求1所述的碳化硅功率器件，其特征在于，所述N^-漂移层掺杂浓度为1×10¹⁵～2×10¹⁷cm^-3范围。

4.如权利要求1所述的碳化硅功率器件，其特征在于，所述N型JFET区为厚度1.5～2.5μm，掺杂浓度为1×10¹⁶～5×10¹⁷cm^-3的N型碳化硅。

5.如权利要求1所述的碳化硅功率器件，其特征在于，所述沟道区的厚度为0.2～1μm，N型或P型掺杂浓度在0～2×10¹⁷cm^-3；所述鳍型结构的宽度为0.1～1μm；沟道区掺杂浓度的具体值和鳍型结构的宽度视沟道区在零栅压下达到完全耗尽而定。

6.如权利要求1所述的碳化硅功率器件，其特征在于，所述P型屏蔽区为掺杂浓度1×10¹⁷～1×10²⁰cm^-3的P型碳化硅，位于栅结构底部的P型屏蔽区的厚度为0.5～3μm。

7.如权利要求1所述的碳化硅功率器件，其特征在于，所述N⁺型表面区厚度为0.1～0.8μm，掺杂浓度为1×10¹⁹～1×10²⁰cm^-3。

8.一种制备权利要求1～7任一所述的碳化硅功率器件的方法，其中所述碳化硅功率器件的P型屏蔽区包围栅结构的底部及远离鳍型结构的外侧，包括如下步骤：

1a)在N⁺型碳化硅衬底其上依次外延生长N^-型漂移层、N型JFET区和沟道区；

1b)在表面通过选择性注入形成位于沟道区和N型JFET区两侧的P型屏蔽区；

1c)在表面通过选择性注入制备位于沟道区上的N⁺型表面区；

1d)通过光刻和刻蚀在P型屏蔽区内刻蚀出两道沟槽，沟槽之间是N型JFET区、沟道区和N⁺型表面区层叠的鳍型结构；

1e)在沟槽内表面通过热氧化生长二氧化硅，得到栅介质层，并沉积多晶硅形成栅极；

1f)在器件上表面通过热氧化生长二氧化硅，并通过光刻和刻蚀形成栅极顶部的栅介质层；然后在器件上、下表面分别制备源极和漏极。

9.一种制备权利要求1～7任一所述的碳化硅功率器件的方法，其中所述碳化硅功率器件的P型屏蔽区位于栅结构的底部，包括如下步骤：

2a)在N⁺型碳化硅衬底其上依次外延生长N^-型漂移层、N型JFET区、沟道区和N⁺型表面区；

2b)通过光刻和刻蚀工艺刻蚀出两道沟槽，沟槽之间形成由N型JFET区、沟道区和N⁺型表面区层叠的鳍型结构；

2c)通过选择性注入在鳍型结构两侧的N型JFET区中制备P型屏蔽区；

2d)通过热氧化在P型屏蔽区上形成栅介质层，再沉积多晶硅并制作栅极；

2e)在器件上表面通过热氧化生长二氧化硅，并通过光刻和刻蚀形成栅极顶部的栅介质层；然后在器件上、下表面分别制备源极和漏极。

Images