CN115207092B - 一种高可靠性的沟槽侧壁栅碳化硅mosfet及其制备方法 - Google Patents
一种高可靠性的沟槽侧壁栅碳化硅mosfet及其制备方法 Download PDFInfo
- Publication number
- CN115207092B CN115207092B CN202211103082.3A CN202211103082A CN115207092B CN 115207092 B CN115207092 B CN 115207092B CN 202211103082 A CN202211103082 A CN 202211103082A CN 115207092 B CN115207092 B CN 115207092B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- region
- gate
- side wall
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 80
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 79
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000002347 injection Methods 0.000 claims abstract description 10
- 239000007924 injection Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 10
- 238000004528 spin coating Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000009987 spinning Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 47
- 230000010355 oscillation Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 7
- 239000011241 protective layer Substances 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种高可靠性的沟槽侧壁栅碳化硅MOSFET及其制备方法，本发明通过先制备宽碳化硅沟槽，沉积侧壁保护层，干法刻蚀侧壁保护层至碳化硅顶部完成暴露，通过光刻胶掩膜，腐蚀掉一侧的侧壁保护层，并刻蚀掉该处部分的掩膜层高，而后进行P+注入，形成一侧包围沟槽处栅氧，一侧留有N沟道，N沟道被侧壁P+及底部P+环绕，有助于降低该处的电场，侧壁P+对轻掺杂的Pwell有很好的耗尽效果，降低Pwell及N+处的漏电，并可以稳定N沟道处的电位，防止关闭时过大的栅极震荡，提升了沟槽碳化硅MOSFET的可靠性；进一步，在多晶硅制备过程中，增加一层掩膜板，刻蚀掉无N沟道处的多晶硅及栅氧，从而降低了栅源上的电容，加上侧壁P+的存在，能够不引起过度栅极震荡。
Description
技术领域
本发明涉及碳化硅沟槽MOSFET制备技术领域，具体涉及一种高可靠性的沟槽侧壁栅碳化硅MOSFET及其制备方法。
背景技术
在电力电子行业的发展过程中，半导体技术起到了决定性作用。其中，功率半导体器件一直被认为是电力电子设备的关键组成部分。随着电力电子技术在工业、医疗、交通、消费等行业的广泛应用，功率半导体器件直接影响着这些电力电子设备的成本和效率。
碳化硅(SiC)材料因其优越的物理特性，开始受到人们的关注和研究，由此衍生出碳化硅MOSFET，其是现代电力电子器件的重要组成部分，由于其具有高频高功率密度的特点，可以大幅缩减电源体积，并提升转换效率，目前，沟槽型碳化硅MOSFET是主流，然而在现有技术的制备方案中制备出的沟槽型碳化硅MOSFET容易引起过度栅极震荡，进而减少使用寿命。
因此，有必要研究出新的制备方案来降低了栅源上的电容，从而减少引起过度栅极震荡的几率。
发明内容
有鉴于此，本发明提供了一种高可靠性的沟槽侧壁栅碳化硅MOSFET制备方法，解决了现有技术中沟槽型碳化硅MOSFET容易引起过度栅极震荡的技术问题。
为了实现上述目的，本发明提供了一种高可靠性的沟槽侧壁栅碳化硅MOSFET，包括：漏极，位于所述漏极上方的碳化硅衬底，位于所述碳化硅衬底上方的碳化硅N外延，位于所述碳化硅N外延的P+区，位于所述P+区上方的栅氧区、栅极以及N沟道，位于所述栅氧区、栅极以及N沟道侧面的Pwell区和N+区，位于所述Pwell区和N+区上方的源极；
其中，所述P+区呈L型，所述栅氧区和N沟道将所述栅极完全包覆。
优选的，每一个所述P+区上方的栅氧区、栅极以及N沟道分布在P+区上方右侧，或，分布在P+区上方的左右两侧。
优选的，所述N+区位于所述Pwell区的上方。
为了实现上述目的，本发明还提供了一种高可靠性的沟槽侧壁栅碳化硅MOSFET的制备方法，包括如下步骤：
通过注入或外延的方式制作Pwell区，并沉积碳化硅沟槽刻蚀得到混合掩膜层，旋涂光刻胶并光刻，随后对混合掩膜层进行刻蚀，去除光刻胶；
在混合掩膜层的作用下，刻蚀碳化硅，形成5-10μm宽的碳化硅沟槽；
沉积侧壁保护层；
干法刻蚀侧壁保护层，至底部和顶部碳化硅完成暴露，旋涂光刻胶，暴露部分的混合掩膜层，蚀刻掉部分侧壁保护层及部分混合掩膜层；
去除光刻胶，并进行高温铝离子注入，形成碳化硅沟槽的任一侧侧壁及底部的P+注入；
旋涂光刻胶，对Pwell区进行光刻开孔，并完成N+注入，清除光刻胶，沉积碳膜，进行高温退火，而后清除碳膜；
制备栅氧，并沉积1-2μm的多晶硅，无掩膜刻蚀多晶硅，至暴露出底部及顶部的栅氧，沉积隔离介质层，填充宽沟槽，通过光刻胶掩膜，刻蚀隔离介质层及栅氧区，形成多晶硅的电隔离层，沉积金属定义栅极、源极和漏极。
优选的，所述无掩膜刻蚀多晶硅，至暴露出底部及顶部的栅氧，之后还包括：
增加光刻版，刻蚀掉无N沟道处的多晶硅及栅氧。
采用上述实施例的有益效果是：
本发明通过先制备5-10μm的宽碳化硅沟槽，刻蚀碳化硅1-2μm，沟槽间距1-4μm，沉积侧壁保护层，干法刻蚀侧壁保护层至碳化硅顶部完成暴露，通过光刻胶掩膜，腐蚀掉一侧的侧壁保护层，并刻蚀掉该处部分的掩膜层高，而后进行P+注入，形成一侧包围沟槽处栅氧，一侧留有N沟道，N沟道被侧壁P+及底部P+环绕，有助于降低该处的电场，侧壁P+对轻掺杂的Pwell有很好的耗尽效果，降低Pwell及N+处的漏电，并可以稳定N沟道处的电位，防止关闭时过大的栅极震荡，提升了沟槽碳化硅MOSFET 的可靠性；进一步的，在多晶硅制备过程中，增加一层掩膜板，刻蚀掉无N沟道处的多晶硅及栅氧，从而降低了栅源上的电容，即降低Cgs，加上侧壁P+的存在，该器件在可以迅速关闭，但不引起过度栅极震荡。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的高可靠性的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S1执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图2为本发明提供的高可靠性的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S2执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图3为本发明提供的高可靠性的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S3执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图4为本发明提供的高可靠性的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S4执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图5为本发明提供的高可靠性的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S5执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图6为本发明提供的高可靠性的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S6执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图7a为本发明提供的高可靠性的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S7执行后沟槽侧壁栅碳化硅MOSFET一实施例的结构变化示意图；
图7b为本发明提供的高可靠性的沟槽侧壁栅碳化硅MOSFET制备方法中步骤S7执行后沟槽侧壁栅碳化硅MOSFET另一实施例的结构变化示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了解决现有技术中沟槽型碳化硅MOSFET容易引起过度栅极20震荡的技术问题，本发明提供了一种高可靠性的沟槽侧壁栅碳化硅MOSFET，请参阅图7a和图7b，此图7a和图7b为本发明提供的高可靠性的沟槽侧壁栅碳化硅MOSFET的两个实施例附图。
具体的，该高可靠性的沟槽侧壁栅碳化硅MOSFET，包括：漏极21，位于所述漏极21上方的碳化硅衬底11，位于所述碳化硅衬底11上方的碳化硅N外延12，位于所述碳化硅N外延12的P+区17，位于所述P+区17上方的栅氧区22、栅极20以及N沟道23，位于所述栅氧区22、栅极20以及N沟道23侧面的Pwell区13和N+区18，位于所述Pwell区13和N+区18上方的源极19，其中，所述N+区18位于所述Pwell区13的上方；
其中，所述P+区17呈L型，所述栅氧区22和N沟道23将所述栅极20完全包覆。需要说明的是，通过栅氧区22和N沟道23将所述栅极20完全包覆的结构，能够形成一侧包围沟槽处栅氧，一侧留有N沟道23，N沟道23被侧壁P+及底部P+环绕，有助于降低该处的电场，侧壁P+对轻掺杂的Pwell有很好的耗尽效果，降低Pwell及N+处的漏电，并可以稳定N沟道23处的电位，防止关闭时过大的栅极20震荡，提升了沟槽碳化硅MOSFET 的可靠性。
优选的，每一个所述P+区17上方的栅氧区22、栅极20以及N沟道23分布在P+区17上方右侧（图7b的结构），或，分布在P+区17上方的左右两侧（图7a的结构）。
需要说明的是，图7a的结构中，通过形成一侧包围沟槽处栅氧的结构，一侧留有N沟道23，N沟道23被侧壁P+及底部P+环绕，有助于降低该处的电场，侧壁P+对轻掺杂的Pwell有很好的耗尽效果，降低Pwell及N+处的漏电，并可以稳定N沟道23处的电位，防止关闭时过大的栅极20震荡，提升了沟槽碳化硅MOSFET 的可靠性。
进一步的，图7b的结构中，除了具备上述效果以外，通过在多晶硅制备过程中，增加一层掩膜板，刻蚀掉无N沟道23处的多晶硅及栅氧，从而降低了栅源上的电容，即降低Cgs，加上侧壁P+的存在，该器件在可以迅速关闭，但不引起过度栅极20震荡。
为了制备该高可靠性的沟槽侧壁栅碳化硅MOSFET，在本发明的实施例中，请参阅图1-7b，本发明还提供了一种高可靠性的沟槽侧壁栅碳化硅MOSFET制备方法，包括如下步骤：
S1、通过注入或外延的方式制作Pwell区13，并沉积碳化硅沟槽15刻蚀得到混合掩膜层14，旋涂光刻胶并光刻，随后对混合掩膜层14进行刻蚀，去除光刻胶，请查阅图1，可得到宽沟槽的结构；在具体实施时，首先，选择碳化硅衬底11，并通过碳化硅N外延12上方注入P型离子制作得到上述Pwell区13，然后，根据刻蚀选择比注入硅化物与Ni的混合层，且混合层Ni在顶部，硅化物在底部，即得到混合掩膜层14，其充当刻蚀掩膜层及注入阻挡层，之后旋涂光刻胶并光刻，随后对混合掩膜层14进行刻蚀，去除光刻胶，其中，硅化物选择二氧化硅且厚度选择为较厚的2微米左右，Ni层可选择较薄的0.5微米左右；
S2、在混合掩膜层14的作用下，刻蚀碳化硅，形成5-10μm宽的碳化硅沟槽15，请参阅图2，碳化硅沟槽15宽度与混合掩膜层14宽度差不多；
S3、沉积侧壁保护层16，请参阅图3，其中，侧壁保护层16的材料可选择氮化硅或者二氧化硅；
S4、干法刻蚀侧壁保护层16，至底部和顶部碳化硅完成暴露，旋涂光刻胶，暴露部分的混合掩膜层14，蚀刻掉部分侧壁保护层16及部分混合掩膜层14，请参阅图4，此步骤通过部分侧壁保护层16及部分混合掩膜层14被刻蚀掉，从而使得后续P+的注入能够形成L型沟槽；
S5、去除光刻胶，并进行高温铝离子注入，形成碳化硅沟槽15的任一侧（如图5中靠右侧）侧壁及底部的P+注入，请参阅图5，此步骤中的P+注入能够形成底部和一侧的L型沟槽区域，从而为后续的N沟道23和栅氧包覆栅极20提供结构支撑；
S6、旋涂光刻胶，对Pwell区13进行光刻开孔，并完成N+注入形成N+区18，清除光刻胶，沉积碳膜，进行高温退火，而后清除碳膜，请参阅图6；
S7、制备栅氧，并沉积1-2μm的多晶硅，无掩膜刻蚀多晶硅，至暴露出底部及顶部的栅氧，沉积隔离介质层，填充宽沟槽，通过光刻胶掩膜，刻蚀隔离介质层及栅氧区22，形成多晶硅的电隔离层，沉积金属定义栅极20、源极19和漏极21，制备得到最终的高可靠性的沟槽侧壁栅碳化硅MOSFET，请查阅图7a，此时的步骤得到的结构是图7a的结构，通过此步骤，形成一侧包围沟槽处栅氧的结构，一侧留有N沟道23，N沟道23被侧壁P+及底部P+环绕，有助于降低该处的电场，侧壁P+对轻掺杂的Pwell有很好的耗尽效果，降低Pwell及N+处的漏电，并可以稳定N沟道23处的电位，防止关闭时过大的栅极20震荡，提升了沟槽碳化硅MOSFET 的可靠性。
进一步的，步骤S7中，所述无掩膜刻蚀多晶硅，至暴露出底部及顶部的栅氧，之后还包括：增加光刻版，刻蚀掉无N沟道23处的多晶硅及栅氧，然后与上述相同，即：沉积隔离介质层，填充宽沟槽，通过光刻胶掩膜，刻蚀隔离介质层及栅氧区22，形成多晶硅的电隔离层，沉积金属定义栅极20、源极19和漏极21，制备得到最终的高可靠性的沟槽侧壁栅碳化硅MOSFET，请查阅图7b，此时的步骤得到的结构是图7b的结构，此步骤中，除了具备上述效果以外，通过在多晶硅制备过程中，增加一层掩膜板，刻蚀掉无N沟道23处的多晶硅及栅氧，从而降低了栅源上的电容，即降低Cgs，加上侧壁P+的存在，该器件在可以迅速关闭，但不引起过度栅极20震荡。
综上所述，本发明通过先制备5-10μm的宽碳化硅沟槽，刻蚀碳化硅1-2μm，沟槽间距1-4μm，沉积侧壁保护层，干法刻蚀侧壁保护层至碳化硅顶部完成暴露，通过光刻胶掩膜，腐蚀掉一侧的侧壁保护层，并刻蚀掉该处部分的掩膜层高，而后进行P+注入，形成一侧包围沟槽处栅氧，一侧留有N沟道，N沟道被侧壁P+及底部P+环绕，有助于降低该处的电场，侧壁P+对轻掺杂的Pwell有很好的耗尽效果，降低Pwell及N+处的漏电，并可以稳定N沟道处的电位，防止关闭时过大的栅极震荡，提升了沟槽碳化硅MOSFET 的可靠性；进一步的，在多晶硅制备过程中，增加一层掩膜板，刻蚀掉无N沟道处的多晶硅及栅氧，从而降低了栅源上的电容，即降低Cgs，加上侧壁P+的存在，该器件在可以迅速关闭，但不引起过度栅极震荡。
以上对本发明所提供的高可靠性的沟槽侧壁栅碳化硅MOSFET制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (4)
1.一种高可靠性的沟槽侧壁栅碳化硅MOSFET的制备方法，其特征在于，所述高可靠性的沟槽侧壁栅碳化硅MOSFET包括：漏极，位于所述漏极上方的碳化硅衬底，位于所述碳化硅衬底上方的碳化硅N外延，位于所述碳化硅N外延的P+区，位于所述P+区上方的栅氧区、栅极以及N沟道，位于所述栅氧区、栅极以及N沟道侧面的Pwell区和N+区，位于所述Pwell区和N+区上方的源极；
其中，所述P+区呈L型，所述栅氧区和N沟道将所述栅极完全包覆；
所述制备方法包括如下步骤：
通过注入或外延的方式制作Pwell区，并沉积碳化硅沟槽刻蚀得到混合掩膜层，旋涂光刻胶并光刻，随后对混合掩膜层进行刻蚀，去除光刻胶；
在混合掩膜层的作用下，刻蚀碳化硅，形成5-10μm宽的碳化硅沟槽；
沉积侧壁保护层；
干法刻蚀侧壁保护层，至底部和顶部碳化硅完成暴露，旋涂光刻胶，暴露部分的混合掩膜层，蚀刻掉部分侧壁保护层及部分混合掩膜层；
去除光刻胶，并进行高温铝离子注入，形成碳化硅沟槽的任一侧侧壁及底部的P+注入；
旋涂光刻胶，对Pwell区进行光刻开孔，并完成N+注入，清除光刻胶，沉积碳膜，进行高温退火，而后清除碳膜；
制备栅氧，并沉积1-2μm的多晶硅，无掩膜刻蚀多晶硅，至暴露出底部及顶部的栅氧，沉积隔离介质层，填充宽沟槽，通过光刻胶掩膜，刻蚀隔离介质层及栅氧区，形成多晶硅的电隔离层，沉积金属定义栅极、源极和漏极。
2.根据权利要求1所述的高可靠性的沟槽侧壁栅碳化硅MOSFET的制备方法，其特征在于，所述无掩膜刻蚀多晶硅，至暴露出底部及顶部的栅氧，之后还包括：
增加光刻版，刻蚀掉无N沟道处的多晶硅及栅氧。
3.根据权利要求1所述的高可靠性的沟槽侧壁栅碳化硅MOSFET的制备方法，其特征在于，每一个所述P+区上方的栅氧区、栅极以及N沟道分布在P+区上方右侧，或，分布在P+区上方的左右两侧。
4.根据权利要求1所述的高可靠性的沟槽侧壁栅碳化硅MOSFET的制备方法，其特征在于，所述N+区位于所述Pwell区的上方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211103082.3A CN115207092B (zh) | 2022-09-09 | 2022-09-09 | 一种高可靠性的沟槽侧壁栅碳化硅mosfet及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211103082.3A CN115207092B (zh) | 2022-09-09 | 2022-09-09 | 一种高可靠性的沟槽侧壁栅碳化硅mosfet及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115207092A CN115207092A (zh) | 2022-10-18 |
| CN115207092B true CN115207092B (zh) | 2022-12-13 |
Family
ID=83573132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211103082.3A Active CN115207092B (zh) | 2022-09-09 | 2022-09-09 | 一种高可靠性的沟槽侧壁栅碳化硅mosfet及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115207092B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6627502B1 (en) * | 2002-10-24 | 2003-09-30 | Taiwan Semiconductor Manufacturing Company | Method for forming high concentration shallow junctions for short channel MOSFETs |
| JP2013110149A (ja) * | 2011-11-17 | 2013-06-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US9147748B1 (en) * | 2014-05-01 | 2015-09-29 | Globalfoundries Inc. | Methods of forming replacement spacer structures on semiconductor devices |
| JP2016027675A (ja) * | 2013-03-31 | 2016-02-18 | 新電元工業株式会社 | 半導体装置 |
| CN108054207A (zh) * | 2017-12-11 | 2018-05-18 | 电子科技大学 | 一种双沟道mos栅控晶闸管及其制造方法 |
| WO2022028315A1 (zh) * | 2020-08-03 | 2022-02-10 | 株洲中车时代半导体有限公司 | 碳化硅器件的元胞结构、其制备方法及碳化硅器件 |
| CN114284358A (zh) * | 2021-12-20 | 2022-04-05 | 北京大学 | 一种碳化硅功率器件及其制备方法 |
| CN114496785A (zh) * | 2022-04-18 | 2022-05-13 | 深圳芯能半导体技术有限公司 | 一种t型底部保护的沟槽型碳化硅mosfet及其制备方法 |
| CN114744044A (zh) * | 2022-04-18 | 2022-07-12 | 深圳芯能半导体技术有限公司 | 一种三重保护栅氧化层的沟槽型碳化硅mosfet及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8704206B2 (en) * | 2011-11-21 | 2014-04-22 | Avalanche Technology Inc. | Memory device including transistor array with shared plate channel and method for making the same |
| WO2013118203A1 (ja) * | 2012-02-10 | 2013-08-15 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| CN105977301B (zh) * | 2016-07-06 | 2018-10-26 | 电子科技大学 | 一种体内栅型mos |
| WO2018049081A1 (en) * | 2016-09-07 | 2018-03-15 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Material structure and method for deep silicon carbide etching |
| JP7175374B2 (ja) * | 2019-02-22 | 2022-11-18 | 三菱電機株式会社 | 電力変換装置 |
| CN114496783B (zh) * | 2022-04-18 | 2022-08-05 | 深圳芯能半导体技术有限公司 | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 |
-
2022
- 2022-09-09 CN CN202211103082.3A patent/CN115207092B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6627502B1 (en) * | 2002-10-24 | 2003-09-30 | Taiwan Semiconductor Manufacturing Company | Method for forming high concentration shallow junctions for short channel MOSFETs |
| JP2013110149A (ja) * | 2011-11-17 | 2013-06-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2016027675A (ja) * | 2013-03-31 | 2016-02-18 | 新電元工業株式会社 | 半導体装置 |
| US9147748B1 (en) * | 2014-05-01 | 2015-09-29 | Globalfoundries Inc. | Methods of forming replacement spacer structures on semiconductor devices |
| CN108054207A (zh) * | 2017-12-11 | 2018-05-18 | 电子科技大学 | 一种双沟道mos栅控晶闸管及其制造方法 |
| WO2022028315A1 (zh) * | 2020-08-03 | 2022-02-10 | 株洲中车时代半导体有限公司 | 碳化硅器件的元胞结构、其制备方法及碳化硅器件 |
| CN114284358A (zh) * | 2021-12-20 | 2022-04-05 | 北京大学 | 一种碳化硅功率器件及其制备方法 |
| CN114496785A (zh) * | 2022-04-18 | 2022-05-13 | 深圳芯能半导体技术有限公司 | 一种t型底部保护的沟槽型碳化硅mosfet及其制备方法 |
| CN114744044A (zh) * | 2022-04-18 | 2022-07-12 | 深圳芯能半导体技术有限公司 | 一种三重保护栅氧化层的沟槽型碳化硅mosfet及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115207092A (zh) | 2022-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100729911B1 (ko) | 반도체 소자의 제조방법 | |
| US10811520B2 (en) | Semiconductor device and method for manufacturing same | |
| CN111370306B (zh) | 晶体管的制作方法及全包围栅极器件结构 | |
| KR100272528B1 (ko) | 반도체소자 및 이의 제조방법 | |
| US11923453B2 (en) | LDMOS device and method for preparing same | |
| CN115207092B (zh) | 一种高可靠性的沟槽侧壁栅碳化硅mosfet及其制备方法 | |
| US20220271141A1 (en) | Mosfet device structure with air-gaps in spacer and methods for forming the same | |
| CN108305830A (zh) | 半导体结构及其形成方法 | |
| CN101930920B (zh) | Mos晶体管及其制作方法 | |
| JP2002026309A (ja) | 電界効果型トランジスタの製造方法 | |
| CN115207129B (zh) | 一种侧壁栅抗负压的双沟槽碳化硅mosfet及其制备方法 | |
| CN115207130B (zh) | 一种侧壁栅双沟槽碳化硅mosfet及其制备方法 | |
| JP2020057639A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN115188803B (zh) | 一种沟槽侧壁栅碳化硅mosfet及其制备方法 | |
| EP4040502A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JPH03285344A (ja) | 半導体装置およびその製造方法 | |
| KR100546123B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR20070002661A (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| JPS63305566A (ja) | 半導体装置およびその製造方法 | |
| KR100252858B1 (ko) | 반도체소자 및 이의 제조방법 | |
| JP4299380B2 (ja) | 半導体装置及びその製造方法 | |
| KR100266635B1 (ko) | 반도체산화막형성방법 | |
| KR100713937B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| US20190006245A1 (en) | Semiconductor device and a method for fabricating the same | |
| CN115101418A (zh) | 一种自对准结构mosfet的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |