CN110534505A - 一种三维铁电电容器件、制备方法及铁电存储器 - Google Patents
一种三维铁电电容器件、制备方法及铁电存储器 Download PDFInfo
- Publication number
- CN110534505A CN110534505A CN201910809487.0A CN201910809487A CN110534505A CN 110534505 A CN110534505 A CN 110534505A CN 201910809487 A CN201910809487 A CN 201910809487A CN 110534505 A CN110534505 A CN 110534505A
- Authority
- CN
- China
- Prior art keywords
- electrode
- metal
- capacitor device
- ferroelectric
- ferroelectric capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Abstract
本发明涉及一种三维铁电电容器件、制备方法及铁电存储器。该三维铁电电容器件,包括:依次设置的金属上电极、二维铁电材料层和金属下电极;所述金属下电极为包括多个沟槽的沟槽结构;所述二维铁电材料层位于所述金属上电极和所述金属下电极之间,该二维铁电材料层被均匀地铺设在所述金属下电极的沟槽表面;所述金属上电极为包括与所述金属下电极沟槽结构匹配的包括多个凸起的凸起结构。通过采用上述结构,存储密度大。
Description
技术领域
本发明涉及微电子技术领域,尤其涉及一种三维铁电电容器件、制备方法及铁电存储器。
背景技术
传统的主流半导体存储器可以分为两类:易失性和非易失性。RAM类型的存储器易于使用、性能好,可是它们同样会在掉电的情况下失去所保存的数据。非易失性存储器在掉电的情况下并不会丢失所存储的数据。铁电存储器能兼容RAM的一切功能,并且和ROM技术一样,是一种非易失性的存储器。信息技术的迅速普及,使得人们对存储器的容量,读写速度,功耗等提出了更高的要求。铁电存储器FeRAM由于其极低的功耗、非易失性以及与DRAM相当的读写速度,被认为是下一代存储器的有力候选者。
现有的铁电存储器采用类似DRAM的1T1C结构,其铁电材料一般采用钙钛矿材料PZT。由于PZT成分较复杂,导致现有铁电存储器130nm工艺节点下难以实现铁电电容的三维堆叠。并且制备过程中Pb材料易挥发,与ALD工艺不兼容。另外,PZT在70nm厚度以下剩余极化会迅速降低,对电极材料的要求也极其严苛。因此现有的铁电存储器只能应用在对功耗和延迟有较高要求而对容量不敏感的小众市场,无法进行大规模高密度存储。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提出了一种三维铁电电容器件、制备方法和铁电存储器,能够将铁电电容三维化,从而增大电容等效面积,实现高密度存储。
根据本发明的一个方面,本发明的一种三维铁电电容器件包括:
依次设置的金属上电极、二维铁电材料层和金属下电极;
所述金属下电极为包括多个沟槽的沟槽结构;
所述二维铁电材料层位于所述金属上电极和所述金属下电极之间,该二维铁电材料层被均匀地沉积在所述金属下电极的沟槽表面;
所述金属上电极为包括与所述金属下电极沟槽匹配的多个凸起的凸起结构。
通过采用上述结构,可以在同等正对面积下,可以显著提高铁电电容的等效剩余极化强度,使得1T1C结构的铁电存储器可以继续等比缩小而依然可以提供足够大的电压窗口。
作为本发明的进一步改进,所述二维铁电材料层为α-In2Se3或III2–VI3范德华铁电材料或CuInP2S6中的一种或多种。
作为本发明的进一步改进,所述二维铁电材料层的厚度小于10nm。
作为本发明的进一步改进,所述金属上电极和/或所述金属下电极可以是元素Al、Au、Pt、Ti、Cr、Ir中的一种或多种。
由于二维铁电材料层与层之间依靠范德华力相互吸引,其表面不存在传统铁电材料的悬挂键,与金属接触不需要考虑界面问题,所以对于金属电极的要求没有采用PZT等材料的传统铁电电容那么严苛。
根据本发明的另一个方面,本发明的一种三维铁电电容器件的制备方法,包括:
在Si衬底上形成SiO2绝缘层;
在SiO2绝缘层上形成带有多个沟槽的沟槽结构的SiO2绝缘层;
在所述带有沟槽结构的SiO2绝缘层上沉积金属下电极,形成金属下电极,所述金属下电极为包括多个沟槽的沟槽结构;
在所述金属下电极上沉积二维铁电材料功能层,所述二维铁电材料层被均匀地沉积在所述金属下电极的沟槽表面;
在所述二维铁电材料功能层上沉积金属上电极,形成金属上电极,所述金属上电极为包括与所述金属下电极沟槽匹配的多个凸起的凸起结构。
作为本发明的进一步改进,所述二维铁电材料层为α-In2Se3或III2–VI3范德华铁电材料或CuInP2S6中的一种或多种。
作为本发明的进一步改进,所述二维铁电材料层的厚度小于10nm。
作为本发明的进一步改进,所述金属上电极和/或所述金属下电极可以是元素Al、Au、Pt、Ti、Cr、Ir中的一种或多种。
根据本发明的另一个方面,本发明的一种铁电存储器,其特征在于,包括:
字线;与字线交叉的位线;多个存储器单元,每个存储器单元包括一个MOS管和一个如权利要求1至5任一项所述的三维铁电电容器件,所述MOS管栅极与所述位线连接,所述MOS源极或漏极与所述字线连接,所述MOS管另一端与所述三维铁电电容器件金属上电极连接,所述三维铁电电容器件金属下电极接地。
综上所述,总体而言,通过本发明所构思的以上技术方案与现有技术相比,具有以下有益效果:
(1)由于本发明的三维铁电电容器件采用沟槽型结构的金属下电极和凸起结构的金属上电极,可以在同等正对面积下,可以显著提高铁电电容的等效剩余极化强度,使得1T1C结构的铁电存储器可以继续等比缩小而依然可以提供足够大的电压窗口,在130nm工艺节点以下可以实现铁电电容三维化,存储密度大。并且将二维铁电材料作为中间层,用于三维深沟道沉积,铁电稳定性更加,可以进一步等比缩小,提升存储密度。
(2)由于二维铁电材料层与层之间依靠范德华力相互吸引,其表面不存在传统铁电材料的悬挂键,与金属接触不需要考虑界面问题,所以对于金属电极的要求没有采用PZT等材料的传统铁电电容那么严苛。
(3)三维铁电电容器件的制备方法完全与CMOS工艺兼容,便于集成,且无环境污染问题。
附图说明
图1是本发明实施例提供的一种三维铁电电容器件结构示意图;
图2-6是本发明实施例提供的一种三维铁电电容器件的制备方法示意图;
图7是本发明实施例提供的铁电存储器结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明实施例的一种三维铁电电容器件,结构如图1所示,包括依次设置的金属上电极、二维铁电材料层和金属下电极;所述金属下电极为包括多个沟槽的沟槽结构;所述二维铁电材料层位于所述金属上电极和所述金属下电极之间,该二维铁电材料层被均匀地铺设在所述金属下电极的沟槽表面;所述金属上电极为包括与所述金属下电极沟槽匹配的多个凸起的凸起结构。
其中沟槽可以为矩形深槽,也可以为其他形状的沟槽,沟槽数量在现有光刻机能够达到的极限下越多,则等效铁电电容面积越大,越容易等比缩小。金属上电极和/或金属下电极君可以是Al、Au、Pt、Ti、Cr、Ir等金属材料中的一种或多种。二维铁电材料层厚度可以控制在10nm以下。二维铁电材料可以是α-In2Se3或III2–VI3范德华铁电材料或CuInP2S6中的一种或多种。
二维铁电材料层具有自发面外铁电极化特征,本身是层状材料,在单层的情况下依然存在稳定的铁电极化优势,铁电性在超薄膜情况下可稳定存在,与电极接触无界面态。由于本发明的三维铁电电容器件采用二维铁电材料作为中间层,并且采用沟槽型结构的下电极,可以显著提高铁电电容的等效剩余极化强度,使得1T1C结构的铁电存储器可以继续等比缩小而依然可以提供足够大的电压窗口,在130nm工艺节点以下可以实现铁电电容三维化,存储密度得到提升。
另外,由于二维铁电材料层与层之间依靠范德华力相互吸引,其表面不存在传统铁电材料的悬挂键,与金属接触不需要考虑界面问题,所以对于金属电极的要求没有采用PZT等材料的传统铁电电容那么严苛。
本发明实施例的一种三维铁电电容器件的制备方法如图2至6所示,包括步骤:
(1)在Si衬底上形成SiO2绝缘层。可以使用等离子体增强化学的气相沉积法等成膜手段生长一层SiO2绝缘层。
(2)在SiO2绝缘层上形成带有多个沟槽的沟槽结构的SiO2绝缘层。使用光刻技术在SiO2绝缘层上刻出深槽。光刻是平面型晶体管和集成电路生产中的一个主要工艺,是对半导体晶片表面的掩蔽物(如二氧化硅)进行开孔,以便进行杂质的定域扩散的一种加工技术。通过光刻在SiO2绝缘层绝缘层上刻出沟槽,为下步骤的沉积提供基础。
(3)在所述带有沟槽结构的SiO2绝缘层上沉积金属下电极,形成金属下电极,所述金属下电极为包括多个沟槽的沟槽结构。可以采用现有的各种物理气相沉积法来实现上述过程。
(4)在所述金属下电极上沉积二维铁电材料功能层,所述二维铁电材料层被均匀地沉积在所述金属下电极的沟槽表面。α-In2Se3等二维铁电材料可以使用分子束外延、化学气相淀积等方式生长。
(5)在所述二维铁电材料功能层上沉积金属上电极,形成金属上电极,所述金属上电极为包括与所述金属下电极沟槽匹配的多个凸起的凸起结构。
经过以上步骤,可以形成三维的铁电电容器件,本发明的三维铁电电容器件的制备方法完全与CMOS工艺兼容,便于集成,且无环境污染问题。
基于上述三维铁电电容器件的铁电存储器,结构如图7所示,包括字线、与字线交叉的位线和多个存储器单元,每个存储器单元包括一个MOS管和一个上述三维铁电电容器件,MOS管的栅极与位线连接,MOS源极或漏极与字线连接,MOS管另一端与三维铁电电容器件金属上电极相连,三维铁电电容器件金属下电极接地。
本发明的铁电存储器通过采用三维铁电电容器件,可以在同等正对面积下,实现等效剩余铁电极化十数倍的增大,有利于铁电存储器的尺寸等比缩小,能够显著提高铁电存储器的集成密度,实现大容量铁电存储器的应用。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种三维铁电电容器件,其特征在于,包括:
依次设置的金属上电极、二维铁电材料层和金属下电极;
所述金属下电极为包括多个沟槽的沟槽结构;
所述二维铁电材料层位于所述金属上电极和所述金属下电极之间,该二维铁电材料层被均匀地沉积在所述金属下电极的沟槽表面;
所述金属上电极具有与所述金属下电极沟槽结构匹配的包括多个凸起的凸起结构。
2.如权利要求1所述的一种三维铁电电容器件,其特征在于,所述二维铁电材料层为α-In2Se3或III2–VI3范德华铁电材料或CuInP2S6中的一种或多种。
3.如权利要求1或2所述的一种三维铁电电容器件,其特征在于,所述二维铁电材料层的厚度小于10nm。
4.如权利要求1或2所述的一种三维铁电电容器件,其特征在于,所述金属上电极和/或所述金属下电极可以是Al、Au、Pt、Ti、Cr、Ir中的一种或多种。
5.一种三维铁电电容器件的制备方法,其特征在于,包括:
在Si衬底上形成SiO2绝缘层;
在SiO2绝缘层上形成带有多个沟槽的沟槽结构的SiO2绝缘层;
在所述带有沟槽结构的SiO2绝缘层上沉积金属下电极,形成金属下电极,所述金属下电极为包括多个沟槽的沟槽结构;
在所述金属下电极上沉积二维铁电材料功能层,所述二维铁电材料层被均匀地沉积在所述金属下电极的沟槽表面;
在所述二维铁电材料功能层上沉积金属上电极,形成金属上电极,所述金属上电极具有与所述金属下电极沟槽匹配的多个凸起的凸起结构。
6.如权利要求5所述的一种三维铁电电容器件的制备方法,其特征在于,所述二维铁电材料层为α-In2Se3或III2–VI3范德华铁电材料或CuInP2S6中的一种或多种。
7.如权利要求5或6所述的一种三维铁电电容器件的制备方法,其特征在于,所述二维铁电材料层的厚度小于10nm。
8.如权利要求5或6所述的一种三维铁电电容器件的制备方法,其特征在于,所述金属上电极和/或所述金属下电极可以是元素Al、Au、Pt、Ti、Cr、Ir中的一种或多种。
9.一种铁电存储器,其特征在于,包括:
字线;
与字线交叉的位线;
多个存储器单元,每个存储器单元包括一个MOS管和一个如权利要求1至5任一项所述的三维铁电电容器件,所述MOS管栅极与所述位线连接,所述MOS源极或漏极与所述字线连接,所述MOS管另一端与所述三维铁电电容器件金属上电极连接,所述三维铁电电容器件金属下电极接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910809487.0A CN110534505A (zh) | 2019-08-29 | 2019-08-29 | 一种三维铁电电容器件、制备方法及铁电存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910809487.0A CN110534505A (zh) | 2019-08-29 | 2019-08-29 | 一种三维铁电电容器件、制备方法及铁电存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110534505A true CN110534505A (zh) | 2019-12-03 |
Family
ID=68665224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910809487.0A Pending CN110534505A (zh) | 2019-08-29 | 2019-08-29 | 一种三维铁电电容器件、制备方法及铁电存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110534505A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112382719A (zh) * | 2020-10-10 | 2021-02-19 | 清华大学 | 提升铁电隧穿结性能的器件结构及其制备方法 |
CN112736083A (zh) * | 2020-12-25 | 2021-04-30 | 光华临港工程应用技术研发(上海)有限公司 | 一种三维铁电存储器件的制造方法 |
CN114664834A (zh) * | 2022-03-15 | 2022-06-24 | 电子科技大学 | 一种沟槽型铁电存储单元结构及制备方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1343008A (zh) * | 2000-09-05 | 2002-04-03 | 松下电器产业株式会社 | 半导体存储装置的驱动方法 |
CN1484295A (zh) * | 2002-09-18 | 2004-03-24 | 上海宏力半导体制造有限公司 | 混合模拟组件的沟渠式电容器的制造方法 |
CN1549333A (zh) * | 2003-05-23 | 2004-11-24 | 上海宏力半导体制造有限公司 | 混合式集成电路的沟道式电容器的制造方法 |
US20080237794A1 (en) * | 2007-03-30 | 2008-10-02 | Tdk Corporation | Thin film capacitor |
CN103855150A (zh) * | 2012-11-30 | 2014-06-11 | 国际商业机器公司 | 片上解耦电容器、集成芯片及其制造方法 |
CN205069629U (zh) * | 2015-10-13 | 2016-03-02 | 格科微电子(上海)有限公司 | 金属层-绝缘层-金属层电容器 |
CN205355050U (zh) * | 2016-02-01 | 2016-06-29 | 厦门市三安集成电路有限公司 | 一种半导体电容结构 |
CN105742251A (zh) * | 2014-12-09 | 2016-07-06 | 联华电子股份有限公司 | 具有电感和金属-绝缘层-金属电容的结构 |
CN106463512A (zh) * | 2014-04-28 | 2017-02-22 | 美光科技公司 | 铁电存储器及其形成方法 |
CN103346141B (zh) * | 2012-01-06 | 2018-06-05 | 马克西姆综合产品公司 | 内部集成有电容器的半导体器件 |
CN108281414A (zh) * | 2018-01-17 | 2018-07-13 | 北京北方华创微电子装备有限公司 | 一种电容及其制作方法、半导体设备 |
CN110168726A (zh) * | 2017-01-06 | 2019-08-23 | 美光科技公司 | 集成存储器、集成组合件及形成存储器阵列的方法 |
-
2019
- 2019-08-29 CN CN201910809487.0A patent/CN110534505A/zh active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1343008A (zh) * | 2000-09-05 | 2002-04-03 | 松下电器产业株式会社 | 半导体存储装置的驱动方法 |
CN1484295A (zh) * | 2002-09-18 | 2004-03-24 | 上海宏力半导体制造有限公司 | 混合模拟组件的沟渠式电容器的制造方法 |
CN1549333A (zh) * | 2003-05-23 | 2004-11-24 | 上海宏力半导体制造有限公司 | 混合式集成电路的沟道式电容器的制造方法 |
US20080237794A1 (en) * | 2007-03-30 | 2008-10-02 | Tdk Corporation | Thin film capacitor |
CN103346141B (zh) * | 2012-01-06 | 2018-06-05 | 马克西姆综合产品公司 | 内部集成有电容器的半导体器件 |
CN103855150A (zh) * | 2012-11-30 | 2014-06-11 | 国际商业机器公司 | 片上解耦电容器、集成芯片及其制造方法 |
CN106463512A (zh) * | 2014-04-28 | 2017-02-22 | 美光科技公司 | 铁电存储器及其形成方法 |
CN105742251A (zh) * | 2014-12-09 | 2016-07-06 | 联华电子股份有限公司 | 具有电感和金属-绝缘层-金属电容的结构 |
CN205069629U (zh) * | 2015-10-13 | 2016-03-02 | 格科微电子(上海)有限公司 | 金属层-绝缘层-金属层电容器 |
CN205355050U (zh) * | 2016-02-01 | 2016-06-29 | 厦门市三安集成电路有限公司 | 一种半导体电容结构 |
CN110168726A (zh) * | 2017-01-06 | 2019-08-23 | 美光科技公司 | 集成存储器、集成组合件及形成存储器阵列的方法 |
CN108281414A (zh) * | 2018-01-17 | 2018-07-13 | 北京北方华创微电子装备有限公司 | 一种电容及其制作方法、半导体设备 |
Non-Patent Citations (1)
Title |
---|
万思源: ""二维层状材料α-In2Se3铁电性及铁电器件应用的研究"", 《中国博士学位论文全文数据库》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112382719A (zh) * | 2020-10-10 | 2021-02-19 | 清华大学 | 提升铁电隧穿结性能的器件结构及其制备方法 |
CN112382719B (zh) * | 2020-10-10 | 2023-10-10 | 清华大学 | 提升铁电隧穿结性能的器件结构及其制备方法 |
CN112736083A (zh) * | 2020-12-25 | 2021-04-30 | 光华临港工程应用技术研发(上海)有限公司 | 一种三维铁电存储器件的制造方法 |
CN114664834A (zh) * | 2022-03-15 | 2022-06-24 | 电子科技大学 | 一种沟槽型铁电存储单元结构及制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI225707B (en) | Trench capacitor with isolation collar and corresponding method of production | |
JP2023179695A (ja) | 三次元強誘電体メモリ装置 | |
CN110534505A (zh) | 一种三维铁电电容器件、制备方法及铁电存储器 | |
CN107170812B (zh) | 一种铁电薄膜晶体管及其制备方法 | |
TWI375301B (en) | One-transistor cell semiconductor on insulator random access memory | |
CN110047844B (zh) | 三维垂直单晶体管铁电存储器及其制备方法 | |
US6410344B1 (en) | Ferroelectric random access memory device and method for the manufacture thereof | |
CN104637948B (zh) | 非破坏性读出铁电存储器及其制备方法和读/写操作方法 | |
CN107134487A (zh) | 一种基于氧化铪的铁电栅结构及其制备工艺 | |
TW399322B (en) | The process and the structure of DRAM of mushroom shaped capacitor | |
CN102800673B (zh) | 半导体存储单元阵列和半导体器件 | |
WO2013120304A1 (zh) | 半导体存储器件及其访问方法 | |
JPS63310162A (ja) | Mis型半導体記憶装置 | |
CN210296378U (zh) | 铁电电容阵列、铁电存储单元和铁电存储器 | |
CN101807548B (zh) | 纳米晶分栅式闪存的制造过程 | |
JP2005064427A (ja) | 不揮発性ランダムアクセスメモリおよびその製造方法 | |
US6316316B1 (en) | Method of forming high density and low power flash memories with a high capacitive-coupling ratio | |
CN101494224A (zh) | 存储器及其制作方法 | |
KR100526479B1 (ko) | 플래시 메모리 제조방법 | |
CN108550576A (zh) | 一种非易失性铁电随机存储器及制备工艺 | |
CN1319256A (zh) | 减少四方性的铁电薄膜 | |
CN101882463A (zh) | 一种多位铁电存储器及其电压施加方法 | |
CN102751285A (zh) | 具有控制位线以防止浮体效应的半导体器件 | |
CN101226956A (zh) | 一种高密度电荷存储的铁电电容器及其制造方法 | |
Zambrano | Applications and issues for ferroelectric NVMs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191203 |