CN107170812B - 一种铁电薄膜晶体管及其制备方法 - Google Patents
一种铁电薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN107170812B CN107170812B CN201710426279.3A CN201710426279A CN107170812B CN 107170812 B CN107170812 B CN 107170812B CN 201710426279 A CN201710426279 A CN 201710426279A CN 107170812 B CN107170812 B CN 107170812B
- Authority
- CN
- China
- Prior art keywords
- thin film
- ferroelectric thin
- layer
- ferroelectric
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 97
- 238000002360 preparation method Methods 0.000 title claims description 12
- 239000000463 material Substances 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910000449 hafnium oxide Inorganic materials 0.000 claims abstract description 32
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000001259 photo etching Methods 0.000 claims description 54
- 238000000151 deposition Methods 0.000 claims description 38
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(ii) oxide Chemical compound [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 26
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 239000002210 silicon-based material Substances 0.000 claims description 7
- 238000005137 deposition process Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000003860 storage Methods 0.000 abstract description 5
- 239000003989 dielectric material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 24
- 230000015654 memory Effects 0.000 description 14
- 238000004549 pulsed laser deposition Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 7
- 238000011161 development Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000005621 ferroelectricity Effects 0.000 description 3
- CMIAIUZBKPLIOP-YZLZLFLDSA-N methyl (1r,4ar,4br,10ar)-7-(2-hydroperoxypropan-2-yl)-4a-methyl-2,3,4,4b,5,6,10,10a-octahydro-1h-phenanthrene-1-carboxylate Chemical compound C1=C(C(C)(C)OO)CC[C@@H]2[C@]3(C)CCC[C@@H](C(=O)OC)[C@H]3CC=C21 CMIAIUZBKPLIOP-YZLZLFLDSA-N 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000012864 cross contamination Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 231100000252 nontoxic Toxicity 0.000 description 1
- 230000003000 nontoxic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
本发明公开了一种铁电薄膜晶体管，包括：衬底；在所述衬底上形成的底栅电极；在所述底栅电极上形成的铁电薄膜层；在所述铁电薄膜层上形成的沟道层；在所述沟道层上形成的源电极；以及在所述沟道层上且同所述源电极分离形成的漏电极。同时，本发明还公开一种所述铁电薄膜晶体管的制备方法，本发明在晶体管中引入氧化铪基材料和SnO分别作为晶体管的栅介质材料和沟道材料，使得该晶体管在制作工艺上与现有硅工艺兼容，且可以获得较低功耗，可广泛应用于高性能、低功耗大规模存储集成电路中。
Description
技术领域
本发明涉及一种晶体管及其制备方法，尤其是一种铁电薄膜晶体管及其制备方法。
背景技术
电子信息产业对于扩大社会就业、推动经济增长、增强国际竞争力和维护国家安全具有极其重要的作用。存储器，作为信息计算和存储的基石，肩负着各国信息安全的重任，其发展所需的新材料、新结构和新工艺一直都被各半导体强国列入重点发展对象。铁电存储器是最具潜力的新型存储器之一，采用铁电薄膜作为存储介质，通过微电子工艺技术与半导体集成所制成的非挥发性存储器。与传统的存储器如Flash相比，铁电存储器具备高的读写速度、抗疲劳性能突出、低功耗以及优异的抗辐射性能等优点，已经在许多领域已经得到了应用。作为其组成单元的铁电场效应晶体管，则已经成为目前器件研究领域的重要研究课题。然而，传统铁电存储器存在的主要问题是：(1)FeRAM存储密度低，目前最大容量是128Mbit；(2)与硅工艺平台不兼容；一方面，由于传统钙钛矿结构的铁电薄膜材料中含有高化学活性重金属离子，而重金属离子是导致集成电路失效的一个致命的污染源；另一方面，传统铁电薄膜的制备温度较高，这在提高了工艺难度的同时，也增加了铁电薄膜与硅集成电路的交叉污染。目前交叉污染问题主要是通过建立铁电存储器专用生产线和增加工序保护元件衬底来解决。这种解决途径不仅提高了铁电存储器的研制门槛，而且还增加了芯片的制造成本。(3)FeFET的保持性能没有达到商业化要求。由于传统钙钛矿结构的铁电薄膜被直接制备于硅衬底上时，很容易在铁电薄膜材料与硅衬底之间形成缺陷非常多的界面层，界面缺陷会消耗铁电薄膜的极化电荷，导致FeFET的保持性能非常差。
铁电薄膜晶体管是采用铁电层替代普通薄膜晶体管中的绝缘层(SiO2、HfO2)而制备成1T结构的非挥发铁电存储器。薄膜晶体管根据栅电极的位置的不同分为底栅和顶栅两种结构，底栅结构因为制备工艺简单而为人们的青睐，铁电薄膜晶体管与商用的铁电存储器相比，具有单元结构和制备工艺简单，铁电薄膜层与氧化物半导体有源层的界面特性好，容易大面积集成，然而目前的铁电薄膜晶体管大多数还是采用传统PZT和SBT等铁电薄膜材料，一般要求膜厚超过60nm才显示出良好的铁电性能，另外薄膜晶体管的n型半导体沟道材料发展得到了很大的发展，但是现在P型器件的制备比较困难，有人通过掺杂H，N等元素的ZnO半导体制备的TFT呈现出了P型特性，也有探索掺杂Li制备P型TFT的研究，在过去的几年时间里，氧化物作为有源层的种类和TFT器件的制备工艺都有了重大的进步，P型晶体管制备困难限制了其应用领域，比如低功耗的的氧化物基的集成CMOS。
发明内容
基于此，本发明的目的在于克服上述现有技术的不足之处而提供一种功耗低、绿色环保的铁电薄膜晶体管。
为实现上述目的，本发明所采取的技术方案为：一种铁电薄膜晶体管，包括：
衬底；
在所述衬底上形成的底栅电极；
在所述底栅电极上形成的铁电薄膜层；
在所述铁电薄膜层上形成的沟道层；
在所述沟道层上形成的源电极；
以及
在所述沟道层上且同所述源电极分离形成的漏电极。
优选地，所述铁电薄膜层由氧化铪基材料组成，所述氧化铪基材料为Zr掺杂HfO2材料、Si掺杂HfO2材料、Al掺杂HfO2材料、Y掺杂HfO2材料中的至少一种。
非中心对称的正交相氧化铪(或其掺杂系列)材料具有铁电性，氧化铪基铁电薄膜在10nm(甚至<10nm)仍可保持优异的铁电性，在130nm以下工艺节点及3D结构的铁电存储器方面展现了巨大的潜力。氧化铪基铁电材料与传统铁电材料相比，具有更高的热稳定性、绿色环保、介质层薄、可微型化能力强。
优选地，所述铁电薄膜层的厚度为5nm～30nm。此厚度的铁电薄膜层，能更好的形成具有铁电特性的正交相的氧化铪及其掺杂氧化铪。
优选地，所述衬底由硅材料组成。
优选地，所述底栅电极的厚度为80nm～120nm。
优选地，所述沟道层由氧化亚锡材料组成。半导体沟道材料采用高迁移率的p型SnO沟道，可以实现氧化物基CMOS的应用。
优选地，所述沟道层的厚度为10nm～18nm。沟道层在该厚度范围，能更好的形成具有p型的SnO。
优选地，所述源电极的厚度为60nm～80nm，所述漏电极的厚度为60nm～80nm。
同时，本发明还提供一种上述铁电薄膜晶体管的制备方法，包括如下步骤：
(1)利用磁控溅射工艺，在衬底上淀积栅金属，得到底栅电极；
(2)利用原子层淀积工艺，在步骤(1)中的底栅电极上淀积氧化铪基材料，得到铁电薄膜层；
(3)利用脉冲激光沉积工艺，在步骤(2)中的铁电薄膜层上进行外延生长，得到沟道层；
(4)通过光刻和刻蚀工艺，把光刻板上的图形转移到半导体材料层，在半导体材料上制备源电极区域和漏电极区域，利用磁控溅射工艺，在步骤(3)所得沟道层上淀积栅金属，形成源电极和漏电极；
(5)通过光刻和刻蚀工艺，在半导体材料层形成沟道层图形和铁电薄膜层图形，得到所述铁电薄膜晶体管。
优选地，所述步骤(1)和步骤(4)中的栅金属为TiN或TaN。对于形成具有铁电特性的正交相的氧化铪及其掺杂氧化铪有利，且该金属和铁电材料的功函数匹配较好。
优选地，所述步骤(1)和步骤(4)中，磁控溅射工艺的温度为室温。有利于后面工艺中的氧化铪退火结晶形成具有铁电特性的正交相。
优选地，所述步骤(2)中，原子层淀积工艺的温度为200℃～300℃。此温度范围是氧化铪及其掺杂氧化铪工艺窗口温度，低于或高于该范围，不利于氧化铪及其掺杂氧化铪的附着生长。
优选地，所述步骤(3)中，脉冲激光沉积工艺(PLD)的温度为500℃～600℃。有利于形成具有p型的SnO。
优选地，所述步骤(4)和步骤(5)中的光刻工艺采用365nm i-线光致抗蚀剂。
相对于现有技术，本发明的有益效果为：
第一、由于本发明采用了氧化铪基铁电薄膜，其在10nm(甚至<10nm)仍可保持优异的铁电性，在130nm以下工艺节点及3D结构的铁电存储器方面展现了巨大的潜力，并且其禁带宽度大，从而不易漏电与击穿，从而降低晶体管工作时产生的功耗。
第二、由于本发明采用了SnO材料作为沟道材料，由于其特殊的电子结构，具有p型高迁移率的特性，薄膜晶体管的CMOS逻辑电路应用将大大提高。
第三、本发明晶体管的制备方法，与现有Si工艺兼容性好，并且无毒、无害、绿色环保、成分简单、热稳定性良好，均匀生长薄膜的工艺容易控制，可广泛应用于高性能、低功耗大规模存储集成电路中。
附图说明
图1为本发明所述铁电薄膜晶体管的一种剖面结构图；
图2为本发明所述铁电薄膜晶体管制作方法的一种流程图；
其中，1、衬底；2、底栅电极；3、铁电薄膜层；4、沟道层；5、源电极；6、漏电极。
具体实施方式
为更好的说明本发明的目的、技术方案和优点，下面将结合附图和具体实施例对本发明作进一步说明。
实施例1
本发明所述铁电薄膜晶体管的一种实施例，本实施例所述铁电薄膜晶体管的一种剖面结构图如附图1所示，包括：
衬底1；
在衬底1上形成的底栅电极2；
在底栅电极2上形成的铁电薄膜层3；
在铁电薄膜层3上形成的沟道层4；
在沟道层4上形成的源电极5；
以及
在沟道层4上且同源电极5分离形成的漏电极6。
铁电薄膜层3由氧化铪基材料组成，所述氧化铪基材料为Zr掺杂HfO2材料；铁电薄膜层3的厚度为10nm；衬底1由硅材料组成，底栅电极2的厚度为120nm；沟道层4由氧化亚锡材料组成，沟道层4的厚度为10nm；源电极5的厚度为80nm，漏电极6的厚度为80nm。
本实施例所述铁电薄膜晶体管的一种制备方法，包括如下步骤：
(1)利用磁控溅射工艺，设置溅射温度为室温，淀积厚度为120nm的TiN，在衬底淀积底栅电极，图2(b)为淀积栅金属后的结果示意图；
(2)利用原子层淀积工艺，在温度为280℃，压强为15hPa的环境下，在步骤(1)中的底栅电极上淀积Zr掺杂HfO2，该铁电薄膜的厚度为10nm，图2(c)为淀积Zr掺杂HfO2铁电薄膜后的结果示意图；
(3)利用PLD脉冲激光沉积工艺在步骤(2)中沉积的Zr掺杂HfO2铁电薄膜上外延生长沟道层SnO，沉积温度500℃，压强0.1torr，厚度10nm，图2(d)为外延生长沟道层SnO后的结果示意图；
(4)通过光刻和刻蚀工艺，把光刻板上的图形转移到对应材料层，在氧化物半导体上制备两个金属电极区域，所述的电极区域为源电极区域和漏电极区域，通过光刻形成电极区域利用磁控溅射工艺在步骤(3)中的氧化物沟道上形成源电极和漏电极，利用磁控溅射工艺，设置溅射温度为室温，淀积厚度为80nm的TiN，在沟道SnO形成源漏电极，其中，光刻工艺采用365nm i-线光致抗蚀剂；
(5)通过光刻和刻蚀工艺，把光刻板上的图形转移到对应材料层，通过对步骤(3)中的氧化物沟道，进行光刻和刻蚀形成氧化物半导体沟道的图形，对Zr掺杂HfO2进行光刻和刻蚀，进一步形成铁电材料的图形，完成晶体管的制作，图2(e)为薄膜晶体管制作完毕的结果示意图，其中，光刻工艺采用365nm i-线光致抗蚀剂。
实施例2
本发明所述铁电薄膜晶体管的一种实施例，本实施例所述铁电薄膜晶体管的一种剖面结构图如附图1所示，包括：
衬底1；
在衬底1上形成的底栅电极2；
在底栅电极2上形成的铁电薄膜层3；
在铁电薄膜层3上形成的沟道层4；
在沟道层4上形成的源电极5；
以及
在沟道层4上且同源电极5分离形成的漏电极6。
铁电薄膜层3由氧化铪基材料组成，所述氧化铪基材料为Si掺杂HfO2材料；铁电薄膜层3的厚度为5nm；衬底1由硅材料组成，底栅电极2的厚度为100nm；沟道层4由氧化亚锡材料组成，沟道层4的厚度为12nm；源电极5的厚度为60nm，漏电极6的厚度为60nm。
本实施例所述铁电薄膜晶体管的一种制备方法，包括如下步骤：
(1)利用磁控溅射工艺，设置溅射温度为室温，淀积厚度为100nm的TaN，在衬底淀积底栅电极，图2(b)为淀积栅金属后的结果示意图；
(2)利用原子层淀积工艺，在温度为300℃、压强为15hPa的环境下，在步骤(1)中的底栅电极上淀积Si掺杂HfO2材料，该铁电薄膜的厚度为5nm，图2(c)为淀积Si掺杂HfO2铁电薄膜后的结果示意图；
(3)利用PLD脉冲激光沉积工艺在步骤2中沉积的Si掺杂HfO2铁电薄膜上外延生长沟道层SnO，沉积温度600℃，压强0.1torr，厚度12nm，图2(d)为外延生长沟道层SnO后的结果示意图；
(4)通过光刻和刻蚀工艺，把光刻板上的图形转移到对应材料层，在氧化物半导体上制备两个金属电极区域，所述的电极区域为源电极区域和漏电极区域，通过光刻形成电极区域利用磁控溅射工艺在步骤(3)中的氧化物沟道上形成源电极和漏电极,利用磁控溅射工艺，设置溅射温度为300℃，淀积厚度为60nm的TaN，在沟道SnO形成源漏电极，其中，光刻工艺采用365nm i-线光致抗蚀剂；
(5)通过光刻和刻蚀工艺，把光刻板上的图形转移到对应材料层，通过对步骤(3)中的氧化物沟道，进行光刻和刻蚀形成氧化物半导体沟道的图形，对Si掺杂HfO2进行光刻和刻蚀，进一步形成铁电材料的图形，完成晶体管的制作，图2(e)为薄膜晶体管制作完毕的结果示意图，其中，光刻工艺采用365nm i-线光致抗蚀剂。
实施例3
本发明所述铁电薄膜晶体管的一种实施例，本实施例所述铁电薄膜晶体管的一种剖面结构图如附图1所示，包括：
衬底1；
在衬底1上形成的底栅电极2；
在底栅电极2上形成的铁电薄膜层3；
在铁电薄膜层3上形成的沟道层4；
在沟道层4上形成的源电极5；
以及
在沟道层4上且同源电极5分离形成的漏电极6。
铁电薄膜层3由氧化铪基材料组成，所述氧化铪基材料为Al掺杂HfO2材料；铁电薄膜层3的厚度为20nm；衬底1由硅材料组成，底栅电极2的厚度为120nm；沟道层4由氧化亚锡材料组成，沟道层4的厚度为15nm；源电极5的厚度为80nm，漏电极6的厚度为80nm。
本实施例所述铁电薄膜晶体管的一种制备方法，包括如下步骤：
(1)利用磁控溅射工艺，设置溅射温度为室温，淀积厚度为120nm的TiN，在衬底淀积底栅电极，图2(b)为淀积栅金属后的结果示意图；
(2)利用原子层淀积工艺，在温度为280℃、压强为15hPa的环境下，在步骤(1)中的底栅电极上淀积Al掺杂HfO2材料，该铁电薄膜的厚度为20nm，图2(c)为淀积Al掺杂HfO2铁电薄膜后的结果示意图；
(3)利用PLD脉冲激光沉积工艺在步骤2中沉积的Al掺杂HfO2铁电薄膜上外延生长沟道层SnO，沉积温度500℃，压强0.1torr，厚度15nm，图2(d)为外延生长沟道层SnO后的结果示意图；
(4)通过光刻和刻蚀工艺，把光刻板上的图形转移到对应材料层，在氧化物半导体上制备两个金属电极区域，所述的电极区域为源电极区域和漏电极区域，通过光刻形成电极区域利用磁控溅射工艺在步骤(3)中的氧化物沟道上形成源电极和漏电极，利用磁控溅射工艺，设置溅射温度为室温，淀积厚度为80nm的TiN，在沟道SnO形成源漏电极，其中，光刻工艺采用365nm i-线光致抗蚀剂；
(5)通过光刻和刻蚀工艺，把光刻板上的图形转移到对应材料层，通过对步骤(3)中的氧化物沟道，进行光刻和刻蚀形成氧化物半导体沟道的图形，对Al掺杂HfO2进行光刻和刻蚀，进一步形成铁电材料的图形，完成晶体管的制作,图2(e)为薄膜晶体管制作完毕的结果示意图，其中，光刻工艺采用365nm i-线光致抗蚀剂。
实施例4
本发明所述铁电薄膜晶体管的一种实施例，本实施例所述铁电薄膜晶体管的一种剖面结构图如附图1所示，包括：
衬底1；
在衬底1上形成的底栅电极2；
在底栅电极2上形成的铁电薄膜层3；
在铁电薄膜层3上形成的沟道层4；
在沟道层4上形成的源电极5；
以及
在沟道层4上且同源电极5分离形成的漏电极6。
铁电薄膜层3由氧化铪基材料组成，所述氧化铪基材料为Y掺杂HfO2材料；铁电薄膜层3的厚度为30nm；衬底1由硅材料组成，底栅电极2的厚度为80nm；沟道层4由氧化亚锡材料组成，沟道层4的厚度为18nm；源电极5的厚度为70nm，漏电极6的厚度为70nm。
本实施例所述铁电薄膜晶体管的一种制备方法，包括如下步骤：
(1)利用磁控溅射工艺，设置溅射温度为室温、淀积厚度为80nm的TiN，在衬底淀积底栅电极，图2(b)为淀积栅金属后的结果示意图；
(2)利用原子层淀积工艺，在温度为200℃、压强为15hPa的环境下，在步骤(1)中的底栅电极上淀积Y掺杂HfO2材料，该铁电薄膜的厚度为30nm，图2(c)为淀积Y掺杂HfO2铁电薄膜后的结果示意图；
(3)利用PLD脉冲激光沉积工艺在步骤(2)中沉积的Y掺杂HfO2铁电薄膜上外延生长沟道层SnO，沉积温度550℃，压强0.1torr，厚度18nm，图2(d)为外延生长沟道层SnO后的结果示意图；
(4)通过光刻和刻蚀工艺，把光刻板上的图形转移到对应材料层，在氧化物半导体上制备两个金属电极区域，所述的电极区域为源电极区域和漏电极区域，通过光刻形成电极区域利用磁控溅射工艺在步骤(3)中的氧化物沟道上形成源电极和漏电极，利用磁控溅射工艺，设置溅射温度为室温，淀积厚度为70nm的TaN，在沟道SnO形成源漏电极，其中，光刻工艺采用365nm i-线光致抗蚀剂；
(5)通过光刻和刻蚀工艺，把光刻板上的图形转移到对应材料层，通过对步骤(3)中的氧化物沟道，进行光刻和刻蚀形成氧化物半导体沟道的图形，对Y掺杂HfO2进行光刻和刻蚀，进一步形成铁电材料的图形，完成晶体管的制作,图2(e)为薄膜晶体管制作完毕的结果示意图，其中，光刻工艺采用365nm i-线光致抗蚀剂。
实施例5
本发明所述铁电薄膜晶体管的一种实施例，本实施例所述铁电薄膜晶体管的一种剖面结构图如附图1所示，包括：
衬底1；
在衬底1上形成的底栅电极2；
在底栅电极2上形成的铁电薄膜层3；
在铁电薄膜层3上形成的沟道层4；
在沟道层4上形成的源电极5；
以及
在沟道层4上且同源电极5分离形成的漏电极6。
所述铁电薄膜层3由氧化铪基材料组成，所述氧化铪基材料为Zr掺杂HfO2材料、Y掺杂HfO2材料的混合物(质量比1:1)；铁电薄膜层3的厚度为15nm；衬底1由硅材料组成，底栅电极2的厚度为120nm；沟道层4由氧化亚锡材料组成，沟道层4的厚度为15nm；源电极5的厚度为80nm，漏电极6的厚度为80nm。
本实施例所述铁电薄膜晶体管的一种制备方法，包括如下步骤：
(1)利用磁控溅射工艺，设置溅射温度为室温，淀积厚度为120nm的TiN，在衬底淀积底栅电极，图2(b)为淀积栅金属后的结果示意图；
(2)利用原子层淀积工艺，在温度为280℃，压强为15hPa的环境下，在步骤(1)中的底栅电极上淀积Zr掺杂HfO2材料、Y掺杂HfO2材料，该铁电薄膜的厚度为15nm，图2(c)为淀积Zr掺杂HfO2材料、Y掺杂HfO2材料铁电薄膜后的结果示意图；
(3)利用PLD脉冲激光沉积工艺在步骤(2)中沉积的Zr掺杂HfO2材料、Y掺杂HfO2材料铁电薄膜上外延生长沟道层SnO，沉积温度500℃，压强0.1torr，厚度15nm，图2(d)为外延生长沟道层SnO后的结果示意图；
(4)通过光刻和刻蚀工艺，把光刻板上的图形转移到对应材料层，在氧化物半导体上制备两个金属电极区域，所述的电极区域为源电极区域和漏电极区域，通过光刻形成电极区域利用磁控溅射工艺在步骤(3)中的氧化物沟道上形成源电极和漏电极，利用磁控溅射工艺，设置溅射温度为室温，淀积厚度为80nm的TiN，在沟道SnO形成源漏电极，其中，光刻工艺采用365nm i-线光致抗蚀剂；
(5)通过光刻和刻蚀工艺，把光刻板上的图形转移到对应材料层，通过对步骤(3)中的氧化物沟道，进行光刻和刻蚀形成氧化物半导体沟道的图形，对Zr掺杂HfO2材料、Y掺杂HfO2材料进行光刻和刻蚀，进一步形成铁电材料的图形，完成晶体管的制作，图2(e)为薄膜晶体管制作完毕的结果示意图，其中，光刻工艺采用365nm i-线光致抗蚀剂。
最后所应当说明的是，以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。
Claims (6)
1.一种铁电薄膜晶体管，其特征在于，包括：
衬底；
在所述衬底上形成的底栅电极；
在所述底栅电极上形成的铁电薄膜层；
在所述铁电薄膜层上形成的沟道层；
在所述沟道层上形成的源电极；
以及
在所述沟道层上且同所述源电极分离形成的漏电极；
所述铁电薄膜层由氧化铪基材料组成，所述氧化铪基材料为Zr掺杂HfO2材料、Si掺杂HfO2材料、Al掺杂HfO2材料、Y掺杂HfO2材料中的至少一种；所述沟道层由氧化亚锡材料组成；所述铁电薄膜层的厚度为5nm～30nm；所述沟道层的厚度为10nm～18nm；
所述的铁电薄膜晶体管的制备方法，包括如下步骤：
(1)利用磁控溅射工艺，在衬底上淀积栅金属，得到底栅电极；
(2)利用原子层淀积工艺，在步骤(1)中的底栅电极上淀积氧化铪基材料，得到铁电薄膜层；
(3)利用脉冲激光沉积工艺，在步骤(2)中的铁电薄膜层上进行外延生长，得到沟道层；
(4)通过光刻和刻蚀工艺，把光刻板上的图形转移到半导体材料层，在半导体材料上制备源电极区域和漏电极区域，利用磁控溅射工艺，在步骤(3)所得沟道层上淀积栅金属，形成源电极和漏电极；
(5)通过光刻和刻蚀工艺，在半导体材料层形成沟道层图形和铁电薄膜层图形，得到所述铁电薄膜晶体管。
2.如权利要求1所述的铁电薄膜晶体管，其特征在于，所述衬底由硅材料组成。
3.如权利要求1所述的铁电薄膜晶体管，其特征在于，所述底栅电极的厚度为80nm～120nm。
4.如权利要求1所述的铁电薄膜晶体管，其特征在于，所述源电极的厚度为60nm～80nm，所述漏电极的厚度为60nm～80nm。
5.一种如权利要求1～4任一项所述的铁电薄膜晶体管的制备方法，其特征在于，包括如下步骤：
(1)利用磁控溅射工艺，在衬底上淀积栅金属，得到底栅电极；
(2)利用原子层淀积工艺，在步骤(1)中的底栅电极上淀积氧化铪基材料，得到铁电薄膜层；
(3)利用脉冲激光沉积工艺，在步骤(2)中的铁电薄膜层上进行外延生长，得到沟道层；
(4)通过光刻和刻蚀工艺，把光刻板上的图形转移到半导体材料层，在半导体材料上制备源电极区域和漏电极区域，利用磁控溅射工艺，在步骤(3)所得沟道层上淀积栅金属，形成源电极和漏电极；
(5)通过光刻和刻蚀工艺，在半导体材料层形成沟道层图形和铁电薄膜层图形，得到所述铁电薄膜晶体管。
6.如权利要求5所述的铁电薄膜晶体管的制备方法，其特征在于，所述步骤(1)和步骤(4)中的栅金属为TiN或TaN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710426279.3A CN107170812B (zh) | 2017-06-08 | 2017-06-08 | 一种铁电薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710426279.3A CN107170812B (zh) | 2017-06-08 | 2017-06-08 | 一种铁电薄膜晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107170812A CN107170812A (zh) | 2017-09-15 |
| CN107170812B true CN107170812B (zh) | 2020-10-13 |
Family
ID=59824925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710426279.3A Active CN107170812B (zh) | 2017-06-08 | 2017-06-08 | 一种铁电薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107170812B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108039408A (zh) * | 2017-12-22 | 2018-05-15 | 湘潭大学 | 一种柔性氧化铪基铁电薄膜的制备方法 |
| CN108538920B (zh) * | 2018-03-21 | 2022-07-29 | 湘潭大学 | 一种柔性铁电薄膜晶体管及其制备方法 |
| CN108470773B (zh) * | 2018-03-21 | 2021-07-13 | 湘潭大学 | 一种铁电薄膜晶体管及其制备方法 |
| CN108469315B (zh) * | 2018-03-29 | 2020-06-19 | 湘潭大学 | 一种基于铁电畴壁氧空位电子气导电性的压力传感器单元 |
| CN109055916B (zh) * | 2018-08-30 | 2020-02-07 | 湘潭大学 | 一种peald低温制备铁电薄膜的方法及铁电薄膜 |
| CN109524401A (zh) * | 2018-10-08 | 2019-03-26 | 山东大学 | 一种基于氧化物半导体的高性能静态随机读取存储器及其制备方法 |
| CN109518163A (zh) * | 2018-11-27 | 2019-03-26 | 合肥安德科铭半导体科技有限公司 | 一种锆掺杂二氧化铪铁电薄膜的制备方法、产物及其应用 |
| CN113948520A (zh) * | 2019-03-26 | 2022-01-18 | 湘潭大学 | 一种氧化铪基铁电电容及其制备方法 |
| CN110601673B (zh) * | 2019-08-12 | 2021-08-13 | 清华大学 | 基于铪系铁电薄膜的声表面波器件及薄膜体声波器件 |
| CN111129150B (zh) * | 2019-11-21 | 2022-06-14 | 纳晶科技股份有限公司 | 一种铁电薄膜晶体管及其制造方法 |
| US11450370B2 (en) | 2020-06-19 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ferroelectric field-effect transistor (FeFET) memory |
| TR202011104A2 (tr) * | 2020-07-13 | 2020-08-21 | Nero Enduestri Savunma Sanayi A S | Piroelektrik kristalin metal oksit kaplanması yöntemi |
| CN111952374B (zh) * | 2020-08-25 | 2022-06-14 | 湘潭大学 | 一种随机数字发生器及其制备方法及其使用方法 |
| CN113571583A (zh) * | 2021-06-16 | 2021-10-29 | 西安电子科技大学 | 基于HfO2-ZrO2超晶格铁电栅介质的晶体管及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764065A (zh) * | 2010-01-20 | 2010-06-30 | 中国科学院宁波材料技术与工程研究所 | 一种p型氧化亚锡沟道薄膜晶体管的制备方法 |
-
2017
- 2017-06-08 CN CN201710426279.3A patent/CN107170812B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764065A (zh) * | 2010-01-20 | 2010-06-30 | 中国科学院宁波材料技术与工程研究所 | 一种p型氧化亚锡沟道薄膜晶体管的制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| H0.5f0.5ZrO2铁电薄膜的制备方法和性能研究;李晨雨;《重庆电子工程职业学院学报》;20140530;引言 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107170812A (zh) | 2017-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107170812B (zh) | 一种铁电薄膜晶体管及其制备方法 | |
| TWI827212B (zh) | 具有鐵電電容器之設備和系統及其圖案化方法 | |
| CN107170828B (zh) | 一种铁电场效应晶体管及其制备方法 | |
| US11289497B2 (en) | Integration method of ferroelectric memory array | |
| JP2022527654A (ja) | ドープされた極性層及びそれを組み込んだ半導体デバイス | |
| TW202137498A (zh) | 柱狀電容器及其製造方法 | |
| KR100741222B1 (ko) | 트랜지스터형 강유전체 메모리 및 그 제조 방법 | |
| CN108538920B (zh) | 一种柔性铁电薄膜晶体管及其制备方法 | |
| WO2021112247A1 (ja) | 不揮発性記憶装置、不揮発性記憶素子及びその製造方法 | |
| US20130264632A1 (en) | Thin film transistor memory and its fabricating method | |
| CN111554745B (zh) | 一种铁电电容和铁电场效应晶体管及制备方法 | |
| CN111627920A (zh) | 一种铁电存储单元 | |
| CN109728096B (zh) | 基于氧化铝材料内嵌纳米晶的铁电场效应晶体管及制备方法 | |
| CN104882490B (zh) | 一种基于金属异质量子点的浮栅存储器的制备方法 | |
| CN108470773B (zh) | 一种铁电薄膜晶体管及其制备方法 | |
| CN111477628B (zh) | 一种半浮栅tft存储器及其制备方法 | |
| US11765909B1 (en) | Process integration flow for embedded memory enabled by decoupling processing of a memory area from a non-memory area | |
| CN113241373B (zh) | 基于铁电掺杂的场效应晶体管及其制备方法 | |
| WO2022190817A1 (ja) | 強誘電性薄膜の形成方法、それを備える半導体装置 | |
| JP2002289844A (ja) | 電界効果トランジスタ | |
| TW202410416A (zh) | 具有鐵電電容器之設備和系統及其圖案化方法 | |
| CN102280451B (zh) | 半导体器件及其制作方法 | |
| CN115410904A (zh) | 一种通过界面技术改善铁电mos电容性能的方法 | |
| KR20210000687A (ko) | 네거티브 커패시턴스 트랜지스터 및 그 제조 방법 | |
| CN117219671A (zh) | 一种具有双层沟道层的铁电场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |