JP2022527654A - ドープされた極性層及びそれを組み込んだ半導体デバイス - Google Patents

ドープされた極性層及びそれを組み込んだ半導体デバイス Download PDF

Info

Publication number
JP2022527654A
JP2022527654A JP2021560519A JP2021560519A JP2022527654A JP 2022527654 A JP2022527654 A JP 2022527654A JP 2021560519 A JP2021560519 A JP 2021560519A JP 2021560519 A JP2021560519 A JP 2021560519A JP 2022527654 A JP2022527654 A JP 2022527654A
Authority
JP
Japan
Prior art keywords
layer
polar
base
ferroelectric
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021560519A
Other languages
English (en)
Other versions
JPWO2020210254A5 (ja
Inventor
ラメシュ ラマムールティ
サシカンス マニパトゥルーニ
ゴーラフ タレハ
Original Assignee
ケプラー コンピューティング インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ケプラー コンピューティング インコーポレイテッド filed Critical ケプラー コンピューティング インコーポレイテッド
Publication of JP2022527654A publication Critical patent/JP2022527654A/ja
Publication of JPWO2020210254A5 publication Critical patent/JPWO2020210254A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7375Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7408Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET

Abstract

開示した技術は、強誘電体材料及び半導体デバイスに関し、より具体的には、ドープされた極性材料を組み込んだ半導体メモリデバイスに関する。一態様では、キャパシタは、ドーパントで置換的にドープされたベース極性材料を含む結晶性極性層を有する。ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方を含む。ドーパントは、1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含み、これにより、キャパシタの強誘電性スイッチング電圧が、ドーパントでドープされていないベース極性材料を含むキャパシタの強誘電性スイッチング電圧と約100mV超異なる。

Description

(関連出願の相互参照)
本出願は、2019年4月8日に出願された米国仮特許出願第62/831,044号の優先権の利益を主張するものであり、参照によりその全体が本明細書に組み込まれる。
本発明は、概して、強誘電体材料及びこれを組み込んだ半導体デバイスに関し、より具体的には、強誘電体キャパシタを組み込んだ半導体メモリデバイスに関する。
メモリデバイスは、揮発性又は不揮発性であり得る。概して、揮発性メモリデバイスには特定の利点があり、不揮発性メモリデバイスには他の特定の利点がある。例えば、フローティングゲートベースのメモリデバイス(例えば、フラッシュメモリデバイス)などの一部の不揮発性メモリデバイスは、有利には電力なしでデータを保持することができるが、かかるデバイスは、比較的遅いアクセス時間及び限られたサイクル耐久性を有する場合がある。逆に、ダイナミックランダムアクセスメモリ(DRAM)などの一部の揮発性メモリデバイスは、アクセス時間が比較的長く、サイクル耐久性が高いという利点を有し得るが、かかるデバイスでは、電源を切るとデータが失われる。
一部のDRAM技術では、メモリセルは、デバイスアーキテクチャ内に配置され、当該デバイスアーキテクチャには、アクセストランジスタのドレインに接続されたセルキャパシタが含まれている。これらの技術では、メモリ状態はセルキャパシタに保存されている。例えば、セルキャパシタに蓄積された電荷は論理状態「1」を表し得るが、キャパシタに蓄積された電荷がない場合は論理状態「0」を表し得る。書き込みは、アクセストランジスタをアクティブにし、セルキャパシタの電荷を排出して「0」を書き込むか、セルキャパシタを充電して「1」を書き込むことによって実行することができる。読み出しは、同様の方法で、センス増幅器を使用してセルキャパシタの充電状態を感知し、メモリ状態を判定することによって達成され得る。充電のパルスが増幅器によって検出された場合、セルは電荷を保持しているので「1」を読み出すが、かかるパルスがない場合は、「0」を示す。DRAMでは、キャパシタが「1」の状態で充電された場合、状態を復元するために再充電する必要があるため、読み出しプロセスは破壊的なものとなる。更に、テクノロジーノードの進歩に伴ってデバイスのフットプリントが縮小していく中で、キャパシタの誘電体のリーク電流を減らしながら誘電率を高める必要性が高まっている。更に、電力が供給されている場合でも、キャパシタは時間が経つとリークにより電荷を失うため、DRAMセルは定期的にアクティブにリフレッシュされてメモリ状態が復元される。従来の揮発性及び不揮発性メモリ技術に勝る利点を提供するメモリデバイスが必要とされている。
第1の態様では、半導体デバイスは、ドーパントがドープされたベース極性材料を含む極性層を有するキャパシタを含み、ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、ドーパントは、1又は複数の金属元素とは異なる金属元素を含み、キャパシタの強誘電性スイッチング電圧が、ドーパントでドープされていないベース極性材料を含むキャパシタの強誘電性スイッチング電圧と約100mV超異なるような濃度で存在する。キャパシタ積層体は更に、極性層の両側に第1及び第2の結晶性導電性酸化物電極を含む。キャパシタ積層体は、極性層の両側にある第1及び第2の結晶性導電性酸化物電極のそれぞれの上に第1及び第2の障壁金属層を更に含む。
第2の態様では、半導体デバイスは、ドーパントがドープされたベース極性材料を含む極性層を有するキャパシタ積層体を含み、ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、ドーパントは、1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含み、ドーパントは、極性層の残留分極が、ドーパントを含まないベース性極性材料の残留分極と異なるような濃度で存在する。キャパシタ積層体は、極性層の両側に第1及び第2の結晶性導電性酸化物電極を更に含む。半導体デバイスは、極性層の両側にある第1及び第2の結晶性導電性酸化物電極のそれぞれの上に第1及び第2の障壁金属層を更に含む。
第3の態様では、半導体デバイスは、ドーパントがドープされたベース極性材料を含む極性層を有するキャパシタを含み、ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、ドーパントは、1又は複数の金属元素とは異なる金属元素を含み、極性層の残留分極が、ドーパントを含まないベース極性材料の残留分極と約5μC/cm超異なるような濃度で存在する。キャパシタ積層体は更に、極性層の両側に第1及び第2の結晶性導電性酸化物電極を含む。キャパシタ積層体は、極性層の両側にある第1及び第2の結晶性導電性酸化物電極のそれぞれの上に第1及び第2の障壁金属層を更に含む。
第4の態様では、キャパシタは、ドーパントで置換的にドープされたベース極性材料を含む結晶性極性層を有する。ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含む。ドーパントは、1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含み、これにより、キャパシタの強誘電性スイッチング電圧は、ドーパントでドープされていないベース極性材料を含むキャパシタの強誘電性スイッチング電圧と約100mV超異なっている。
第5の態様では、キャパシタは、ドーパントで置換的にドープされたベース極性材料を含む結晶性極性層を有する。ベース極性材料は、化学式ABOを有するベース金属酸化物を含み、A及びBの各々は、ベース極性材料の結晶構造の交換可能な原子位置を占有する1又は複数の金属元素を表す。ドーパントは、ベース極性材料の1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含む。キャパシタは更に、極性層の両側に第1及び第2の結晶性導電性酸化物電極を含む。結晶性極性層は、ペロブスカイト構造、六方晶結晶構造、又は超格子構造のうちの1つを有する。
第6の態様では、キャパシタは、ドーパントで置換的にドープされたベース極性材料を含む結晶性極性層を有する。ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含む。ドーパントは、1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含み、ドーパントは、極性層の残留分極が、ドーパントを含まないベース極性材料の残留分極と約5μC/cm超異なるような濃度で存在する。
第7の態様では、半導体デバイスは、キャパシタを含み、キャパシタは、次に、ドーパントがドープされた結晶性ベース極性材料を含む極性層を有する。ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、ドーパントは、1又は複数の金属元素とは異なる金属元素を含み、キャパシタの強誘電性スイッチング電圧が、ドーパントでドープされていないベース極性材料を含むキャパシタの強誘電性スイッチング電圧と約100mV超異なるような濃度で存在する。キャパシタ積層体は更に、極性層の両側に第1及び第2の結晶性導電性又は半導電性酸化物電極を含み、極性層は、第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方の格子定数の約20%以内で整合する格子定数を有する。第1の結晶性導電性又は半導電性酸化物電極は、その上に極性層を成長させるためのテンプレートとして機能し、これにより、極性層の少なくとも一部は、第1の結晶性導電性又は半導電性酸化物電極上にシュードモルフィックに(pseudomorphically)形成される。
第8の態様では、半導体デバイスは、キャパシタを含み、キャパシタは、次に、ドーパントで置換的にドープされたベース極性材料を含む結晶性極性層を有する。ベース極性材料は、ペロブスカイト構造又は六方晶結晶構造のうちの1つを有する金属酸化物を含む。ドーパントは、金属(複数可)とは異なる4d系、5d系、4f系、又は5f系のうちの1つの金属を含む。キャパシタ積層体は、結晶性極性層の両側に第1及び第2の結晶性導電性又は半導電性酸化物電極を更に含み、結晶性極性層は、第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方と同じ結晶構造を有する。
第9の態様では、半導体デバイスは、キャパシタを含み、キャパシタは、次に、ドーパントがドープされた結晶性ベース極性材料を含む極性層を有し、ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、ドーパントは、1又は複数の金属元素とは異なる金属元素を含み、極性層の残留分極が、ドーパントを含まないベース極性材料の残留分極と約5μC/cm超異なるような濃度で存在する。キャパシタ積層体は更に、極性層の両側に第1及び第2の結晶性導電性又は半導電性体酸化物電極を含み、極性層は、第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方の格子定数の約20%以内で整合する格子定数を有する。第1の結晶性導電性又は半導電性酸化物電極は、その上に極性層を成長させるためのテンプレートとして機能し、これにより、極性層の少なくとも一部は、第1の結晶性導電性又は半導電性酸化物電極上にシュードモルフィックに形成される。
第10の態様では、半導体デバイスは、シリコン基板上に形成されたトランジスタと、導電性ビアによってトランジスタに電気的に接続されたキャパシタと、を含む。キャパシタは、極性層の両側に上部及び下部導電性酸化物電極を含み、下部導電性酸化物電極は、トランジスタのドレインに電気的に接続されている。キャパシタは更に、ドーパントがドープされたベース極性材料を含む極性層を有し、ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、ドーパントは、1又は複数の金属元素とは異なる金属元素を含み、キャパシタの強誘電性スイッチング電圧が、ドーパントでドープされていないベース極性材料を含むキャパシタの強誘電性スイッチング電圧と約100mV超異なるような濃度で存在する。半導体デバイスは更に、下部導電性酸化物電極と導電性ビアとの間に耐熱金属又は金属間化合物を含む下部障壁層を有する。
第11の態様では、半導体デバイスは、シリコン基板上に形成されたトランジスタと、導電性ビアによってトランジスタに電気的に接続されたキャパシタと、を含む。キャパシタは、極性層の両側に上部及び下部導電性酸化物電極を含み、下部導電性酸化物電極は、トランジスタのドレインに電気的に接続されている。キャパシタは更に、ドーパントがドープされたベース極性材料を含む極性層を有し、ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、ドーパントは、金属酸化物の金属(複数可)とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含み、極性層の残留分極が、ドーパントを含まないベース性極性材料の残留分極と異なるような濃度で存在する。半導体デバイスは更に、極性層、上部導電性酸化物電極層、及び下部導電性酸化物電極層のうちの1又は複数の一方又は両方の側面に形成された障壁シーラント層を有する。
第12の態様では、半導体デバイスは、第1及び第2の導電性酸化物電極層の間に挿入された強誘電体酸化物層を有するキャパシタを含み、強誘電体酸化物層は、ドーパントがドープされたベース強誘電体酸化物を含み、ドーパントは、ドープされていないベース強誘電体酸化物と比較して、ベース強誘電体酸化物の残留分極を少なくとも5%低下させる。
第13の態様では、半導体デバイスは、第1及び第2の導電性酸化物電極層の間に挿入された強誘電体酸化物層を有し、強誘電体酸化物層は、第1及び第2の導電性酸化物電極層の一方又は両方の格子定数の約20%以内で整合する格子定数を有する。
第14の態様では、半導体デバイスは、第1及び第2の導電性酸化物電極層の間に挿入された強誘電体酸化物層を有するキャパシタを含み、強誘電体酸化物層は、キャパシタの両端で約1200mVより低い電圧で強誘電体転移を受ける。
第15の態様では、半導体デバイスは、第1及び第2の導電性酸化物電極層の間に挿入された強誘電体酸化物層を有するキャパシタを含み、強誘電体酸化物層は、約50nm未満の厚さを有する。
第16の態様では、半導体デバイスは、約10μC/cm超の残留分極を含む強誘電体酸化物層を有し、強誘電体酸化物層は、強誘電体酸化物層の金属の原子サイトの総数に基づいて、約5.0%超の濃度のランタニド元素でドープされている。
種々の実施形態による、第1及び第2の導電性酸化物電極層の間に挿入された極性層を有するキャパシタの側面図を概略的に示す。 強誘電体層を有する強誘電体キャパシタの分極場(P-E)ループを概略的に示しており、非スイッチング及びスイッチングに関連する分極変化を示す。 非スイッチング及びスイッチングに関連する強誘電体キャパシタの時間的電流応答を概略的に示す。 一部の実施形態による、キャパシタの極性層のペロブスカイト結晶構造を概略的に示す。 一部の実施形態による、極性層のスイッチングに関連する六方晶結晶構造及び原子変位を概略的に示す。 一部の実施形態による、極性層のスイッチングに関連する超格子結晶構造及び原子変位を概略的に示す。 種々の実施形態による、第1及び第2の導電性酸化物電極層と、これらの間に挿入され、整合する結晶構造を有する極性層とを含むキャパシタの層の結晶構造を概略的に示す。 強誘電体材料の分極状態間の強誘電体転移に対応するヒステリシス、自由エネルギー曲線の関連する二重井戸、及び関連する原子変位を伴う分極場(P-E)ループを概略的に示す。 ペロブスカイト結晶構造を有する強誘電体材料における強誘電体転移に対応する自由エネルギー曲線の二重井戸及び関連する原子変位を示す自由エネルギー曲線を概略的に示す。 実施形態による、ベース強誘電体材料に種々の量のドーパントをドープし、それによって自由エネルギー曲線の二重井戸を調整することによって形成された強誘電体層の自由エネルギー曲線の計算を示すグラフである。 実施形態による、強誘電体メモリデバイスにおけるスイッチング及び不揮発性ストレージのエネルギーに関する考察を概略的に示す。 実施形態による、化学式ABOを有するベース極性材料のコーナー位置を占有する金属Aの原子を置換し得るドーパントA’でドープされた極性層の概略ペロブスカイト結晶構造を示す。 実施形態による、化学式ABOを有するベース極性材料の中心位置を占有する金属Bの原子を置換し得るドーパントB’でドープされた極性層の概略ペロブスカイト結晶構造を示す。 実施形態による、第1及び第2の導電性酸化物電極層の間に挿入された極性層を有するキャパシタの側面図を示す。 実施形態による、第1及び第2の導電性酸化物電極層間に挿入された極性層と第1及び第2の障壁層とを含むキャパシタの側面図を示す。 実施形態による、第1及び第2の導電性酸化物電極層の間に挿入された極性層、第1及び第2の障壁層、並びにキャパシタの垂直側壁上に形成されたシーラント障壁層を有するキャパシタの側面図を示す。 実施形態による、第1及び第2の導電性酸化物電極の間に挿入された極性層を有するキャパシタに結合されたトランジスタを含むメモリデバイスの断面図を示す。 実施形態による、第1及び第2の導電性酸化物電極の間に挿入された極性層を有するキャパシタに結合されたfinFETトランジスタを含むメモリデバイスの斜視図を示す。
半導体メモリは、高性能、高信頼性、及び/又はポータブルコンピューティングデバイスを含む種々の用途で、高性能化及び低価格化の要求が高まっている。ストレージの用途では、消費電力、サイズ、衝撃/振動耐性などの観点から、ハードディスクドライブに代わって、固体メモリデバイスが種々の用途に使用されている。
メモリの低消費電力化、アクセス速度の高速化、メモリの大容量化を伴うメモリの需要の要求を反映して、埋め込みメモリの需要が増加している。埋め込みメモリは、マイクロプロセッサなどの他のユニットとオンチップで集積化されている。一部の埋め込みメモリは、メモリがオンチップバスを介して論理回路及びアナログ構成要素に直接集積化されているため、より高度な並列処理が可能となり、低消費電力かつ高性能なデバイスとして期待されている。更に、一部の埋め込みメモリの利点として、高集積化によるチップ数の削減、パッケージコストの削減、チップあたりのピン数の削減などが挙げられる。
埋め込み不揮発性メモリを含む不揮発性メモリでは、望ましい特性として、低消費電力、高速な書き込み/読み出し時間、ほぼ無限の書き込み/読み出しサイクル、Si製造プロセスとの互換性、不揮発性、及びメモリセルを論理回路に追加するための低付加プロセスコストが挙げられる。
不揮発性は、待機メモリ電力を削減するのに特に役立つ。一部のアプリケーション、例えば高密度のスタンドアロンメモリ用途では、コストを削減するためにセルサイズを小さくすることが望ましい。他のアプリケーション、例えば埋め込みメモリでは、高密度のメモリセルを実現するよりも、望ましい電気的特性を達成することが重要な場合がある。
フラッシュメモリ又は電気的に消去可能なプログラマブル読み出し専用メモリ(EEPROM)などの従来の不揮発性メモリは、これらの要求を部分的にしか満たしていない。これらは不揮発性であるが、書き込み/消去サイクルは一般的に約100万サイクルに制限されている。更に、その書き込み/消去時間、電圧、エネルギー、及び電力消費量は、スタティックランダムアクセスメモリ(SRAM)及びダイナミックランダムアクセスメモリ(DRAM)などのランダムアクセスメモリを大幅に上回っている。
一部の埋め込みメモリは、SRAMに基づいている。SRAMは、追加のプロセスコストが比較的小さい一方で、セルサイズが比較的大きい揮発性メモリであり、比較的高い待機電力を消費する。他の一部の埋め込みメモリは、DRAMに基づいている。DRAMはSRAMよりも小さいセルサイズを提供するが、追加のプロセスコストが高く、また、比較的高い待機電力を消費する。
揮発性及び不揮発性メモリ技術の両方の有利な特徴は、強誘電体層を有するキャパシタを半導体メモリデバイス、例えば、強誘電体ランダムアクセスメモリ(FeRAM)に使用することで実現することができる。図1Aは、種々の実施形態による、第1及び第2の導電性酸化物電極層108、112の間に挿入された、記憶層104、例えば、強誘電体層を有するキャパシタ100の側面図を概略的に示す。線形分極場(P-E)応答を有する誘電体を使用し得るDRAMセルキャパシタとは異なり、キャパシタ100は、非線形P-E応答を有する強誘電体層を有する。本明細書に記載されるように、強誘電現象とは、結晶が自発的な電気分極を示し、その分極の方向が外部電界の下で結晶学的に定義された状態間で再配向され得る現象を指す。強誘電体材料全体に外部電界が印加されると、原子又は分子の位置の小さなシフトによって生成された双極子は、結晶構造内の電荷の分布のシフトにより、電界方向に整列する傾向がある。電荷が除去された後、双極子は分極状態を保持し、これにより、残留(remnant)(残留と称することもある)分極を示す。
図1Bは、記憶層104、例えば、強誘電体層を有する図1Aに関して示したキャパシタ100などのキャパシタの分極場(P-E)ループ120を概略的に示している。P-Eループ120は、ポリドメイン強誘電体材料を含む強誘電体層のループを表し得る。図示のP-Eループ120では、初めて分極する前に、ゼロ電界での正味の分極がほぼゼロであるような強誘電性ドメインの統計的分布が最初に存在し得る。初期分極(P)は、P-E曲線部分122によって表され得る。強誘電体層が正の電界を印加することによって初めて分極されるとき、分極は、分極P=0から始まり、+Pmaxで飽和に達するまで、電界の増加とともに増加する。+Pmaxで飽和に達した後、P-E曲線部分124に従って電界が減少すると、E=0で分極が残り得る。この残りの分極は、本明細書では残留分極(+Pr)と称される。分極をゼロに戻すために、負の電界を印加することができる。分極をゼロに戻すのに十分な電界は、本明細書では抗電界(Ec)と称される。P-E曲線部分124から、負の抗電界(-Ec)を印加して、分極を+Prからゼロに減少させることができる。負の電圧又は電界の大きさが更に増加すると、ヒステリシスループは正の場合と同様に、逆の意味の挙動を示す。つまり、負のPは、負の電界の増加とともに大きさが増加し、-Pmaxで飽和に達する。続いて、電界がその後、P-E曲線部分126に沿って大きさが減少すると、E=0で、残留分極-Prが残り得る。このように、強誘電体層は、残留分極+/-Prの特性を示す。これは、逆方向の印加電界によって反転され得、強誘電体キャパシタにヒステリシスP-Eループを生じさせる。
薄膜技術を使用することにより、動作電界又は動作電圧を標準のチップ供給電圧より低いレベルに下げることができる。FeRAMは、P-E特性を使用してデータを不揮発性状態に保持し、データを高速かつ頻繁に書き換えることができる。従って、FeRAMには、揮発性メモリ技術及び不揮発性メモリ技術の両方の利点がある。
引き続き図1Bを参照すると、種々のFeRAMデバイスにおいて、電圧パルスがデジタル情報を読み書きするために使用されている。残留分極と同じ方向に電界パルスを印加すると、スイッチングが発生しない場合がある。強誘電体材料の誘電応答により、PmaxとPrとの間の分極ΔPNSの変化が存在し得る。一方、残留分極とは逆方向に電界パルスを印加すると、スイッチングが発生し得る。例えば、初期分極が印加電界と反対方向である場合、強誘電体層の分極が反転し、スイッチング分極変化ΔPsが増加する。
図1Cは、図1Aの記憶層104として強誘電体層を有するキャパシタ100などの強誘電体キャパシタの、非スイッチング及びスイッチングにそれぞれ関連する時間電流応答曲線144及び140を概略的に示している。図1Bに関して上述した異なる残留分極の状態(+Pr及び-Pr)は、印加電圧パルスに対する強誘電体キャパシタの異なる過渡電流挙動を引き起こし得る。瞬時電流、積分電流、電流の変化率などの電流-時間応答の違いに基づいて、残留分極+P及び-Pに対応する状態間のスイッチングに関連する種々のパラメータを決定することができる。例えば、スイッチ電荷ΔQ及び非スイッチ電荷ΔQNSは、それぞれ、電流応答曲線140及び144を積分することによって決定することができる。電荷の差ΔQ=AΔP(Aはキャパシタの面積)により、2つの論理状態を区別できる。
残留分極(Pr及び-Pr)を有する状態を使用して、FeRAMを、DRAMよりも優れた不揮発性メモリとして実装できる。保存された情報が不揮発性であることにより、例えば、リフレッシュを削減又は排除することによって、エネルギー消費を削減することができる。FeRAMは、フラッシュメモリなどの一部の不揮発性メモリ技術よりも優れている。例えば、FeRAMは、フラッシュメモリと比較して数桁高いサイクル耐久性を提供できる。FeRAMは、フラッシュメモリと比較して数桁速い書き込み時間(数ナノ秒~数十ナノ秒)も提供できる。FeRAMは、フラッシュメモリの数分の1の書き込み電圧及び読み出し電圧も提供できる。
強誘電体層の残留分極はスイッチング電荷に比例するため、不揮発性メモリとしての信頼性を高めるには、残留分極を適切に高くする必要がある。例えば、サブ100nmノードの場合、ΔQ=AΔP(Aはキャパシタの面積、ΔPはスイッチング分極)として表され得る強誘電体キャパシタのスイッチング電荷が約30fC、25fC、20fC、15fC、10fC、5fCの閾値、又はこれらの値のいずれかの間の範囲の値を下回ると、読み出しエラーが発生する可能性がある。種々の実施形態によるサブ100nmノードの不揮発性メモリデバイスの場合、スイッチング電荷に対応するスイッチング分極ΔPは、約20~60μC/cm、60~100μC/cm、50~140μC/cm、140~180μC/cm、180~220μC/cm、220~260μC/cm、又はこれらの値のいずれかの間の範囲の値であり得る。これは、残留分極Pr>10μC/cm、例えば、10~30μC/cm、30~50μC/cm、50~70μC/cm、70~90μC/cm、90~110μC/cm、110~130μC/cm、又はこれらの値のいずれかの間の範囲の値に対応する。
実施形態による低電力不揮発性メモリデバイスの場合、強誘電体キャパシタの低電力及び/又はエネルギースイッチングには、低抗電圧が有利である。例えば、種々の低電力システム、例えば、埋め込みメモリとしてその中にFeRAMを組み込んだシステムの場合、抗電圧(E)は、約1200mV、1100mV、1000mV、900mV、800mV、700mV、600mV、500mV、400mV、300mV、200mV、又はこれらの値のいずれかの間の範囲の値であり得る。
これらの利点にもかかわらず、高度なテクノロジーノード(サブ100nmノードなど)のセルサイズが小さい場合は、超低電圧動作(例えば、約1200mV未満)で比較的高い残留分極(十分なON/OFF比、読み出しウィンドウ、不揮発性のためには、例えば10μC/cm)及び比較的低い抗電圧(例えば、約1200mV未満)を達成し、一部のアプリケーションで不揮発性(例えば、室温で10年後の十分な読み出しウィンドウ)を実現することは、困難であった。例えば、一部の材料では、膜厚をある程度薄くすることで抗電圧を下げることができるが、膜厚をある一定以下にすると、多くの強誘電体材料では抗電界が大きくなり、抗電圧を下げることができなくなる。従って、個々のケースごとに、厚さのスケーリングが十分でない場合がある。これら及び他のニーズに対処するために、開示された技術ではメモリ用途のための強誘電体キャパシタが開示されており、これは、比較的高い残留分極(例えば、>10μC/cm)を同時に示しながら、超低電圧(例えば、<1200mV)でスイッチングすることができる。
本発明者らは、不揮発性メモリ用途、例えば、FeRAMのためのこれら及び他の望ましい性能パラメータを達成するために、種々のキャパシタ要素の組み合わせを組み合わせて設計する必要があることを発見した。特に、図1Aを参照すると、キャパシタ100は、上部又は第1の導電性酸化物電極層108と下部又は第2の導電性酸化物電極層112との間に挿入された記憶層104を含んでいる。種々の実施形態によれば、記憶層104は、設計された極性層を有する。極性層は、ベース極性材料を提供し、ベース極性材料にドーパントをドープすることによって設計されている。ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含む。一部の実施形態では、ドーパントは、1又は複数の金属元素とは異なる金属元素を含み、キャパシタの強誘電性スイッチング電圧が、ドーパントでドープされていないベース極性材料を含むキャパシタの強誘電性スイッチング電圧と約100mV超異なるような濃度で存在する。一部の他の実施形態では、ドーパントは、1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含み、極性層の残留分極が、ドーパントを含まないベース性極性材料の残留分極と異なるような濃度で存在する。一部の実施形態では、ドーパントは、1又は複数の金属元素とは異なる金属元素を含み、極性層の残留分極が、ドーパントを含まないベース極性材料の残留分極と約5μC/cm超異なるような濃度で存在する。キャパシタ100積層体は、第1及び第2の導電性酸化物電極層108、112を更に含み、これらは、例えば、結晶構造、組成、厚さ、及び付加的な電極の厚さを伴う積層に関して、記憶層104と併せて設計されている。一部の実施形態では、キャパシタ100は、極性層の両側にある第1及び第2の結晶性導電性酸化物電極のそれぞれの上に第1及び第2の障壁金属層を更に含む。
ベース極性材料は、本明細書に記載されるように、誘電体材料、常誘電体材料、又は強誘電体材料であり得る。
本明細書で説明するように、誘電体とは、電気を伝導する自由電子を有しないか、又はほとんど有しないため、実質的に電気を伝導しない電気絶縁体を指す。誘電体は、電界を印加することによって分極され得る。誘電体は、極性誘電体と非極性誘電体とに分類できる。
本明細書に記載されるように、極性絶縁体又は極性材料とは、永久的な電気双極子モーメントを有する単位格子又は分子単位を有する電気絶縁材料を指す。これらの材料では、外部電界がない場合、極性分子単位はランダムに配向する。その結果、外部電界がない場合、正味の双極子モーメントは実質的に存在しない。外部電界が印加されると、双極子は、正味の双極子モーメントが生成されるように、外部電界と整列することができる。
本明細書に記載されるように、非極性絶縁体又は非極性材料とは、永久的な電気双極子モーメントを有さない単位格子又は分子単位を有する電気絶縁材料を指す。これらの材料では、外部電界がない場合、正電荷の中心は単位格子内の負電荷の中心と整合するため、分子は実質的に正味の双極子モーメントを有さない。電界が印加されると、正電荷は電界方向の力を受け、負電荷は電界と反対の方向の力を受けるため、単位格子には内部に双極子が含まれることになる。これは、誘導双極子と称される。
本明細書に記載されるように、誘電分極を受ける材料、つまり誘電材料とは、分極されると、その誘導分極が、印加された外部電界に実質的に線形に比例して変化する絶縁材料を指す。すなわち、図1Bに関して上記で説明されたP-E曲線とは異なり、誘電体材料は、実質的に線形のP-E応答を示す。従って、分極曲線の傾きに対応する誘電率は、外部電界の関数として一定であり得る。
本明細書に記載されるように、常誘電分極を受ける材料、つまり常誘電材料とは、分極されると、誘導分極がEに対して実質的に非線形に変化する絶縁材料を指す。すなわち、当該材料は、実質的に非線形のP-E曲線を示す。従って、分極曲線の傾きに対応する誘電率は、常誘電体材料の場合のように一定ではなく、外部電界の関数として変化する。しかしながら、図1Bに関して上記で説明されたP-E曲線とは異なり、常誘電体材料は、ヒステリシスを示さない。
本明細書に記載されるように、強誘電分極を受ける材料、つまり強誘電体とは、分極されると、誘導分極がEに対して実質的に非線形に変化する絶縁材料を指す。図1Bに関して上記で説明したように常誘電体材料のように非線形P-E曲線を示すことに加えて、強誘電分極を受ける材料、つまり強誘電材料とは、Eがゼロの場合でも残留非ゼロ分極を示す絶縁材料を指す。従って、当該材料は、図1Gに関して上記で説明したように、ヒステリシスを有する実質的に非線形のP-E曲線を示す。強誘電体材料の顕著な特徴として、反対方向に適切に強く印加されたEによる残留分極の極性の反転が挙げられる。従って、分極は、現在の電界だけでなくその履歴にも依存するため、図1Bに関して上で論じたように、ヒステリシスループを示す。
一部の強誘電体材料は、キュリー温度(T)と称される特定の相転移温度未満で実質的な強誘電性を示し、この温度を超えると常誘電性を示す。Tより高い場合、残留分極が消失し、強誘電体材料が常誘電体材料に変化する。多くの強誘電体は、常誘電相が中心対称の結晶構造を有するため、Tcを超えると圧電特性を完全に失う。従って、本明細書に記載されるように、別段記載されない限り、残留分極を有すると記載される材料、例えば、強誘電体材料は、T未満の材料を指す。
半導体デバイスのためのドープ極性層
キャパシタの上記の性能パラメータを達成するために、種々の実施形態によれば、半導体デバイス、例えば、メモリデバイスは、キャパシタ、例えば、図1Aに示されるように配置されたキャパシタ100を含む。キャパシタは、記憶層104を含み、記憶層104は、次に、ドーパントでドープされた、例えば、置換的にドープされたベース極性材料を含む結晶性極性層を有する。一部の実施形態では、ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含む。ドーパントは、1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含む。ドーパントは、極性層の残留分極が、ドーパントを含まないベース極性材料の残留分極と約5μC/cm超異なるような濃度で存在する。一部の他の実施形態では、ベース極性材料は、化学式ABOを有するベース金属酸化物を含み、A及びBの各々は、ベース極性材料の結晶構造の交換可能な原子位置を占有する1又は複数の金属元素を表す。ドーパントは、1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含む。キャパシタは更に、極性層の両側に第1及び第2の結晶性導電性酸化物電極を含む。結晶性極性層は、ペロブスカイト構造、六方晶結晶構造、又は超格子構造のうちの1つを有する。キャパシタ積層体は、例えば、結晶構造及び/又は組成に関して、記憶層104と併せて設計された第1及び第2の結晶性導電性酸化物電極108、112を更に含む。
種々の実施形態によれば、ベース極性材料は、ベース強誘電体材料、ベース常誘電体材料、誘電体材料、又はこれらの組み合わせを含む。本明細書に開示される実施形態によるベース極性材料のドーピングは、ベース極性材料の強誘電特性を変化させる。
一部の実施形態では、ベース極性材料がベース強誘電体材料を含む場合、ドーパントの濃度を増加させることにより、ベース強誘電体材料の残留分極が減少する。これらの実施形態では、極性層は強誘電体層であるが、ドーパントが存在しない場合より低い残留分極を有する。例えば、ドーパントの濃度は、極性層が実質的にゼロの残留分極を有する常誘電体層であるような濃度で存在し得る。しかしながら、実施形態はそのように限定されず、他の実施形態では、ベース極性材料がベース強誘電体材料を含む場合、ドーパントの濃度を増加させることにより、ベース強誘電体材料の残留分極が増加する。これらの実施形態では、極性層は強誘電体層であるが、ドーパントが存在しない場合よりも高い残留分極を有する。
一部の実施形態では、ベース極性材料がベース常誘電体材料又はベース誘電体材料を含む場合、ドーパントの濃度を増加させることにより、ベース常誘電体材料又はベース誘電体材料の残留分極が増加する。これらの実施形態では、ドーパントは元素を含み、ベース常誘電体材料又はベース誘電体材料が強誘電体材料に変換されるような濃度で存在し、得られた極性層は強誘電体層となる。しかしながら、実施形態はそのように限定されず、他の実施形態では、ベース極性材料がベース強誘電体材料を含む場合、ドーパントの濃度を増加させても、ベース強誘電体材料の残留分極が増加しない場合がある。これらの実施形態では、ドーパントは元素を含み、ベース常誘電体材料又はベース誘電体材料が強誘電体材料に変換されないような濃度で存在し、その結果、得られた極性層は常誘電体層又は誘電体層である。
デバイスの観点から、明確なデジタル情報を取得するために、記憶層104が安定状態の間、例えば、+Pr状態と-Pr状態との間で実質的に完全なスイッチングに供されることが重要であり得る。実質的な完全なスイッチングは、十分に高い電界及び十分に長いパルス幅によって達成され得る。スイッチング時間は、幾つか例を挙げると、ドメイン構造、エネルギー的に有利な強誘電性ドメインの核形成速度、強誘電性磁壁の移動度など、多くの要因に依存する。理論に拘束されることなく、抗電界よりも大きな十分な電界が適用されると仮定すると、スイッチング時間(t)の下限は、強誘電性磁壁が厚さ(d)のキャパシタ膜内で以下の式によって1つの電極から別の電極に伝播する時間に関連付けることができる:
=d/c
ここで、cは磁壁の速度である。磁壁の速度は音速(~4000m/s)に対応し得る。例えば、200nmの厚さの極性層の場合、tは約50psになる。しかし、従来のPt電極を用いた強誘電体積層体では、厚さdを薄くするとスイッチング時間がある程度短くなり、それ以上薄くするとスイッチング速度が低下しないという、厚さ効果を示す場合がある。理論に拘束されることなく、かかる効果は、dの減少に伴う有効抗電界の増加を含む種々の要因に起因する可能性があるが、これは、極性層と電極(複数可)との間に形成される界面誘電体層に起因する可能性がある。かかる界面層は、界面層への電荷注入効果を生じさせ、スクリーニング効果をもたらし、それにより有効抗電界が増加する可能性がある。従って、本明細書に記載の種々の実施形態による強誘電体キャパシタの高速(例えば、<20ns)及び低電圧(例えば、<1200mV)スイッチングを可能にするために、本発明者らは、本明細書に記載されるように、厚さ、ドープされた極性層の組成、及び酸化物電極(例えば、ドープされた極性層に整合する結晶構造を有する)を最適化した。
これら及び他の利点を可能にするために、本明細書に開示される種々の実施形態では、記憶層104(図1A)は、ドープされた強誘電体層であり、有利には、記憶層104の両端の電圧で強誘電体転移を受ける。当該電圧は、約1200mV、1100mV、1000mV、900mV、800mV、700mV、600mV、500mV、400mV、300mV、200mV、100mV、又はこれらの電圧のいずれかによって定義される範囲内の電圧より低い抗電圧に対応し得る。一部の実施形態では、これらの低い電圧は、比較的高い残留分極(例えば、>10μC/cm)を同時に示しながら達成され得る。比較的低い電圧の強誘電体転移と比較的高い残留分極の組み合わせは、本明細書に記載の特徴の種々の組み合わせによって達成される。
本明細書に開示される種々の実施形態では、記憶層104(図1A)は強誘電体層であり、ドーパントでドープされた、比較的高い開始残留分極、例えば>10μC/cmを有するベース強誘電体材料から形成される。ここで、ドーパントは、ドープされていないベース強誘電体材料と比較して、ベース強誘電体材料の残留分極を少なくとも5%低下させる。
本明細書に開示される種々の実施形態では、極性層に整合する結晶構造を有し得る記憶層104(図1A)は、第1及び第2の導電性酸化物電極層108、112の一方又は両方の格子定数の約25%、20%、15%、10%、5%、2%、1%、又はこれらの値のいずれかによって定義された範囲内の割合内で整合する格子定数を有する。記憶層104の少なくとも一部と、第1及び第2の導電性酸化物電極層108、112の一方又は両方とは、シュードモルフィックであり得る。
従って、本明細書に開示される種々の実施形態によれば、高速及び低電圧のスイッチングを可能にするために、記憶層104は、約200nm、150nm、100nm、50nm、20nm、10nm、5nm、2nm未満の厚さ、又はこれらの値のいずれかで定義された範囲の厚さを有する。一部の実装形態では、これらの厚さは、厚さがこれらの値の外側にある場合、所望のスイッチング電圧及び/又はスイッチング時間が達成され得ないような重要なパラメータであり得る。
更に、本明細書に開示される種々の実施形態では、記憶層104は、強誘電体酸化物層の金属原子の総数に基づいて、約5.0%超の濃度のドーパントでドープされる。ドープされた記憶層104は、ドーパントを含まない同じ組成を有する記憶層104とは約5μC/cm超異なる残留分極を有し、約10μC/cm超の最終残留分極を有する。
上述のように、ベース極性材料は、誘電体材料、常誘電体材料、又は強誘電体材料であり得る。説明したように、一部の実施形態では、ドーパントは、自由エネルギー曲線の二重井戸ポテンシャルを低減する一方で、強誘電体材料であるベース極性材料の残留分極を低減し得る。一部の他の実施形態では、ドーパントは、常誘電体材料であるベース極性材料をドープすることによって残留分極を導入することができる。これは、自由エネルギー曲線の二重井戸ポテンシャルを伴い得る。更に一部の他の実施形態では、ドーパントは、誘電体材料であるベース極性材料をドープすることによって残留分極を導入することができる。これは、自由エネルギー曲線の二重井戸ポテンシャルを伴い得る。これらの実施形態では、ベース極性材料は誘電体材料を含み、ドーパントは、極性層が約10μC/cm超の残留分極を有するように、誘電体材料の強誘電性を増加させる。一部の実施形態では、誘電体材料は、Hf、Zr、Al、Siの酸化物又はこれらの混合物のうちの1又は複数を含む。一部の実施形態では、誘電体材料は、Hf1-xで表される化学式を有し、x及びyの各々は、ゼロより大きく、Eは、Al、Ca、Ce、Dy、Er、Gd、Ge、La、Sc、Si、Sr、Sn、又はYからなる群から選択される。一部の実施形態では、誘電体材料は、Al1-xN、Ga1-xN、又はAl1-x-yMgNbNで表される化学式を有し、x及びyの各々は、ゼロより大きく、Rは、Al、Ca、Ce、Dy、Er、Gd、Ge、La、Sc、Si、Sr、Sn、又はYからなる群から選択される。
強誘電体キャパシタの極性層の結晶構造及び組成
種々の実施形態によれば、記憶層104(図1A)は、ペロブスカイト結晶格子構造、六方晶結晶格子構造又は超格子構造を有する結晶性極性層を有する。
一部の実施形態では、極性層は、A(m-x)A’(n-y)B’で表される化学式を有する強誘電体酸化物を含み、m、n及びzは整数であり、x及びyの一方又は両方は、ゼロより大きい。A及びA’は、結晶構造の交換可能な原子位置を占有する金属であり、B及びB’は、結晶構造の交換可能な原子位置を占有する金属である。A’及びB’の一方又は両方は、ドーパントであり得る。従って、これらの実施形態では、強誘電体酸化物は、化学式A(m-x)A’(n-y)B’を有するように1又は複数のドーパントA’及び/又はB’でドープされた、基本化学式Aによって表され得るベース極性材料を含む。
上記のA(m-x)A’(n-y)B’で表される化学式では、A及びBは複数の原子を表し得るため、強誘電体酸化物はドープされた固溶体である。すなわち、一部の実施形態では、強誘電体酸化物は、(A,A,・・・A(m-x)A’(B,B,・・・B(n-y)B’で表される固溶体の一般式によって表され得る。ここで、m、n及びzは整数であり、x及びyの一方又は両方がゼロより大きい。A、A、・・・A及びA’は結晶構造内で交換可能な原子位置を占有し、B、B、・・・B及びB’は結晶構造内で交換可能な原子位置を占有する。A’及びB’の一方又は両方はドーパントであり得、A、A、・・・A及びB、B、・・・Bは合金元素である。従って、これらの実施形態では、強誘電体酸化物は、化学式(A,A,・・・A(m-x)A’(B,B,・・・B(n-y)B’を有するように1又は複数のドーパントA’及び/又はB’でドープされた、基本化学式(A,・・・A(B,B,・・・Bによって表され得るベース極性材料を含む。同様に、A(m-x)A’(n-y)B’で表される化学式では、A’及びB’は複数の原子を表し得るため、強誘電体酸化物には複数のドーパント、例えば、交換可能な原子位置を占有する(A’,A’,・・・A’及び交換可能な原子位置を占有する(B’,B’,・・・B’がドープされる。ここで、A’,A’,・・・A’及びB’,B’,・・・B’の各々は、ドーパントを表し得る。本明細書に記載の表現を単純化するために、一部の化合物は、下付き文字x、y、z、m、n、M及びNのうちの1又は複数なしで表され得、これらの化合物は、特に、電荷中性及び化学量論を満たすために下付き文字の適切な値を有することが理解される。例えば、(A,A,・・・A(m-x)(A’,A’,・・・A’(B,B,・・・B(n-y)(B’,B’,・・・B’で表されるドープされた合金は、(A,A,・・・A)(A’,A’,・・・A’)(B,B,・・・B)(B’,B’,・・・B’)Oとして表され得るが、これに限定されない。
ドーパント(複数可)A’及び合金元素A、A、・・・A並びにドーパント(複数可)B’及び合金元素B、B、・・・Bは、結晶構造内のそれぞれの交換可能な原子位置を占有し得るが、ドーパント(複数可)は、得られた極性層に対して、特定の属性及び技術的効果、例えば、強誘電性特性を有する置換元素を指す。特に、本明細書に記載されるように、ドーパントとは、例えば、置換的に、ドーパントがそれが置換する原子とは異なる酸化状態を有する場合に、ベース材料中の原子を置換する元素を指す。更に、ドーパントは、極性層の残留分極が、ドーパントを含まないベース極性材料の残留分極と約5μC/cm超異なるような濃度で存在し、ここで、有効な濃度により、他の強誘電特性の中でも、約5μC/cmより大きいドープされた極性層の残留分極が得られる。種々の実施形態では、ドーパントは、4d系、5d系、4f系又は5f系のうちの1つの金属元素であり得る。一部の実施形態では、ドーパントは、ランタニド元素又はニオブを含む。加えて、ドーパントA’及び/又はB’並びにこれらの濃度により、金属原子は、ベース極性材料の常誘電相の格子定数に基づいて、0.3~2%の範囲の原子位置の自発的歪みを達成し得る。種々の実施形態では、上記の特性を有するドーパントは、極性層中の金属原子の総数に基づいて、0.1パーセントより大きく25パーセント未満の有効濃度で存在し、極性層は、約1200mVより低い電圧で強誘電体転移を受ける。極性層のこれら及び他の特性を達成するためにドーパント(複数可)を用いて結晶構造を設計することの追加の詳細は、以下で考察される。
図2Aを参照すると、一部の実施形態によれば、結晶性極性層は、ペロブスカイト構造204Aを有する。図示のペロブスカイト構造204Aは、常誘電状態の結晶性酸化物を表している。これは、化学式ABOを有する。ここで、A及びBの各々は、1又は複数の金属カチオンを表し、Oは酸素アニオンを表す。上述のように、結晶性極性層は、Aで表される複数の元素(例えば、A,A,・・・A)及び/又はBで表される複数の元素(例えば、B,B,・・・B)を有し、A’(例えば、A’,A’,・・・A’)で表される1又は複数のドーパント及び/又はB’(例えば、B’,B’,・・・B’)で表される1又は複数のドーパントでドープされ得る。従来から示されているように、Aサイトカチオンはコーナー部を占有し、Bサイトカチオンはペロブスカイト構造204Aの体心に位置する。単位格子あたり3つの酸素原子がペロブスカイト構造204Aの面上に存在する。種々のペロブスカイト構造は、これに限定されるものではないが、酸素八面体ネットワークの剛性及び明確に定義された酸素イオン半径1.35Åから、約4Åに近い格子定数を有する。有利には、全体的な結晶構造を維持しながら、本明細書に記載の種々の有利な特性を達成するために、多くの異なるカチオンをドーパントとして、Aサイト及びBサイトの両方で置換することができる。種々の実施形態によれば、ドーパント原子は、A又はBサイトを占有して、置換的にドープされた固溶体を形成することができる。Aサイトを占有するドーパントは、ベース極性材料に対して、Bサイトを占有するドーパントとは非常に異なる影響を及ぼし得ることが理解されよう。
引き続き図2Aを参照する。立方晶ペロブスカイト構造を有する常誘電体材料であり得るチタン酸バリウム(BaTiO)を含む極性層の例示的な例では、AサイトはBa原子で占有され、Ti原子はBサイトを占有してO原子の八面体に囲まれ、O原子は単位格子の各面の中央に配置されている。常誘電相において約130℃であり得るBaTiOのキュリー温度を超えると、ペロブスカイト構造204Aは、立方晶又は正方晶となり得る。常誘電相では、O原子は、単位格子の両側の面にあるO原子の各対に対して中間位置を占有し得る。キュリー温度以下では、強誘電相において、ペロブスカイト構造204Aは、正方晶構造を有し得、当該正方晶構造では、B副格子(例えば、BaTiOのTi副格子)及びO原子は、Ba原子を基準として反対方向にシフトし得る。これらの原子シフトは、正方晶(常誘電相が立方晶である場合)又は更に伸長された正方晶(常誘電相が正方晶である場合)となる単位格子の小さな緩和を伴い、安定な分極(例えば、約26μC/cm)を生成し得る。正方晶相では、立方対称性が破られ、[100]、[010]、及び[001]方向に沿った分極を有する6つの対称性等価変異体が生じる。
図2Bを参照すると、一部の実施形態によれば、結晶性極性層は、六方晶結晶構造204B-1/204-B-2を有する。六方晶結晶構造204-B1は側面図を表し、六方晶結晶構造204-B2は上面図を表す。六方晶結晶構造204B-1/204-B-2は、強誘電状態の結晶性酸化物を表し、化学式RMnOで表され得る。ここで、Rは金属カチオン、Mnはマンガンカチオン、Oは酸素アニオンを表す。これらの実施形態では、上述のように、結晶性極性層は、交換可能な原子位置を占有するR(例えば、A,A,・・・A)で表される複数の元素、及び/又は交換可能な原子位置を占有するMn(例えば、B,B,・・・B)に加えて、複数の元素を有することができ、A’(例えば、A’,A’,・・・A’)で表される1又は複数のドーパント及び/又はB’(例えば、B’,B’,・・・B’)で表される1又は複数のドーパントでドープすることができる。一部の実施形態では、Rは、セリウム(Ce)、ジスプロシウム(Dy)、エルビウム(Er)、ユーロピウム(Eu)、ガドリニウム(Gd)、ホルミウム(Ho)、ランタン(La)、ルテチウム(Lu)、ネオジミウム(Nd)、プラセオジミウム(Pr)、プロメチウム(Pm)、サマリウム(Sm)、スカンジウム(Sc)、テルビウム(Tb)、ツリウム(Tm)、イッテルビウム(Yb)、及びイットリウム(Y)からなる群から選択される元素である。六方晶結晶構造204B-1は、2層のMnO双角錐及び2層のR3+イオンを示している。実施形態による六方晶結晶構造を有する結晶性極性層は、比較的大きな残留分極及び600~1000Kの範囲の比較的高いTを有し得る。図示の六方晶構造を有する結晶性極性層は、MnO双角錐の最密層を有しており、これらは、ab平面(図2Bのx-y平面)のコーナー部を共有している。六方晶のc軸(図2Bのz方向)に沿って、MnOの層はR3+イオンによって十分に分離されている。Tの下の双角錐型サイトを協調的に傾斜させると、R3+イオンがc軸に沿って2つの非等価サイトに移動する。単位格子内の2つのR3+イオンが上(下)に移動し、1つが下(上)に移動して、強誘電状態が生成される。酸素イオンもab平面で移動する。ピラミッド構造204B-3に示すように、R3+イオン及び酸素イオンの両方の変位が強誘電分極に寄与する。
図2Cを参照すると、一部の実施形態によれば、結晶性極性層は、超格子構造204C-1を有する。図示の超格子構造204C-1は、常誘電状態の結晶性酸化物を表している。これは、化学式ABOを有し得、ここで、A及びBの各々は、2つ以上の金属カチオンを表し、Oは酸素アニオンを表す。上述のように、例えば、AはA,A,・・・Aを表すことができ、かつ/又はBはB,B,・・・Bを表すことができ、極性層は、A’(例えば、A’,A’,・・・A’)で表される1又は複数のドーパント及び/又はB’(例えば、B’,B’,・・・B’)で表される1又は複数のドーパントでドープされ得る。
種々の実施形態では、超格子構造は、1又は複数のA層と交互になった1又は複数のA層を有し得、超格子構造[A/Aとして表され得る。ここで、nは、1~100の層の交互の対の数である。超格子構造は、A層とA層との各々が2つ以上の原子単層を有し得るが、わずか2つの原子単層しか有さない規則化合物であり得る。図示の実施形態では、単位格子は、x又は[100]及びy又は[010]方向によって画定される5つの平行な平面によって画定され得る。図示の実施形態では、B及びBは同じであり、単位格子は、z又は[001]方向に式ABOで表される上半分及び式ABOで表される下半分を有し、各半分は、図2Aに関して上述した原子位置に関して、ペロブスカイト構造204Aに類推することができる。単位格子の上半分では、第1のカチオンAが上面と交差するコーナー部を占有し、第2のカチオンAが下面と交差するコーナー部を占有する。図2Aに関して上記で説明したペロブスカイト構造204Aと同様の方法で、Bサイトカチオンは体心に位置し、単位格子あたり3つの酸素原子が面上に存在する。単位格子の下半分は上半分の鏡像であり、対称面は上半分の下面であり、下半分の上面は上半分の下面によって画定される。従って、単位格子の下半分では、第2のカチオンAが上面と交差するコーナー部を占有し、第1のカチオンAが下面と交差するコーナー部を占有する。図2Aに関して前述したペロブスカイト構造204Aと同様の方法で、Bサイトカチオンは体心に位置し、単位格子あたり3つの酸素原子が面上に存在する。従って、[001]方向では、Aカチオン及びOアニオンを有するA/O平面は、Aカチオン及びOアニオンを有するA/O平面と交互に配置される。ここで、Bカチオン及びOアニオンを有する平面が交互のA/O平面及びA/O平面の各対の間に挿入され、それによって、ABO層とABO層とを交互にすることで、原子層レベルで形成されるABO/ABO超格子が形成される。矢印は、ABO/ABO超格子の種々のエネルギー低下歪みに関連する種々の原子運動を示している。超格子構造204C-1では、A及びAカチオン、Bカチオン、及びOアニオンに示される上下の矢印は、極性層が強誘電体相転移を起こし、それによって分極(P)が生じるときに、電界に応答して一部の超格子構造で発生する原子変位の方向を示している。超格子構造204C-2及び240C-3では、材料に応じて、酸素原子が指示された方向に回転することで、代替の分極状態が生じることが示されている。
種々の実施形態では、SrTiO層を有する超格子構造の交互の層の一方、及び交互の酸化物層の他方は、ATiO又はAで表される。更に図2Cを参照すると、超格子構造を有する極性層の例示的な例は、PbTiOを含む第2の層と交互になったSrTiOを含む第1の層を有する超格子を含む規則合金を含む。この例では、図2Cを参照すると、Aカチオン、Aカチオン、及びBカチオンは、それぞれ、Pbカチオン、Srカチオン、及びTiカチオンを表しており、超格子構造は、[SrTiO/PbTiOで表されるPbTiO(例えば、図2Cの単位格子の上半分)と交互になったSrTiO層(例えば、図2Cの単位格子の下半分)を含む。一部の実施形態では、超格子構造は、[SrTiO/LaAlOで表されるLaAlOと交互になったSrTiO層を有する。
一部の実施形態では、極性層は、BaTiO、PbTiO、KNbO、NaTaO、BiFeO及びPbZrTiOからなる群から選択される強誘電体酸化物を含む。
一部の実施形態では、極性層は、Pb(Mg,Nb)O、Pb(Mg,Nb)O-PbTiO、PbLaZrTiO、Pb(Sc,Nb)O3、BaTiO-Bi(Zn(Nb,Ta))O及びBaTiO-BaSrTiOからなる群から選択される強誘電体酸化物を含む。
一部の実施形態では、極性層は、LiNbO、LiTaO、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbOからなる群から選択される強誘電体酸化物を含む。
一部の実施形態では、ベース強誘電体材料は、六方晶結晶構造を有し、ベース強誘電体材料は、LuFeOを含むか、又はRMnOで表される化学式を有し、Rは希土類元素である。
一部の実施形態では、極性層は、Pb(Ti1-yZr)O又はPb(Ti1-y-zZrNb)Oを含み、ここで、y及びzの各々は、ゼロより大きい。
一部の実施形態では、極性層は、(Bi1-xLa)FeO、(Bi1-xCe)FeO及びBiFe1-yCoのうちの1つを含む。
記憶層と一体化された導電性酸化物電極
本明細書に記載の種々の極性層を酸化物電極と一体化してキャパシタを形成するための材料の選択、及びこれらの堆積プロセスは、デバイスアーキテクチャ、サーマルバジェット、性能、信頼性、一体化の困難さ、環境問題、コスト、及びキャパシタの他の材料を含む様々な要因に依存し得る。本明細書に開示されるメモリデバイス用のキャパシタを形成するための上部電極と下部電極との間の極性層の一体化は、多くの課題に直面している。例えば、強誘電体酸化物などの一部の極性層は、比較的高温(例えば、300℃~800℃)の酸素含有雰囲気中で堆積され、電極の少なくとも1つ(例えば、極性層が形成される下部電極)は、これらの条件下での酸化に耐性があり、極性酸化物の処理条件に耐える必要がある。このため、業界では、一部の極性層は、Pt及びPdなどの耐酸化性貴金属と一体化されている。しかし、貴金属はエッチングが困難であり、接着性が低いため、業界ではその一体化が制限されている。更に、貴金属は、その下地のSi基板に拡散すると深い準位を形成し、トランジスタの性能を大幅に低下させる可能性がある。更に、一部の電極は、例えば、残留分極を減らすなど、極性層の強誘電特性に悪影響を与える可能性がある。
更に、本発明者らは、本明細書に記載の実施形態による導電性酸化物を含む上部及び下部電極の材料組成及び結晶構造を設計することにより、強誘電体キャパシタの種々の強誘電特性を、幾つか例を挙げると、スイッチング電圧、スイッチング時間、残留分極、飽和分極、抗電界、強誘電体転移温度、電極の導電率、リーク電流などを含めて維持又は改善できることを発見した。例えば、上述のように、従来の強誘電体キャパシタ、例えば、Pt電極を含むものは、極性層と電極(複数可)との間に界面層を生じさせることができる。これは、電荷注入及びスクリーニング効果をもたらし、これにより、極性層の有効抗電界を増加させることができる。従来の強誘電体積層体とは異なり、本明細書に記載の実施形態における設計された電極は、これらの影響を低減又は排除することができる。更に、本明細書に記載の実施形態による導電性酸化物を含む上部及び下部電極は、拡散障壁として機能しており、一体化が困難なPt又はPdなどの貴金属を使用せずに、上記の種々の極性層の一体化を可能にし得る。
これら及び他の目的に対処するために、種々の実施形態によれば、キャパシタ積層体は、極性層の両側に第1及び第2の結晶性導電性又は半導電性酸化物電極を含み、極性層は、本明細書に開示される極性層のいずれかであり得る。種々の実施形態では、極性層は、本明細書に記載されるようなドーパントでドープされた任意の結晶性ベース極性材料を含む。ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、ドーパントは、1又は複数の金属元素とは異なる金属元素を含み、極性層の残留分極が、ドーパントを含まないベース極性材料の残留分極と約5μC/cm超異なるような濃度で存在する。キャパシタ積層体は更に、極性層の両側に第1及び第2の結晶性導電性又は半導電性酸化物電極を含み、極性層は、第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方の格子定数の約20%以内で整合する格子定数を有する。一部の他の実施形態では、半導体デバイスは、キャパシタ積層体を含み、キャパシタ積層体は、次に、ドーパントで置換的にドープされたベース極性材料を含む結晶性極性層を有する。ベース極性材料は、ペロブスカイト構造、六方晶結晶構造、又は超格子構造のうちの1つを有する金属酸化物を含む。ドーパントは、金属酸化物の金属(複数可)とは異なる4d系、5d系、4f系、又は5f系のうちの1つの金属を含む。キャパシタ積層体は、結晶性極性層の両側に第1及び第2の結晶性導電性又は半導電性酸化物電極を更に含み、結晶性極性層は、第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方と同じ結晶構造を有する。これらの望ましい効果を達成することができる例示的なキャパシタ積層体が、図3に関して示されている。
図3は、一部の実施形態による、第1(下部)及び第2(上部)の導電性又は半導電性酸化物電極304、300と、これらの間に挿入され、整合する結晶構造を有する極性層308と、を含むキャパシタ積層体312の層の結晶構造を概略的に示している。図示の実施形態では、整合する結晶構造は、図2Aに関して上述したように、ペロブスカイト構造である。この実施形態では、極性層308は、A(m-x)A’(n-y)B’で表される化学式を有する強誘電体酸化物を含み、A及びA’は、ペロブスカイト結晶構造において交換可能な原子位置を占有し、B及びB’は、ペロブスカイト結晶構造において交換可能な原子位置を占有し、A’及びB’の一方又は両方は、ドーパントであり、m、n及びzは、整数であり、x及びyの一方又は両方は、ゼロより大きい。上述のように、Aは固溶体を形成する1又は複数の合金元素を表し、Aは固溶体を形成する1又は複数の合金元素を表し、A’及びB’の各々は1又は複数のドーパントを表し得る。第1及び第2の導電性又は半導電性酸化物電極304、300の一方又は両方は、C(p-u)C’(q-v)D’で表される化学式を有する酸化物を含み、C及びC’は、ペロブスカイト結晶構造の交換可能な原子位置を占有し、D及びD’は、ペロブスカイト結晶構造の交換可能な原子位置を占有し、p、q、及びwは、整数であり、u及びvの一方又は両方は、ゼロより大きい。追加の元素(例えば、C’’、C’’’など)は、C及びC’と交換可能な原子位置を占有することができ、追加の元素(例えば、D’’、D’’’など)は、D及びD’と交換可能な原子位置を占有して、固溶体を形成することができる。異なる元素及びこれらの原子分率を調整して、極性層308の格子定数により厳密に整合させるように格子定数を調整することができ、かつ/又は他のパラメータの中でも特に抵抗率を調整することができる。
本明細書に開示される種々の実施形態では、極性層308及び第1及び第2の導電性又は半導電性酸化物電極304、300の組成は、極性層308が、極性層308に接触している第1及び第2の導電性又は半導電性酸化物電極304、300の一方又は両方の格子定数の約25%、20%、15%、10%、5%、2%、1%、0.5%、0.2%、0.1%又はこれらの値のいずれかによって定義された範囲内の割合で整合する格子定数を有するように調整することができる。
極性層308の少なくとも一部と、第1及び第2の導電性又は半導電性酸化物電極304、300の一方又は両方とは、シュードモルフィックであってもよく、又はシュードモルフィック的に歪んでいてもよい。例えば、実施形態によれば、極性層308は、第1及び第2の導電性又は半導電性酸化物電極304、300にシュードモルフィックである約10nm~500nmの横方向寸法を有する領域を有する。シュードモルフィック領域は、例えば、極性層308の粒子に対応し得る。いかなる理論にも拘束されることなく、当業者は、シュードモルフィック性が達成されるかどうかは、他の要因の中でも特に、層の厚さ及び格子不整合に依存しており、歪みエネルギーがミスフィット転位の形成のための臨界エネルギーを下回っている限り、少なくとも部分的なシュードモルフィック性が達成され得ることを理解するであろう。本発明者らは、当該層の比較的小さな格子不整合及び少なくとも部分的なシュードモルフィック形成により、接触抵抗を低減することができ、これにより、本明細書に記載されるように、強誘電体キャパシタの低電圧スイッチング(例えば、<600meV)の実現に寄与し得ることを見出した。更に、結晶性極性層が形成される下部電極の材料組成及び結晶構造を設計することにより、1又は複数の粒子などの結晶性極性層の少なくとも一部をエピタキシャル成長させることができる。その結果、下部電極の平面格子定数及び/又は結晶対称性を、その上に形成された結晶性極性層に付与することができる。いかなる理論にも拘束されることなく、極性層と第1及び/又は第2の結晶性導電性又は半導電性酸化物電極との間の格子不整合から生じるエピタキシャル歪みは、極性層と強く結合し得る。状況によっては、極性層のバルク状態図に存在しない新しい相(複数可)をエピタキシャル安定化することができ、歪み設計により、特定の強誘電特性を所望の値に調整することが可能となり得、かつ/又はミスフィット転位により、強誘電特性を調整するための歪みが部分的又は完全に緩和され得る。
従って、これら及び他の利点を得るために、本明細書に記載の種々の実施形態によれば、第1及び第2の導電性又は半導電性酸化物電極304、300の一方又は両方は、約0.5~5nm、5~10nm、10~15nm、15~20nm、20~25nm、25~30nm、30~35nm、35~40nm、40~45nm、45~50nmの厚さ、又はこれらの値のいずれかによって定義され、これらの値のいずれかを含む範囲の厚さを有する。更に、厚さを最適化して、電極のバルク抵抗によってスイッチング電圧に追加される直列電圧を低減することもできる。
極性層308が上記のようなペロブスカイト構造を有する一部の実施形態では、第1及び第2の導電性又は半導電性酸化物電極304、300の一方又は両方は、(La,Sr)CoO、SrRuO、(La,Sr)MnO、YBaCu、BiSrCaCu、LaNiO、SrRuO3、LaMnO、SrMnO、LaCoO、SrCoO又はIrOからなる群から選択される酸化物を含む。
一部の実施形態では、ペロブスカイト構造を有する第1及び第2の導電性又は半導電性酸化物電極304、300の一方又は両方の薄層(例えば、5nm~15nm)は、上述のように、その上にペロブスカイト構造を有する極性層308が形成又は成長されて、歪み設計、低い接触抵抗、及び極性層308の強誘電特性の保存又は増強を含む種々の利点を達成するテンプレートとして役立ち得る。しかしながら、付加的な電極との積層体を形成することによって、電極の全体的な性能を更に改善させることができる。例えば、付加的な電極により、より高い導電性が提供され得、その結果、第1の導電性又は半導電性酸化物電極304及びその上に形成された第1の付加的な電極を含む第1の電極積層体は、同等又は同じ厚さを有する第1の導電性又は半導電性酸化物電極304と比較してより低い全体的な電気抵抗率を提供し得る。同様に、第2の導電性又は半導電性酸化物電極300及びその上に形成された第2の付加的な電極を含む第2の電極積層体は、同等又は同じ厚さを有する第2の導電性又は半導電性酸化物電極300と比較してより低い全体的な電気抵抗率を提供し得る。更に、付加的な電極は、例えば、酸素拡散のための拡散障壁として機能し得る。本発明者らは、これら及び他の利点が、導電性二元酸化物を含む付加的な電極を使用して達成できることを発見した。これらの実施形態では、極性層308は、第1及び第2の導電性又は半導電性酸化物電極304、300の一方又は両方に直接接触し、キャパシタは、第1及び第2の導電性又は半導電性酸化物電極304、300の一方又は両方に形成された付加的な電極を更に含む。ここで、付加的な電極は、イリジウム(Ir)酸化物、ルテニウム(Ru)酸化物、テルリウム酸化物、パラジウム(Pd)酸化物、オスミウム(Os)酸化物又はレニウム(Re)酸化物からなる群から選択される導電性二元金属酸化物を含む。二元酸化物は非ペロブスカイト構造を有するが、より高い導電性を提供する。その上に形成されたペロブスカイト構造を有する導電性又は半導電性酸化物電極により、比較的低温でのペロブスカイト構造を有する極性層308の成長、例えば、エピタキシャル成長のためのシード又はテンプレートが提供され得る。
本明細書に記載されるように、第1及び第2の導電性又は半導電性酸化物電極304、300の一方又は両方、又はそれぞれ第1及び第2の導電性又は半導電性酸化物電極304、300を含む第1及び第2の電極積層体の一方又は両方は、それぞれ、十分に高い導電性を有し、その結果、それらは、低電圧スイッチング、例えば、<1200meVに適した導電性電極として機能し得る。従って、種々の実施形態では、第1及び第2の導電性又は半導電性酸化物電極304、300の一方又は両方、又はそれぞれ第1及び第2の導電性又は半導電性酸化物電極304、300を含む第1及び第2の電極積層体の一方又は両方は、それぞれ、約0、1、0.05、0.02、0.01、0.005、0.002、0.001、0.0005オーム-cmより低い抵抗率、又はこれらの値のいずれかで定義された範囲の抵抗率を有する。
図3に関する上記の説明において、極性層308と、第1及び第2の導電性又は半導電性酸化物電極304、300の一方又は両方との間の整合結晶構造の図示の例は、ペロブスカイト構造であるが、実施形態はそのように限定されず、一部の他の実施形態によれば、ペロブスカイト構造を有する第1及び第2の導電性又は半導電性酸化物電極304、300について本明細書に記載の種々の材料及び積層体の組み合わせは、図2Cに関して上記の超格子構造を有する極性層308と一体化できることを理解されよう。
更に一部の他の実施形態では、極性層308と、第1及び第2の導電性又は半導電性酸化物電極304、300の一方又は両方との間の整合する結晶構造は、図2Bに関して上述したような六方晶構造であり得る。
更に一部の他の実施形態では、第1及び第2の導電性又は半導電性酸化物電極304、300の一方又は両方の結晶構造は、デラフォサイト構造、スピネル構造、又は立方構造であり得る。これらの実施形態では、第1及び第2の導電性又は半導電性酸化物電極304、300の一方又は両方は、PtCoO及びPdCoO、AlドープZnO、並びに六方晶結晶構造を有する極性層と一体化され得るデラフォサイト構造を有する他の導電性酸化物のうちの1又は複数と、Fe、LiV及びスピネル構造を有する他の酸化物並びに/又は特にペロブスカイト又は超格子構造を有する極性層と一体化され得る立方晶構造を有するSnドープInと、を含み得る。
ベース極性材料のドーピングによる、強誘電体キャパシタの低電圧スイッチング及び不揮発性のための極性層設計
前述のように、半導体デバイス、例えば、FeRAMデバイス用の強誘電体キャパシタでは、極性層が比較的高い残留分極を有し、超低電圧用途のための比較的低い強誘電体転移電圧を有するものを達成することは困難であった。また、不揮発性メモリ用途では、例えば、室温で少なくとも10年経過してもデータが読み出せるように極性層を設計することが、更に大きな課題となっている。これら及びその他のニーズに対処するために、以下では、不揮発性メモリ用途で超低電圧(例えば、<1200mV)でスイッチングさせ、一方で比較的高い残留分極(例えば、>10μC/cm)を同時に示し得る強誘電体キャパシタ、例えば、FeRAMの設計アプローチが開示される。種々の実施形態によれば、キャパシタは、本明細書に記載されるようなドーパントでドープされた結晶性ベース極性材料を含む極性層を有する。ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、ドーパントは、1又は複数の金属元素とは異なる金属元素を含み、キャパシタ又は極性層の強誘電性スイッチング電圧が、ドーパントを含まないベース極性材料の強誘電性スイッチング電圧と約100mV超異なるような濃度で存在し、かつ/又は極性層の残留分極が、ドーパントを含まないベース極性材料の残留分極と約5μC/cm超異なるような濃度で存在する。キャパシタ積層体は、極性層の両側に第1及び第2の結晶性導電性又は半導電性酸化物電極を更に含み、極性層は、第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方の格子定数の約20%以内に整合する格子定数を有する。
本明細書に記載の設計アプローチを使用すると、キャパシタ又はそれに含まれる記憶層104(図1A)は、約1200mV、1100mV、1000mV、900mV、800mV、700mV、600mV、500mV、400mV、300mV、200mV、100mVより低いスイッチング電圧を有するか、又は強誘電体転移温度未満のこれらの値のいずれかによって定義された範囲内の電圧である。更に、記憶層104(図1A)は、5~30μC/cm、30~50μC/cm、50~70μC/cm、70~90μC/cm、90~110μC/cm、110~130μC/cm、130~150μC/cm、又はこれらの値のいずれかで定義された範囲の値の残留分極を有し得る。
図4Aは、安定した残留分極状態間の強誘電体転移によるスイッチングに対応する二重井戸曲線の2つのウェル間のポテンシャル障壁によって引き起こされるヒステリシスに関連する分極場(P-E)ループ400A、及び関連する原子変位を概略的に示している。図2A及び1Bに関して上述したように、P-Eループ400Aは、極性層が常誘電性ペロブスカイト構造204A(図2A)を有する常誘電相にある分極P=0から開始し、+Pmaxで飽和に達するまで、磁場の増加とともに分極が増加することを特徴とする。+Pmaxで飽和に達した後、電界がその後減少すると、E=0で、残留分極+Prが残り、極性層は第1の強誘電相となる。キュリー温度以下では、第1の強誘電相において、ペロブスカイト構造204A-1は、正方晶構造を有し得、当該正方晶構造では、B副格子及びO原子は、A原子を基準として反対方向にシフトし得る。負の電界を増加させて-Pmaxで飽和し、その後、電界を減少させてE=0に戻すと、残留分極-Prが残り、極性層は第2の強誘電体相となる。キュリー温度以下では、第2の強誘電相において、ペロブスカイト構造204A-2は、正方晶構造を有し得、当該正方晶構造では、B副格子及びO原子は、A原子を基準として反対方向にシフトし得、第1の強誘電相に関して反対のそれぞれの方向にシフトし得る。
図4Bは、ペロブスカイト結晶構造を有する強誘電体層の残留分極状態と関連する原子変位との間の強磁性遷移によるスイッチングに対応する二重井戸ポテンシャルを示す概略自由エネルギー曲線400Bを示している。本明細書では、例示のみを目的とし、極性層の結晶構造に限定することなく、ペロブスカイト構造を有する極性層に関して、極性層における強誘電性スイッチング現象を説明する。図示のように、二重井戸ポテンシャル自由エネルギー曲線400Bの2つの極小値は、残留分極+Pr及び-Prを有する第1及び第2の強誘電状態を表しており、これらは、正方晶ペロブスカイト構造204A-1及び204A-2によってそれぞれ表される。2つの強誘電状態は、二重井戸エネルギー障壁ΔEによって分離されている。本発明者らは、比較的大きな分極値を維持しつつ自由エネルギー曲線のこのエネルギー障壁を下げることで、超低遷移電圧及び不揮発性メモリ状態を有する強誘電体キャパシタが得られることを見出した。
図4Cは、グラフ400Cであり、実施形態による、超低遷移強誘電体転移電圧を達成するために、ベースの強誘電体酸化物層に種々の量のドーパントをドープし、それによって安定した残留分極状態間のエネルギー障壁を調整することによって形成された強誘電体酸化物層の自由エネルギー曲線の二重井戸ポテンシャルの計算を示す。図示の例では、計算に使用されたベース強誘電体酸化物はPbZrTiOであり、ドーパントは、極性層がPbLaZrTiOを含むようにペロブスカイト構造のAサイトを置換的に交換可能に占有するLaである。図示の例では、ベース強誘電体酸化物は、約90μC/cmの開始残留分極及び約290meVの開始二重井戸ポテンシャルを有する。Laを最大25%添加すると、二重井戸のエネルギー障壁は約100meV減少して約190meVになり、残留分極が約15μC/cm減少する。この計算例では、約200mVという超低電圧でスイッチング可能な不揮発性メモリに適した極性層を満足すると同時に、不揮発性のために約75μC/cmという比較的高い残留分極を示す組成を示している。
本発明者らは、例示された実施例におけるアプローチが、用途依存のパラメータ、例えば、遷移(例えば、スイッチング)電圧及び/又は残留分極に応じて、本明細書に記載の種々のベース極性材料及びドーパントに一般化できることを発見した。実施形態によれば、開始ベース強誘電体酸化物は、例えば、図4Cに関して示されるように、ドーピングによる同じものの減少を考慮して、かつ所望のレベルの不揮発性を説明するために、比較的高い残留分極を有する。実施形態によれば、ベース極性材料がベース強誘電体材料である場合、ベース強誘電体材料の組成は、ベース強誘電体材料の残留分極及びドープされた極性材料の残留分極が約5~30μC/cm、30~50μC/cm、50~70μC/cm、70~90μC/cm、90~110μC/cm、110~130μC/cm、130~150μC/cm、又はこれらの値のいずれかで定義された範囲の値であるように選択又は調整される。用途に応じて、ベース極性材料がベース強誘電体材料である場合、ベース強誘電体材料の組成は、ベース強誘電体材料の二重井戸エネルギー障壁及びドープされた極性材料の二重井戸障壁が200~300meV、300~400meV、400~500meV、500~600meV、600~700meV、700~800meV、900~1000meV、又はこれらの値のいずれかで定義された範囲の値であるように選択又は調整される。比較的高い残留分極及び比較的高い二重井戸エネルギー障壁を有する開始ベース強誘電体材料に、本明細書に記載のドーパントが添加される。添加されたドーパントは、二重井戸のエネルギー障壁を0~100meV、100~200meV、200~300meV、300~400meV、400~500meV、又はこれらの値のいずれかで定義された範囲の値だけ低下させることができる。添加されたドーパントは、残留分極を約5%、10%、20%、30%、40%、50%、60%、70%、又はこれらの値のいずれかによって定義された範囲の値まで低下させることができる。
本発明者らは、二重井戸ポテンシャル調整のアプローチがまた、強誘電体キャパシタを高いデータ保持性能に調整することを可能にし得ることを発見した。バックスイッチングを引き起こす可能性のある種々の影響のため、強誘電状態は、残留分極を確立した後、理想的にはその残留分極を無期限に保持することはできない。この分極は、時間とともにわずかに減少する。これは保持損失と称され得、スイッチング電荷と非スイッチング電荷との差が時間とともに小さくなるという特徴がある。保持損失は、ヒステリシスの残留分極の長期的な緩和として観察される。これは、書き込みパルスによって状態が保存された一定期間後、読み出しパルスなどを使用して保持電荷を測定することで求められる。
多くの不揮発性メモリ用途の場合、強誘電体キャパシタは、デジタル情報を10年以上、例えば少なくとも室温で保存する必要がある。理論に拘束されることなく、分極は、減衰率mでtから始まる対数減衰に従うことができ、これは、概して、以下の式で表され得る。
P(t)=P(t)-mlog(t/t
ここで、
m∝exp(-W/kT)
である。式中、Wは活性化エネルギー、kはボルツマン定数であり、上記の二重井戸ポテンシャルに関連付けられ得る。残留分極がt=tで臨界閾値Pを下回ると、センス増幅器はメモリ状態を区別できなくなる場合がある。保持損失は、以下の式を使用して統計的に分析できる。
loglog(t/t)∝(W/kT)
本発明者らは、強誘電体キャパシタの二重井戸ポテンシャル及び残留分極が本明細書に開示される種々の実施形態による場合、保持損失は、室温以上の温度で少なくとも10年後にデータ保持障害を引き起こさない可能性があることを発見した。
図5は、いかなる理論にも拘束されることなく、実施形態による、強誘電体キャパシタを含む半導体デバイスにおけるスイッチング及び不揮発性ストレージのエネルギーの考察を概略的に示している。本発明者らは、上述したように、データ保持損失に対するエネルギー障壁が、図4A~4Cに関して上記の自由エネルギー曲線の二重井戸ポテンシャルに関連付けられ得る、例えば、比例することを発見した。理論に拘束されることなく、データ保持のエネルギー障壁E(P)は、ギンツブルグ-ランダウ理論で次のように表される秩序パラメータPに関連付けることができる。
F(P,T)=g/2+g/4+g/6-PE/2
式中、g、g、gは係数、PEはポテンシャルエネルギーである。F(P,T)の1次及び2次導関数の最小値により、相転移が定義される。有利には、実施形態による強誘電体キャパシタについての上記の二重井戸ポテンシャル障壁に基づいて、スイッチングエネルギーESWITCHとメモリデバイスの保持のためのエネルギー障壁との比(λ)は、1のオーダーであり得る。他のメモリ技術でも同じような比率があるが、一部のスピントルク伝達メモリ技術では、より高い比率、例えば2桁高い比率になり得る。
強誘電体キャパシタの極性層のドーパント設計
上述のように、種々の実施形態では、強誘電体酸化物層が比較的高い残留分極を有し、比較的低い強誘電体転移電圧を有する半導体デバイス、例えば、FeRAMデバイスの実施形態による強誘電体キャパシタを達成するために、強誘電体キャパシタは、比較的高い残留分極を有するベース極性材料をドープして、例えば、自由エネルギー曲線の二重井戸エネルギー障壁を低下させるように調整することによって形成される(例えば、図4B)。以下では、これら及び他の目的を達成するためのドーパントの設計について説明する。
上述のように、極性層は、A(m-x)A’(n-y)B’で表される化学式を有する強誘電体酸化物を含んでおり、m、n及びzは整数であり、x及びyの一方又は両方は、ゼロより大きい。A及びA’は、結晶構造の交換可能な原子位置を占有する金属であり、B及びB’は、結晶構造の交換可能な原子位置を占有する金属である。A’及びB’の一方又は両方は、ドーパントであり得る。上述のように、A’イオンは、それが置換するAイオンに対して異なる酸化状態を有し得、かつ/又はB’イオンは、それが置換するBイオンに対して異なる酸化状態を有し得る。従って、これらの実施形態では、強誘電体酸化物は、化学式A(m-x)A’(n-y)B’を有するように1又は複数のドーパントA’及び/又はB’でドープされた、基本化学式Aによって表され得るベース極性材料を含む。以下では、結晶構造内の異なる原子サイトを占有するドーパントA’及びB’の設計並びにこれらの有利な効果について説明する。図6では、A’に対応するドーパントが記載されており、図7では、B’に対応するドーパントが記載されている。
図6は、実施形態による、化学式ABOを有するベース極性材料のコーナー位置を占有する金属Aの原子を置換し得るドーパントA’600でドープされた極性層の概略ペロブスカイト結晶構造600を示している。例示の目的で、ペロブスカイト構造を有する極性層のドーパント設計について説明する。ただし、本明細書に記載の本発明の概念は、六方晶結晶構造及び超格子構造を含む他の結晶構造を有する極性層に同様の方法で適用することができる。
上述のように、A’ドーパントはペロブスカイト構造の単位格子のコーナー位置を占有する。A’は、それが置換するA原子とは異なる酸化状態を有し得る。A’ドーパント及びこれらの濃度は、これらに限定されないが、他のパラメータの中でも、スイッチング電圧及び/又は残留分極などのスイッチングパラメータを調整するように選択することができる。いかなる理論にも拘束されることなく、スイッチングパラメータは、例えば、上記のように自由エネルギー曲線の二重井戸ポテンシャルを調整することによって調整することができる(例えば、図4B)。図2Cに関して上記のような超格子構造を有する極性層では、図2Cに関して上述したように、分極に関連する原子運動のモード又は程度を変化させることによって、スイッチングパラメータを調整することができる。A’ドーパントは、他の要因の中でも特に、A原子とは異なる酸化状態を有しながら、A原子を置換的に置換する能力に基づいて選択することができる。これは、他の要因の中でも特に、原子価及び原子半径、並びに結晶構造内のA原子に対するA’ドーパントの原子分極率(α)の違いに依存し得る。種々の実施形態では、A’ドーパントのαは、スイッチング電圧を調整するためのA原子のαに対して、約2%、5%、10%、20%、50%、100%、200%、500%、1000%、2000%、又はこれらの値のいずれかによって定義される範囲内の割合であり得る。
種々の実施形態によれば、A’は、4d系、5d系、4f系又は5f系のうちの1つの金属であり得る。例えば、A’は、図4Cに示されている例示的な実装形態における4f系のLa、又は4d若しくは5d系におけるNbなどのランタニド元素であり得る。
実施形態によれば、A’の量は、0.1~5原子%、5~10原子%、10~15原子%、15~20原子%、20~25原子%又はこれらの値のいずれかによって定義される範囲内の原子%、例えば、0.1~20原子%、であり得る。
図7は、実施形態による、化学式ABOを有するベース極性材料の中心位置を占有する金属Bの原子を置換し得るドーパントB’でドープされた極性層の概略ペロブスカイト結晶構造を示す。上述のように、B’ドーパントはペロブスカイト構造の単位格子の中心位置を占有する。B’ドーパント及びこれらの濃度を選択して、他のパラメータの中でも特に、リーク電流などの電荷移動特性を調整することができる。B’ドーパントは、他の要因の中でも特に、原子とは異なる酸化状態を有しながら、B原子を置換的に置換する能力に基づいて選択することができる。これは、他の要因の中でも特に、原子価及び原子半径に依存し得る。本発明者らは、3d系の遷移金属が、極性層の電界下での電荷移動を低減するのに特に有利であり得ることを発見した。
実施形態によれば、B’は、比較的低い原子番号を有する遷移金属元素である。例えば、B’は、Mn、Sc、Ti、V、Cr、Co、Ni、Cu、Zn又は他の4d系金属からなる群から選択される元素であり得る。
実施形態によれば、B’の量は、0.1~5原子%、5~10原子%、10~15原子%、15~20原子%、20~25原子%又はこれらの値のいずれかによって定義される範囲内の原子%、例えば、0.1~20原子%、であり得る。
拡散障壁
上述のように、本明細書に記載の強誘電体キャパシタの種々の層は、特定の濃度の種々の化学元素を含み、これは、低電圧動作及び高残留分極などのデバイス特性にとって重要であり得る。製造時の使用及び製造後の使用を通じてデバイスの特性を維持するには、強誘電体キャパシタの層の化学組成及び界面を種々の処理工程で維持する必要がある。更に、強誘電体キャパシタの一部の要素は、集積回路の他の回路に悪影響を与え得る。特に、一部の実施形態による強誘電体キャパシタは、トランジスタなどのCMOSデバイスがラインのフロントエンド(FEOL)に形成された後に、ラインのバックエンド(BEOL)の一部として形成される。その結果、強誘電体キャパシタからCMOS回路に関連する周囲の特徴部への化学元素の拡散が生じ、種々の障害を引き起こす場合がある。逆に、強誘電体キャパシタからCMOS回路に関連する周囲の特徴部に化学元素の拡散が生じる場合がある。例えば、電極の一体化に関して上述したように、製造のためのその後のプロセス、例えば、酸化物を含む極性層を形成するためのプロセスは、比較的高温(例えば、500℃~800℃)の酸化環境下であり得る。従って、強誘電体キャパシタ領域からCMOS回路に関連する特徴部への酸素の拡散を抑制するために拡散障壁層が必要となる場合がある。例えば、強誘電体キャパシタは、トランジスタに電気的に接続するコンタクトビア又はプラグ、例えば、トランジスタのドレイン上に形成することができる。コンタクトビア又はプラグは、例えば、多結晶Si、W又はWSiで形成することができる。結果として、酸素障壁は、接触ビアの酸化及び/又は下部電極と接触ビアとの間の反応を抑制することによって、トランジスタと強誘電体キャパシタの下部電極との間の電気的接触を維持するのに役立ち得る。更に、障壁自体と、接触ビア及び下部電極との間の反応を抑制する必要がある。これら及び他のニーズに応えるために、実施形態による強誘電体キャパシタは、垂直拡散障壁を含み得る。
図8A、8B及び8Cは、種々の実施形態による、キャパシタ積層体800A、800B、及び800Cの側面図をそれぞれ概略的に示しており、各々が、第1及び第2の導電性酸化物電極層808、812の間に挿入された記憶層804を含む。記憶層804、上部又は第1の導電性酸化物電極層808、及び下部又は第2の導電性酸化物電極層812は、上記に開示された種々の実施形態に従って構成することができ、その詳細な説明は簡潔にするために省略する。記憶層804は、上記のような酸化環境及び/又は比較的高温下で堆積される酸化物層を有する極性層を有する。
キャパシタ積層体800Bを参照すると、一部の実施形態では、第1及び第2の導電性酸化物電極層808、812の一方又は両方に隣接して、記憶層804の反対側において、それぞれ上部及び下部障壁層816、820が形成されている。種々の実施形態では、上部及び下部障壁層816、820の一方又は両方は、金属又は金属間化合物、例えば、耐熱金属又は耐熱金属間化合物などの導電性障壁層材料を含み、これは、高い導電性を提供しながら拡散を抑制することができる。
一部の実施形態では、上部及び下部障壁層816、820は、Ti-Al合金、Ni-Al合金、Ni-Ti合金、Ni-Ga合金、Ni-Mn-Ga合金、Fe-Ga合金、金属ホウ酸塩、金属炭化物、金属窒化物、Ta金属、W金属及びCo金属のうちの1又は複数を含む。
一部の実施形態では、上部及び下部障壁層816、820は、TiAl、TiAl、TiAl、NiAl、NiAl NiAl、NiMnGa、FeGa及びFeGaなどの金属間化合物を含む。一部の実施形態では、上部及び下部障壁層816、820は、IrOxを含み、ここで、x=0~2である。有利なことに、上述のように、IrOはまた、低い電気抵抗を有する付加的な電極としての機能を果たし得る。従って、これらの実施形態では、強誘電体キャパシタ積層体上の層の数を減らすことができる。
上述のように、製造時の使用及び製造後の使用を通じてデバイス特性を維持するために、実施形態によれば、強誘電体キャパシタへの原子の拡散、及び強誘電体キャパシタからの原子の拡散は、上部及び下部障壁層816、820を使用して抑制される。垂直方向の拡散を抑制することに加えて、同様の一体化方式では、強誘電体キャパシタとの間の原子の水平方向の拡散も抑制する必要があり得る。例えば、実施形態による水平拡散障壁は、例えば、水素拡散を抑制するのに役立ち得る。水素は、最終成形ガス(H2/N2)のアニーリング中に表面と界面を不動態化するために多くの半導体バックエンドプロセスで使用されている。ただし、水素は、一部の強誘電体キャパシタの強誘電特性を著しく損傷又は破壊する可能性がある。従って、後続の熱工程中に強誘電体キャパシタの1又は複数の層の水素への曝露を抑制するための効果的な側壁障壁層が必要である。
キャパシタ積層体800Cを参照すると、一部の実施形態において、キャパシタ積層体800A又は800Bには、その上に、記憶層104、第1の酸化物電極層808、第2の導電性酸化物電極層812、上部障壁層816、及び下部障壁層820のうちの1又は複数の一方又は両方の側面上に、障壁シーラント層824が形成され得る。上部及び下部障壁層816、820とは異なり、障壁シーラント層(複数可)824は、電気的に絶縁性であり、第1及び第2の酸化物電極層808、812にわたる電気的短絡を防止する。一部の実施形態では、障壁シーラント層(複数可)824は、金属酸化物、例えば、Mg含有酸化物又はAl含有酸化物を含む。金属酸化物は、例えば、MgO、TiAlO及びLaAlOのうちの1又は複数を含み得る。一部の実施形態では、障壁シーラント層(複数可)824は、コンフォーマルに堆積された層であり、かつ/又は堆積後の等方性エッチングによってスペーサ構造として形成される。
代替の障壁シーラント層824も可能である。例えば、一部の実施形態では、障壁層824の一方又は両方は、酸化、フッ素化及び/又は塩素化によって形成される第1及び第2の導電性酸化物電極層808、812及び記憶層804のうちの1又は複数の側壁を含む。
代替の極性層及び構成
上記において、記憶層の種々の組成について説明した。代替の構成も可能である。
常誘電体材料と称される一部の材料は、上記の強誘電体材料と同様に、印加電界の関数として非線形分極を示す。ただし、強誘電体材料とは異なり、常誘電体材料は、電界が除去されても残留分極を示さない。一部の実施形態では、強誘電体酸化物層の代わりに、又はそれに加えて、常誘電体酸化物層がキャパシタ積層体に含まれる。得られたキャパシタは、例えば、揮発性メモリ用途に使用することができる。
これらの実施形態では、キャパシタ800A、800B及び800C(図8A~8C)と同様に配置されたキャパシタは、ドーパントで置換的にドープされたベース強誘電体材料を含む結晶性極性層を有する。ベース強誘電体材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含む。ドーパントは、1又は複数の金属元素とは異なる金属元素を含み、ドーパントは、ベース強誘電体材料の残留分極が最初に約5μC/cmを超えてほぼゼロになるような濃度で存在する。一部の実施形態では、キャパシタは、記憶層804、第1の導電性酸化物電極層808及び第2の導電性酸化物電極層812のうちの1又は複数が不均一な組成、例えば、厚さ内の任意の点から垂直方向の一方又は他方で増加又は減少する段階的な組成を有することを除いて、キャパシタ800A、800B、及び800C(図8A~8C)と同様に配置される。
強誘電体キャパシタを含むメモリセル
図9は、実施形態による、上記の種々のキャパシタ構成で実装され得る例示的なFeRAMセル900の断面図を示している。FeRAMセル900は、ソース932とドレイン934との間のチャネル領域上に形成されたゲート誘電体936及びゲート電極938を含むアクセストランジスタ又は選択金属酸化物半導体(MOS)トランジスタを含む。電源又は感知回路(図示せず)は、ソース932及び/又はドレイン934に電気的に接続され得、ゲート電極938によってゲートされ得る。トランジスタは、第1のレベルの誘電体層940、例えば、SiOで覆われている。ドレインコンタクト942、例えば、シリコンプラグを形成して、ドレイン934に接触させて、トランジスタを強誘電体キャパシタに電気的に接続することができる。
強誘電体キャパシタは、ドレインコンタクト942上に形成され得る。キャパシタは、種々の実施形態によれば、第1の/上部電極(積層体)808A/808Bと第2の/下部電極(積層体)812A/812Bとの間に挿入された記憶層804を含む。上述のように、第1の/上部電極層808A/808B及び第2の/下部電極812A/812Bの一方又は両方は、複数の層を有し得る。例えば、第1の電極808A/808Bは、記憶層804の結晶構造と整合する結晶構造を有し得る第1の導電性酸化物808Aと、二元導電性金属酸化物を含む付加的な電極808Bとを含み得る。同様に、第2の電極812A/812Bは、記憶層804の結晶構造と整合する結晶構造を有し得る第2の導電性酸化物812Aと、二元導電性金属酸化物を含む付加的な電極812Bとを含み得る。強誘電体キャパシタの第2の電極812A/812Bは、ドレインコンタクト942を介してトランジスタのドレイン934に電気的に接続されている。
更に図9を参照すると、図8Bに関して上記で説明したように、下部障壁層820は、第2の電極812A/812Bの間に形成されて、拡散障壁として機能し、その上のキャパシタの任意の層との間を通る望ましくない拡散を抑制することができる。これには、例えば、記憶層804の堆積中及び/又はポストアニーリング中のドレインコンタクト942への酸素拡散が含まれる。同様に、図示されていないが、上部障壁層は、そこを通る拡散を抑制するために、第1の電極808A/808B上に形成され得る。拡散障壁層は、例えば、図8Bに関して、上記の組成及び構成のいずれかを有し得る。
更に図9を参照すると、強誘電体キャパシタには、横方向の拡散を抑制するために、1又は複数の障壁シーラント層がその上に更に形成され得る。例えば、図9には、犠牲障壁層の残りの部分812も示されている。犠牲障壁は、記憶層804を堆積する前に、堆積中又は堆積後のアニール中に、記憶層804への、かつ記憶層804からの原子の拡散を抑制するために、ブランケット層として形成され得る。続いて、犠牲障壁層を除去して、下にある第2の電極812A/812Bを露出させ、第1のレベルの誘電体層940を露出させ、これにより、図示の犠牲層の残りの部分812が得られる。残りの部分812は、第2の電極812A/812Bへの、第2の電極812A/812Bからの、かつ/又は第2の電極812A/812Bを通る横方向の拡散を抑制するための恒久的な障壁シーラント層として機能する。更に、図示されていないが、強誘電体キャパシタの一方又は両方の側壁表面に更に障壁シーラント層を形成して、記憶層804及び/又は第1の電極808Aの側面(複数可)を覆うことができる。障壁シーラント層の各々は、例えば、図8Cに関して、上記の組成及び構成のいずれかを有し得る。
図示されていないが、複数のトランジスタ及びキャパシタは、メモリアレイを形成するように構成され得る。トランジスタゲート938、ソース932、及びキャパシタの上部電極808A/808Bの各々は、強誘電性メモリセルの書き込み、不揮発性記憶、及び読み出しを可能にするために、メタライゼーションレベル(図示せず)によって個別に接触され、個別に制御され得る。
動作中、FeRAMセル900への書き込みは、セルキャパシタの記憶層804全体にわたって電界を印加することによって達成され得、これにより、例えば、図1B及び1Cに関して上記のような強誘電体転移が誘導される。例えば、記憶層804がペロブスカイト酸化物を含む場合、電界は、一部の金属原子を(電荷の極性に応じて)「上」又は「下」配向に誘導し、それによって論理「1」又は「0」を記憶し得る。一部の実施形態では、読み出し動作は、アクセストランジスタを使用して、セルキャパシタを特定の状態、例えば「0」状態に保持することによって達成され得る。セルキャパシタが既に「0」状態を保持している場合、出力線に比較的低い電流又は検出不可能な電流が流れ得る。一方、セルが「1」状態を保持している場合、金属原子が再配向され得、これは、「下」側の金属から電子を押し出すときに、出力に電流のパルスを伴い得る。このパルスの存在は、セルが「1」を保持していることを示し得る。このプロセスはセルを上書きするため、FeRAMセル1200の読み出しは破壊的なプロセスであり得、セルが変更された場合は、セルは再書き込みされ得る。
図10は、実施形態によるFeRAMセル1000を含む半導体デバイスの斜視図を示している。FeRAMセル1000は、FeRAMセル900(図9)に類似しており、ラインのバックエンド(インターコネクト/メタライゼーションレベル)に統合された強誘電体キャパシタ800を含むが、ラインのフロントエンドにあるトランジスタは、サブ100nmノードなどの高度なテクノロジーノード用のフィン電界効果トランジスタ(FinFET)として実装されている。FinFETトランジスタは、ソース932とドレイン934との間に水平に延在するフィン形状のチャネルと、フィン形状のチャネルの上面及び側面を包むゲート938の電極と、を含む。ゲート938は、ワード線に電気的に接続することができ、ドレイン934は、強誘電体キャパシタ800を介してビット線に電気的に接続することができる。
FeRAMセル900(図9)及び1000(図10)は、統合プロセッサ(CPU)に電気的に接続され得、SRAM及び/又はDRAMセルに加えて、又は少なくとも部分的にそれの代わりに統合され、図示の例示的なコンピューティングアーキテクチャにおいて、L2及び/又はL3キャッシュメモリを形成し得る。
付加的な実施形態
1.キャパシタを含む半導体デバイスであって、
前記キャパシタは、
ドーパントがドープされたベース極性材料を含む極性層であって、前記ベース極性材料が、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、前記ドーパントは、前記1又は複数の金属元素とは異なる金属元素を含み、前記キャパシタの強誘電性スイッチング電圧が、前記ドーパントでドープされていない前記ベース極性材料を含む前記キャパシタの強誘電性スイッチング電圧と約100mV超異なるような濃度で存在する、極性層と、
前記極性層の両側にある第1及び第2の結晶性導電性酸化物電極と、
前記極性層の両側にある前記第1及び第2の結晶性導電性酸化物電極上にそれぞれ配設された第1及び第2の障壁金属層と、
を含む、ことを特徴とする半導体デバイス。
2.前記ベース極性材料が、ベース強誘電体材料を含み、前記ドーパントの前記濃度を増加させることにより、前記強誘電性スイッチング電圧が減少する、実施形態1に記載の半導体デバイス。
3.前記強誘電性スイッチング電圧が、約1200mVより低い、実施形態2に記載の半導体デバイス。
4.前記極性層の残留分極が、前記ドーパントを含まない前記ベース極性材料の残留分極と約5μC/cm超異なっている、実施形態1に記載の半導体デバイス。
5.前記極性層が、ペロブスカイト結晶構造を有し、A(m-x)A’(n-y)B’で表される化学式を有する強誘電体酸化物を含み、A及びA’が、前記ペロブスカイト結晶構造において交換可能な原子位置を占有し、B及びB’が、前記ペロブスカイト結晶構造において交換可能な原子位置を占有し、前記A’及び前記B’の一方又は両方がドーパントであり、m、n及びzが整数であり、x及びyの一方又は両方がゼロより大きい、実施形態2に記載の半導体デバイス。
6.前記極性層が、BaTiO、PbTiO、KNbO、NaTaO、BiFeO及びPbZrTiOからなる群から選択される強誘電体酸化物を含む、実施形態2に記載の半導体デバイス。
7.前記極性層が、Pb(Mg,Nb)O、Pb(Mg,Nb)O-PbTiO、PbLaZrTiO、Pb(Sc,Nb)O3、BaTiO-Bi(Zn(Nb,Ta))O、BaTiO-BaSrTiO、Bi1-xLaFeO、Bi1-xCeFeO及びBiFe1-yCoからなる群から選択される強誘電体酸化物を含む、実施形態2に記載の半導体デバイス。
8.前記極性層が、LiNbO、LiTaO、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbOからなる群から選択される強誘電体酸化物を含む、実施形態2に記載の半導体デバイス。
9.前記ドーパントが、ランタニド元素又はニオブを含む、実施形態2に記載の半導体デバイス。
10.前記ベース強誘電体材料が、六方晶結晶構造を有し、前記ベース強誘電体材料が、LuFeOを含むか、又はRMnOで表される化学式を有し、Rが希土類元素である、実施形態2に記載の半導体デバイス。
11.前記ベース強誘電体材料が、第1の層と、前記第1の層とは異なる第2の層と、を交互に含む超格子を含み、前記第1の層が、ABOで表される化学式を有し、前記第2の層が、CDOで表される化学式を有し、A及びBが、異なる金属元素であり、C及びDが、異なる金属元素であり、C及びDの各々が、A及びBの一方又は両方と異なる、実施形態2に記載の半導体デバイス。
12.前記第1の層が、SrTiOを含み、前記第2の層が、PbTiO及びLaAlOの一方又は両方を含む、実施形態11に記載の半導体デバイス。
13.前記極性層が強誘電性であり、約10μC/cm超の残留分極を有する、実施形態2に記載の半導体デバイス。
14.前記極性層が約50nm未満の厚さを有する、実施形態1に記載の半導体デバイス。
15.前記ドーパントは、前記極性層が常誘電性であり、実質的にゼロの残留分極を有するような濃度で存在する、実施形態2に記載の半導体デバイス。
16.前記ベース極性材料が、Hf、Zr、Al、Si又はGaのうちの1又は複数を含む誘電体材料を含み、前記ドーパントは、前記極性層が約10μC/cm超の残留分極を有するように強誘電性を増加させる、実施形態1に記載の半導体デバイス。
17.前記第1及び第2の金属層の一方又は両方が、拡散障壁として機能する耐熱金属を含む、実施形態1に記載の半導体デバイス。
18.トランジスタを更に含み、前記キャパシタが、前記トランジスタのドレインに電気的に接続されている、実施形態1に記載の半導体デバイス。
19.前記極性層は、前記半導体デバイスが不揮発性メモリデバイスであるように、少なくとも1日間持続する前記残留分極を有する、実施形態18に記載の半導体デバイス。
20.キャパシタを含む半導体デバイスであって、
前記キャパシタは、
ドーパントがドープされたベース極性材料を含む極性層であって、前記ベース極性材料が、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、前記ドーパントが、前記1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含み、前記ドーパントは、前記極性層の残留分極が、前記ドーパントを含まない前記ベース性極性材料の残留分極と異なるような濃度で存在する、極性層と、
前記極性層の両側にある第1及び第2の結晶性導電性酸化物電極と、
前記極性層の両側にある前記第1及び第2の結晶性導電性酸化物電極上にそれぞれ配設された第1及び第2の障壁金属層と、
を含む、ことを特徴とする半導体デバイス。
21.前記極性層の前記残留分極が、前記ドーパントを含まない前記ベース極性材料の残留分極と約5μC/cm超異なっている、実施形態20に記載の半導体デバイス。
22.前記キャパシタの強誘電性スイッチング電圧が、前記ドーパントでドープされていない前記ベース極性材料を含む前記キャパシタの強誘電性スイッチング電圧と約100mV超異なっている、実施形態20に記載の半導体デバイス。
23.前記強誘電性スイッチング電圧が、約1200mVより低い、実施形態22に記載の半導体デバイス。
24.前記極性層が、ペロブスカイト構造又は六方晶結晶構造のうちの1つを有する、実施形態20に記載の半導体デバイス。
25.前記ドーパントが、ランタニド元素又はニオブを含む、実施形態24に記載の半導体デバイス。
26.前記極性層が、前記第1及び第2の結晶性導電性酸化物電極の一方又は両方の格子定数の約20%以内で整合する格子定数を有する、実施形態20に記載の半導体デバイス。
27.キャパシタを含む半導体デバイスであって、
前記キャパシタは、
ドーパントがドープされたベース極性材料を含む極性層であって、前記ベース極性材料が、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、前記ドーパントは、前記1又は複数の金属元素とは異なる金属元素を含み、前記極性層の残留分極が、前記ドーパントを含まない前記ベース極性材料の残留分極と約5μC/cm超異なるような濃度で存在する、極性層と、
前記極性層の両側にある第1及び第2の結晶性導電性酸化物電極と、
前記極性層の両側にある前記第1及び第2の結晶性導電性酸化物電極上にそれぞれ配設された第1及び第2の障壁金属層と、
を含む、ことを特徴とする半導体デバイス。
28.前記ベース極性材料が、ベース強誘電体材料を含み、前記ドーパントの前記濃度を増加させることにより、前記ベース強誘電体材料の前記残留分極が減少する、実施形態27に記載の半導体デバイス。
29.前記キャパシタの強誘電性スイッチング電圧が、前記ドーパントでドープされていない前記ベース極性材料を含む前記キャパシタの強誘電性スイッチング電圧と約100mV超異なっている、実施形態27に記載の半導体デバイス。
30.前記強誘電性スイッチング電圧が、約1200mVより低い、実施形態29に記載の半導体デバイス。
31.ドーパントで置換的にドープされたベース極性材料を含む結晶性極性層を有するキャパシタであって、
前記ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方を含み、
前記ドーパントは、前記1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含み、これにより、前記キャパシタの強誘電性スイッチング電圧が、前記ドーパントでドープされていない前記ベース極性材料を含む前記キャパシタの強誘電性スイッチング電圧と約100mV超異なる、ことを特徴とするキャパシタ。
32.前記ベース極性材料が、ベース強誘電体材料を含み、前記ドーパントの前記濃度を増加させることにより前記強誘電性スイッチング電圧が減少する、実施形態31に記載のキャパシタ。
33.前記強誘電性スイッチング電圧が約1200mVより低い、実施形態32に記載のキャパシタ。
34.前記ベース極性材料が、ベース強誘電体材料を含み、前記ドーパントの前記濃度を増加させることにより、前記ベース強誘電体材料の前記残留分極が減少する、実施形態31に記載のキャパシタ。
35.前記極性層が、ペロブスカイト結晶構造を有し、A(m-x)A’(n-y)B’で表される化学式を有する強誘電体酸化物を含み、A及びA’が、前記ペロブスカイト結晶構造において交換可能な原子位置を占有し、B及びB’が、前記ペロブスカイト結晶構造において交換可能な原子位置を占有し、前記A’及び前記B’の一方又は両方が、ドーパントであり、m、n及びzが、整数であり、x及びyの一方又は両方が、ゼロより大きい、実施形態32に記載のキャパシタ。
36.前記極性層が、BaTiO、PbTiO、KNbO、NaTaO、BiFeO及びPbZrTiOからなる群から選択される強誘電体酸化物を含む、実施形態32に記載のキャパシタ。
37.前記極性層が、Pb(Mg,Nb)O、Pb(Mg,Nb)O-PbTiO、PbLaZrTiO、Pb(Sc,Nb)O3、BaTiO-Bi(Zn(Nb,Ta))O、BaTiO-BaSrTiO、Bi1-xLaFeO、Bi1-xCeFeO及びBiFe1-yCoからなる群から選択される強誘電体酸化物を含む、実施形態32に記載のキャパシタ。
38.前記極性層が、LiNbO、LiTaO、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbOからなる群から選択される強誘電体酸化物を含む、実施形態32に記載のキャパシタ。
39.前記ドーパントが、ランタニド元素又はニオブを含む、実施形態38に記載のキャパシタ。
40.前記ベース強誘電体材料が、六方晶結晶構造を有し、前記ベース強誘電体材料が、LuFeOを含むか、又はRMnOで表される化学式を有し、Rが希土類元素である、実施形態32に記載のキャパシタ。
41.前記ベース強誘電体材料が、第1の層と、前記第1の層とは異なる第2の層と、を交互に含む超格子を含み、前記第1の層が、ABOで表される化学式を有し、前記第2の層が、CDOで表される化学式を有し、A及びBが、異なる金属元素であり、C及びDが、異なる金属元素であり、C及びDの各々が、A及びBの一方又は両方と異なる、実施形態32に記載のキャパシタ。
42.前記第1の層が、SrTiOを含み、前記第2の層が、PbTiO及びLaAlOの一方又は両方を含む、実施形態41に記載のキャパシタ。
43.前記ドーパントは、前記極性層が常誘電性であり、実質的にゼロの残留分極を有するような濃度で存在する、実施形態32に記載のキャパシタ。
44.前記ベース極性材料が、誘電体材料を含み、前記ドーパントは、前記極性層が約10μC/cm超の残留分極を有するように前記誘電体材料の強誘電性を増加させる、実施形態31に記載のキャパシタ。
45.前記誘電体材料が、Hf、Zr、Al、Siの酸化物又はこれらの混合物のうちの1又は複数を含む、実施形態44に記載のキャパシタ。
46.前記誘電体材料が、Hf1-xで表される化学式を有し、x及びyの各々が、ゼロより大きく、Eが、Al、Ca、Ce、Dy、Er、Gd、Ge、La、Sc、Si、Sr、Sn、又はYからなる群から選択される、実施形態44に記載のキャパシタ。
47.前記誘電体材料が、Al1-xN、Ga1-xN、又はAl1-x-yMgNbNで表される化学式を有し、x及びyの各々が、ゼロより大きく、Rが、Al、Ca、Ce、Dy、Er、Gd、Ge、La、Sc、Si、Sr、Sn又はYからなる群から選択される、実施形態44に記載のキャパシタ。
48.前記ベース極性材料が、ベース常誘電体材料を含み、前記ドーパントの前記濃度を増加させることにより、前記ベース常誘電体材料の前記残留分極が増加する、実施形態31に記載のキャパシタ。
49.前記ドーパントの前記濃度が、前記極性層の層法線方向に傾斜している、実施形態31に記載のキャパシタ。
50.ドーパントで置換的にドープされたベース極性材料を含む結晶性極性層を有するキャパシタであって、
前記ベース極性材料は、化学式ABOを有するベース金属酸化物を含み、A及びBの各々が、前記ベース極性材料の結晶構造の交換可能な原子位置を占有する1又は複数の金属元素を表し、
前記ドーパントは、前記ベース極性材料の前記1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含み、
前記キャパシタは、前記極性層の両側にある第1及び第2の結晶性導電性酸化物電極を含み、
前記結晶性極性層が、ペロブスカイト構造、六方晶結晶構造、又は超格子構造のうちの1つを有する、ことを特徴とするキャパシタ。
51.前記ベース極性材料が、ベース強誘電体材料を含み、前記ドーパントの前記濃度を増加させることにより、前記ベース強誘電体材料の前記残留分極が減少する、実施形態50に記載のキャパシタ。
52.前記極性層の残留分極が、前記ドーパントを含まない前記ベース極性材料の残留分極と約5μC/cm超異なっている、実施形態50に記載のキャパシタ。
53.前記キャパシタの強誘電性スイッチング電圧が、前記ドーパントでドープされていない前記ベース極性材料を含む前記キャパシタの強誘電性スイッチング電圧と約100mV超異なっている、実施形態50に記載のキャパシタ。
54.前記強誘電性スイッチング電圧が、約1200mVより低い、実施形態53に記載のキャパシタ。
55.前記ベース金属酸化物が、ベース強誘電体金属酸化物を含み、前記ドーパントの前記濃度を増加させることにより、前記ベース強誘電体金属酸化物の前記残留分極が減少する、実施形態50に記載のキャパシタ。
56.前記ドーパントが、ランタニド元素又はニオブを含む、実施形態55に記載のキャパシタ。
57.前記ドーパントが、0パーセントより大きく25パーセント未満の濃度で存在し、前記極性層が、約1200mVより低い電圧で強誘電体転移を受ける、実施形態56に記載のキャパシタ。
58.前記極性層が、単結晶層である、実施形態50に記載のキャパシタ。
59.前記極性層が、前記第1及び第2の導電性酸化物電極の一方又は両方と形成された一方又は両方の界面において、前記ペロブスカイト構造の体心位置を占有する金属で終端する、実施形態51に記載のキャパシタ。
60.前記極性層が、前記第1及び第2の導電性酸化物電極の一方又は両方と形成された一方又は両方の界面において、前記ペロブスカイト構造のコーナー位置を占有する金属で終端する、実施形態51に記載のキャパシタ。
61.ドーパントで置換的にドープされたベース極性材料を含む結晶性極性層を有するキャパシタであって、
前記ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方を含み、
前記ドーパントは、前記1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含み、前記ドーパントは、前記極性層の残留分極が、前記ドーパントを含まない前記ベース極性材料の残留分極と約5μC/cm超異なるような濃度で存在する、ことを特徴とするキャパシタ。
62.前記キャパシタの強誘電性スイッチング電圧が、前記ドーパントでドープされていない前記ベース極性材料を含む前記キャパシタの強誘電性スイッチング電圧と約100mV超異なっている、実施形態61に記載のキャパシタ。
63.前記強誘電性スイッチング電圧が、約1200mVより低い、実施形態61に記載のキャパシタ。
64.前記ベース金属酸化物が、ベース強誘電体金属酸化物を含み、前記ドーパントの前記濃度を増加させることにより、前記ベース強誘電体金属酸化物の前記残留分極が減少する、実施形態61に記載のキャパシタ。
65.前記結晶性極性層が、ペロブスカイト構造、六方晶結晶構造、又は超格子構造のうちの1つを有する、実施形態61に記載のキャパシタ。
66.キャパシタを含む半導体デバイスであって、
前記キャパシタは、
ドーパントがドープされた結晶性ベース極性材料を含む極性層であって、前記ベース極性材料が、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、前記ドーパントは、前記1又は複数の金属元素とは異なる金属元素を含み、前記キャパシタの強誘電性スイッチング電圧が、前記ドーパントでドープされていない前記ベース極性材料を含む前記キャパシタの強誘電性スイッチング電圧と約100mV超異なるような濃度で存在する、極性層と、
前記極性層の両側にある第1及び第2の結晶性導電性又は半導電性体酸化物電極であって、前記極性層が、前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方の格子定数の約20%以内で整合する格子定数を有する、第1及び第2の結晶性導電性又は半導電性体酸化物電極と、
を含み、
前記第1の結晶性導電性又は半導電性酸化物電極が、その上に前記極性層を成長させるためのテンプレートとして機能し、これにより、前記極性層の少なくとも一部が、前記第1の結晶性導電性又は半導電性酸化物電極上にシュードモルフィックに形成される、ことを特徴とする半導体デバイス。
67.前記キャパシタの強誘電性スイッチング電圧が、前記ドーパントでドープされていない前記ベース極性材料を含む前記キャパシタの強誘電性スイッチング電圧と約100mV超異なっている、実施形態66に記載の半導体デバイス。
68.前記強誘電性スイッチング電圧が、約1200mVより低い、実施形態67に記載の半導体デバイス。
69.前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方が、約1nm~5nmの厚さを有する、実施形態66に記載の半導体デバイス。
70.前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方が、0.01オーム-cm未満の電気抵抗率を有する、実施形態67に記載の半導体デバイス。
71.前記極性層と、前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方とが、同じ結晶構造を有する、実施形態66に記載の半導体デバイス。
72.前記ドーパントが、ランタニド元素又はニオブを含む、実施形態71に記載の半導体デバイス。
73.前記極性層は、約10nm~500nmの横方向寸法を有する領域を含み、当該領域において、前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方はシュードモルフィックである、実施形態72に記載の半導体デバイス。
74.前記同じ結晶構造が、ペロブスカイト構造であり、前記極性層が、BaTiO、PbTiO、KNbO、NaTaO、BiFeO PbZrTiO、Pb(Mg,Nb)O、Pb(Mg,Nb)O-PbTiO、PbLaZrTiO、Pb(Sc,Nb)O3、BaTiO-Bi(Zn(Nb,Ta))O、BaTiO-BaSrTiO、LiNbO、LiTaO、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO、Bi1-xLaFeO、Bi1-xCeFeO及びBiFe1-yCoからなる群から選択される強誘電体酸化物を含む、実施形態71に記載の半導体デバイス。
75.前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方が、(La,Sr)CoO、SrRuO、(La,Sr)MnO、YBaCu、BiSrCaCu、LaNiO、SrRuO3、LaMnO、SrMnO、LaCoO又はSrCoOからなる群から選択される酸化物を含む、実施形態74に記載の半導体デバイス。
76.前記極性層が、前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方に直接接触し、前記半導体デバイスが、前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方の上に形成された付加的な電極を更に含み、当該付加的な電極は、イリジウム(Ir)酸化物、ルテニウム(Ru)酸化物、パラジウム(Pd)酸化物、オスミウム(Os)酸化物又はレニウム(Re)酸化物からなる群から選択される導電性二元金属酸化物を含む、実施形態75に記載の半導体デバイス。
77.前記同じ結晶構造が、六方晶結晶構造であり、前記極性層が、LuFeOを含むか、又はRMnOで表される化学式を有し、Rが希土類元素である、実施形態71に記載の半導体デバイス。
78.前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方が、六方晶構造、デラフォサイト構造、スピネル構造又は立方晶構造のうちの1つを有する、実施形態66に記載の半導体デバイス。
79.前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方が、PtCoO、PdCoO、AlドープZnO、Fe、LiV、又はSnドープInのうちの1又は複数を含む、実施形態78に記載の半導体デバイス。
80.トランジスタを更に含み、前記キャパシタが、前記トランジスタのドレインに電気的に接続されている、実施形態66に記載の半導体デバイス。
81.キャパシタ積層体を含む半導体デバイスであって、
前記キャパシタ積層体は、ドーパントで置換的にドープされたベース極性材料を含む結晶性極性層を有し、
前記ベース極性材料は、ペロブスカイト構造又は六方晶結晶構造のうちの1つを有する金属酸化物を含み、
前記ドーパントは、前記金属酸化物の金属とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属を含み、
前記キャパシタ積層体は、前記結晶性極性層の両側にある第1及び第2の結晶性導電性又は半導電性酸化物電極を含み、
前記結晶性極性層が、前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方と同じ結晶構造を有する、ことを特徴とする半導体デバイス。
82.前記結晶性極性層が、前記第1及び第2の結晶性導電性酸化物電極の一方又は両方の格子定数の約20%以内で整合する格子定数を有する、実施形態81に記載の半導体デバイス。
83.前記同じ結晶構造が、ペロブスカイト結晶構造であり、前記極性層が、A(m-x)A’(n-y)B’で表される化学式を有する強誘電体酸化物を含み、A及びA’が、前記ペロブスカイト結晶構造において交換可能な原子位置を占有し、B及びB’が、前記ペロブスカイト結晶構造において交換可能な原子位置を占有し、前記A’及び前記B’の一方又は両方が、ドーパントであり、m、n及びzが、整数であり、x及びyの一方又は両方が、ゼロより大きい、実施形態82に記載の半導体デバイス。
84.前記第1及び第2の結晶性導電性酸化物電極の一方又は両方が、C(p-u)C’(q-v)D’で表される化学式を有する酸化物を含み、C及びC’が、前記ペロブスカイト結晶構造の交換可能な原子位置を占有し、D及びD’が、前記ペロブスカイト結晶構造の交換可能な原子位置を占有し、p、q、及びwが、整数であり、u及びvの一方又は両方が、ゼロより大きい、実施形態83に記載の半導体デバイス。
85.前記極性層が、BaTiO、PbTiO、KNbO、NaTaO3、BiFeO PbZrTiO、Pb(Mg,Nb)O、Pb(Mg,Nb)O-PbTiO、PbLaZrTiO、Pb(Sc,Nb)O3、BaTiO-Bi(Zn(Nb,Ta))O、BaTiO-BaSrTiO、LiNbO、LiTaO、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO、Bi1-xLaFeO、Bi1-xCeFeO及びBiFe1-yCoからなる群から選択されるペロブスカイト構造を有する強誘電体酸化物を含む、実施形態84に記載の半導体デバイス。
86.前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方が、(La,Sr)CoO、SrRuO、(La,Sr)MnO、YBaCu、BiSrCaCu、LaNiO、SrRuO、LaMnO、SrMnO、LaCoO又はSrCoOからなる群から選択される酸化物を含む、実施形態85に記載の半導体デバイス。
87.前記極性層が、前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方に直接接触し、前記半導体デバイスが、第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方の上に形成された付加的な電極を更に含み、当該付加的な電極は、イリジウム(Ir)酸化物、ルテニウム(Ru)酸化物、パラジウム(Pd)酸化物、オスミウム(Os)酸化物又はレニウム(Re)酸化物からなる群から選択される導電性二元金属酸化物を含む、実施形態86に記載の半導体デバイス。
88.前記同じ結晶構造が、六方晶結晶構造であり、前記極性層が、LuFeOを含むか、又はRMnOで表される化学式を有し、Rが希土類元素である、実施形態82に記載の半導体デバイス。
89.トランジスタを更に含み、前記キャパシタが、前記トランジスタのドレインに電気的に接続されている、実施形態82に記載の半導体デバイス。
90.前記極性層は、前記半導体デバイスが不揮発性メモリデバイスであるように、少なくとも1日間持続する前記残留分極を有する、実施形態89に記載の半導体デバイス。
91.キャパシタを含む半導体デバイスであって、
前記キャパシタは、
ドーパントがドープされた結晶性ベース極性材料を含む極性層であって、前記ベース極性材料が、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、前記ドーパントは、前記1又は複数の金属元素とは異なる金属元素を含み、前記極性層の残留分極が、前記ドーパントを含まない前記ベース極性材料の残留分極と約5μC/cm超異なるような濃度で存在する、極性層と、
前記極性層の両側にある第1及び第2の結晶性導電性又は半導電性体酸化物電極と、
を含み、
前記極性層は、前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方の格子定数の約20%以内で整合する格子定数を有し、
前記第1の結晶性導電性又は半導電性酸化物電極が、その上に前記極性層を成長させるためのテンプレートとして機能し、これにより、前記極性層の少なくとも一部が、前記第1の結晶性導電性又は半導電性酸化物電極上にコヒーレントに歪んでいる、ことを特徴とする半導体デバイス。
92.前記ベース極性材料が、ベース強誘電体材料を含み、前記ドーパントの前記濃度を増加させることにより、前記ベース強誘電体材料の前記残留分極が減少する、実施形態91に記載の半導体デバイス。
93.前記キャパシタの強誘電性スイッチング電圧が、前記ドーパントでドープされていない前記ベース極性材料を含む前記キャパシタの強誘電性スイッチング電圧と約100mV超異なっている、実施形態91に記載の半導体デバイス。
94.前記強誘電性スイッチング電圧が、約1200mVより低い、実施形態93に記載の半導体デバイス。
95.前記第1及び第2の結晶性導電性又は半導電性酸化物電極の一方又は両方が、(La,Sr)CoO、SrRuO、(La,Sr)MnO、YBaCu、BiSrCaCu、LaNiO、SrRuO、LaMnO、SrMnO、LaCoO又はSrCoOからなる群から選択される酸化物を含む、実施形態91に記載の半導体デバイス。
96.シリコン基板上に形成されたトランジスタと、
導電性ビアによって前記トランジスタに電気的に接続されたキャパシタと、
を含む半導体デバイスであって、
前記キャパシタは、
極性層の両側にある上部及び下部導電性酸化物電極であって、前記下部導電性酸化物電極が、前記トランジスタのドレインに電気的に接続されている、上部及び下部導電性酸化物電極と、
ドーパントがドープされたベース極性材料を含む極性層であって、前記ベース極性材料が、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、前記ドーパントは、前記1又は複数の金属元素とは異なる金属元素を含み、前記キャパシタの強誘電性スイッチング電圧が、前記ドーパントでドープされていない前記ベース極性材料を含む前記キャパシタの強誘電性スイッチング電圧と約100mV超異なるような濃度で存在する、極性層と、
前記下部導電性酸化物電極と前記導電性ビアとの間に耐熱金属又は金属間化合物を含む下部障壁層と、
を含む、ことを特徴とする半導体デバイス。
97.前記極性層が、300℃超の温度の酸化環境で形成された金属酸化物を含む、実施形態96に記載の半導体デバイス。
98.前記上部導電性酸化物電極上に耐熱金属又は金属間化合物を含む上部障壁層を更に含む、実施形態96に記載の半導体デバイス。
99.前記上部及び下部障壁層の一方又は両方が、Ti-Al合金、Ni-Al合金、Ni-Ti合金、Ni-Ga合金、Ni-Mn-Ga合金、Fe-Ga合金、金属ホウ酸塩、金属炭化物、金属窒化物、Ta金属、W金属及びCo金属のうちの1又は複数を含む、実施形態96に記載の半導体デバイス。
100.前記上部及び下部障壁層の一方又は両方が、TiAl、TiAl、TiAl、NiAl、NiAl NiAl、NiMnGa、FeGa及びFeGaのうちの1又は複数を含む、実施形態96に記載の半導体デバイス。
101.前記誘電体層、前記上部酸化物電極層、及び前記下部導電性酸化物電極層のうちの1又は複数の一方又は両方の側面に形成された障壁シーラント層を更に含む、実施形態96に記載の半導体デバイス。
102.前記障壁シーラント層が、Al又はMgを含む金属酸化物を含む、実施形態96に記載の半導体デバイス。
103.前記極性層が、BaTiO、PbTiO、KNbO、NaTaO3、BiFeO PbZrTiO、Pb(Mg,Nb)O、Pb(Mg,Nb)O-PbTiO、PbLaZrTiO、Pb(Sc,Nb)O3、BaTiO-Bi(Zn(Nb,Ta))O、BaTiO-BaSrTiO、LiNbO、LiTaO、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO、Bi1-xLaFeO、Bi1-xCeFeO及びBiFe1-yCoからなる群から選択される強誘電体酸化物を含む、実施形態96に記載の半導体デバイス。
104.前記極性層、前記上部導電性酸化物電極及び前記下部導電性酸化物電極のうちの1又は複数の両面の一方に接触する絶縁シーラント層を更に含む、実施形態96に記載の半導体デバイス。
105.前記ドーパントが、ランタニド元素又はニオブを含む、実施形態96に記載の半導体デバイス。
106.前記ベース強誘電体材料が、六方晶結晶構造を有し、前記ベース強誘電体材料が、LuFeOを含むか、又はRMnOで表される化学式を有し、Rが希土類元素である、実施形態96に記載の半導体デバイス。
107.シリコン基板上に形成されたトランジスタと、
導電性ビアによって前記トランジスタに電気的に接続されたキャパシタと、
を含む、半導体デバイスであって、
前記キャパシタは、極性層の両側にある上部及び下部導電性酸化物電極であって、前記下部導電性酸化物電極が、前記トランジスタのドレインに電気的に接続されている、上部及び下部導電性酸化物電極を含み、
前記極性層は、ドーパントがドープされたベース極性材料を含み、前記ベース極性材料が、1又は複数の金属元素と、酸素又は窒素の一方又は両方と、を含み、前記ドーパントは、前記金属酸化物の金属とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含み、前記極性層の残留分極が前記ドーパントを含まない前記ベース極性材料の残留分極と異なるような濃度で存在し、
前記キャパシタは、前記極性層、前記上部導電性酸化物電極層及び前記下部導電性酸化物電極層のうちの1又は複数の一方又は両方の側面に形成された障壁シーラント層を有する、ことを特徴とする半導体デバイス。
108.前記極性層が、500℃超の温度の酸化環境で形成された金属酸化物を含む、実施形態107に記載の半導体デバイス。
109.前記障壁シーラント層が、金属酸化物を含む、実施形態108に記載の半導体デバイス。
110.前記障壁シーラント層が、Al又はMgの金属酸化物を含む、実施形態109に記載の半導体デバイス。
111.前記障壁シーラント層が、MgO、TiAlO又はLaAlOからなる群から選択される酸化物を含む、実施形態110に記載の半導体デバイス。
112.前記障壁シーラント層が、前記上部及び下部導電性酸化物電極層並びに前記極性層の1又は複数の酸化、フッ素化及び/又は塩素化の部分を含む、実施形態108に記載の半導体デバイス。
113.前記下部導電性酸化物電極と前記導電性ビアとの間の下部障壁層及び前記上部導電性酸化物電極上の上部障壁層の一方又は両方を更に含み、前記下部及び上部障壁層の前記一方又は両方が、耐熱金属又は金属間化合物を含む、実施形態108に記載の半導体デバイス。
114.前記上部及び下部障壁層の一方又は両方が、Ti-Al合金、Ni-Al合金、Ni-Ti合金、Ni-Ga合金、Ni-Mn-Ga合金、Fe-Ga合金、金属ホウ酸塩、金属炭化物、金属窒化物、Ta金属、W金属及びCo金属のうちの1又は複数を含む、実施形態113に記載の半導体デバイス。
115.前記極性層が、BaTiO、PbTiO、KNbO、NaTaO、BiFeO及びPbZrTiOからなる群から選択される強誘電体酸化物を含む、実施形態108に記載の半導体デバイス。
116.前記極性層、前記上部導電性酸化物電極、及び前記下部導電性酸化物電極のうちの1又は複数における両面の一方に接触する絶縁シーラント層を更に含む、実施形態108に記載の半導体デバイス。
117.前記極性層が、BaTiO、PbTiO、KNbO、NaTaO、BiFeO PbZrTiO、Pb(Mg,Nb)O、Pb(Mg,Nb)O-PbTiO、PbLaZrTiO、Pb(Sc,Nb)O3、BaTiO-Bi(Zn(Nb,Ta))O、BaTiO-BaSrTiO、LiNbO、LiTaO、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO、Bi1-xLaFeO、Bi1-xCeFeO及びBiFe1-yCoからなる群から選択される強誘電体酸化物を含む、実施形態108に記載の半導体デバイス。
118.前記ドーパントが、ランタニド元素又はニオブを含む、実施形態108に記載の半導体デバイス。
119.前記ベース強誘電体材料が、六方晶結晶構造を有し、前記ベース強誘電体材料が、LuFeOを含むか、又はRMnOで表される化学式を有し、Rが希土類元素である、実施形態108に記載の半導体デバイス。
120.前記上部及び下部導電性酸化物電極の一方又は両方が、(La,Sr)CoO、SrRuO、(La,Sr)MnO、YBaCu、BiSrCaCu、LaNiO、SrRuO、LaMnO、SrMnO、LaCoO又はSrCoOからなる群から選択される酸化物を含む、実施形態108に記載の半導体デバイス。
121.第1及び第2の導電性酸化物電極層の間に挿入された強誘電体酸化物層を有するキャパシタを含む半導体デバイスであって、前記強誘電体酸化物層が、ドーパントがドープされたベース強誘電体酸化物を含み、前記ドーパントが、ドープされていないベース強誘電体酸化物と比較して、前記ベース強誘電体酸化物の残留分極を少なくとも5%低下させる、ことを特徴とする半導体デバイス。
122.第1及び第2の導電性酸化物電極層の間に挿入された強誘電体酸化物層を有する半導体デバイスであって、前記強誘電体酸化物層が、前記第1及び第2の導電性酸化物電極層の一方又は両方の格子定数の約20%以内で整合する格子定数を有する、ことを特徴とする半導体デバイス。
123.第1及び第2の導電性酸化物電極層の間に挿入された強誘電体酸化物層を有するキャパシタを含む半導体デバイスであって、前記強誘電体酸化物層が、約600mVより低い電圧で強誘電体転移を受ける、ことを特徴とする半導体デバイス。
124.第1及び第2の導電性酸化物電極層の間に挿入された強誘電体酸化物層を有するキャパシタを含む半導体デバイスであって、前記強誘電体酸化物層が、約50nm未満の厚さを有する、ことを特徴とする半導体デバイス。
125.約10μC/cm超の残留分極を有する強誘電体酸化物層を有する半導体デバイスであって、前記強誘電体酸化物層が、前記強誘電体酸化物層の金属の原子サイトの総数に基づいて、約5.0%超の濃度のランタニド元素でドープされている、ことを特徴とする半導体デバイス。
126.前記ベース強誘電体酸化物が、約10μC/cm超の残留分極を有する、実施形態121に記載の半導体デバイス。
127.前記強誘電体酸化物層が、約200mVより低い電圧で強誘電体相転移を受ける、実施形態121~126のいずれかに記載の半導体デバイス。
128.前記強誘電体酸化物層が、約2nm~200nmの厚さを有する、実施形態121~127のいずれかに記載の半導体デバイス。
129.前記強誘電体酸化物層が、前記第1及び第2の導電性酸化物電極層の一方又は両方の結晶格子構造と同じ結晶格子構造を有する、実施形態121~128のいずれかに記載の半導体デバイス。
130.前記強誘電体酸化物層が、前記第1及び第2の導電性酸化物電極層の一方又は両方の格子定数の約10%以内で整合する格子定数を有する、実施形態121~129のいずれかに記載の半導体デバイス。
131.前記強誘電体酸化物層が、A(m-x)A’(n-y)B’で表される化学式で表される化学式を有し、A及びA’が、前記ペロブスカイト結晶構造において交換可能な原子位置を占有し、B及びB’が、前記ペロブスカイト結晶構造において交換可能な原子位置を占有し、前記A’及び前記B’の一方又は両方が、ドーパントであり、m、n及びzが、整数であり、x及びyの一方又は両方が、ゼロより大きい、実施形態121~130のいずれかに記載の半導体デバイス。
132.前記A’が、4d系、5d系、4f系又は5f系のうちの1つの元素である、実施形態131に記載の半導体デバイス。
133.前記A’が、ランタニド元素である、実施形態131又は132に記載の半導体デバイス。
134.前記ドーパントが、Laを含む、実施形態131~133のいずれかに記載の半導体デバイス。
135.A’の量が、A及びA’の量に基づいて、約0.1原子%~20原子%である、実施形態131~134のいずれかに記載の半導体デバイス。
136.B’が、Mn、Sc、Ti、V、Cr、Co、Ni、Cu及びZnからなる群から選択される元素である、実施形態131~135のいずれかに記載の半導体デバイス。
137.前記第1及び第2の結晶性導電性酸化物電極の一方又は両方が、C(p-u)C’(q-v)D’で表される化学式を有する酸化物を含み、C及びC’が、前記ペロブスカイト結晶構造の交換可能な原子位置を占有し、D及びD’が、前記ペロブスカイト結晶構造の交換可能な原子位置を占有し、p、q、及びwが整数であり、u及びvの一方又は両方が、ゼロより大きい、実施形態121~136のいずれかに記載の半導体デバイス。
138.前記第1及び第2の導電性酸化物電極層の一方又は両方が、約1nm~5nmの厚さを有する、実施形態121~137のいずれかに記載の半導体デバイス。
139.前記第1及び第2の導電性酸化物電極層の一方又は両方が、0.01オーム-cm未満の抵抗率を有する、実施形態121~138のいずれかに記載の半導体デバイス。
140.前記第1及び第2の導電性酸化物電極層の一方又は両方が、イリジウム(Ir)酸化物、ルテニウム(Ru)酸化物、パラジウム(Pd)酸化物、オスミウム(Os)酸化物、レニウム(Re)酸化物、(La,Sr)CoO、SrRuO、(La,Sr)MnO、YBaCu、BiSrCaCu、LaNiO及びSrTiOのうちの1又は複数を含む、実施形態121~139のいずれかに記載の半導体デバイス。
141.前記強誘電体酸化物層は、約10nm~500nmの横方向寸法を有する領域を含み、当該領域において、前記第1及び第2の導電性酸化物電極層の一方又は両方はシュードモルフィック層を形成する、実施形態121~140のいずれかに記載の半導体デバイス。
142.前記強誘電体酸化物層が、ペロブスカイト構造を有する、実施形態121~140のいずれかに記載の半導体デバイス。
143.前記ベース強誘電体酸化物が、Biを含む、実施形態142に記載の半導体デバイス。
144.前記ベース強誘電体酸化物が、BiFeOを含む、実施形態142又は143に記載の半導体デバイス。
145.前記強誘電体酸化物層が、Bi1-xLaFeO、Bi1-xCeFeO及びBiFe1-yCoのうちの1つを含む、実施形態142~144のいずれかに記載の半導体デバイス。
146.前記ベース強誘電体酸化物が、Pbを含む、実施形態142に記載の半導体デバイス。
147.前記ベース強誘電体酸化物が、PbTiOを含む、実施形態142又は146に記載の半導体デバイス。
148.前記強誘電体酸化物層が、PbTi1-yZr又はPbTi1-y-zZrNbを含み、y及びzの各々が、ゼロより大きい、実施形態142、146及び147のいずれかに記載の半導体デバイス。
149.前記第1及び第2の導電性酸化物電極層の一方又は両方が、SrRuO、(La,Sr)MnO及びNbドープSrTiOのうちの1又は複数を含む、実施形態142~148のいずれかに記載の半導体デバイス。
150.前記強誘電体酸化物層が、前記第1及び第2の導電性酸化物電極層の一方又は両方と形成された一方又は両方の界面において、前記ペロブスカイト構造の体心位置を占有する金属で終端する、実施形態142~149のいずれかに記載の半導体デバイス。
151.前記強誘電体酸化物層が、前記第1及び第2の導電性酸化物電極層の一方又は両方と形成された一方又は両方の界面において、前記ペロブスカイト構造のコーナー位置を占有する金属で終端する、実施形態142~149のいずれかに記載の半導体デバイス。
152.前記強誘電体酸化物層が、六方晶構造を有する、実施形態141~141のいずれかに記載の半導体デバイス。
153.前記ベース強誘電体酸化物が、Mnを含む、実施形態152に記載の半導体デバイス。
154.前記ベース強誘電体酸化物が、AMnOを含み、Aが、セリウム(Ce)、ジスプロシウム(Dy)、エルビウム(Er)、ユーロピウム(Eu)、ガドリニウム(Gd)、ホルミウム(Ho)、ランタン(La)、ルテチウム(Lu)、ネオジミウム(Nd)、プラセオジミウム(Pr)、プロメチウム(Pm)、サマリウム(Sm)、スカンジウム(Sc)、テルビウム(Tb)、ツリウム(Tm)、イッテルビウム(Yb)、及びイットリウム(Y)からなる群から選択される元素である、実施形態152又は153に記載の半導体デバイス。
155.前記第1及び第2の導電性酸化物電極層の一方又は両方が、Ir又はIrOを含む、実施形態152~154のいずれかに記載の半導体デバイス。
156.前記強誘電体酸化物層は、自発分極が構造相転移を伴う間接型強誘電体材料を含む、実施形態121~141のいずれかに記載の半導体デバイス。
157.前記ベース強誘電体酸化物層が、Luを含む、実施形態156に記載の半導体デバイス。
158.前記ベース強誘電体酸化物が、別の酸化物と交互になったSrTiOを含む超格子を含む、実施形態156又は157に記載の半導体デバイス。
159.前記ベース強誘電体酸化物が、PbTiOと交互になったSrTiOを含む超格子を含む、実施形態156~158のいずれかに記載の半導体デバイス。
160.前記ベース強誘電体酸化物が、LaAlOと交互になったSrTiOを含む超格子を含む、実施形態156~158のいずれかに記載の半導体デバイス。
161.電界を印加すると、前記強誘電体酸化物層が、約250mV未満のエネルギー障壁によって分離された二重ポテンシャル井戸の極小値の間でエネルギー的に変動する、実施形態121~160のいずれかに記載の半導体デバイス。
162.前記第1及び第2の導電性酸化物電極層の一方又は両方の上には、前記強誘電体酸化物層の反対側に形成された障壁層が形成されている、実施形態121~161のいずれかに記載の半導体デバイス。
163.前記障壁層が、耐熱金属又は金属間化合物を含む、実施形態162に記載の半導体デバイス。
164.前記障壁層が、Ti-Al合金、Ni-Al合金、Ni-Ti合金、Ni-Ga合金、Ni-Mn-Ga合金、Fe-Ga合金、金属ホウ酸塩、金属炭化物、金属窒化物、Ta金属、W金属及びCo金属のうちの1又は複数を含む、実施形態162又は163に記載の半導体デバイス。
165.前記強誘電体酸化物層、前記第1の酸化物電極層及び前記第2の導電性酸化物電極層のうちの1又は複数の両面の一方に接触する側方障壁層を更に含む、実施形態121~165のいずれかに記載の半導体デバイス。
166.前記側方障壁層が、金属酸化物を含む、実施形態165に記載の半導体デバイス。
167.前記側方障壁層が、Al又はMgを含む金属酸化物を含む、実施形態165又は166に記載の半導体デバイス。
168.前記強誘電体酸化物層の残留分極が、不揮発性である、実施形態121~167のいずれかに記載の半導体デバイス。
169.前記強誘電体酸化物層の残留分極は、前記強誘電体酸化物層が常誘電体となるように揮発性である、実施形態121~168のいずれかに記載の半導体デバイス。
170.前記強誘電体酸化物層、前記第1の酸化物電極層、及び前記第2の導電性酸化物電極層のうちの1又は複数が、積層方向に垂直な垂直方向に傾斜した組成を有する、実施形態121~169のいずれかに記載の半導体デバイス。
171.トランジスタを更に含み、前記キャパシタが、前記トランジスタのドレインに電気的に接続されている、実施形態121~170のいずれかに記載の半導体デバイス。
172.約10μC/cm超の残留分極を有する強誘電体酸化物層を有し、前記強誘電体酸化物層が、前記強誘電体酸化物層の金属の原子サイトの総数に基づいて、約5.0%超の濃度のランタニド元素を含むドーパントでドープされたベース強誘電体酸化物を含む、ことを特徴とする物質の組成物。
173.前記強誘電体酸化物層が、約200mVより低い電圧で強誘電体相転移を受ける、実施形態172に記載の組成物。
174.前記強誘電体酸化物層が、約2nm~200nmの厚さを有する、実施形態172又は173に記載の組成物。
175.前記強誘電体酸化物層が、A(m-x)A’(n-y)B’で表される化学式を有し、A及びA’が、前記ペロブスカイト結晶構造において交換可能な原子位置を占有し、B及びB’が、前記ペロブスカイト結晶構造において交換可能な原子位置を占有し、前記A’及び前記B’の一方又は両方が、ドーパントであり、m、n及びzが、整数であり、x及びyの一方又は両方が、ゼロより大きい、実施形態172~174のいずれかに記載の組成物。
176.前記A’が、前記ランタニド元素である、実施形態175に記載の組成物。
177.前記A’が、Laである、実施形態176に記載の組成物。
178.A’の量が、Aの量に基づいて約0.1原子%~20原子%である、実施形態175~177のいずれかに記載の組成物。
179.B’が、Mn、Sc、Ti、V、Cr、Co、Ni、Cu及びZnからなる群から選択される元素である、実施形態175~177のいずれかに記載の組成物。
180.前記強誘電体酸化物層が、ペロブスカイト構造を有する、実施形態172~179のいずれか一項に記載の組成物。
181.前記ベース強誘電体酸化物が、Biを含む、実施形態180に記載の組成物。
182.前記ベース強誘電体酸化物が、BiFeOを含む、実施形態180又は181に記載の組成物。
183.前記強誘電体酸化物層が、Bi1-xLaFeO、Bi1-xCeFeO及びBiFe1-yCoのうちの1つを含む、実施形態180~182のいずれかに記載の組成物。
184.前記ベース強誘電体酸化物が、Pbを含む、実施形態180に記載の組成物。
185.前記ベース強誘電体酸化物が、PbTiOを含む、実施形態184に記載の組成物。
186.前記強誘電体酸化物層が、PbTi1-yZr又はPbTi1-y-zZrNbを含み、y及びzの各々が、ゼロより大きい、実施形態184又は185に記載の組成物。
187.前記強誘電体酸化物層が、六方晶構造を有する、実施形態172~179のいずれかに記載の組成物。
188.前記ベース強誘電体酸化物が、Mnを含む、実施形態187に記載の組成物。
189.前記ベース強誘電体酸化物が、Yi1-xMnを含む、実施形態187又は188に記載の組成物。
190.前記強誘電体酸化物層は、自発分極が構造相転移を伴う間接型強誘電体材料を含む、実施形態172~179のいずれかに記載の組成物。
191.前記ベース強誘電体酸化物層が、Luを含む、実施形態190に記載の組成物。
192.前記ベース強誘電体酸化物が、別の酸化物と交互になったSrTiOを含む超格子を含む、実施形態190又は191に記載の組成物。
193.前記ベース強誘電体酸化物が、PbTiOと交互になったSrTiOを含む超格子を含む、実施形態190~192のいずれかに記載の組成物。
194.前記ベース強誘電体酸化物が、LaAlOと交互になったSrTiOを含む超格子を含む、実施形態190~192のいずれか一項に記載の組成物。
195.電界を印加すると、前記強誘電体酸化物層が、約250mV未満のエネルギー障壁によって分離された二重ポテンシャル井戸の極小値の間でエネルギー的に変動する、実施形態172~194のいずれかに記載の組成物。
196.前記強誘電体酸化物層の残留分極が、不揮発性である、実施形態172~195のいずれかに記載の組成物。
197.前記強誘電体酸化物層の残留分極は、前記強誘電体酸化物層が常誘電体となるように揮発性である、実施形態172~196のいずれか一項に記載の組成物。
198.前記第1及び第2の導電性酸化物電極層の一方又は両方が、導電性二元酸化物を更に含み、SrRuO、(La,Sr)MnO及びNbドープSrTiOのうちの前記1又は複数が、前記二元酸化物と前記強誘電体酸化物層との間に挿入される、実施形態149に記載の半導体デバイス。
199.前記二元酸化物が、イリジウム(Ir)酸化物、ルテニウム(Ru)酸化物、パラジウム(Pd)酸化物、オスミウム(Os)酸化物及びレニウム(Re)酸化物からなる群から選択される、実施形態198に記載の半導体デバイス。
200.前記第1及び第2の導電性酸化物電極層の一方又は両方が、デラフォサイト構造を有する六方晶の導電性酸化物を含む、実施形態152~154のいずれかに記載の半導体デバイス。
201.前記デラフォサイト構造を有する前記六方晶の導電性酸化物が、PtCoO、PdCoO、及びAlドープZnOのうちの1又は複数を含む、実施形態200に記載の半導体デバイス。
202.前記障壁層が、TiAl、TiAl、TiAl、NiAl、NiAl NiAl、NiMnGa、FeGa及びFeGaのうちの1又は複数を含む、実施形態164に記載の半導体デバイス。
203.前記側方障壁層が、MgO、TiAlO及びLaAlOからなる群から選択される酸化物を含む、実施形態165又は166に記載の半導体デバイス。
204.前記側方障壁層が、酸化、フッ素化及び/又は塩素化によって不動態化される前記第1及び第2の導電性酸化物電極層並びに前記強誘電体酸化物層のうちの1又は複数の一方又は両方の側壁を含む、実施形態165に記載の半導体デバイス。
205.前記強誘電体酸化物層が、A(m-x)A’(n-y)B’で表される化学式を有し、A及びA’が、前記ペロブスカイト結晶構造において交換可能な原子位置を占有し、B及びB’が、前記ペロブスカイト結晶構造において交換可能な原子位置を占有し、前記A’及び前記B’の一方又は両方が、ドーパントであり、m、n及びzが、整数であり、x及びyの一方又は両方が、ゼロより大きい、実施形態125に記載の半導体デバイス又は実施形態172に記載の物質の組成物。
206.前記ドーパント元素が、前記強誘電体酸化物層の前記金属の原子サイトの前記総数に基づいて約12.5%超の濃度で存在する、実施形態205に記載の半導体デバイス又は実施形態85に記載の物質の組成物。
207.前記強誘電体酸化物層の前記金属が、Biである、実施形態205に記載の半導体デバイス又は実施形態85に記載の物質の組成物。
208.前記強誘電体酸化物層が、BiFeOである、実施形態205に記載の半導体デバイス又は実施形態85に記載の物質の組成物。
209.前記ドーパントが、前記ベース極性材料の金属と交換可能な原子格子位置を占有し、前記極性層では、前記ドーパントが、前記ベース極性材料の前記金属とは異なる酸化状態を有する、実施形態1~120のいずれかに記載の半導体デバイス、キャパシタ又は組成物。
本開示の態様は、種々の電子機器に実装することができる。電子機器の例には、これらに限定されないが、家庭用電子製品、家庭用電子製品の一部、電子試験装置、基地局などのセルラー通信インフラストラクチャなどが含まれ得る。電子機器の例には、これらに限定されないが、スマートフォンなどの携帯電話、スマートウォッチ又はイヤピースなどのウェアラブルコンピューティングデバイス、電話、テレビ、コンピュータモニタ、コンピュータ、モデム、ハンドヘルドコンピュータ、ラップトップコンピュータ、タブレットコンピュータ、携帯情報端末(PDA)、電子レンジ、冷蔵庫、自動車用電子システムなどの車両用電子システム、ステレオシステム、DVDプレーヤー、CDプレーヤー、MP3プレーヤーなどのデジタル音楽プレーヤー、ラジオ、カムコーダー、デジタルカメラなどのカメラ、ポータブルメモリチップ、洗浄機、乾燥機、洗浄/乾燥機、周辺機器、時計などが含まれ得る。更に、電子機器は、未完成の製品を含み得る。本開示の態様は、高出力、高周波数帯域、線形性の向上、及び/又は効率性の向上が望まれる種々の無線通信技術で特に実装することができ、これには、幾つか例を挙げると、レーダー、コミュニティアンテナテレビ(CATV)、レーダー妨害装置、無線通信基地局などの軍事及び宇宙アプリケーションが含まれる。
文脈上明らかに他の意味に解すべき場合を除き、本明細書及び特許請求の範囲を通して、用語「含む(comprise)」、「含んでいる(comprising)」、「含む(include)」、「含んでいる(including)」などの用語は、排他的又は網羅的な意味とは対照的に、包括的な意味で、すなわち、「含むがこれらに限定されない」という意味で解釈されるべきである。本明細書で概して使用される「結合される」という用語は、直接接続され得るか、又は1又は複数の中間要素を介して接続され得る2つ以上の要素を指す。同様に、本明細書で概して使用される「接続される」という用語は、直接接続され得るか、又は1又は複数の中間要素を介して接続され得る2つ以上の要素を指す。加えて、「本明細書において」、「上記で」、「下記で」という用語、及び同様の意味の用語は、本出願において使用される場合、本出願の任意の特定の部分ではなく、本出願全体を指すものとする。文脈が許す場合、単数又は複数を使用する上記の詳細な説明の用語はまた、それぞれ、複数又は単数を含み得る。2つ以上の項目のリストを参照する「又は」という用語は、次の用語の解釈、すなわち、リスト内の任意の項目、リスト内の全ての項目、及びリスト内の項目の任意の組み合わせの全てを包含する。
更に、「できる(can)」、「できる(could)」、「可能性がある(might)」、「可能性がある(may)」、「例えば(e.g.)」、「例えば(for example)」、「など(such as)」などの本明細書で使用される条件付き言語は、特に別段の記載がない限り、又は使用される文脈内で別様に理解されない限り、概して、特定の実施形態が特定の特徴、要素及び/又は状態を含むが、他の実施形態は含まないことを伝えることが意図される。従って、かかる条件付き言語は、概して、特徴、要素、及び/若しくは状態が1又は複数の実施形態に何らかの形で必要であること、あるいはこれらの特徴、要素、及び/若しくは状態が含まれるか、又は特定の実施形態で実行されることを意味することを意図しない。
特定の実施形態が説明されているが、これらの実施形態は例としてのみ提示されており、本開示の範囲を限定することを意図するものではない。実際、本明細書に記載の新規の装置、方法、及びシステムは、他の種々の形態で具体化することができる。更に、本明細書に記載の方法及びシステムの形態における種々の省略、置換、及び変更は、本開示の趣旨から逸脱することなく行うことができる。例えば、ブロックが所与の配置で提示されているが、代替の実施形態は、異なる構成要素及び/又は回路トポロジーで同様の機能を実行することができ、一部のブロックは、削除、移動、追加、細分化、結合、及び/又は修正されてもよい。これらのブロックの各々は、種々の方法で実装され得る。上記の種々の実施形態の要素及び行為の任意の適切な組み合わせを組み合わせて、更なる実施形態を提供することができる。上記の種々の特徴及びプロセスは、互いに独立して実装され得るか、又は種々の方法で組み合わされ得る。本開示の特徴の全ての可能な組み合わせ及びサブコンビネーションは、本開示の範囲内にあることが意図される。

Claims (38)

  1. ドーパントで置換的にドープされたベース極性材料を含む結晶性極性層を有するキャパシタであって、
    前記ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方を含み、
    前記ドーパントは、前記1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含み、前記キャパシタの強誘電性スイッチング電圧が、前記ドーパントでドープされていない前記ベース極性材料を含む前記キャパシタの強誘電性スイッチング電圧と約100mV超異なる、ことを特徴とするキャパシタ。
  2. 前記ベース極性材料が、ベース強誘電体材料を含み、
    前記ドーパントの前記濃度を増加させることにより前記強誘電性スイッチング電圧が減少する、ことを特徴とする請求項1に記載のキャパシタ。
  3. 前記強誘電性スイッチング電圧が約1200mVより低い、ことを特徴とする請求項2に記載のキャパシタ。
  4. 前記ベース極性材料が、ベース強誘電体材料を含み、
    前記ドーパントの前記濃度を増加させることにより、前記ベース強誘電体材料の前記残留分極が減少する、ことを特徴とする請求項1に記載のキャパシタ。
  5. 前記極性層が、ペロブスカイト結晶構造を有し、A(m-x)A’(n-y)B’で表される化学式を有する強誘電体酸化物を含み、
    A及びA’が、前記ペロブスカイト結晶構造において交換可能な原子位置を占有し、B及びB’が、前記ペロブスカイト結晶構造において交換可能な原子位置を占有し、前記A’及び前記B’の一方又は両方がドーパントであり、m、n及びzが整数であり、x及びyの一方又は両方がゼロより大きい、ことを特徴とする請求項2に記載のキャパシタ。
  6. 前記極性層が、BaTiO、PbTiO、KNbO、NaTaO、BiFeO及びPbZrTiOからなる群から選択される強誘電体酸化物を含む、ことを特徴とする請求項2に記載のキャパシタ。
  7. 前記極性層が、Pb(Mg,Nb)O、Pb(Mg,Nb)O-PbTiO、PbLaZrTiO、Pb(Sc,Nb)O3、BaTiO-Bi(Zn(Nb,Ta))O、BaTiO-BaSrTiO、Bi1-xLaFeO、Bi1-xCeFeO及びBiFe1-yCoからなる群から選択される強誘電体酸化物を含む、ことを特徴とする請求項2に記載のキャパシタ。
  8. 前記極性層が、LiNbO、LiTaO、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbOからなる群から選択される強誘電体酸化物を含む、ことを特徴とする請求項2に記載のキャパシタ。
  9. 前記ドーパントがランタニド元素又はニオブを含む、ことを特徴とする請求項8に記載のキャパシタ。
  10. 前記ベース強誘電体材料が六方晶結晶構造を有し、
    前記ベース強誘電体材料が、LuFeOを含むか、又はRMnOで表される化学式を有し、Rが希土類元素である、ことを特徴とする請求項2に記載のキャパシタ。
  11. 前記ベース強誘電体材料が、第1の層と、前記第1の層とは異なる第2の層と、を交互に含む超格子を含み、
    前記第1の層が、ABOで表される化学式を有し、前記第2の層が、CDOで表される化学式を有し、
    A及びBが、異なる金属元素であり、C及びDが、異なる金属元素であり、C及びDの各々が、A及びBの一方又は両方と異なる、ことを特徴とする請求項2に記載のキャパシタ。
  12. 前記第1の層が、SrTiOを含み、
    前記第2の層が、PbTiO及びLaAlOの一方又は両方を含む、ことを特徴とする請求項11に記載のキャパシタ。
  13. 前記ドーパントは、前記極性層が常誘電性であり、実質的にゼロの残留分極を有するような濃度で存在する、ことを特徴とする請求項2に記載のキャパシタ。
  14. 前記ベース極性材料が誘電体材料を含み、
    前記ドーパントは、前記極性層が約10μC/cm超の残留分極を有するように前記誘電体材料の強誘電性を増加させる、ことを特徴とする請求項1に記載のキャパシタ。
  15. 前記誘電体材料が、Hf、Zr、Al、Siの酸化物又はこれらの混合物のうちの1又は複数を含む、ことを特徴とする請求項14に記載のキャパシタ。
  16. 前記誘電体材料が、Hf1-xで表される化学式を有し、
    x及びyの各々がゼロより大きく、Eが、Al、Ca、Ce、Dy、Er、Gd、Ge、La、Sc、Si、Sr、Sn又はYからなる群から選択される、ことを特徴とする請求項14に記載のキャパシタ。
  17. 前記誘電体材料が、Al1-xN、Ga1-xN又はAl1-x-yMgNbNで表される化学式を有し、
    x及びyの各々がゼロより大きく、Rが、Al、Ca、Ce、Dy、Er、Gd、Ge、La、Sc、Si、Sr、Sn又はYからなる群から選択される、ことを特徴とする請求項14に記載のキャパシタ。
  18. 前記ベース極性材料が、ベース常誘電体材料を含み、
    前記ドーパントの前記濃度を増加させることにより、前記ベース常誘電体材料の前記残留分極が増加する、ことを特徴とする請求項1に記載のキャパシタ。
  19. 前記ドーパントの前記濃度が、前記極性層の層法線方向に傾斜している、ことを特徴とする請求項1に記載のキャパシタ。
  20. ドーパントで置換的にドープされたベース極性材料を含む結晶性極性層を有するキャパシタであって、
    前記ベース極性材料は、化学式ABOを有するベース金属酸化物を含み、A及びBの各々が、前記ベース極性材料の結晶構造の交換可能な原子位置を占有する1又は複数の金属元素を表し、
    前記ドーパントは、前記ベース極性材料の前記1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含み、
    前記キャパシタは、前記極性層の両側にある第1及び第2の結晶性導電性酸化物電極を有し、
    前記結晶性極性層が、ペロブスカイト構造、六方晶結晶構造又は超格子構造のうちの1つを有する、ことを特徴とするキャパシタ。
  21. 前記ベース極性材料が、ベース強誘電体材料を含み、
    前記ドーパントの前記濃度を増加させることにより、前記ベース強誘電体材料の前記残留分極が減少する、ことを特徴とする請求項20に記載のキャパシタ。
  22. 前記極性層の残留分極が、前記ドーパントを含まない前記ベース極性材料の残留分極と約5μC/cm超異なっている、ことを特徴とする請求項20に記載のキャパシタ。
  23. 前記キャパシタの強誘電性スイッチング電圧が、前記ドーパントでドープされていない前記ベース極性材料を含む前記キャパシタの強誘電性スイッチング電圧と約100mV超異なっている、ことを特徴とする請求項20に記載のキャパシタ。
  24. 前記強誘電性スイッチング電圧が約1200mVより低い、ことを特徴とする請求項23に記載のキャパシタ。
  25. 前記ベース金属酸化物が、ベース強誘電体金属酸化物を含み、
    前記ドーパントの前記濃度を増加させることにより、前記ベース強誘電体金属酸化物の前記残留分極が減少する、ことを特徴とする請求項20に記載のキャパシタ。
  26. 前記ドーパントがランタニド元素又はニオブを含む、ことを特徴とする請求項25に記載のキャパシタ。
  27. 前記ドーパントが、0パーセントより大きく25パーセント未満の濃度で存在し、
    前記極性層が、約1200mVより低い電圧で強誘電体転移を受ける、ことを特徴とする請求項26に記載のキャパシタ。
  28. 前記極性層が単結晶層である、ことを特徴とする請求項20に記載のキャパシタ。
  29. 前記極性層が、前記第1及び第2の導電性酸化物電極の一方又は両方と形成された一方又は両方の界面において、前記ペロブスカイト構造の体心位置を占有する金属で終端する、ことを特徴とする請求項21に記載のキャパシタ。
  30. 前記極性層が、前記第1及び第2の導電性酸化物電極の一方又は両方と形成された一方又は両方の界面において、前記ペロブスカイト構造のコーナー位置を占有する金属で終端する、ことを特徴とする請求項21に記載のキャパシタ。
  31. ドーパントで置換的にドープされたベース極性材料を含む結晶性極性層を有するキャパシタであって、
    前記ベース極性材料は、1又は複数の金属元素と、酸素又は窒素の一方又は両方を含み、
    前記ドーパントは、前記1又は複数の金属元素とは異なる4d系、5d系、4f系又は5f系のうちの1つの金属元素を含み、前記ドーパントは、前記極性層の残留分極が、前記ドーパントを含まない前記ベース極性材料の残留分極と約5μC/cm超異なるような濃度で存在する、ことを特徴とするキャパシタ。
  32. 前記キャパシタの強誘電性スイッチング電圧が、前記ドーパントでドープされていない前記ベース極性材料を含む前記キャパシタの強誘電性スイッチング電圧と約100mV超異なっている、ことを特徴とする請求項31に記載のキャパシタ。
  33. 前記強誘電性スイッチング電圧が約1200mVより低い、ことを特徴とする請求項31に記載のキャパシタ。
  34. 前記ベース金属酸化物が、ベース強誘電体金属酸化物を含み、
    前記ドーパントの前記濃度を増加させることにより、前記ベース強誘電体金属酸化物の前記残留分極が減少する、ことを特徴とする請求項31に記載のキャパシタ。
  35. 前記結晶性極性層が、ペロブスカイト構造、六方晶結晶構造又は超格子構造のうちの1つを有する、ことを特徴とする請求項31に記載のキャパシタ。
  36. 前記ドーパントが、前記ベース極性材料の金属元素と交換可能な原子格子位置を占有し、
    前記極性層では、前記ドーパントが、前記ベース極性材料の前記金属の酸化状態と異なる酸化状態を有する、ことを特徴とする請求項1に記載のキャパシタ。
  37. 前記ドーパントが、前記ベース極性材料の金属元素と交換可能な原子格子位置を占有し、
    前記極性層では、前記ドーパントが、前記ベース極性材料の前記金属の酸化状態と異なる酸化状態を有する、ことを特徴とする請求項20に記載のキャパシタ。
  38. 前記ドーパントが、前記ベース極性材料の金属元素と交換可能な原子格子位置を占有し、
    前記極性層では、前記ドーパントが、前記ベース極性材料の前記金属の酸化状態と異なる酸化状態を有する、ことを特徴とする請求項31に記載のキャパシタ。
JP2021560519A 2019-04-08 2020-04-07 ドープされた極性層及びそれを組み込んだ半導体デバイス Pending JP2022527654A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962831044P 2019-04-08 2019-04-08
US62/831,044 2019-04-08
PCT/US2020/027100 WO2020210254A1 (en) 2019-04-08 2020-04-07 Doped polar layers and semiconductor device incorporating same

Publications (2)

Publication Number Publication Date
JP2022527654A true JP2022527654A (ja) 2022-06-02
JPWO2020210254A5 JPWO2020210254A5 (ja) 2023-04-14

Family

ID=72661937

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2021560514A Pending JP2022523265A (ja) 2019-04-08 2020-04-07 ドープされた極性層及びそれを組み込んだ半導体デバイス
JP2021560540A Pending JP2022523266A (ja) 2019-04-08 2020-04-07 ドープされた極性層及びそれを組み込んだ半導体デバイス
JP2021560515A Pending JP2022527410A (ja) 2019-04-08 2020-04-07 ドープされた極性層及びそれを組み込んだ半導体デバイス
JP2021560519A Pending JP2022527654A (ja) 2019-04-08 2020-04-07 ドープされた極性層及びそれを組み込んだ半導体デバイス

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2021560514A Pending JP2022523265A (ja) 2019-04-08 2020-04-07 ドープされた極性層及びそれを組み込んだ半導体デバイス
JP2021560540A Pending JP2022523266A (ja) 2019-04-08 2020-04-07 ドープされた極性層及びそれを組み込んだ半導体デバイス
JP2021560515A Pending JP2022527410A (ja) 2019-04-08 2020-04-07 ドープされた極性層及びそれを組み込んだ半導体デバイス

Country Status (7)

Country Link
US (22) US11398570B2 (ja)
JP (4) JP2022523265A (ja)
KR (4) KR20210151147A (ja)
CN (4) CN113892155A (ja)
DE (4) DE112020001902T5 (ja)
TW (4) TW202105683A (ja)
WO (4) WO2020210257A1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251365B2 (en) 2018-03-30 2022-02-15 Intel Corporation High blocking temperature spin orbit torque electrode
US11257613B2 (en) 2018-03-31 2022-02-22 Intel Corporation Spin orbit torque (SOT) memory devices with enhanced tunnel magnetoresistance ratio and their methods of fabrication
US11575083B2 (en) 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US11393515B2 (en) 2018-06-14 2022-07-19 Intel Corporation Transition metal dichalcogenide based spin orbit torque memory device
US11398562B2 (en) 2018-06-14 2022-07-26 Intel Corporation Magnetoelectric spin orbit logic transistor with a spin filter
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11245068B2 (en) 2018-06-14 2022-02-08 Intel Corporation Transition metal dichalcogenide based magnetoelectric memory device
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11374163B2 (en) 2018-06-19 2022-06-28 Intel Corporation Spin orbit memory with multiferroic material
US11665975B2 (en) 2018-06-19 2023-05-30 Intel Corporation Spin orbit coupling memory device with top spin orbit coupling electrode and selector
US11367749B2 (en) 2018-06-28 2022-06-21 Intel Corporation Spin orbit torque (SOT) memory devices and their methods of fabrication
US11508903B2 (en) 2018-06-28 2022-11-22 Intel Corporation Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance
US11362263B2 (en) 2018-06-29 2022-06-14 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11380838B2 (en) 2018-06-29 2022-07-05 Intel Corporation Magnetic memory devices with layered electrodes and methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11411046B2 (en) 2018-09-11 2022-08-09 Intel Corporation Semiconductor device heat extraction by spin thermoelectrics
US11411047B2 (en) 2018-09-11 2022-08-09 Intel Corporation Stacked transistor bit-cell for magnetic random access memory
US11264558B2 (en) 2018-09-11 2022-03-01 Intel Corporation Nano-rod spin orbit coupling based magnetic random access memory with shape induced perpendicular magnetic anisotropy
US11387404B2 (en) 2018-09-13 2022-07-12 Intel Corporation Magnetoelectric spin orbit logic based minority gate
US11581417B2 (en) 2018-09-13 2023-02-14 Intel Corporation Improper ferroelectric active and passive devices
US11411172B2 (en) 2018-09-13 2022-08-09 Intel Corporation Magnetoelectric spin orbit logic based full adder
US11594270B2 (en) 2018-09-25 2023-02-28 Intel Corporation Perpendicular spin injection via spatial modulation of spin orbit coupling
US11476408B2 (en) 2018-09-27 2022-10-18 Intel Corporation Spin orbit torque (SOT) memory devices with enhanced magnetic anisotropy and methods of fabrication
US11557717B2 (en) 2018-11-16 2023-01-17 Intel Corporation Transition metal dichalcogenide based spin orbit torque memory device with magnetic insulator
US11276730B2 (en) 2019-01-11 2022-03-15 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11574666B2 (en) 2019-01-11 2023-02-07 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
CN113892155A (zh) 2019-04-08 2022-01-04 开普勒计算公司 掺杂极性层及并入有掺杂极性层的半导体装置
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
US11699765B2 (en) * 2020-11-27 2023-07-11 Samsung Electronics Co., Ltd. Semiconductor device
KR20220107850A (ko) * 2021-01-26 2022-08-02 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 장치
DE102021107402A1 (de) * 2021-03-24 2022-09-29 Helmholtz-Zentrum Dresden - Rossendorf E. V. Elektronisches Bauteil, Bauteilanordnung, Funktionsschicht zum Bilden eines elektronischen Bauteils und Verfahren zum Herstellen eines elektronischen Bauteils
CN113421881B (zh) * 2021-05-26 2022-08-19 复旦大学 通过金属扩散调节铁电存储器表面层有效厚度的方法
US11832451B1 (en) 2021-08-06 2023-11-28 Kepler Computing Inc. High density ferroelectric random access memory (FeRAM) devices and methods of fabrication
US11825663B2 (en) * 2021-08-17 2023-11-21 Globalfoundries U.S. Inc. Ferroelectric nonvolatile memory device and integration schemes
TWI802971B (zh) * 2021-08-23 2023-05-21 旺宏電子股份有限公司 記憶體晶胞,記憶體裝置之製造方法及其操作方法
US11942133B2 (en) 2021-09-02 2024-03-26 Kepler Computing Inc. Pedestal-based pocket integration process for embedded memory
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides
US11961877B1 (en) 2021-12-14 2024-04-16 Kepler Computing Inc. Dual hydrogen barrier layer for trench capacitors integrated with low density film for logic structures
US11869928B2 (en) 2021-12-14 2024-01-09 Kepler Computing Inc. Dual hydrogen barrier layer for memory devices
US20230246062A1 (en) * 2022-01-31 2023-08-03 Kepler Computing Inc. Rapid thermal annealing (rta) methodologies for integration of perovskite-material based memory devices
CN114988861B (zh) * 2022-06-09 2023-04-07 江西理工大学 六角稀土铁氧化物单相多铁性材料及其制备方法和应用
US20230402497A1 (en) * 2022-06-10 2023-12-14 Samsung Electronics Co., Ltd. Capacitor, and device comprising the same, and method of preparing the same
DE102022116981A1 (de) 2022-07-07 2024-01-18 TechIFab GmbH Memristive struktur und memristive vorrichtung

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5358927A (en) 1990-05-31 1994-10-25 Bell Communications Research, Inc. Growth of a,b-axis oriented pervoskite thin films
US5168420A (en) 1990-11-20 1992-12-01 Bell Communications Research, Inc. Ferroelectrics epitaxially grown on superconducting substrates
US5169485A (en) 1991-03-07 1992-12-08 Bell Communications Research, Inc. Method for the preparation of epitaxial ferromagnetic manganese aluminum magnetic memory element
US5155658A (en) 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
US5270298A (en) 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5955754A (en) 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
US5248564A (en) 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
US5549977A (en) 1993-11-18 1996-08-27 Lucent Technologies Inc. Article comprising magnetoresistive material
US5479317A (en) 1994-10-05 1995-12-26 Bell Communications Research, Inc. Ferroelectric capacitor heterostructure and method of making same
US5519235A (en) 1994-11-18 1996-05-21 Bell Communications Research, Inc. Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes
US5625529A (en) * 1995-03-28 1997-04-29 Samsung Electronics Co., Ltd. PZT thin films for ferroelectric capacitor and method for preparing the same
CA2225681C (en) 1995-06-28 2001-09-11 Bell Communications Research, Inc. Barrier layer for ferroelectric capacitor integrated on silicon
US5798903A (en) 1995-12-26 1998-08-25 Bell Communications Research, Inc. Electrode structure for ferroelectric capacitor integrated on silicon
US5777356A (en) 1996-01-03 1998-07-07 Bell Communications Research, Inc. Platinum-free ferroelectric memory cell with intermetallic barrier layer and method of making same
US6115281A (en) 1997-06-09 2000-09-05 Telcordia Technologies, Inc. Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors
JP2001504282A (ja) 1997-06-09 2001-03-27 テルコーディア テクノロジーズ インコーポレイテッド 結晶ペロブスカイト強誘電体セルのアニールおよび改良された障壁特性を示すセル
JP3305627B2 (ja) 1997-08-06 2002-07-24 富士通株式会社 半導体装置とその製造方法
US20030001189A1 (en) 2000-02-24 2003-01-02 Tetsuo Fujiwara Ferroelectric capacitor and semiconductor device
US6861798B1 (en) 1999-02-26 2005-03-01 Candescent Technologies Corporation Tailored spacer wall coatings for reduced secondary electron emission
US6194754B1 (en) 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell
US20020030246A1 (en) 2000-06-28 2002-03-14 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate
US6482538B2 (en) 2000-07-24 2002-11-19 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
US6518609B1 (en) 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
JP2002198324A (ja) 2000-11-22 2002-07-12 Sharp Corp Framおよびdram用途のための高温電極およびバリア構造物
US20020076906A1 (en) * 2000-12-18 2002-06-20 Motorola, Inc. Semiconductor structure including a monocrystalline film, device including the structure, and methods of forming the structure and device
US6426536B1 (en) 2001-04-16 2002-07-30 International Business Machines Corporation Double layer perovskite oxide electrodes
US6730951B2 (en) * 2001-06-25 2004-05-04 Matsushita Electric Industrial Co., Ltd. Capacitor, semiconductor memory device, and method for manufacturing the same
US6844583B2 (en) 2001-06-26 2005-01-18 Samsung Electronics Co., Ltd. Ferroelectric memory devices having expanded plate lines
US6541281B2 (en) 2001-07-16 2003-04-01 Tachyon Semiconductors Corporation Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same
US6664116B2 (en) 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
US20030143853A1 (en) 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
US6510073B1 (en) 2002-01-31 2003-01-21 Sharp Laboratories Of America, Inc. Two transistor ferroelectric non-volatile memory
US6893912B2 (en) * 2002-10-15 2005-05-17 Macronix International Co., Ltd. Ferroelectric capacitor memory device fabrication method
US7071007B2 (en) 2002-12-06 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a low voltage drive ferroelectric capacitor
US7095067B2 (en) * 2003-05-27 2006-08-22 Lucent Technologies Inc. Oxidation-resistant conducting perovskites
US7250648B2 (en) 2003-09-04 2007-07-31 Intematix Corporation Ferroelectric rare-earth manganese-titanium oxides
JP2007523469A (ja) 2003-12-22 2007-08-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 有機両極性半導体を使用する不揮発性強誘電体薄膜デバイス及びそのようなデバイスを処理するための方法
US8409879B2 (en) 2004-01-13 2013-04-02 Board Of Regents, University Of Houston Method of using a buffered electric pulse induced resistance device
US7312558B2 (en) 2004-04-02 2007-12-25 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, ink jet head, angular velocity sensor, and ink jet recording apparatus
EP1624479A3 (en) 2004-08-05 2008-07-16 Samsung Electronics Co, Ltd Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
JP2006176366A (ja) * 2004-12-22 2006-07-06 Fujitsu Ltd 強誘電体材料、その製造方法及び強誘電体メモリ
US7696549B2 (en) 2005-08-04 2010-04-13 University Of Maryland Bismuth ferrite films and devices grown on silicon
KR100660550B1 (ko) 2005-09-15 2006-12-22 삼성전자주식회사 강유전체막 및 강유전체 커패시터 형성 방법
US8106375B2 (en) 2005-11-30 2012-01-31 The Trustees Of The University Of Pennsylvania Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator
KR100760632B1 (ko) 2006-03-03 2007-09-20 삼성전자주식회사 커패시터 형성 방법
KR100680144B1 (ko) 2006-04-03 2007-02-08 재단법인서울대학교산학협력재단 다강체 막, 이를 포함하는 구조물, 및 상기 막 및 구조물의제조 방법
WO2008109564A1 (en) 2007-03-02 2008-09-12 The Regents Of The University Of California Complex oxides useful for thermoelectric energy conversion
JP2008218782A (ja) * 2007-03-06 2008-09-18 Seiko Epson Corp 半導体装置及びその製造方法
KR20090017758A (ko) 2007-08-16 2009-02-19 삼성전자주식회사 강유전체 커패시터의 형성 방법 및 이를 이용한 반도체장치의 제조 방법
US20090238954A1 (en) 2008-03-20 2009-09-24 Seigi Suh Large area thin film capacitors on metal foils and methods of manufacturing same
JP5440493B2 (ja) * 2008-03-31 2014-03-12 富士通セミコンダクター株式会社 強誘電体メモリとその製造方法、及び強誘電体キャパシタの製造方法
US8216858B2 (en) 2009-02-18 2012-07-10 Canon Kabushiki Kaisha Ferroelectric material, method of producing ferroelectric material, and ferroelectric device
US9356224B2 (en) 2009-10-30 2016-05-31 The Regents Of The University Of California Thin film bismuth iron oxides useful for piezoelectric devices
US20110308580A1 (en) 2010-01-22 2011-12-22 The Regents Of The University Of California Ferroic materials having domain walls and related devices
KR102334169B1 (ko) 2010-08-27 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
US8993092B2 (en) 2011-02-18 2015-03-31 Ut-Battelle, Llc Polycrystalline ferroelectric or multiferroic oxide articles on biaxially textured substrates and methods for making same
US8753952B2 (en) 2011-09-08 2014-06-17 Texas Instruments Incorporated Integrated circuit with integrated decoupling capacitors
US9780186B2 (en) 2012-06-05 2017-10-03 National Institute Of Advanced Industrial Science And Technology Semiconductor ferroelectric storage transistor and method for manufacturing same
US9064709B2 (en) 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
WO2014111481A2 (de) 2013-01-16 2014-07-24 Helmholtz-Zentrum Dresden-Rossendorf E.V. Komplementärer widerstandsschalter, kontaktierte polykristalline piezo- oder ferroelektrische dünnschicht, verfahren zum verschlüsseln einer bitfolge
US9257497B2 (en) * 2013-12-31 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor techniques
US9269785B2 (en) 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
US10242989B2 (en) 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US20160118404A1 (en) 2014-10-09 2016-04-28 Haibing Peng Three-dimensional non-volatile ferroelectric random access memory
TW201637172A (zh) 2015-04-14 2016-10-16 國立交通大學 記憶體結構
US9305995B1 (en) 2015-06-01 2016-04-05 Cypress Semiconductor Corporation Methods of fabricating an F-RAM
US9460770B1 (en) 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
KR20180097378A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
KR20180105530A (ko) 2017-03-15 2018-09-28 에스케이하이닉스 주식회사 강유전성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
US10319426B2 (en) * 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
US10403631B1 (en) * 2018-08-13 2019-09-03 Wuxi Petabyte Technologies Co., Ltd. Three-dimensional ferroelectric memory devices
US10777250B2 (en) * 2018-09-27 2020-09-15 Intel Corporation Save-restore circuitry with metal-ferroelectric-metal devices
US11482529B2 (en) 2019-02-27 2022-10-25 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
CN113892155A (zh) 2019-04-08 2022-01-04 开普勒计算公司 掺杂极性层及并入有掺杂极性层的半导体装置

Also Published As

Publication number Publication date
US11757043B2 (en) 2023-09-12
KR20210151147A (ko) 2021-12-13
US20230128526A1 (en) 2023-04-27
KR20210149161A (ko) 2021-12-08
US11888066B2 (en) 2024-01-30
CN113906562A (zh) 2022-01-07
US20200321472A1 (en) 2020-10-08
US11949017B2 (en) 2024-04-02
TW202103305A (zh) 2021-01-16
CN113892157A (zh) 2022-01-04
US11349031B2 (en) 2022-05-31
DE112020001796T5 (de) 2022-02-17
US20230142605A1 (en) 2023-05-11
US11289607B2 (en) 2022-03-29
US11837664B2 (en) 2023-12-05
US11164976B2 (en) 2021-11-02
WO2020210261A1 (en) 2020-10-15
US20230231055A1 (en) 2023-07-20
US11289608B2 (en) 2022-03-29
TW202105684A (zh) 2021-02-01
CN113892155A (zh) 2022-01-04
US20230155029A1 (en) 2023-05-18
JP2022523266A (ja) 2022-04-21
WO2020210254A1 (en) 2020-10-15
US20230057354A1 (en) 2023-02-23
US11398570B2 (en) 2022-07-26
WO2020210257A1 (en) 2020-10-15
US11908943B2 (en) 2024-02-20
US20220077319A1 (en) 2022-03-10
US20230215953A1 (en) 2023-07-06
DE112020001902T5 (de) 2022-01-13
US11949018B2 (en) 2024-04-02
DE112020001926T5 (de) 2022-01-05
US20230215952A1 (en) 2023-07-06
US20210343873A1 (en) 2021-11-04
US20230155028A1 (en) 2023-05-18
JP2022523265A (ja) 2022-04-21
US20210320211A1 (en) 2021-10-14
US20200321344A1 (en) 2020-10-08
DE112020001816T5 (de) 2021-12-23
US11916149B2 (en) 2024-02-27
US11848386B2 (en) 2023-12-19
US20230123515A1 (en) 2023-04-20
JP2022527410A (ja) 2022-06-01
US20210328067A1 (en) 2021-10-21
US20230163216A1 (en) 2023-05-25
US11355643B2 (en) 2022-06-07
US11444203B2 (en) 2022-09-13
US20200321473A1 (en) 2020-10-08
US20210343872A1 (en) 2021-11-04
US11469327B2 (en) 2022-10-11
US20200321474A1 (en) 2020-10-08
US20240088299A1 (en) 2024-03-14
KR20210151146A (ko) 2021-12-13
WO2020210263A1 (en) 2020-10-15
US11888067B2 (en) 2024-01-30
KR20210149162A (ko) 2021-12-08
US11296228B2 (en) 2022-04-05
CN113892156A (zh) 2022-01-04
US20210343871A1 (en) 2021-11-04
US11411116B2 (en) 2022-08-09
TW202044562A (zh) 2020-12-01
US11417768B2 (en) 2022-08-16
US20210343874A1 (en) 2021-11-04
TW202105683A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
US11888066B2 (en) Doped polar layers and semiconductor device incorporating same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230406

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230406