CN113892156A - 掺杂极性层及并入有掺杂极性层的半导体装置 - Google Patents

掺杂极性层及并入有掺杂极性层的半导体装置 Download PDF

Info

Publication number
CN113892156A
CN113892156A CN202080039195.4A CN202080039195A CN113892156A CN 113892156 A CN113892156 A CN 113892156A CN 202080039195 A CN202080039195 A CN 202080039195A CN 113892156 A CN113892156 A CN 113892156A
Authority
CN
China
Prior art keywords
layer
semiconductor device
ferroelectric
polar
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080039195.4A
Other languages
English (en)
Inventor
R·拉玛穆尔蒂
S·马尼帕特鲁尼
G·塔雷贾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kepler Computing
Kepler Computing Inc
Original Assignee
Kepler Computing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kepler Computing filed Critical Kepler Computing
Publication of CN113892156A publication Critical patent/CN113892156A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET

Abstract

所公开的技术大体上涉及铁电材料及半导体装置，且更特定来说，涉及并入有掺杂极性材料的半导体存储器装置。在一个方面中，一种半导体装置包括电容器，所述电容器又包括极性层，所述极性层包括掺杂有掺杂剂的结晶基底极性材料。所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，其中所述掺杂剂包括不同于所述一或多个金属元素的金属元素且以一浓度存在，使得所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV。

Description

掺杂极性层及并入有掺杂极性层的半导体装置
相关申请案的交叉引用
本申请案主张2019年4月8日申请的第62/831,044号美国临时专利申请案的优先权的权益，所述申请案的全部内容以引用的方式并入本文中。
技术领域
所揭示的技术大体上涉及铁电材料及并入有铁电材料的半导体装置，且更特定来说，涉及并入有铁电电容器的半导体存储器装置。
背景技术
存储器装置可为易失性或非易失性的。一般来说，易失性存储器装置可具有特定优点，而非易失性存储器装置可具有特定其它优点。例如，尽管一些非易失性存储器装置(例如基于浮动栅极的存储器装置(例如快闪存储器装置))可在断电时有利地保存数据，但此类装置会具有相对较慢存取时间及有限循环耐久性。相反地，尽管一些易失性存储器装置(例如动态随机存取存储器(DRAM))可有利地具有相对存取时间及较高循环耐久性，但此类装置在断电时损失数据。
在一些DRAM技术中，存储器单元布置在包含连接到存取晶体管的漏极的单元电容器的装置架构中。在这些技术中，存储器状态存储在单元电容器中。例如，单元电容器中的存储电荷可表示逻辑状态“1”，而电容器中缺少存储电荷可表示逻辑状态“0”。可通过激活存取晶体管且使单元电容器耗尽其电荷以写入“0”或使单元电容器充电以写入“1”来完成写入。可通过使用感测放大器感测单元电容器的电荷状态以确定存储器状态来以类似方式完成读取。如果电荷的脉冲由放大器检测到，那么单元保持电荷且因此读取“1”，而缺少此脉冲指示“0”。在DRAM中，读取过程为破坏性的，因为如果电容器为“1”状态中的电荷，那么其必须经再充电以恢复状态。另外，因为装置占用面积随先进技术节点而缩放，所以增大电介质常数的需求日益增长，同时需要减小电容器的电介质的泄漏电流。此外，即使通电，但因为电容器归因于泄漏而在一段时间之后损失其电荷，所以要每隔一段时间主动刷新DRAM单元以恢复存储器状态。需要一种优于常规易失性及非易失性存储器技术的存储器装置。
发明内容
在第一方面中，一种半导体装置包括电容器，所述电容器包括极性层，所述极性层包括掺杂有掺杂剂的基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，且其中所述掺杂剂包括不同于所述一或多个金属元素的金属元素且以一浓度存在，使得所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV。所述电容器堆叠另外包括所述极性层的相对侧上的第一结晶导电氧化物电极及第二结晶导电氧化物电极。所述电容器堆叠进一步包括所述极性层的相对侧上的所述第一结晶导电氧化物电极及所述第二结晶导电氧化物电极中的相应者上的第一势垒金属层及第二势垒金属层。
在第二方面中，一种半导体装置包括电容器堆叠，所述电容器堆叠包括极性层，所述极性层包括掺杂有掺杂剂的基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，且其中所述掺杂剂包括不同于所述一或多个金属元素的4d系列、5d系列、4f系列或5f系列中的一者的金属元素，其中所述掺杂剂以一浓度存在，使得所述极性层的剩余极化不同于无所述掺杂剂的所述基底极性材料的剩余极化。所述电容器堆叠进一步包括所述极性层的相对侧上的第一结晶导电氧化物电极及第二结晶导电氧化物电极。所述半导体装置进一步包括所述极性层的相对侧上的所述第一结晶导电氧化物电极及所述第二结晶导电氧化物电极中的相应者上的第一势垒金属层及第二势垒金属层。
在第三方面中，一种半导体装置包括电容器，所述电容器包括极性层，所述极性层包括掺杂有掺杂剂的基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，其中所述掺杂剂包括不同于所述一或多个金属元素的金属元素且以一浓度存在，使得所述极性层的剩余极化与无所述掺杂剂的所述基底极性材料的剩余极化相差超过约5μC/cm2。所述电容器堆叠另外包括所述极性层的相对侧上的第一结晶导电氧化物电极及第二结晶导电氧化物电极。所述电容器堆叠进一步包括所述极性层的相对侧上的所述第一结晶导电氧化物电极及所述第二结晶导电氧化物电极中的相应者上的第一势垒金属层及第二势垒金属层。
在第四方面中，一种电容器包括结晶极性层，所述结晶极性层包括可置换地掺杂有掺杂剂的基底极性材料。所述基底极性材料包括一或多个金属元素及氧或氮中的一或两者。所述掺杂剂包括不同于所述一或多个金属元素的4d系列、5d系列、4f系列或5f系列中的一者的金属元素，使得所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV。
在第五方面中，一种电容器包括结晶极性层，所述结晶极性层包括可置换地掺杂有掺杂剂的基底极性材料。所述基底极性材料包括具有化学式ABO3的基底金属氧化物，其中A及B中的每一者表示占据所述基底极性材料的晶体结构的可互换原子位置的一或多个金属元素。所述掺杂剂包括不同于所述基底极性材料的所述一或多个金属元素的4d系列、5d系列、4f系列或5f系列中的一者的金属元素。所述电容器另外包括所述极性层的相对侧上的第一结晶导电氧化物电极及第二结晶导电氧化物电极。所述结晶极性层具有钙钛矿结构、六方晶体结构或超晶格结构中的一者。
在第六方面中，一种电容器包括结晶极性层，所述结晶极性层包括可置换地掺杂有掺杂剂的基底极性材料。所述基底极性材料包括一或多个金属元素及氧或氮中的一或两者。所述掺杂剂包括不同于所述一或多个金属元素的4d系列、5d系列、4f系列或5f系列中的一者的金属元素，其中所述掺杂剂以一浓度存在，使得所述极性层的剩余极化与无所述掺杂剂的所述基底极性材料的剩余极化相差超过约5μC/cm2。
在第七方面中，一种半导体装置包括电容器，所述电容器又包括极性层，所述极性层包括掺杂有掺杂剂的结晶基底极性材料。所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，其中所述掺杂剂包括不同于所述一或多个金属元素的金属元素且以一浓度存在，使得所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV。所述电容器堆叠另外包括所述极性层的相对侧上的第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极，其中所述极性层具有匹配于所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者的晶格常数的约20％内的晶格常数。所述第一结晶导电或半导电氧化物电极充当使所述极性层生长于其上的模板，使得所述极性层的至少一部分假晶形成在所述第一结晶导电或半导电氧化物电极上。
在第八方面中，一种半导体装置包括电容器，所述电容器又包括结晶极性层，所述结晶极性层包括可置换地掺杂有掺杂剂的基底极性材料。所述基底极性材料包括具有钙钛矿结构或六方晶体结构中的一者的金属氧化物。所述掺杂剂包括不同于(若干)金属的4d系列、5d系列、4f系列或5f系列中的一者的金属。所述电容器堆叠进一步包括所述结晶极性层的相对侧上的第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极，其中所述结晶极性层具有与所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者相同的晶体结构。
在第九方面中，一种半导体装置包括电容器，所述电容器又包括极性层，所述极性层包括掺杂有掺杂剂的结晶基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，其中所述掺杂剂包括不同于所述一或多个金属元素的金属元素且以一浓度存在，使得所述极性层的剩余极化与无所述掺杂剂的所述基底极性材料的剩余极化相差超过约5μC/cm2。所述电容器堆叠另外包括所述极性层的相对侧上的第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极，其中所述极性层具有匹配于所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者的晶格常数的约20％内的晶格常数。所述第一结晶导电或半导电氧化物电极充当使所述极性层生长于其上的模板，使得所述极性层的至少一部分假晶形成在所述第一结晶导电或半导电氧化物电极上。
在第十方面中，一种半导体装置包括形成在硅衬底上的晶体管及通过导电通路来电连接到所述晶体管的电容器。所述电容器包括极性层的相对侧上的上导电氧化物电极及下导电氧化物电极，其中所述下导电氧化物电极电连接到所述晶体管的漏极。所述电容器另外包括极性层，所述极性层包括掺杂有掺杂剂的基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，其中所述掺杂剂包括不同于所述一或多个金属元素的金属元素且以一浓度存在，使得所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV。所述半导体装置另外包括下势垒层，所述下势垒层包括所述下导电氧化物电极与所述导电通路之间的耐火金属或金属间化合物。
在第十一方面中，一种半导体装置包括形成在硅衬底上的晶体管及通过导电通路来电连接到所述晶体管的电容器。所述电容器包括极性层的相对侧上的上导电氧化物电极及下导电氧化物电极，其中所述下导电氧化物电极电连接到所述晶体管的漏极。所述电容器另外包括所述极性层，所述极性层包括掺杂有掺杂剂的基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，且其中所述掺杂剂包括不同于所述金属氧化物的(若干)金属的4d系列、5d系列、4f系列或5f系列中的一者的金属元素，所述掺杂剂以一浓度存在，使得所述极性层的剩余极化不同于无所述掺杂剂的所述基底极性材料的剩余极化。所述半导体装置另外包括形成在所述极性层、所述上导电氧化物电极层及所述下导电氧化物电极层中的一或多者的一或两侧上的势垒密封剂层。
在第十二方面中，一种半导体装置包括电容器，所述电容器包括插入于第一导电氧化物电极层与第二导电氧化物电极层之间的铁电氧化物层，其中所述铁电氧化物层包括掺杂有掺杂剂的基底铁电氧化物，其中所述掺杂剂使所述基底铁电氧化物的剩余极化相对于未掺杂基底铁电氧化物降低至少5％。
在第十三方面中，一种半导体装置包括插入于第一导电氧化物电极层与第二导电氧化物电极层之间的铁电氧化物层，其中所述铁电氧化物层具有匹配于所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者的晶格常数的约20％内的晶格常数。
在第十四方面中，一种半导体装置包括电容器，所述电容器包括插入于第一导电氧化物电极层与第二导电氧化物电极层之间的铁电氧化物层，其中所述铁电氧化物层经受跨所述电容器低于约600mV的电压处的铁电转变。
在第十五方面中，一种半导体装置包括电容器，所述电容器包括插入于第一导电氧化物电极层与第二导电氧化物电极层之间的铁电氧化物层，其中所述铁电氧化物层具有小于约50nm的厚度。
在第十六方面中，一种半导体装置包括具有大于约10μC/cm2的剩余极化的铁电氧化物层，其中所述铁电氧化物层掺杂有依据所述铁电氧化物层的金属的原子位的总数浓度大于约5.0％的镧系元素。
附图说明
图1A示意性说明根据各种实施例的包括插入于第一导电氧化物电极层与第二导电氧化物电极层之间的极性层的电容器的侧视图。
图1B示意性说明包括铁电层的铁电电容器的极化场(P-E)回路，其指示与非切换及切换相关联的极化改变。
图1C示意性说明与非切换及切换相关联的铁电电容器的时间电流响应。
图2A示意性说明根据一些实施例的电容器的极性层的钙钛矿晶体结构。
图2B示意性说明根据一些实施例的与极性层的切换相关联的六方晶体结构及原子位移。
图2C示意性说明根据一些实施例的与极性层的切换相关联的超晶格晶体结构及原子位移。
图3示意性说明根据各种实施例的包括具有匹配晶体结构的第一导电氧化物电极层及第二导电氧化物电极层及插入于第一导电氧化物电极层与第二导电氧化物电极层之间的极性层的电容器的层的晶体结构。
图4A示意性说明与铁电材料的极化态之间的铁电转变对应的具有磁滞的极化场(P-E)回路、自由能曲线的相关联双阱及相关联原子位移。
图4B示意性说明与具有钙钛矿晶体结构的铁电材料中的铁电转变对应的展现自由能曲线的双阱的自由能曲线及相关联原子位移。
图4C是展示根据实施例的通过使基底铁电材料掺杂不同量的掺杂剂以借此调谐自由能曲线的双阱所形成的铁电层的自由能曲线的计算的曲线图。
图5示意性说明根据实施例的铁电存储器装置中的切换及非易失性存储的能量考虑。
图6说明根据实施例的掺杂有掺杂剂A'的极性层的示意性钙钛矿晶体结构，掺杂剂A'可替换占据具有化学式ABO3的基底极性材料中的角位置的金属A的原子。
图7说明根据实施例的掺杂有掺杂剂B'的极性层的示意性钙钛矿晶体结构，掺杂剂B'可替换占据具有化学式ABO3的基底极性材料中的中心位置的金属B的原子。
图8A说明根据实施例的包括插入于第一导电氧化物电极层与第二导电氧化物电极层之间的极性层的电容器的侧视图。
图8B说明根据实施例的包括插入于第一导电氧化物电极层与第二导电氧化物电极层之间的极性层及第一势垒层及第二势垒层的电容器的侧视图。
图8C说明根据实施例的包括插入于第一导电氧化物电极层与第二导电氧化物电极层之间的极性层、第一势垒层及第二势垒层及形成在电容器的垂直侧壁上的密封剂势垒层的电容器的侧视图。
图9说明根据实施例的包括耦合到电容器的晶体管的存储器装置的横截面图，电容器包括插入于第一导电氧化物电极与第二导电氧化物电极之间的极性层。
图10说明根据实施例的包括耦合到电容器的finFET晶体管的存储器装置的透视图，电容器包括插入于第一导电氧化物电极与第二导电氧化物电极之间的极性层。
具体实施方式
各种应用(其包含高性能、高可靠性及/或便携式计算装置)对更高性能及更低价格的半导体存储器的需求在不断增长。针对存储应用，归因于包含功耗、大小及抗震/抗振能力的考虑，固态存储器装置在替换各种应用的硬盘驱动器。
嵌入式存储器的不断增加需求反映了对具有更低功率、更快存取速度及增加存储器容量的存储器的需求。嵌入式存储器与例如微处理器的其它单元集成于芯片上。一些嵌入式存储器有潜力成为低功率及高性能装置，因为存储器经由芯片上总线来直接集成到逻辑电路及模拟组件，其能够增强并行处理。一些嵌入式存储器的另一益处是由更高集成度实现芯片的数目减少以导致封装成本降低及每芯片引脚的数目减少。
针对包含嵌入式非易失性存储器的非易失性存储器，所要特性包含低功率操作、快速写入/读取时间、接近无限的写入/读取循环次数、与Si制造工艺的兼容性、非易失性及将存储器单元添加到逻辑电路的降低附加工艺成本。
非易失性尤其有助于减小备用存储器功率。针对一些应用(例如高密度独立存储器应用)，期望减小单元大小以降低成本。针对一些其它应用(例如嵌入式存储器)，实现所要电性质可比实现存储器单元的高密度更重要。
常规非易失性存储器(例如快闪存储器或电可擦除可编程只读存储器(EEPROM))仅部分满足这些需求。尽管其为非易失性的，但写入/擦除循环通常限于为约百万次循环。另外，写入/擦除时间、电压、能量及功率消耗大体上超过随机存取存储器(例如静态随机存取存储器(SRAM)及动态随机存取存储器(DRAM))的写入/擦除时间、电压、能量及功率消耗。
一些嵌入式存储器基于SRAM。尽管附加工艺成本相对较小，但SRAM为具有相对较大单元大小的易失性存储器且消耗相对较高备用功率。一些其它嵌入式存储器基于DRAM。尽管DRAM提供小于SRAM的单元大小，但附加工艺成本更高且其还消耗相对较高备用功率。
可通过采用包括半导体存储器装置(例如铁电随机存取存储器(FeRAM))中的铁电层的电容器来实现易失性及非易失性两种存储器技术的有利特征。图1A示意性说明根据各种实施例的包括插入于第一导电氧化物电极层108与第二导电氧化物电极层112之间的存储层104(例如铁电层)的电容器100的侧视图。不同于其中可使用具有线性极化场(P-E)响应的电介质的DRAM单元电容器，电容器100包含具有非线性P-E响应的铁电层。如本文中所描述，铁电现象为指其中晶体展现自发电极化(其中极化的方向可在外部电场下重新定向在结晶界定状态之间)的现象。当跨铁电材料施加外部电场时，由晶体结构中的电子电荷的分布的原子或分子移位的位置的小移位产生的偶极倾向于使本身与场方向对准。在移除电荷之后，偶极保持其极化态以借此展现剩余(有时称为残余)极化。
图1B示意性说明电容器(例如包括存储层104(例如铁电层)的相对于图1A所说明的电容器100)的极化场(P-E)回路120。P-E回路120可表示包括多畴铁电材料的铁电层的P-E回路。在所说明的P-E回路120中，在首次极化之前，最初可存在铁电畴的统计分布，使得零场处的净极化为约零。初始极化(P)可由P-E曲线部分122表示。当通过施加正电场来首次极化铁电层时，以极化P＝0为开始，极化随场增大而增大，直到其在+Pmax处达到饱和。在+Pmax处达到饱和之后，当随后根据P-E曲线部分124来减小电场时，在E＝0处，极化可保持。保持极化在本文中称为剩余极化(+Pr)。为使极化返回到零，可施加负电场。足以使极化减小返回到零的电场在本文中称为矫顽场(Ec)。根据P-E曲线部分124，可施加负矫顽场(-Ec)来使极化从+Pr减小到零。如果进一步增大负电压或场的量值，那么磁滞回路表现得类似于正电压或场下但在相反意义上的磁滞回路。也就是说，负P的量值随负电场增大而增大，直到其在-Pmax处达到饱和。随后，当随后沿P-E曲线部分126减小电场的量值时，在E＝0处，剩余极化-Pr可保持。因此，铁电层展现可由相反方向上的施加电场反转的剩余极化+/-Pr的特性，其导致铁电电容器中的磁滞P-E回路。
通过使用薄膜技术，可将操作场或电压减小到低于标准芯片供应电压的水平。FeRAM使用P-E特性来使数据保持非易失性状态且允许快速及频繁覆写数据。因此，FeRAM具有易失性及非易失性两种存储器技术的有利特征。
仍参考图1B，在各种FeRAM装置中，使用电压脉冲来写入及读取数字信息。如果沿与剩余极化相同的方向施加电场脉冲，那么可不发生切换。归因于铁电材料的电介质响应，Pmax与Pr之间可存在极化改变ΔPNS。另一方面，如果沿与剩余极化相反的方向施加电场脉冲，那么可发生切换。例如，如果初始极化沿与施加电场相反的方向，那么铁电层的极化反转以导致增大切换极化改变ΔPs。
图1C示意性说明铁电电容器(例如图1A中包含铁电层作为存储层104的电容器100)的分别与非切换及切换相关联的时间电流响应曲线144及140。上文相对于图1B所说明的剩余极化的不同状态(+Pr及-Pr)可引起铁电电容器对施加电压脉冲的不同瞬时电流行为。基于电流时间响应差(例如瞬时电流、积分电流、电流的改变率等)，可确定与对应于剩余极化+P及-P的状态之间的切换相关联的各种参数。例如，可通过分别积分电流响应曲线140及144来确定切换电荷ΔQS及非切换电荷ΔQNS。电荷差ΔQ＝AΔP(其中A为电容器的面积)能够区分两个逻辑状态。
使用具有剩余极化(Pr及-Pr)的状态，FeRAM可实施为非易失性存储器，其优于DRAM。存储信息的非易失性又可减少能耗，例如通过减少或消除刷新。FeRAM还提供相较于一些非易失性存储器技术(例如快闪存储器)的优点。例如，FeRAM可提供比快闪存储器高几个数量级的循环耐久性。FeRAM还可提供比快闪存储器快几个数量级的写入时间(数纳秒到数十纳秒)。FeRAM还可提供为快闪存储器的写入及读取电压的小部分的写入及读取电压。
为提高非易失性存储器的可靠性，铁电层的剩余极化应适当较高，因为其与切换电荷成比例。例如，针对低于100nm节点，当铁电电容器的切换电荷(其可表示为ΔQ＝AΔP，其中A为电容器的面积且ΔP为切换极化)下降到低于约30fC、约25fC、约20fC、约15fC、约10fC、约5fC的阈值或这些值中的任一者之间的范围内的值时，可导致读取失效。针对根据各种实施例的低于100nm节点中的非易失性存储器装置，对应于切换电荷的切换极化ΔP可为约20μC/cm2到约60μC/cm2、约60μC/cm2到约100μC/cm2、约50μC/cm2到约140μC/cm2、约140μC/cm2到约180μC/cm2、约180μC/cm2到约220μC/cm2、约220μC/cm2到约260μC/cm2或这些值中的任一者之间的范围内的值以对应于剩余极化Pr>10μC/cm2，例如10μC/cm2到30μC/cm2、30μC/cm2到50μC/cm2、50μC/cm2到70μC/cm2、70μC/cm2到90μC/cm2、90μC/cm2到110μC/cm2、110μC/cm2到130μC/cm2或这些值中的任一者之间的范围内的值。
针对根据实施例的低功率非易失性存储器装置，低矫顽电压有利于铁电电容器的低功率及/或能量切换。例如，针对各种低功率系统(例如其内集成有FeRAM作为嵌入式存储器的系统)，矫顽电压(Ec)可为约1200mV、约1100mV、约1000mV、约900mV、约800mV、约700mV、约600mV、约500mV、约400mV、约300mV、约200mV或这些值中的任一者之间的范围内的值。
尽管存在这些优点，但针对先进技术节点(例如低于100nm节点)中的小单元大小，一些应用难以实现相对较高剩余极化(例如用于足够接通/切断比率、读取窗及非易失性的10μC/cm2)及超低电压操作(例如低于约1200mV)的相对较低矫顽电压(例如低于约1200mV)及非易失性(例如室温处的10年后的足够读取窗)。例如，尽管可通过在一定程度上减小一些材料的膜厚度来实现较低矫顽电压，但使膜厚度减小到低于特定厚度会增大许多铁电材料中的矫顽场以借此无法降低矫顽电压。因此，针对每一个别情况，厚度缩放可能是不够的。为解决这些及其它需要，本公开中公开存储器应用的铁电电容器，其可在超低电压(例如<1200mV)处切换，同时显示相对较高剩余极化(例如>10μC/cm2)。
发明者已发现，为实现非易失性存储器应用(例如FeRAM)的这些及其它所要性能参数，必须共同设计各种电容器元件的组合。特定来说，参考图1A，电容器100包括插入于上或第一导电氧化物电极层108与下或第二导电氧化物电极层112之间的存储层104。根据各种实施例，存储层104包括设计极性层。通过提供基底极性材料且使基底极性材料掺杂掺杂剂来设计极性层。基底极性材料包含一或多个金属元素及氧或氮中的一或两者。在一些实施例中，掺杂剂包括不同于一或多个金属元素的金属元素且以一浓度存在，使得电容器的铁电切换电压与具有未掺杂掺杂剂的基底极性材料的电容器的铁电切换电压相差超过约100mV。在一些其它实施例中，掺杂剂包括不同于一或多个金属元素的4d系列、5d系列、4f系列或5f系列中的一者的金属元素且以一浓度存在，使得极性层的剩余极化不同于无掺杂剂的基底极性材料的剩余极化。在一些实施例中，掺杂剂包括不同于一或多个金属元素的金属元素且以一浓度存在，使得极性层的剩余极化与无掺杂剂的基底极性材料的剩余极化相差超过约5μC/cm2。电容器100堆叠另外包括(例如)相对于晶体结构、组合物、厚度及具有进一步电极厚度的堆叠来结合存储层104设计的第一导电氧化物电极层108及第二导电氧化物电极层112。在一些实施例中，电容器100进一步包括极性层的相对侧上的第一结晶导电氧化物电极及第二结晶导电氧化物电极中的相应者上的第一势垒金属层及第二势垒金属层。
基底极性材料可为电介质材料、顺电材料或铁电材料，如本文中所描述。
如本文中所描述，电介质是指因为其不具有或具有非常少自由电子用于导电而大体上不导电的电绝缘体。可通过施加电场来极化电介质。电介质可分类为极性电介质及非极性电介质。
如本文中所描述，极性绝缘体或极性材料指包含具有永久电偶极矩的单位单元或分子单元的电绝缘材料。在这些材料中，如果没有外部电场，那么极性分子单元随机定向。因此，如果没有外部场，那么显示大体上无净偶极矩。当施加外部电场时，偶极可使其本身与外部电场对准，使得产生净偶极矩。
如本文中所描述，非极性绝缘体或非极性材料是指包含不具有永久电偶极矩的单位单元或分子单元的电绝缘材料。在这些材料中，如果没有外部电场，那么在单位单元中，正电荷的中心与负电荷的中心重合，使得分子大体上不具有净偶极矩。当施加电场时，正电荷经受沿电场的方向的力且负电荷经受沿与场相反的方向的力，使得单位单元内包含偶极(称为感应偶极)。
如本文中所描述，经受电介质极化的材料或电介质材料是指在被极化时感应极化大体上与所施加的外部电场成比例线性变动的绝缘材料。也就是说，不同于上文相对于图1B所描述的P-E曲线，电介质材料展现大体上线性P-E响应。因此，对应于极化曲线的斜率的电容率可为依据外部电场而变化的常数。
如本文中所描述，经受顺电极化的材料或顺电材料指在被极化时感应极化大体上随E非线性变动的绝缘材料。也就是说，材料展现大体上非线性P-E曲线。因此，对应于极化曲线的斜率的电容率在顺电材料中不是常数，而是依据外部电场而变化。然而，不同于上文相对图1B所描述的P-E曲线，顺电材料不展现磁滞性。
如本文中描述，经受铁电极化的材料或铁电质是指在被极化时感应极化大体上随E非线性变动的绝缘材料。除了如同顺电材料般显示非线性P-E曲线(如上文相对于图1B所描述)之外，经受铁电极化的材料或铁电材料指即使E为零但展示剩余非零极化的绝缘材料。因此，材料展现具有磁滞性的大体上非线性P-E曲线，如上文相对于图1G所描述。铁电材料的特点包含由沿相反方向施加的适当强度E使剩余极化的极性反转。因此，极化不仅取决于当前电场，且也取决于其历史，借此显示磁滞回路，如上文相对于图1B所讨论。
一些铁电材料在低于特定相变温度(称为居里(Curie)温度(TC))时展示实质铁电性，而在高于此温度时展示顺电性。在高于TC时，剩余极性消失，且铁电材料变换成顺电材料。许多铁电质在高于TC时完全损失其压电性，因为其顺电相具有中心对称晶体结构。因此，如本文中所描述，除非另有描述，否则描述为具有剩余极化的材料(例如铁电材料)是指低于TC的材料。
半导体装置的掺杂极性层
为实现电容器的上述性能参数，根据各种实施例，半导体装置(例如存储器装置)包含电容器，例如图1A中所说明般布置的电容器100。电容器包括存储层104，存储层104又包括结晶极性层，结晶极性层包括掺杂(例如可置换地掺杂)有掺杂剂的基底极性材料。在一些实施例中，基底极性材料包含一或多个金属元素及氧或氮中的一或两者。掺杂剂包括不同于一或多个金属元素的4d系列、5d系列、4f系列或5f系列中的一者的金属元素。掺杂剂以一浓度存在，使得极性层的剩余极化与无掺杂剂的基底极性材料的剩余极化相差超过约5μC/cm2。在一些其它实施例中，基底极性材料包括具有化学式ABO3的基底金属氧化物，其中A及B中的每一者表示占据基底极性材料的晶体结构的可互换原子位置的一或多个金属元素。掺杂剂包括不同于一或多个金属元素的4d系列、5d系列、4f系列或5f系列中的一者的金属元素。电容器另外包括极性层的相对侧上的第一结晶导电氧化物电极及第二结晶导电氧化物电极。结晶极性层具有钙钛矿结构、六方晶体结构或超晶格结构中的一者。电容器堆叠另外包括(例如)相对于晶体结构及/或组合物来结合存储层104设计的第一结晶导电氧化物电极108及第二结晶导电氧化物电极112。
根据各种实施例，基底极性材料包括基底铁电材料、基底顺电材料、电介质材料或其组合。根据本文中所公开的实施例，掺杂基底极性材料改变基底极性材料的铁电特性。
在一些实施例中，当基底极性材料包括基底铁电材料时，增大掺杂剂的浓度减小基底铁电材料的剩余极化。在这些实施例中，极性层为铁电层，但具有低于其不具有掺杂剂时的剩余极化的剩余极化。例如，掺杂剂的浓度可以一浓度存在，使得极性层为具有大体上零剩余极化的顺电层。然而，实施例不受限于此，且在其它实施例中，当基底极性材料包括基底铁电材料时，增大掺杂剂的浓度增大基底铁电材料的剩余极化。在这些实施例中，极性层为铁电层，但具有高于其不具有掺杂剂时的剩余极化的剩余极化。
在一些实施例中，当基底极性材料包括基底顺电材料或基底电介质材料时，增大掺杂剂的浓度增大基底顺电材料或基底电介质材料的剩余极化。在这些实施例中，掺杂剂包括元素且以一浓度存在，使得基底顺电材料或基底电介质材料转换成铁电材料且所得极性层为铁电层。然而，实施例不受限于此，且在其它实施例中，当基底极性材料包括基底铁电材料时，增大掺杂剂的浓度可不导致基底铁电材料的剩余极化增大。在这些实施例中，掺杂剂包括元素且以一浓度存在，使得基底顺电材料或基底电介质材料不转换成铁电材料，使得所得极性层为顺电或电介质层。
从装置的观点看，使存储层104经受稳态之间(例如+Pr态与-Pr态之间)的大体上完全切换以获得清楚数字信息可能很重要。可由足够高场及足够长脉宽实现实质完全切换。切换时间取决于许多因素，例如畴结构、积极有利铁电畴的成核率、铁电畴壁的迁移率等。在不受任何理论约束的情况下，假定施加大于矫顽场的足够场，切换时间(t0)的下限可如下与铁电畴壁在具有厚度(d)的电容器膜中从一个电极传播到另一电极的时间相关：
t0＝d/c，
其中c为畴壁的速度。畴壁的速度可与声速(约4000m/s)对应。例如，针对200nm厚极性层，t0可为约50ps。然而，常规铁电堆叠(例如使用Pt电极)可显示厚度效应，其中减小厚度d仅可在一定程度上减少切换时间，而进一步减小不会导致切换速度降低。在不受任何理论约束的情况下，此效应可归因于各种因素，其包含随d减小而增大有效矫顽场，此反过来可由形成于极性层与(若干)电极之间的界面电介质层引起。此界面层可导致电荷注入到界面层中的效应以导致屏蔽效应，其增大有效矫顽场。因此，为实现根据本文中所描述的各种实施例的铁电电容器的快速(例如<20ns)及低电压(例如<1200mV)切换，发明者已优化厚度、掺杂极性层的组合物及氧化物电极(例如具有匹配掺杂极性层的晶体结构)，如本文中所描述。
为实现这些及其它优点，在本文所公开的各种实施例中，存储层104(图1A)为掺杂铁电层且有利地经受可对应于矫顽电压的跨存储层104的电压处的铁电转变，电压可低于约1200mV、约1100mV、约1000mV、约900mV、约800mV、约700mV、约600mV、约500mV、约400mV、约300mV、约200mV、约100mV或由这些电压中的任一者界定的范围内的电压。在一些实施例中，可实现这些低电压，同时显示相对较高剩余极化(例如>10μC/cm2)。通过本文中所描述的特征的各种组合来实现相对较低电压铁电转变及相对较高剩余极化的组合。
在本文所公开的各种实施例中，存储层104(图1A)为铁电层且由具有相对较高起始剩余极化(例如>10μC/cm2)的基底铁电材料形成，基底铁电材料掺杂有掺杂剂，其中掺杂剂使基底铁电材料的剩余极化相对于未掺杂基底铁电材料降低至少5％。
在本文所公开的各种实施例中，可具有匹配于极性层的晶体结构的存储层104(图1A)具有匹配于第一导电氧化物电极层108及第二导电氧化物电极层112中的一或两者的晶格常数的约25％、约20％、约15％、、约10％、约5％、约2％、1％或由这些值中的任一者界定的范围内的百分比内的晶格常数。存储层104及第一导电氧化物电极层108及第二导电氧化物电极层112中的一或两者的至少部分可为假晶的。
因此，根据本文中所公开的各种实施例，为实现快速及低电压切换，存储层104具有小于约200nm、约150nm、约100nm、约50nm、约20nm、约10nm、约5nm、约2nm或由这些值中的任一者界定的范围内的厚度的厚度。在一些实施方案中，这些厚度可为临界参数，使得当厚度超过这些值时，无法实现所要切换电压及/或切换时间。
另外，在本文所公开的各种实施例中，存储层104掺杂有依据铁电氧化物层的金属原子的总数浓度大于约5.0％的掺杂剂。掺杂存储层104具有剩余极化，其与具有相同组合物但无掺杂剂的存储层104相差大于约5μC/cm2且具有大于约10μC/cm2的最终剩余极化。
如上文所描述，基底极性材料可为电介质材料、顺电材料或铁电材料，如上文所描述。如所描述，在一些实施例中，掺杂剂可减小为铁电材料的基底极性材料的剩余极化，同时减小自由能曲线的双阱电势。在一些其它实施例中，掺杂剂可通过掺杂为顺电材料的基底极性材料来引入剩余极化，其可伴随自由能曲线的双阱电势。在一些其它实施例中，掺杂剂可通过掺杂为电介质材料的基底极性材料来引入剩余极化，其可伴随自由能曲线的双阱电势。在这些实施例中，基底极性材料包括电介质材料，且掺杂剂增大电介质材料的铁电性，使得极性层具有大于约10μC/cm2的剩余极化。在一些实施例中，电介质材料包括Hf、Zr、Al、Si或其混合物的氧化物中的一或多者。在一些实施例中，电介质材料具有由Hf1-xExOy表示的化学式，其中x及y中的每一者大于零，且其中E选自由以下各者组成的群组：Al、Ca、Ce、Dy、Er、Gd、Ge、La、Sc、Si、Sr、Sn或Y。在一些实施例中，电介质材料具有由Al1-xRxN、Ga1-xRxN或Al1-x-yMgxNbyN表示的化学式，其中x及y中的每一者大于零，且其中R选自由以下各者组成的群组：Al、Ca、Ce、Dy、Er、Gd、Ge、La、Sc、Si、Sr、Sn或Y。
铁电电容器的极性层的晶体结构及组合物
根据各种实施例，存储层104(图1A)包括具有钙钛矿晶格结构、六方晶格结构或超晶格结构的结晶极性层。
在一些实施例中，极性层包括具有由A(m-x)A'xB(n-y)B'yOz表示的化学式的铁电氧化物，其中m、n及z为整数，且其中x及y中的一或两者大于零。A及A'为占据晶体结构中的可互换原子位置的金属，且B及B'为占据晶体结构中的可互换原子位置的金属。A'及B'中的一或两者可为掺杂剂。因此，在这些实施例中，铁电氧化物包括可由基底化学式AmBnOz表示的基底极性材料，其掺杂有一或多个掺杂剂A'及/或B'以具有化学式A(m-x)A'xB(n-y)B'yOz。
在上述由A(m-x)A'xB(n-y)B'yOz表示的化学式中，A及B可表示多于一个原子，使得铁电氧化物为掺杂固溶体。也就是说，在一些实施例中。铁电氧化物可由(A1,A2,...AN)(m-x)A'x(B1,B2,...BM)(n-y)B'yOz表示的固溶体的通式表示，其中m、n及z为整数，且其中x及y中的一或两者大于零。A1,A2,...AN及A'占据晶体结构中的可互换原子位置，且B1,B2,...BM及B'占据晶体结构中的可互换原子位置。A'及B'中的一或两者可为掺杂剂，而A1,A2,...AN及B1,B2,...BM为合金元素。因此，在这些实施例中，铁电氧化物包括可由基底化学式(A1,A2,...AN)m(B1,B2,...BM)nOz表示的基底极性材料，其掺杂有一或多个掺杂剂A'及/或B'以具有化学式(A1,A2,...AN)(m-x)A'x(B1,B2,...BM)(n-y)B'yOz。以类似方式，在由A(m-x)A'xB(n-y)B'yOz表示的化学式中，A'及B'可表示多于一个原子，使得铁电氧化物掺杂有多个掺杂剂，例如占据可互换原子位置的(A'1,A'2,...A'N)x及占据可互换原子位置的(B'1,B'2,...B'M)y，其中A'1,A'2,...A'N及B'1,B'2,...B'M中的每一者可表示掺杂剂。为简化本文中所描述的表示，一些化合物可表示为无下标x、y、z、m、n、M及N中的一或多者，所述化合物将被理解为具有适合于满足电荷中性及化学计量等的下标的值。例如，由(A1,A2,...AN)(m-x)(A'1,A'2,...A'N)x(B1,B2,...BM)(n-y)(B'1,B'2,...B'M)yOz表示的掺杂合金可(但不限于)表示为(A1,A2,...AN)(A',A'2,...A'N)(B1,B2,...BM)(B'1,B'2,...B'M)O。
尽管(若干)掺杂剂A'及合金元素A1,A2,...AN及(若干)掺杂剂B'及合金元素B1,B2,...BN可占据晶体结构中的相应可互换原子位置，但(若干)掺杂剂指所得极性层上具有特定属性及技术效应(例如铁电性质)的置换元素。特定来说，如本文中所描述，掺杂剂指(例如)可置换地替换基底材料中的原子的元素，其中掺杂剂具有不同于其替换的原子的氧化态。另外，掺杂剂以一浓度存在，使得极性层的剩余极化与无掺杂剂的基底极性材料的剩余极化相差超过约5μC/cm2，其中有效浓度导致掺杂极性层的剩余极化大于约5μC/cm2，及其它铁电性质。在各种实施例中，掺杂剂可为4d系列、5d系列、4f系列或5f系列中的一者的金属元素。在一些实施例中，掺杂剂包括镧系元素或铌。另外，掺杂剂A'及/或B'及其浓度使得金属原子可达到在基底极性材料的顺电相的晶格常数中占0.3％到2％的范围内的原子位置的自发畸变。在各种实施例中，具有上述特性的掺杂剂以依据极性层中的金属原子的总数大于0.1％且小于25％的有效浓度存在，且其中极性层经受低于约1200mV的电压处的铁电转变。下文将讨论使用(若干)掺杂剂来设计晶体结构以实现极性层的这些及其它特性的额外细节。
参考图2A，根据一些实施例，结晶极性层具有钙钛矿结构204A。所说明的钙钛矿结构204A表示呈顺电态的结晶氧化物，其可具有化学式ABO3，其中A及B中的每一者表示一或多个金属阳离子且O表示氧阴离子。结晶极性层可具有由A表示的多于一个元素(例如A1,A2,...AN)及/或由B表示的多于一个元素(例如B1,B2,...BN)，且可掺杂有由A'表示的一或多个掺杂剂(例如A'1,A'2,...A'N)及/或由B'表示的一或多个掺杂剂(例如B'1,B'2,...B'N)，如上文所描述。如通常所绘制，A位阳离子占据角，而B位阳离子位于钙钛矿结构204A的体心中。每单位单元的三个氧原子置放在钙钛矿结构204A的面上。各种钙钛矿结构具有(但不限于)接近约
Figure BDA0003376289390000152
的晶格常数(归因于氧八面体网络的刚性)及
Figure BDA0003376289390000151
的明确界定的氧离子半径。有利地，A位及B位两者上的许多不同阳离子可置换为掺杂剂以实现本文中所描述的各种有利性质，同时维持总晶体结构。根据各种实施例，掺杂剂原子可占据A或B位以形成置换掺杂固溶体。应了解，占据A位的掺杂剂对基底极性材料的效应可非常不同于占据B位的掺杂剂。
仍参考图2A，在包括钛酸钡(BaTiO3)的极性层(其可为具有立方钙钛矿结构的顺电材料)的说明性实例中，A位由Ba原子占据，而Ti原子占据B位且由O原子的八面体包围，且O原子定位在单位单元的每一面的中心处。在高于居里温度(对于BaTiO3来说，其可为约130℃)时，在顺电相中，钙钛矿结构204A可为立方或四方的。在顺电相中，O原子可占据相对于单位单元的相对面上的每一对O原子的中间位置。在低于居里温度时，在铁电相中，钙钛矿结构204A可具有其中B子晶格(例如BaTiO3中的Ti子晶格)及O原子可相对于Ba原子(被视为参考)沿相反方向移位的四方结构。这些原子移位可伴随变成四方(当顺电相为立方时)或进一步长四方(当顺电相为四方时)的单位单元的小驰豫且产生稳定极化(例如约26μC/cm2)。在四方相中，破坏立方对称性以导致具有沿[100]、[010]及[001]方向的极化的六个对称等效变体。
参考图2B，根据一些实施例，结晶极性层具有六方晶体结构204B-1/204-B-2。六方晶体结构204-B1表示侧视图，而六方晶体机构204-B2表示俯视图。六方晶体结构204B-1/204-B-2表示呈铁电态的结晶氧化物且可由化学式RMnO3表示，其中R表示金属阳离子，Mn表示锰阳离子，且O表示氧阴离子。在这些实施例中，结晶极性层可具有占据可互换原子位置的由R表示的多于一个元素(例如A1,A2,...AN)及/或占据可互换原子位置多于一个元素及Mn(例如B1,B2,...BN)，且可掺杂有由A'表示的一或多个掺杂剂(例如A'1,A'2,...A'N)及/或由B'表示的一或多个掺杂剂(例如B'1,B'2,...B'N)，如上文所描述。在一些实施例中，R为选自由以下各者组成的群组的元素：铈(Ce)、镝(Dy)、铒(Er)、铕(Eu)、钆(Gd)、钬(Ho)、镧(La)、镥(Lu)、钕(Nd)、镨(Pr)、钷(Pm)、钐(Sm)、钪(Sc)、铽(Tb)、铥(Tm)、镱(Yb)及钇(Y)。六方晶体结构204B-1展示MnO5三方双角锥的两个层及R3+离子的两个层。根据实施例的具有六方晶体结构的结晶极性层可具有相对较高剩余极化及600K到1000K之间的范围内的相对较高TC。具有所说明的六方结构的结晶极性层包含MnO5双角锥的紧密堆积层，其共享ab平面(图2B中的x-y平面)内的角。沿六方c轴(图2B中的z方向)，MnO5的层由R3+离子完全分离。低于TC时的双角锥位的配合倾斜使R3+离子沿c轴位移到两个非等效位中。单位单元内的两个R3+离子向上(向下)移动且一个R3+离子向下(向上)移动以产生铁电态。氧离子还在ab平面内位移。R3+离子及氧离子两者的位移促成铁电极化，如角锥结构204B-3中所说明。
参考图2C，根据一些实施例，结晶极性层具有超晶格结构204C-1。所说明的超晶格结构204C-1表示呈顺电态的结晶氧化物，其可具有化学式ABO3，其中A及B中的每一者表示两个或更多个金属阳离子且O表示氧阴离子。例如，A可表示A1,A2,...AN及/或B可表示B1,B2,...BN，且极性层可掺杂有由A'表示的一或多个掺杂剂(例如A'1,A'2,...A'N)及/或由B'表示的一或多个掺杂剂(例如B'1,B'2,...B'N)，如上文所描述。
在各种实施例中，超晶格结构可包含与一或多个A2B2O3层交替的一或多个A1B1O3层且可表示为超晶格结构[A1B1O3/A2B2O3]n，其中n为可为1到100的交替层对的数目。超晶格结构可为有序化合物，其中A1B1O3层及A2B2O3层中的每一者可具有两个或更多个原子单层但尽可能只有两个原子单层。在所说明的实施例中，单位单元可由x或[100]及y或[010]方向界定的五个平行平面界定。在所说明的实施例中，B1及B2相同且单位单元具有沿z或[001]方向的由化学式A1BO3表示的上半部及由化学式A2BO3表示的下半部，其中每一半部可相对于原子位置类似于上文相对于图2A所描述的钙钛矿结构204A。在单位单元的上半部中，第一阳离子A1占据与上面相交的角，而第二阳离子A2占据与下面相交的角。以类似于上文相对于图2A所描述的钙钛矿结构204A的方式，B位阳离子位于体心中且每单位单元的三个氧原子置放在面上。单位单元的下半部为上半部的镜像且对称面为上半部的下面，使得下半部的上面由上半部的下面界定。因此，在单位单元的下半部中，第二阳离子A2占据与上面相交的角，而第一阳离子A1占据与下面相交的角。以类似于上文相对于图2A所描述的钙钛矿结构204A的方式，B位阳离子位于体心中且每单位单元的三个氧原子置放在面上。因此，在[001]方向上，具有A1阳离子及O阴离子的A1/O平面与具有A2阳离子及O阴离子的A2/O平面交替，其中具有B阳离子及O阴离子的平面插入于每一对交替A1/O及A2/O平面之间以借此形成由交替A1BO3层及A2BO3层形成在原子层水平处的A1BO3/A2BO3超晶格。箭头指示与A1BO3/A2BO3超晶格中的不同能量降低畸变相关联的各种原子移动。在超晶格结构204C-1中，A1及A2阳离子、B阳离子及O阴离子上所指示的向上及向下箭头指示可在极性层经受铁电相变以借此导致极化(Ps)时响应于电场而在一些超晶格结构中发生的原子位移的方向。超晶格结构204C-2及240C-3中说明氧原子沿指示方向旋转以导致交替极化态，其取决于材料。
在各种实施例中，包括SrTiO3层的超晶格结构的交替层中的一者及交替氧化物层的另一者由A2TiO3或A2B2O3表示。仍参考图2C，具有超晶格结构的极性层的说明性实例包括有序合金，有序合金包括超晶格，超晶格包含与包括PbTiO3的第二层交替的包括SrTiO3的第一层。在此实例中，参考图2C，A1阳离子、A2阳离子及B阳离子分别表示Pb阳离子、Sr阳离子及Ti阳离子，使得超晶格结构包括由[SrTiO3/PbTiO3]n表示的与PbTiO3(例如图2C中的单位单元的上半部)交替的SrTiO3层(例如图2C中的单位单元的下半部)。在一些实施例中，超晶格结构包括由[SrTiO3/LaAlO3]n表示的与LaAlO3交替的SrTiO3层。
在一些实施例中，极性层包括选自由以下各者组成的群组的铁电氧化物：BaTiO3、PbTiO3、KNbO3、NaTaO3、BiFeO3及PbZrTiO3。
在一些实施例中，极性层包括选自由以下各者组成的群组的铁电氧化物：Pb(Mg,Nb)O3、Pb(Mg,Nb)O3-PbTiO3、PbLaZrTiO3、Pb(Sc,Nb)O3、BaTiO3-Bi(Zn(Nb,Ta))O3及BaTiO3-BaSrTiO3。
在一些实施例中，极性层包括选自由以下各者组成的群组的铁电氧化物：LiNbO3、LiTaO3、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO。
在一些实施例中，基底铁电材料具有六方晶体结构，其中基底铁电材料包括LuFeO3或具有由RMnO3表示的化学式，且其中R为稀土元素。
在一些实施例中，极性层包括Pb(Ti1-yZry)O3或Pb(Ti1-y-zZryNbz)O3，其中y及z中的每一者大于零。
在一些实施例中，极性层包括(Bi1-xLax)FeO3、(Bi1-xCex)FeO3及BiFe1-yCoyO3中的一者。
与存储层集成的导电氧化物电极
用于使本文中所描述的各种极性层与氧化物电极集成以形成电容器的材料的选择及其沉积工艺可取决于各种因素，其包含装置架构、热预算、性能、可靠性、集成难度、环境问题、成本及电容器的其它材料。将极性层集成在顶部电极与底部电极之间以形成本文中所公开的存储器装置的电容器面临许多挑战。例如，在相对较高温度(例如300℃到800℃)处在含氧氛围中沉积例如铁电氧化物的一些极性层，且电极的至少一者(例如极性层形成在其上的底部电极)应在这些条件下抗氧化且能够承受极性氧化物的处理条件。为此，工业中的一些极性层已与抗氧化贵金属(例如Pt及Pd)集成。然而，因为贵金属难以蚀刻且具有弱粘附性，所以其集成在工业中受到限制。此外，贵金属会在扩散于下伏Si衬底内时在下伏Si衬底中形成深能级且严重降低晶体管性能。另外，一些电极会不利地影响极性层的铁电性质，例如减小剩余极化。
另外，发明者已发现，可通过设计根据本文中所描述的实施例的包括导电氧化物的上电极及下电极的材料组合物及晶体结构来维持或改进铁电电容器的各种铁电特性，其包含切换电压、切换时间、剩余极化、饱和极化、矫顽场、铁电转变温度、电极的导电性及泄漏电流等。例如上文所描述，常规铁电电容器(例如包含Pt电极的铁电电容器)可导致极性层与(若干)电极之间的界面层，其可导致电荷注入及屏蔽效应以借此增大极性层的有效矫顽场。不同于常规铁电堆叠，根据本文中所描述的实施例的设计电极可减少或消除这些效应。此外，根据本文中所描述的实施例的包括导电氧化物的上电极及下电极可充当扩散势垒且能够在不使用难以集成的贵金属(例如Pt或Pd)的情况下集成上述各种极性层。
为解决这些及其它目的，根据各种实施例，电容器堆叠包括极性层的相对侧上的第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极，其中极性层可为本文中所公开的极性层中的任一者。在各种实施例中，极性层包括掺杂有掺杂剂的任何结晶基底极性材料，如本文中所描述。基底极性材料包含一或多个金属元素及氧或氮中的一或两者，其中掺杂剂包括不同于一或多个金属元素的金属元素且以一浓度存在，使得极性层的剩余极化与无掺杂剂的基底极性材料的剩余极化相差超过约5μC/cm2。电容器堆叠另外包括极性层的相对侧上的第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极，其中极性层具有匹配于第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极中的一或两者的晶格常数的约20％内的晶格常数。在一些其它实施例中，半导体装置包括电容器堆叠，电容器堆叠又包括结晶极性层，结晶极性层包括可置换地掺杂有掺杂剂的基底极性材料。基底极性材料包括具有钙钛矿结构、六方晶体结构或超晶格结构中的一者的金属氧化物。掺杂剂包括不同于金属氧化物的(若干)金属的4d系列、5d系列、4f系列或5f系列中的一者的金属。电容器堆叠进一步包括结晶极性层的相对侧上的第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极，其中结晶极性层具有与第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极中的一或两者相同的晶体结构。相对于图3来说明可实现这些所要效应的实例电容器堆叠。
图3示意性说明根据一些实施例的包括第一(下)导电或半导电氧化物电极304及第二(上)导电或半导电氧化物电极300及插入于第一导电或半导电氧化物电极304与第二导电或半导电氧化物电极300之间的极性层308且具有匹配晶体结构的电容器堆叠312的层的晶体结构。在所说明的实施例中，匹配晶体结构为钙钛矿结构，如上文相对于图2A所描述。在此实施例中，极性层308包括具有由A(m-x)A'xB(n-y)B'yOz表示的化学式的铁电氧化物，其中A及A'占据钙钛矿晶体结构中的可互换原子位置，其中B及B'占据钙钛矿晶体结构中的可互换原子位置，其中A'及B'中的一或两者为掺杂剂，其中m、n及z为整数，且其中x及y中的一或两者大于零。如上文所描述，A可表示形成固溶体的一或多个合金元素，A可表示形成固溶体的一或多个合金元素，且A'及B'中的每一者可表示一或多个掺杂剂。第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300中的一或两者包括具有由C(p-u)C'uD(q-v)D'vOw表示的化学式的氧化物，其中C及C'占据钙钛矿晶体结构中的可互换原子位置，其中D及D'占据钙钛矿晶体结构中的可互换原子位置，其中p、q及w为整数，且其中u及v中的一或两者大于零。额外元素(例如C”、C”'等)可占据可与C及C'互换的原子位置，且额外元素(例如D”、D”'等)可占据可与D及D'互换的原子位置以形成固溶体。不同元素及其原子分率可经调谐以将晶格常数调谐成更紧密匹配极性层308的晶格常数及/或调谐电阻率及其它参数。
在本文所公开的各种实施例中，极性层308及第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300的组合物可经调谐使得极性层308具有匹配于接触极性层308的第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300中的一或两者的晶格常数的约25％、约20％、约15％、约10％、约5％、约2％、约1％、约0.5％、约0.2％、约0.1％或由这些值中的任一者界定的范围内的百分比内的晶格常数。
极性层308及第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300中的一或两者的至少部分可为假晶或假晶应变的。例如，根据实施例，极性层308包含具有约10nm到约500nm之间的横向尺寸的区域，其与第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300假晶。假晶区域可对应于(例如)极性层308的晶粒。在不受任何理论约束的情况下，所属领域的一般技术人员应了解，是否实现假晶性取决于层的厚度及晶格失配及其它因素，其中只要应变能低于用于形成失配位错的临界能，那么可实现至少部分假晶性。发明者已意识到，层的相对较低晶格失配及至少部分假晶形成可减小接触电阻以借此促成铁电电容器实现低电压切换(例如<1200meV)，如本文中所描述。另外，可通过设计结晶极性层形成在其上的下电极的材料组合物及晶体结构来外延生长结晶极性层的至少一部分(例如一或多个晶粒)，使得可将下电极的平面内晶格常数及/或晶体对称性施加于形成在其上的结晶极性层。在不受任何理论约束的情况下，由极性层与第一结晶导电或半导电氧化物电极及/或第二结晶导电或半导电氧化物电极之间的晶格失配所致的外延应变可与极性层强耦合。在一些情境下，可外延稳定不存在于极性层的体相图中的(若干)新相，应变设计可将特定铁电性质调谐成所要值，及/或失配位错可部分或完全缓解应变以调谐铁电性质。
因此，为得到这些及其它益处，根据本文中所描述的各种实施例，第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300中的一或两者具有约0.5nm到约5nm、约5nm到约10nm、约10nm到约15nm、约15nm到约20nm、约20nm到约25nm、约25nm到约30nm、约30nm到约35nm、约35nm到约40nm、约40nm到约45nm、约45nm到约50nm之间的厚度或由这些值中的任一者界定且包含这些值中的任一者的范围内的厚度。此外，厚度还可经优化以减小由电极的体电阻添加到切换电压的串联电压。
在其中极性层308具有上文所公开的钙钛矿结构的一些实施例中，第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300中的一或两者包括选自由以下各者组成的群组的氧化物：(La,Sr)CoO3、SrRuO3、(La,Sr)MnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、LaNiO3、SrRuO3、LaMnO3、SrMnO3、LaCoO3、SrCoO3或IrO3。
在一些实施例中，具有钙钛矿结构的第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300中的一或两者的薄层(例如5nm到15nm)可充当具有钙钛矿结构的极性层308形成或生长在其上的模板以实现各种优点，其包含应变设计、低接触电阻及极性层308的铁电性质的保持或增强，如上文所描述。然而，可通过形成具有进一步电极的堆叠来实现电极的总性能的进一步提高。例如，进一步电极可提供更高导电性，使得包含第一导电或半导电氧化物电极304及形成在其上的第一进一步电极的第一电极堆叠可提供比具有相当或相同厚度的第一导电或半导电氧化物电极304低的总电阻率。类似地，包含第二导电或半导电氧化物电极300及形成在其上的第二进一步电极的第二电极堆叠可提供比具有相当或相同厚度的第二导电或半导电氧化物电极300低的总电阻率。此外，进一步电极可充当(例如)针对氧扩散的扩散势垒。发明者已发现，可使用包括导电二元氧化物的进一步电极来实现这些及其它优点。在这些实施例中，极性层308直接接触第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300中的一或两者，且电容器进一步包括形成在第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300中的一或两者上的进一步电极，其中进一步电极包括选自由以下各者组成的群组的导电二元金属氧化物：铱(Ir)氧化物、钌(Ru)氧化物、碲氧化物、钯(Pd)氧化物、锇(Os)氧化物或铼(Re)氧化物。尽管二元氧化物具有非钙钛矿结构，但其提供更高导电性，且其上形成有钙钛矿结构的导电或半导电氧化物电极可提供具有相对较低温度处的钙钛矿结构的极性层308的生长(例如外延生长)的晶种或模板。
如本文中所描述，第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300中的一或两者或分别包括第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300的第一电极堆叠及第二电极堆叠中的一或两者具有足够高导电性，使得其可充当适合于低切换电压切换(例如<1200meV)的导电电极。因此，在各种实施例中，第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300中的一或两者或分别包括第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300的第一电极堆叠及第二电极堆叠中的一或两者具有低于约0Ohm-cm、约1Ohm-cm、约0.05Ohm-cm、约0.02Ohm-cm、约0.01Ohm-cm、约0.005Ohm-cm、约0.002Ohm-cm、约0.001Ohm-cm、约0.0005Ohm-cm的电阻率或由这些值中的任一者界定的范围内的电阻率。
尽管在相对于图3的以上描述中，极性层308与第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300中的一或两者之间的匹配晶体结构的说明实例为钙钛矿结构，但实施例不受限于此，且应了解，根据一些其它实施例，本文中针对具有钙钛矿结构的第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300所描述的各种材料及堆叠组合可与具有上文相对于图2C所描述的超晶格结构的极性层308集成。
在一些其它实施例中，极性层308与第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300中的一或两者之间的匹配晶体结构可为上文相对于图2B所描述的六方结构。
在一些其它实施例中，第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300中的一或两者的晶体结构可为铜铁矿结构、尖晶石结构或立方结构。在这些实施例中，第一导电或半导电氧化物电极304及第二导电或半导电氧化物电极300中的一或两者可包括以下中的一或多者：可与具有六方晶体结构的极性层集成的PtCoO2及PdCoO2、掺Al的ZnO及具有铜铁矿结构的其它导电氧化物；及可与具有钙钛矿或超晶格结构的极性层集成的具有尖晶石结构的Fe3O4、LiV2O4及其它氧化物及/或具有立方结构的掺Sn的In2O3；等。
通过掺杂基底极性材料的铁电电容器的低电压切换及非易失性的极性层设计
如上文所讨论，难以实现其中极性层具有相对较高剩余极化同时具有用于超低电压应用的相对较低铁电转变电压的半导体装置(例如FeRAM装置)的铁电电容器。另外，设计非易失性存储器应用的极性层(例如)使得数据可在至少10年之后在室温读取已面临更大挑战。为解决这些及其它需要，下文中公开能够以超低电压(例如<1200mV)切换同时显示用于非易失性存储器应用的相对较高剩余极化(例如>10μC/cm2)的铁电电容器(例如FeRAM)的设计方法。根据各种实施例，电容器包括极性层，极性层包括掺杂有掺杂剂的结晶基底极性材料，如本文中所描述。基底极性材料包含一或多个金属元素及氧或氮中的一或两者，其中掺杂剂包括不同于一或多个金属元素的金属元素且以一浓度存在，使得电容器或极性层的铁电切换电压与无掺杂剂的基底极性材料的铁电切换电压相差超过约100mV，及/或极性层的剩余极化与无掺杂剂的基底极性材料的剩余极化相差超过约5μC/cm2。电容器堆叠另外包括极性层的相对侧上的第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极，其中极性层具有匹配于第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极中的一或两者的晶格常数的约20％内的晶格常数。
使用本文中所描述的设计方法，电容器或包含在其内的存储层104(图1A)具有在低于铁电转变温度时低于约1200mV、约1100mV、约1000mV、约900mV、约800mV、约700mV、约600mV、约500mV、约400mV、约300mV、约200mV、约100mV或由这些值中的任一者界定的范围内的电压的切换电压。另外，存储层104(图1A)可具有5μC/cm2到30μC/cm2、30μC/cm2到50μC/cm2、50μC/cm2到70μC/cm2、70μC/cm2到90μC/cm2、90μC/cm2到110μC/cm2、110μC/cm2到130μC/cm2、130μC/cm2到150μC/cm2或由这些值中的任一者界定的范围内的值的剩余极化。
图4A示意性说明对应于通过稳定剩余极化态之间的铁电转变的切换的与由双阱曲线的两个阱之间的势垒引起的磁滞相关联的极化场(P-E)回路400A及相关联原子位移。如上文相对于图2A及1B所描述，P-E回路400A特征化为：以其中极性层呈具有顺电钙钛矿结构204A(图2A)的顺电相的极化P＝0开始，极化随场增大而增大，直到其在+Pmax处达到饱和。在+Pmax处达到饱和之后，当随后减小电场时，在E＝0处，剩余极化+Pr保持，且极性层呈第一铁电相。在低于居里温度时，在第一铁电相中，钙钛矿结构204A-1可具有其中B子晶格及O原子可相对于A原子(被视为参考)沿相反方向移位的四方结构。在施加增大负电场直到在-Pmax处达到饱和且随后使电场减小返回到E＝0之后，剩余极化-Pr保持，且极性层呈第二铁电相。在低于居里温度时，在第二铁电相中，钙钛矿结构204A-2可具有其中B子晶格及O原子可相对于A原子(被视为参考)沿相反方向移位及相对于第一铁电相沿相应相反方向移位在四方结构。
图4B说明具有钙钛矿晶体结构的铁电层的对应于通过剩余极化态之间的铁电转变的切换的展现双阱电势的示意性自由能曲线400B及相关联原子位移。仅为了说明且不受限于极性层的晶体结构，本文中相对于具有钙钛矿结构的极性层来描述极性层中的铁电切换现象。如所说明，双阱电势自由能曲线400B中的两个局部最小值表示具有剩余极化+Pr及-Pr的第一铁电态及第二铁电态，其分别由四方钙钛矿结构204A-1及204A-2表示。两个铁电态由双阱能量势垒ΔE分离。发明者已认识到，可通过降低自由能曲线的此能量势垒同时维持相对较大极化值来获得具有超低转变电压及非易失性存储器状态的铁电电容器。
图4C是展示根据实施例的通过使基底铁电氧化物层掺杂不同量的掺杂剂以借此调谐稳定剩余极化态之间的能量势垒以实现超低转变铁电转变电压所形成的铁电氧化物层的自由能曲线的双阱电势的计算的曲线图400C。在所说明的实例中，用于计算的基底铁电氧化物为PbZrTiO3，且掺杂剂为可置换可互换地占据钙钛矿结构的A位的La，使得极性层包括PbLaZrTiO3。在所说明的实例中，基底铁电氧化物具有约90μC/cm2的起始剩余极化及约290meV的起始双阱电势。在累计达La的25％之后，双阱能量势垒已减小约100meV而到约190meV，其伴随剩余极化减小约15μC/cm2。实例计算展示满足适合于非易失性存储器的极性层的组合物，极性层能够以低至约200mV的超低电压切换，同时显示用于非易失性的约75μC/cm2的相对较高剩余极化。
发明者已发现，所说明的实例中的方法可推广到本文中所描述的各种基底极性材料及掺杂剂，其取决于应用相依参数，例如转变(例如切换)电压及/或剩余极化。根据实施例，起始基底铁电氧化物具有相对较高剩余极化以(例如)解释随掺杂的相同减小(如相对于图4C所说明)及非易失性的所要水平。根据实施例，当基底极性材料为基底铁电材料时，基底铁电材料的组合物经选择或调谐使得基底铁电材料的剩余极化及掺杂极性材料的剩余极化为约5μC/cm2到约30μC/cm2、约30μC/cm2到约50μC/cm2、约50μC/cm2到约70μC/cm2、约70μC/cm2到约90μC/cm2、约90μC/cm2到约110μC/cm2、约110μC/cm2到约130μC/cm2、约130μC/cm2到约150μC/cm2或由这些值中的任一者界定的范围内的值。取决于应用，当基底极性材料为基底铁电材料时，基底铁电材料的组合物经选择或调谐使得基底铁电材料的双阱能量势垒及掺杂极性材料的双阱势垒为200meV到300meV、300meV到400meV、400meV到500meV、500meV到600meV、600meV到700meV、700meV到800meV、900meV到1000meV或由这些值中的任一者界定的范围内的值。将本文中所描述的掺杂剂添加到具有相对较高剩余极化及相对较高双阱能量势垒的起始基底铁电材料。所添加的掺杂剂可使双阱能量势垒降低0meV到100meV、100meV到200meV、200meV到300meV、300meV到400meV、400meV到500meV或由这些值中的任一者界定的范围内的值。所添加的掺杂剂可使剩余极化降低约5％、约10％、约20％、约30％、约40％、约50％、约60％、约70％或由这些值中的任一者界定的范围内的值。
发明者己发现，双阱电势调谐法还能够调谐铁电电容器达到高数据保持性能。在建立剩余极化之后，铁电态因为可引起反向切换的各种效应而无法理想地无期限保持其剩余极化。极化随时间略微减小，其可称为保持损耗，其特征化为切换电荷与非切换电荷之间的差随时间变小。保持损耗经观察为磁滞的剩余极化的长期驰豫，其可通过在状态由写入脉冲存储特定时段之后(例如)借由读取脉冲测量保持电荷来确定。
针对许多非易失性存储器应用，铁电电容器应(例如)至少在室温存储数字信息超超过10年。在不受任何理论约束的情况下，极化可依循在t0开始以衰减率m的对数衰减，其一般可由例如以下表式表示：
P(t)＝P(t0)-m log(t/t0)，
其中：
m∝exp(-W/kT)，
其中W为活化能且k为可与上述双阱电势相关的玻尔兹曼(Boltzmann)常数。当剩余极化在t＝tC下降到低于临界阈值PC时，感测放大器不再能够区分存储器状态。可使用例如以下表式来统计分析保持损耗：
log log(tC/t0)∝(W/kT)。
发明者已发现，当铁电电容器的双阱电势及剩余极化根据本文中所公开的各种实施例时，保持损耗不会在等于或超过室温的温度引起数据保持在至少10年之后失效。
在不受任何理论约束的情况下，图5示意性说明根据实施例的包括铁电电容器的半导体装置中的切换及非易失性存储的能量考虑。发明者υ发现，如上文所描述，数据保持损耗的能量势垒可与上文相对于图4A到4C所描述的自由能曲线的双阱电势相关联，例如与其成比例。在不受任何理论约束的情况下，数据保持的能量势垒E(P)可与序参数P相关，其由金兹伯格-朗道(Ginzburg-Landau)理论表示为：
F(P，T)＝g2P2/2+g4P4/4+g6P6/6-PE/2
其中g2、g4及g6为系数，且PE为电势能。F(P，T)的一阶导数及二阶导数的最小值界定相变。有利地，基于上文针对根据实施例的铁电电容器所描述的双阱势垒，切换能ESWITCH与用于存储器装置的保持的能量势垒之间的比率(λ)可为约1。一些其它存储器技术的类似比率可高得多，例如一些自旋扭矩转移存储器技术高两个数量级。
铁电电容器的极性层的掺杂剂设计
如上文所描述，在各种实施例中，为实现半导体装置(例如FeRAM装置)的根据实施例的铁电电容器(其中铁电氧化物层具有相对较高剩余极化，同时具有相对较低铁电转变电压)，可通过掺杂具有相对较高剩余极化的基底极性材料以调谐(例如降低)自由能曲线(例如图4B)的双阱能量势垒来形成铁电电容器。下文中将描述设计掺杂剂以实现这些及其它目的。
如上文所描述，极性层包括具有由A(m-x)A'xB(n-y)B'yOz表示的化学式的铁电氧化物，其中m、n及z为整数，且其中x及y中的一或两者大于零。A及A'为占据晶体结构中的可互换原子位置的金属，且B及B'为占据晶体结构中的可互换原子位置的金属。A'及B'中的一或两者可为掺杂剂。如上文所描述，A'离子可具有不同于其替换的A离子的氧化态，及/或B'离子可具有不同于其替换的B离子的氧化态。因此，在这些实施例中，铁电氧化物包括可由基底化学式AmBnOz表示的基底极性材料，其掺杂有一或多个A'及/或B'以具有化学式A(m-x)A'xB(n-y)B'yOz。下文中将描述占据晶体结构内的不同原子位的掺杂剂A'及B'的设计及其有利效应。图6中描述对应于A'的掺杂剂，且图7中描述对应于B'的掺杂剂。
图6说明根据实施例的掺杂有掺杂剂A'600的极性层的示意性钙钛矿晶体结构600，掺杂剂A'600可替换占据具有化学式ABO3的基底极性材料中的角位置的金属A的原子。为了说明，针对具有钙钛矿结构的极性层来描述掺杂剂设计。然而，本文中所描述的公开概念可以类似方式应用于具有包含六方晶体结构及超晶格结构的其它晶体结构的极性层。
如上文所描述，A'掺杂剂占据钙钛矿结构的单位单元的角位置。A'可具有不同于其替换的A原子的氧化态。A'掺杂剂及其浓度可经选择以尤其(但不限于)调谐例如切换电压及/或剩余极化的切换参数。在不受任何理论约束的情况下，可通过(例如)调适上文(例如图4B)所讨论的自由能曲线的双阱电势来调谐切换参数。在具有上文相对于图2C所描述的超晶格结构的极性层中，可通过变动与极化相关联的原子运动的模式或程度来调谐切换参数，如上文相对于图2C所描述。A'掺杂剂可基于(例如)可置换地替换A原子的能力及其它因素来选择，同时具有不同于A原子的氧化态，其反过来可取决于化合价及原子半径及其它因素及晶体结构中A'掺杂剂相对于A原子的原子极化率(α)的差。在各种实施例中，A'掺杂剂的α可相对于用于调谐切换电压的A原子的α为约2％、约5％、约10％、约20％、约50％、约100％、约200％、约500％、约1000％、约2000％或由这些值中的任一者界定的范围内的百分比。
根据各种实施例，A'可为4d系列、5d系列、4f系列或5f系列中的一者的金属。例如，A'可为镧系元素，例如图4C所说明的实例实施方案中的4f系列的La或4d或5d系列中的Nb。
根据实施例，A'的含量可为0.1原子％到5原子％、5原子％到10原子％、10原子％到15原子％、15原子％到20原子％、20原子％到25原子％或由这些值中的任一者界定的范围内的原子％，例如介于0.1原子％到20原子％之间。
图7说明根据实施例的掺杂有掺杂剂B'的极性层的示意性钙钛矿晶体结构，掺杂剂B'可替换占据具有化学式ABO3的基底极性材料中的中心位置的金属B的原子。如上文所描述，B'掺杂剂占据钙钛矿结构的单位单元的中心位置。B'掺杂剂及其浓度可经选择以尤其(但不限于)调谐例如泄漏电流的电荷转移特性。B'掺杂剂可基于(例如)可置换地替换B原子的能力及其它因素来选择，同时具有不同于B原子的氧化态，其反过来可取决于化合价及原子半径及其它因素。发明者已发现，3d系列的过渡金属可尤其有利于减少极性层中场下的电荷转移。
根据实施例，B'为具有相对较低原子序数的过渡金属元素。例如，B'可为选自由以下各者组成的群组的元素：Mn、Sc、Ti、V、Cr、Co、Ni、Cu、Zn或其它4d系列金属。
根据实施例，B'的含量可为0.1原子％到5原子％、5原子％到10原子％、10原子％到15原子％、15原子％到20原子％、20原子％到25原子％或由这些值中的任一者界定的范围内的原子％，例如介于0.1原子％到20原子％之间。
扩散势垒
如上文所描述，本文中所描述的铁电电容器的各种层包括特定浓度的各种化学元素，其反过来可对例如低电压操作及高剩余极化的装置特性产生重要影响。为通过制造及制造后使用来维持装置特性，应通过不同处理步骤来维持铁电电容器的层的化学组合物及界面。另外，铁电电容器中的一些元素会负面影响集成电路的其它电路。特定来说，在例如晶体管的CMOS装置形成在前段制造工艺(FEOL)中之后，根据一些实施例的铁电电容器形成为后段制造工艺(BEOL)的部分。因此，化学元素从铁电电容器扩散到与CMOS电路相关联的周围特征可引起各种失效。相反地，化学元素从铁电电容器扩散到与CMOS电路相关联的周围特征。例如上文相对于电极集成所描述，用于制造(例如用于形成包括氧化物的极性层)的后续工艺可在相对较高温度(例如500℃到800°)的氧化环境下。因此，需要扩散势垒层来抑制氧从铁电电容器区域扩散到与CMOS电路相关联的特征。例如，铁电电容器可形成在电连接到晶体管(例如晶体管的漏极)的接触通路或插塞上。接触通路或插塞可由(例如)多晶Si、W或WSix形成。因此，氧势垒可用于通过抑制接触通路的氧化及/或下电极与接触通路之间的反应来维持晶体管与铁电电容器的下电极之间的电接触。此外，必须抑制势垒本身与接触通路或下电极之间的反应。为满足这些及其它需要，根据实施例的铁电电容器可包含垂直扩散势垒。
图8A、8B及8C分别示意性说明根据各种实施例的每一者包括插入于第一导电氧化物电极层808与第二导电氧化物电极层812之间的存储层804的电容器堆叠800A、800B及800C的侧视图。可根据上文所公开的各种实施例来配置存储层804、上或第一导电氧化物电极层808及下或第二导电氧化物电极层812，为简洁起见，省略其详细描述。存储层804包括极性层，极性层包括在氧化环境及/或相对较高温度下沉积的氧化物层，如上文所描述。
参考电容器堆叠800B，在一些实施例中，第一导电氧化物电极层808及第二导电氧化物电极层812中的一或两者上已分别形成存储层804的相对侧上的上势垒层816及下势垒层820。在各种实施例中，上势垒层816及下势垒层820中的一或两者包括可抑制扩散同时提供高导电性的导电势垒层材料，例如金属或金属间化合物，例如耐火金属或耐火金属间化合物。
在一些实施例中，上势垒层816及下势垒层820包含以下中的一或多者：Ti-Al合金、Ni-Al合金、Ni-Ti合金、Ni-Ga合金、Ni-Mn-Ga合金、Fe-Ga合金、金属硼化物、金属碳化物、金属氮化物、Ta金属、W金属及Co金属。
在一些实施例中，上势垒层816及下势垒层820包含金属间化合物，例如Ti3Al、TiAl、TiAl3、Ni3Al、NiAl3、NiAl、Ni2MnGa、FeGa及Fe3Ga。在一些实施例中，上势垒层816及下势垒层820包含IrOx，其中x＝0到2。有利地，如上文所描述，IrOx还可提供具有低电阻的进一步电极的功能。因此，这些实施例可减少铁电电容器堆叠上的层的数目。
如上文所描述，为通过制造及制造后使用来维持装置特性，根据实施例，使用上势垒层816及下势垒层820来抑制到及来自铁电电容器的原子的扩散。除垂直抑制扩散之外，根据类似集成方案，还需要抑制到及来自铁电电容器的原子的水平扩散。例如，根据实施例的水平扩散势垒可用于(例如)抑制氢扩散。氢用于许多半导体后段工艺中以在最终形成气体(H2/N2)退火期间钝化表面及界面。然而，氢会大体上损坏或甚至毁坏一些铁电电容器的铁电性质。因此，在后续热步骤期间，需要有效侧壁势垒层来抑制铁电电容器的一或多个层暴露于氢。
参考电容器堆叠800C，在一些实施例中，电容器堆叠800A或800B可在其上形成存储层104、第一氧化物电极层808、第二导电氧化物电极层812、上势垒层816及下势垒层820中的一或多者的一或两个侧表面上的势垒密封剂层824。不同于上势垒层816及下势垒层820，(若干)势垒密封剂层824为电绝缘的以防止跨第一氧化物电极层808及第二氧化物电极层812的电短路。在一些实施例中，(若干)势垒密封剂层824包括金属氧化物，例如含Mg氧化物或含Al氧化物。金属氧化物可包含(例如)MgO、TiAlO及LaAlO中的一或多者。在一些实施例中，(若干)势垒密封剂层824为保形沉积层及/或通过在沉积之后各向同性蚀刻来形成为间隔物结构。
替代势垒密封剂层824为可行的。例如，在一些实施例中，势垒层824中的一或两者包括通过氧化、氟化及/或氯化所形成的第一导电氧化物电极层808及第二导电氧化物电极层812及存储层804中的一或多者的侧壁。
替代极性层及配置
上文中已描述存储层的各种组合物。替代布置为可行的。
一些材料(称为顺电材料)显示类似于上述铁电材料的依据施加电场而变化的非线性极化。然而，不同于铁电材料，顺电材料不在移除电场时显示剩余极化。在一些实施例中，电容堆叠中包含顺电氧化物层作为铁电氧化物层的代替或另外例。所得电容器可用于(例如)易失性存储器应用。
在这些实施例中，类似于电容器800A、800B及800C(图8A到8C)所布置的电容器包括结晶极性层，结晶极性层包括可置换地掺杂有掺杂剂的基底铁电材料。基底铁电材料包括一或多个金属元素及氧或氮中的一或两者。掺杂剂包括不同于一或多个金属元素的金属元素，其中掺杂剂以一浓度存在，使得最初大于约5μC/cm2的基底铁电材料的剩余极化变成约零。在一些实施例中，除存储层804、第一导电氧化物电极层808及第二导电氧化物电极层812中的一或多者具有不均匀组合物(例如从厚度内的任何点沿垂直方向中的一者或另一者增大或减小的渐变组合物)之外，电容器与电容器800A、800B及800C(图8A到8C)类似布置。
包含铁电电容器的存储器单元
图9说明根据实施例的可实施有上述各种电容器配置的实例FeRAM单元900的横截面图。FeRAM单元900包含存取或选择金属氧化物半导体(MOS)晶体管，其包含形成在衬底930中的源极932与漏极934之间的沟道区域上的栅极电介质936及栅极电极938。电源或感测电路(图中未展示)可电连接到源极932及/或漏极934且由栅极电极938栅极控。晶体管由第一阶电介质层940(例如SiO2)覆盖。漏极接点942(例如硅插塞)可经形成以接触漏极934以将晶体管电连接到铁电电容器。
铁电电容器可形成在漏极接点942上。根据各种实施例，电容器包括插入于第一/顶部电极(堆叠)808A/808B与第二/底部电极(堆叠)812A/812B之间的存储层804。如上文所描述，第一/顶部电极层808A/808B及第二/底部电极812A/812B中的一或两者可包含多于一个层。例如，第一电极808A/808B可包含：第一导电氧化物808A，其可具有匹配存储层804的晶体结构的晶体结构；及进一步电极808B，其包括二元导电金属氧化物。类似地，第二电极812A/812B可包含：第二导电氧化物812A，其可具有匹配存储层804的晶体结构的晶体结构；及进一步电极812B，其包括二元导电金属氧化物。铁电电容器的第二电极812A/812B通过漏极接点942来电连接到晶体管的漏极934。
仍参考图9，如上文相对于图8B所描述，下势垒层820可形成在第二电极812A/812B之间以充当扩散势垒以抑制通过其而到及来自其上的电容器的层中的任一者的非所要扩散，其包含(例如)在存储层804的沉积及/或退火后期间氧扩散到漏极接点942中。类似地，尽管图中未展示，但上势垒层可形成在第一电极808A/808B上以抑制通过其扩散。扩散势垒层可具有上文(例如)相对于图8B所描述的组合物及配置中的任一者。
仍参考图9，铁电电容器可进一步形成在其上的一或多个势垒密封剂层以抑制横向扩散。例如，图9中还展示牺牲势垒层的剩余部分812。牺牲势垒可在沉积存储层804之前形成为毯覆层以抑制原子在沉积存储层804时或在沉积后退火期间到及来自存储层804的扩散。随后，移除牺牲势垒层以暴露下伏第二电极812A/812B且暴露第一阶电介质层940以借此导致牺牲层的说明剩余部分812。剩余部分812充当永久势垒密封剂层以抑制到及来自及/或通过第二电极812A/812B的横向扩散。另外，尽管图中未展示，但进一步势垒密封剂层可形成在铁电电容器的一或两个侧壁表面上以覆盖存储层804及/或第一电极808A的(若干)侧表面。势垒密封剂层中的每一者可具有上文(例如)相对于图8C所描述的组合物及配置中的任一者。
尽管图中未展示，但多个晶体管及电容器可经配置以形成存储器数组。电容器的晶体管栅极938、源极932及顶部电极808A/808B中的每一者可通过金属化阶(图中未展示)来个别接触及单独控制以实现铁电存储器单元的写入、非易失性存储及读取。
在操作中，可通过跨单元电容器的存储层804施加场以借此诱发铁电转变(如上文相对于(例如)图1B及1C所描述)来完成FeRAM单元900中的写入。例如，当存储层804包括钙钛矿氧化物时，场可诱使一些金属原子变成“向上”或“向下”定向(其取决于电荷的极性)以借此存储逻辑“1”或“0”。在一些实施例中，可通过使用存取晶体管迫使单元电容器进入特定状态(例如“0”状态)来完成读取操作。如果单元电容器已保持“0”状态，那么相对较低或无可检测电流可流动通过输出线。另一方面，如果单元保持“1”状态，那么金属原子可重新定向，其可伴随输出中的电流脉冲，因为金属原子推动电子离开具有“向下”侧的金属。此脉冲的存在可指示单元保持“1”。因为此工艺覆写单元，所以读取FeRAM单元1200可为破坏性工艺，且单元可在其改变时覆写。
图10说明根据实施例的包括FeRAM单元1000的半导体装置的透视图。除晶体管在前段制造工艺中实施为用于先进技术节点(例如低于100nm节点)的鳍式场效晶体管(FinFET)之外，FeRAM单元1000类似于FeRAM单元900(图9)且包含集成在后段制造工艺(互连/金属化阶)中的铁电电容器800。FinFET晶体管包括水平延伸于源极932与漏极934之间的鳍形沟道及包绕鳍形沟道的顶面及侧表面的栅极938电极。栅极938可电连接到字线，且漏极934可通过铁电电容800来电连接到位线。
FeRAM单元900(图9)及1000(图10)可电连接到集成处理器(CPU)且与SRAM及/或DRAM单元一起集成或至少部分代替SRAM及/或DRAM单元集成以形成所说明的实例计算架构中的L2及/或L3高速缓存。
额外实例
1.一种半导体装置，其包括：
电容器，其包括：
极性层，其包括掺杂有掺杂剂的基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，且其中所述掺杂剂包括不同于所述一或多个金属元素的金属元素且以一浓度存在，使得所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV，
第一结晶导电氧化物电极及第二结晶导电氧化物电极，其位于所述极性层的相对侧上，及
第一势垒金属层及第二势垒金属层，其位于所述极性层的相对侧上的所述第一结晶导电氧化物电极及所述第二结晶导电氧化物电极中的相应者上。
2.根据实施例1所述的半导体装置，其中所述基底极性材料包括基底铁电材料，且其中增大所述掺杂剂的所述浓度减小所述铁电切换电压。
3.根据实施例2所述的半导体装置，其中所述铁电切换电压低于约1200mV。
4.根据实施例1所述的半导体装置，其中所述极性层的剩余极化与无所述掺杂剂的所述基底极性材料的剩余极化相差超过约5μC/cm2。
5.根据实施例2所述的半导体装置，其中所述极性层具有钙钛矿晶体结构且包括具有由A(m-x)A'xB(n-y)B'yOz表示的化学式的铁电氧化物，其中A及A'占据所述钙钛矿晶体结构中的可互换原子位置，其中B及B'占据所述钙钛矿晶体结构中的可互换原子位置，其中所述A'及所述B'中的一或两者为掺杂剂，其中m、n及z为整数，且其中x及y中的一或两者大于零。
6.根据实施例2所述的半导体装置，其中所述极性层包括选自由以下各者组成的群组的铁电氧化物：BaTiO3、PbTiO3、KNbO3、NaTaO3、BiFeO3及PbZrTiO3。
7.根据实施例2所述的半导体装置，其中所述极性层包括选自由以下各者组成的群组的铁电氧化物：Pb(Mg,Nb)O3、Pb(Mg,Nb)O3-PbTiO3、PbLaZrTiO3、Pb(Sc,Nb)O3、BaTiO3-Bi(Zn(Nb,Ta))O3、BaTiO3-BaSrTiO3、Bi1-xLaxFeO3、Bi1-xCexFeO3及BiFe1-yCoyO3。
8.根据实施例2所述的半导体装置，其中所述极性层包括选自由以下各者组成的群组的铁电氧化物：LiNbO3、LiTaO3、LiFeTaOF、SrBaNbO、BaNaNbO及KNaSrBaNbO。
9.根据实施例2所述的半导体装置，其中所述掺杂剂包括镧系元素或铌。
10.根据实施例2所述的半导体装置，其中所述基底铁电材料具有六方晶体结构，其中所述基底铁电材料包括LuFeO3或具有由RMnO3表示的化学式，且其中R为稀土元素。
11.根据实施例2所述的半导体装置，其中所述基底铁电材料包括超晶格，所述超晶格包括第一层，所述第一层与不同于所述第一层的第二层交替，其中所述第一层具有由ABO3表示的化学式且所述第二层具有由CDO3表示的化学式，其中A及B为不同金属元素且C及D为不同金属元素，且其中C及D中的每一者不同于A及B中的一或两者。
12.根据实施例11所述的半导体装置，其中所述第一层包括SrTiO3，且其中所述第二层包括PbTiO3及LaAlO3中的一或两者。
13.根据实施例2所述的半导体装置，其中所述极性层具铁电性且具有大于约10μC/cm2的剩余极化。
14.根据实施例1所述的半导体装置，其中所述极性层具有小于约50nm的厚度。
15.根据实施例2所述的半导体装置，其中所述掺杂剂以一浓度存在，使得所述极性层具顺电性且具有大体上零剩余极化。
16.根据实施例1所述的半导体装置，其中所述基底极性材料包括电介质材料，所述电介质材料包括Hf、Zr、Al、Si或Ga中的一或多者，其中所述掺杂剂增大铁电性，使得所述极性层具有大于约10μC/cm2的剩余极化。
17.根据实施例1所述的半导体装置，其中所述第一金属层及所述第二金属层中的一或两者包括充当扩散势垒的耐火金属。
18.根据实施例1所述的半导体装置，其进一步包括晶体管，其中所述电容器电连接到所述晶体管的漏极。
19.根据实施例18所述的半导体装置，其中所述极性层具有持续至少一天的所述剩余极化，使得所述半导体装置为非易失性存储器装置。
20.一种半导体装置，其包括：
电容器，其包括：
极性层，其包括掺杂有掺杂剂的基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，且其中所述掺杂剂包括不同于所述一或多个金属元素的4d系列、5d系列、4f系列或5f系列中的一者的金属元素，其中所述掺杂剂以一浓度存在，使得所述极性层的剩余极化不同于无所述掺杂剂的所述基底极性材料的剩余极化，及
第一结晶导电氧化物电极及第二结晶导电氧化物电极，其位于所述极性层的相对侧上；及
第一势垒金属层及第二势垒金属层，其位于所述极性层的相对侧上的所述第一结晶导电氧化物电极及所述第二结晶导电氧化物电极中的相应者上。
21.根据实施例20所述的半导体装置，其中所述极性层的所述剩余极化与无所述掺杂剂的所述基底极性材料的剩余极化相差超过约5μC/cm2。
22.根据实施例20所述的半导体装置，其中所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV。
23.根据实施例22所述的半导体装置，其中所述铁电切换电压低于约1200mV。
24.根据实施例20所述的半导体装置，其中所述极性层具有钙钛矿结构或六方晶体结构中的一者。
25.根据实施例24所述的半导体装置，其中所述掺杂剂包括镧系元素或铌。
26.根据实施例20所述的半导体装置，其中所述极性层具有匹配于所述第一结晶导电氧化物电极及所述第二结晶导电氧化物电极中的一或两者的晶格常数的约20％内的晶格常数。
27.一种半导体装置，其包括：
电容器，其包括：
极性层，其包括掺杂有掺杂剂的基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，其中所述掺杂剂包括不同于所述一或多个金属元素的金属元素且以一浓度存在，使得所述极性层的剩余极化与无所述掺杂剂的所述基底极性材料的剩余极化相差超过约5μC/cm2，
第一结晶导电氧化物电极及第二结晶导电氧化物电极，其位于所述极性层的相对侧上，及
第一势垒金属层及第二势垒金属层，其位于所述极性层的相对侧上的所述第一结晶导电氧化物电极及所述第二结晶导电氧化物电极中的相应者上。
28.根据实施例27所述的半导体装置，其中所述基底极性材料包括基底铁电材料，且其中增大所述掺杂剂的所述浓度减小所述基底铁电材料的所述剩余极化。
29.根据实施例27所述的半导体装置，其中所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV。
30.根据实施例29所述的半导体装置，其中所述铁电切换电压低于约1200mV。
31.一种电容器，其包括：
结晶极性层，其包括可置换地掺杂有掺杂剂的基底极性材料；
所述基底极性材料包括一或多个金属元素及氧或氮中的一或两者；且
所述掺杂剂包括不同于所述一或多个金属元素的4d系列、5d系列、4f系列或5f系列中的一者的金属元素，使得所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV。
32.根据实施例31所述的电容器，其中所述基底极性材料包括基底铁电材料，且其中增大所述掺杂剂的所述浓度减小所述铁电切换电压。
33.根据实施例32所述的电容器，其中所述铁电切换电压低于约1200mV。
34.根据实施例31所述的电容器，其中所述基底极性材料包括基底铁电材料，且其中增大所述掺杂剂的所述浓度减小所述基底铁电材料的所述剩余极化。
35.根据实施例32所述的电容器，其中所述极性层具有钙钛矿晶体结构且包括具有由A(m-x)A'xB(n-y)B'yOz表示的化学式的铁电氧化物，其中A及A'占据所述钙钛矿晶体结构中的可互换原子位置，其中B及B'占据所述钙钛矿晶体结构中的可互换原子位置，其中所述A'及所述B'中的一或两者为掺杂剂，其中m、n及z为整数，且其中x及y中的一或两者大于零。
36.根据实施例32所述的电容器，其中所述极性层包括选自由以下各者组成的群组的铁电氧化物：BaTiO3、PbTiO3、KNbO3、NaTaO3、BiFeO3及PbZrTiO3。
37.根据实施例32所述的电容器，其中所述极性层包括选自由以下各者组成的群组的铁电氧化物：Pb(Mg,Nb)O3、Pb(Mg,Nb)O3-PbTiO3、PbLaZrTiO3、Pb(Sc,Nb)O3、BaTiO3-Bi(Zn(Nb,Ta))O3及BaTiO3-BaSrTiO3、Bi1-xLaxFeO3、Bi1-xCexFeO3及BiFe1-yCoyO3。
38.根据实施例32所述的电容器，其中所述极性层包括选自由以下各者组成的群组的铁电氧化物：LiNbO3、LiTaO3、LiFeTaOF、SrBaNbO、BaNaNbO及KNaSrBaNbO。
39.根据实施例38所述的电容器，其中所述掺杂剂包括镧系元素或铌。
40.根据实施例32所述的电容器，其中所述基底铁电材料具有六方晶体结构，其中所述基底铁电材料包括LuFeO3或具有由RMnO3表示的化学式，且其中R为稀土元素。
41.根据实施例32所述的电容器，其中所述基底铁电材料包括超晶格，所述超晶格包括第一层，所述第一层与不同于所述第一层的第二层交替，其中所述第一层具有由ABO3表示的化学式且所述第二层具有由CDO3表示的化学式，其中A及B为不同金属元素且C及D为不同金属元素，且其中C及D中的每一者不同于A及B中的一或两者。
42.根据实施例41所述的电容器，其中所述第一层包括SrTiO3，且其中所述第二层包括PbTiO3及LaAlO3中的一或两者。
43.根据实施例32所述的电容器，其中所述掺杂剂以一浓度存在，使得所述极性层为大体上具有零剩余极化的顺电质。
44.根据实施例31所述的电容器，其中所述基底极性材料包括电介质材料，其中所述掺杂剂增大所述电介质材料的铁电性，使得所述极性层具有大于约10μC/cm2的剩余极化。
45.根据实施例44所述的电容器，其中所述电介质材料包括Hf、Zr、Al、Si或其混合物的氧化物中的一或多者。
46.根据实施例44所述的电容器，其中所述电介质材料具有由Hf1-xExOy表示的化学式，其中x及y中的每一者大于零，且其中E选自由以下各者组成的群组：Al、Ca、Ce、Dy、Er、Gd、Ge、La、Sc、Si、Sr、Sn或Y。
47.根据实施例44所述的电容器，其中所述电介质材料具有由Al1-xRxN、Ga1-xRxN或Al1-x-yMgxNbyN表示的化学式，其中x及y中的每一者大于零，且其中R选自由以下各者组成的群组：Al、Ca、Ce、Dy、Er、Gd、Ge、La、Sc、Si、Sr、Sn或Y。
48.根据实施例31所述的电容器，其中所述基底极性材料包括基底顺电材料，且其中增大所述掺杂剂的所述浓度减小所述基底顺电材料的所述剩余极化。
49.根据实施例31所述的电容器，其中所述掺杂剂的所述浓度沿所述极性层的层法线方向渐变。
50.一种电容器，其包括：
结晶极性层，其包括可置换地掺杂有掺杂剂的基底极性材料；
所述基底极性材料包括具有化学式ABO3的基底金属氧化物，其中A及B中的每一者表示占据所述基底极性材料的晶体结构的可互换原子位置的一或多个金属元素；
所述掺杂剂包括不同于所述基底极性材料的所述一或多个金属元素的4d系列、5d系列、4f系列或5f系列中的一者的金属元素；及
第一结晶导电氧化物电极及第二结晶导电氧化物电极，其位于所述极性层的相对侧上；
其中所述结晶极性层具有钙钛矿结构、六方晶体结构或超晶格结构中的一者。
51.根据实施例50所述的电容器，其中所述基底极性材料包括基底铁电材料，且其中增大所述掺杂剂的所述浓度减小所述基底铁电材料的所述剩余极化。
52.根据实施例50所述的电容器，其中所述极性层的剩余极化与无所述掺杂剂的所述基底极性材料的剩余极化相差超过约5μC/cm2。
53.根据实施例50所述的电容器，其中所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV。
54.根据实施例53所述的电容器，其中所述铁电切换电压低于约1200mV。
55.根据实施例50所述的电容器，其中所述基底金属氧化物包括基底铁电金属氧化物，且其中增大所述掺杂剂的所述浓度减小所述基底铁电金属氧化物的所述剩余极化。
56.根据实施例55所述的电容器，其中所述掺杂剂包括镧系元素或铌。
57.根据实施例56所述的电容器，其中所述掺杂剂以大于0％且小于25％的浓度存在，且其中所述极性层经受低于约1200mV的电压处的铁电转变。
58.根据实施例50所述的电容器，其中所述极性层为单晶层。
59.根据实施例51所述的电容器，其中所述极性层终止于占据与所述第一导电氧化物电极及所述第二导电氧化物电极中的一或两者形成的一或两个界面处的所述钙钛矿结构的体心位置的金属。
60.根据实施例51所述的电容器，其中所述极性层终止于占据与所述第一导电氧化物电极及所述第二导电氧化物电极中的一或两者形成的一或两个界面处的所述钙钛矿结构的角位置的金属。
61.一种电容器，其包括：
结晶极性层，其包括可置换地掺杂有掺杂剂的基底极性材料；
所述基底极性材料包括一或多个金属元素及氧或氮中的一或两者；且
所述掺杂剂包括不同于所述一或多个金属元素的4d系列、5d系列、4f系列或5f系列中的一者的金属元素，其中所述掺杂剂以一浓度存在，使得所述极性层的剩余极化与无所述掺杂剂的所述基底极性材料的剩余极化相差超过约5μC/cm2。
62.根据实施例61所述的电容器，其中所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV。
63.根据实施例61所述的电容器，其中所述铁电切换电压低于约1200mV。
64.根据实施例61所述的电容器，其中所述基底金属氧化物包括基底铁电金属氧化物，且其中增大所述掺杂剂的所述浓度减小所述基底铁电金属氧化物的所述剩余极化。
65.根据实施例61所述的电容器，其中所述结晶极性层具有钙钛矿结构、六晶体结构或超晶格结构中的一者。
66.一种半导体装置，其包括：
电容器，其包括：
极性层，其包括掺杂有掺杂剂的结晶基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，其中所述掺杂剂包括不同于所述一或多个金属元素的金属元素且以一浓度存在，使得所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV，及
第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极，其位于所述极性层的相对侧上，其中所述极性层具有匹配于所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者的晶格常数的约20％内的晶格常数，
其中所述第一结晶导电或半导电氧化物电极充当使所述极性层生长在其上的模板，使得所述极性层的至少一部分假晶形成在所述第一结晶导电或半导电氧化物电极上。
67.根据实施例66所述的半导体装置，其中所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV。
68.根据实施例67所述的半导体装置，其中所述铁电切换电压低于约1200mV。
69.根据实施例66所述的半导体装置，其中所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者具有约1nm到约5nm之间的厚度。
70.根据实施例67所述的半导体装置，其中所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者具有低于约0.01Ohm-cm的电阻率。
71.根据实施例66所述的半导体装置，其中所述极性层及所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者具有相同晶体结构。
72.根据实施例71所述的半导体装置，其中所述掺杂剂包括镧系元素或铌。
73.根据实施例72所述的半导体装置，其中所述极性层包括具有约10nm到约500nm之间的横向尺寸的区域，在所述区域中，所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者假晶于所述极性层上。
74.根据实施例71所述的半导体装置，其中所述相同晶体结构为钙钛矿结构，且其中所述极性层包括选自由以下各者组成的群组的铁电氧化物：BaTiO3、PbTiO3、KNbO3、NaTaO3、BiFeO3、PbZrTiO3、Pb(Mg,Nb)O3、Pb(Mg,Nb)O3-PbTiO3、PbLaZrTiO3、Pb(Sc,Nb)O3、BaTiO3-Bi(Zn(Nb,Ta))O3、BaTiO3-BaSrTiO3、LiNbO3、LiTaO3、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO、Bi1-xLaxFeO3、Bi1-xCexFeO3及BiFe1-yCoyO3。
75.根据实施例74所述的半导体装置，其中所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者包括选自由以下各者组成的群组的氧化物：(La,Sr)CoO3、SrRuO3、(La,Sr)MnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、LaNiO3、LaMnO3、SrMnO3、LaCoO3或SrCoO3。
76.根据实施例75所述的半导体装置，其中所述极性层直接接触所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者，且其中所述半导体装置进一步包括进一步电极，所述进一步电极形成在所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者上且包括选自由以下各者组成的群组的导电二元金属氧化物：铱(Ir)氧化物、钌(Ru)氧化物、钯(Pd)氧化物、锇(Os)氧化物或铼(Re)氧化物。
77.根据实施例71所述的半导体装置，其中所述相同晶体结构为六方晶体结构，其中所述极性层包括LuFeO3或具有由RMnO3表示的化学式，且其中R为稀土元素。
78.根据实施例66所述的半导体装置，其中所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者具有六方结构、铜铁矿结构、尖晶石结构或立方结构中的一者。
79.根据实施例78所述的半导体装置，其中所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者包括以下中的一或多者：PtCoO2、PdCoO2、掺Al的ZnO、Fe3O4、LiV2O4或掺Sn的In2O3。
80.根据实施例66所述的半导体装置，其进一步包括晶体管，其中所述电容器电连接到所述晶体管的漏极。
81.一种半导体装置，其包括：
电容器堆叠，其包括：
结晶极性层，其包括可置换地掺杂有掺杂剂的基底极性材料；
所述基底极性材料包括具有钙钛矿结构或六方晶体结构中的一者的金属氧化物；
所述掺杂剂包括不同于所述金属氧化物的(若干)金属的4d系列、5d系列、4f系列或5f系列中的一者的金属；及
第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极，其位于所述结晶极性层的相对侧上，其中所述结晶极性层具有与所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者相同的晶体结构。
82.根据实施例81所述的半导体装置，其中所述结晶极性层具有匹配于所述第一结晶导电氧化物电极及所述第二结晶导电氧化物电极中的一或两者的晶格常数的约20％内的晶格常数。
83.根据实施例82所述的半导体装置，其中所述相同晶体结构为钙钛矿晶体结构且所述极性层包括具有由A(m-x)A'xB(n-y)B'yOz表示的化学式的铁电氧化物，其中A及A'占据所述钙钛矿晶体结构中的可互换原子位置，其中B及B'占据所述钙钛矿晶体结构中的可互换原子位置，其中所述A'及所述B'中的一或两者为掺杂剂，其中m、n及z为整数，且其中x及y中的一或两者大于零。
84.根据实施例83所述的半导体装置，其中所述第一结晶导电氧化物电极及所述第二结晶导电氧化物电极中的一或两者包括具有由C(p-u)C'uD(q-v)D'vOw表示的化学式的氧化物，其中C及C'占据所述钙钛矿晶体结构中的可互换原子位置，其中D及D'占据所述钙钛矿晶体结构中的可互换原子位置，其中p、q及w为整数，且其中u及v中的一或两者大于零。
85.根据实施例84所述的半导体装置，其中所述极性层包括具有钙钛矿结构的铁电氧化物，所述铁电氧化物选自由以下各者组成的群组：BaTiO3、PbTiO3、KNbO3、NaTaO3、BiFeO3、PbZrTiO3、Pb(Mg,Nb)O3、Pb(Mg,Nb)O3-PbTiO3、PbLaZrTiO3、Pb(Sc,Nb)O3、BaTiO3-Bi(Zn(Nb,Ta))O3、BaTiO3-BaSrTiO3、LiNbO3、LiTaO3、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO、Bi1-xLaxFeO3、Bi1-xCexFeO3及BiFe1-yCoyO3。
86.根据实施例85所述的半导体装置，其中所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者包括选自由以下各者组成的群组的氧化物：(La,Sr)CoO3、SrRuO3、(La,Sr)MnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、LaNiO3、SrRuO3、LaMnO3、SrMnO3、LaCoO3或SrCoO3。
87.根据实施例86所述的半导体装置，其中所述极性层直接接触所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者，且其中所述半导体装置进一步包括进一步电极，所述进一步电极形成在所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者上且包括选自由以下各者组成的群组的导电二元金属氧化物：铱(Ir)氧化物、钌(Ru)氧化物、钯(Pd)氧化物、锇(Os)氧化物或铼(Re)氧化物。
88.根据实施例82所述的半导体装置，其中所述相同晶体结构为六方晶体结构，其中所述极性层包括LuFeO3或具有由RMnO3表示的化学式，且其中R为稀土元素。
89.根据实施例82所述的半导体装置，其进一步包括晶体管，其中所述电容器电连接到所述晶体管的漏极。
90.根据实施例89所述的半导体装置，其中所述极性层具有持续至少一天的所述剩余极化，使得所述半导体装置为非易失性存储器装置。
91.一种半导体装置，其包括：
电容器，其包括：
极性层，其包括掺杂有掺杂剂的结晶基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，其中所述掺杂剂包括不同于所述一或多个金属元素的金属元素且以一浓度存在，使得所述极性层的剩余极化与无所述掺杂剂的所述基底极性材料的剩余极化相差超过约5μC/cm2，及
第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极，其位于所述极性层的相对侧上，其中所述极性层具有匹配于所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者的晶格常数的约20％内的晶格常数，
其中所述第一结晶导电或半导电氧化物电极充当使所述极性层生长在其上的模板，使得所述极性层的至少一部分同调应变于所述第一结晶导电或半导电氧化物电极上。
92.根据实施例91所述的半导体装置，其中所述基底极性材料包括基底铁电材料，且其中增大所述掺杂剂的所述浓度减小所述基底铁电材料的所述剩余极化。
93.根据实施例91所述的半导体装置，其中所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV。
94.根据实施例93所述的半导体装置，其中所述铁电切换电压低于约1200mV。
95.根据实施例91所述的半导体装置，其中所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者包括选自由以下各者组成的群组的氧化物：(La,Sr)CoO3、SrRuO3、(La,Sr)MnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、LaNiO3、LaMnO3、SrMnO3、LaCoO3或SrCoO3。
96.一种半导体装置，其包括：
晶体管，其形成在硅衬底上；及
电容器，其通过导电通路来电连接到所述晶体管，所述电容器包括：
上导电氧化物电极及下导电氧化物电极，其位于极性层的相对侧上，其中所述下导电氧化物电极电连接到所述晶体管的漏极，及
极性层，其包括掺杂有掺杂剂的基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，其中所述掺杂剂包括不同于所述一或多个金属元素的金属元素且以一浓度存在，使得所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV；及
下势垒层，其包括所述下导电氧化物电极与所述导电通路之间的耐火金属或金属间化合物。
97.根据实施例96所述的半导体装置，其中所述极性层包括在大于300℃的温度形成在氧化环境中的金属氧化物。
98.根据实施例96所述的半导体装置，其进一步包括上势垒层，所述上势垒层包括所述上导电氧化物电极上的耐火金属或金属间化合物。
99.根据实施例96所述的半导体装置，其中所述上势垒层及所述下势垒层中的一或两者包括以下中的一或多者：Ti-Al合金、Ni-Al合金、Ni-Ti合金、Ni-Ga合金、Ni-Mn-Ga合金、Fe-Ga合金、金属硼化物、金属碳化物、金属氮化物、Ta金属、W金属及Co金属。
100.根据实施例96所述的半导体装置，其中所述上势垒层及所述下势垒层中的一或两者包括以下中的一或多者：Ti3Al、TiAl、TiAl3、Ni3Al、NiAl3、NiAl、Ni2MnGa、FeGa及Fe3Ga。
101.根据实施例96所述的半导体装置，其进一步包括形成在所述电介质层、所述上氧化物电极层及所述下导电氧化物电极层中的一或多者的一或两个侧表面上的势垒密封剂层。
102.根据实施例96所述的半导体装置，其中所述势垒密封剂层包括金属氧化物，所述金属氧化物包括Al或Mg。
103.根据实施例96所述的半导体装置，其中所述极性层包括选自由以下各者组成的群组的铁电氧化物：BaTiO3、PbTiO3、KNbO3、NaTaO3、BiFeO3、PbZrTiO3、Pb(Mg,Nb)O3、Pb(Mg,Nb)O3-PbTiO3、PbLaZrTiO3、Pb(Sc,Nb)O3、BaTiO3-Bi(Zn(Nb,Ta))O3、BaTiO3-BaSrTiO3、LiNbO3、LiTaO3、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO、Bi1-xLaxFeO3、Bi1-xCexFeO3及BiFe1-yCoyO3。
104.根据实施例96所述的半导体装置，其进一步包括接触所述极性层、所述上导电氧化物层及所述下导电氧化物电极中的一或多者的一或两个侧表面的绝缘密封剂层。
105.根据实施例96所述的半导体装置，其中所述掺杂剂包括镧系元素或铌。
106.根据实施例96所述的半导体装置，其中所述基底铁电材料具有六方晶体结构，其中所述基底铁电材料包括LuFeO3或具有由RMnO3表示的化学式，且其中R为稀土元素。
107.一种半导体装置，其包括：
晶体管，其形成在硅衬底上；
电容器，其通过导电通路来电连接到所述晶体管，所述电容器包括：
上导电氧化物电极及下导电氧化物电极，其位于极性层的相对侧上，其中所述下导电氧化物电极电连接到所述晶体管的漏极，及
所述极性层，其包括掺杂有掺杂剂的基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，且其中所述掺杂剂包括不同于所述金属氧化物的(若干)金属的4d系列、5d系列、4f系列或5f系列中的一者的金属元素，所述掺杂剂以一浓度存在，使得所述极性层的剩余极化不同于无所述掺杂剂的所述基底极性材料的剩余极化；及
势垒密封剂层，其形成在所述极性层、所述上导电氧化物电极层及所述下导电氧化物电极层中的一或多者的一或两个侧表面上。
108.根据实施例107所述的半导体装置，其中所述极性层包括在大于500℃的温度形成在氧化环境中的金属氧化物。
109.根据实施例108所述的半导体装置，其中所述势垒密封剂层包括金属氧化物。
110.根据实施例109所述的半导体装置，其中所述势垒密封剂层包括Al或Mg的金属氧化物。
111.根据实施例110所述的半导体装置，其中所述势垒密封剂层包括选自由以下各者组成的群组的氧化物：MgO、TiAlO或LaAlO。
112.根据实施例108所述的半导体装置，其中所述势垒密封剂层包括所述上导电氧化物电极层及所述下导电氧化物电极层及所述极性层中的一或多者的氧化、氟化及/或氯化部分。
113.根据实施例108所述的半导体装置，其进一步包括所述下导电氧化物电极与所述导电通路之间的下势垒层及所述上导电氧化物电极上的上势垒层中的一或两者，其中所述下势垒层及所述上势垒层的所述一或两者包括耐火金属或金属间化合物。
114.根据实施例113所述的半导体装置，其中所述上势垒层及所述下势垒层中的一或两者包括以下中的一或多者：Ti-Al合金、Ni-Al合金、Ni-Ti合金、Ni-Ga合金、Ni-Mn-Ga合金、Fe-Ga合金、金属硼化物、金属碳化物、金属氮化物、Ta金属、W金属及Co金属。
115.根据实施例108所述的半导体装置，其中所述极性层包括选自由以下各者组成的群组的铁电氧化物：BaTiO3、PbTiO3、KNbO3、NaTaO3、BiFeO3及PbZrTiO3。
116.根据实施例108所述的半导体装置，其进一步包括接触所述极性层、所述上导电氧化物电极及所述下导电氧化物电极中的一或多者的一或两个侧表面的绝缘密封剂层。
117.根据实施例108所述的半导体装置，其中所述极性层包括选自由以下各者组成的群组的铁电氧化物：BaTiO3、PbTiO3、KNbO3、NaTaO3、BiFeO3、PbZrTiO3、Pb(Mg,Nb)O3、Pb(Mg,Nb)O3-PbTiO3、PbLaZrTiO3、Pb(Sc,Nb)O3、BaTiO3-Bi(Zn(Nb,Ta))O3、BaTiO3-BaSrTiO3、LiNbO3、LiTaO3、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO、Bi1-xLaxFeO3、Bi1-xCexFeO3及BiFe1-yCoyO3。
118.根据实施例108所述的半导体装置，其中所述掺杂剂包括镧系元素或铌。
119.根据实施例108所述的半导体装置，其中所述基底铁电材料具有六方晶体结构，其中所述基底铁电材料包括LuFeO3或具有由RMnO3表示的化学式，且其中R为稀土元素。
120.根据实施例108所述的半导体装置，其中所述上导电氧化物电极及所述下导电氧化物电极中的一或两者包括选自由以下各者组成的群组的氧化物：(La,Sr)CoO3、SrRuO3、(La,Sr)MnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、LaNiO3、SrRuO3、LaMnO3、SrMnO3、LaCoO3或SrCoO3。
121.一种半导体装置，其包括：
电容器，其包括插入于第一导电氧化物电极层与第二导电氧化物电极层之间的铁电氧化物层，其中所述铁电氧化物层包括掺杂有掺杂剂的基底铁电氧化物，其中所述掺杂剂使所述基底铁电氧化物的剩余极化相对于未掺杂基底铁电氧化物降低至少5％。
122.一种半导体装置，其包括：
铁电氧化物层，其插入于第一导电氧化物电极层与第二导电氧化物电极层之间，其中所述铁电氧化物层具有匹配于所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者的晶格常数的约20％内的晶格常数。
123.一种半导体装置，其包括：
电容器，其包括插入于第一导电氧化物电极层与第二导电氧化物电极层之间的铁电氧化物层，其中所述铁电氧化物层经受低于约600mV的电压处的铁电转变。
124.一种半导体装置，其包括：
电容器，其包括插入于第一导电氧化物电极层与第二导电氧化物电极层之间的铁电氧化物层，其中所述铁电氧化物层具有小于约50nm的厚度。
125.一种半导体装置，其包括：
铁电氧化物层，其具有大于约10μC/cm2的剩余极化，其中所述铁电氧化物层掺杂有依据所述铁电氧化物层的金属的原子位的总数浓度大于约5.0％的镧系元素。
126.根据实施例121所述的半导体装置，其中所述基底铁电氧化物具有大于约10μC/cm2的剩余极化。
127.根据实施例121到126中任一实施例所述的半导体装置，其中所述铁电氧化物层经受低于约200mV的电压处的铁电相变。
128.根据实施例121到127中任一实施例所述的半导体装置，其中所述铁电氧化物层具有约2nm到约200nm之间的厚度。
129.根据实施例121到128中任一实施例所述的半导体装置，其中所述铁电氧化物层具有与所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者的晶格结构相同的晶格结构。
130.根据实施例121到129中任一实施例所述的半导体装置，其中所述铁电氧化物层具有匹配于所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者的晶格常数的约10％内的晶格常数。
131.根据实施例121到130中任一实施例所述的半导体装置，其中所述铁电氧化物层具有由A(m-x)A'xB(n-y)B'yOz表示的化学式，其中A及A'占据所述钙钛矿晶体结构中的可互换原子位置，其中B及B'占据所述钙钛矿晶体结构中的可互换原子位置，其中所述A'及所述B'中的一或两者为掺杂剂，其中m、n及z为整数，且其中x及y中的一或两者大于零。
132.根据实施例131所述的半导体装置，其中所述A'为4d系列、5d系列、4f系列或5f系列中的一者的元素。
133.根据实施例131或132中任一实施例所述的半导体装置，其中所述A'为镧系元素。
134.根据实施例131到133中任一实施例所述的半导体装置，其中所述掺杂剂包括La。
135.根据实施例131到134中任一实施例所述的半导体装置，其中A'的含量依据A及A'的含量介于约0.1原子％到约20原子％之间。
136.根据实施例131到135中任一实施例所述的半导体装置，其中B'为选自由以下各者组成的群组的元素：Mn、Sc、Ti、V、Cr、Co、Ni、Cu及Zn。
137.根据实施例121到136中任一实施例所述的半导体装置，其中所述第一结晶导电氧化物电极及所述第二结晶导电氧化物电极中的一或两者包括具有由C(p-u)C'uD(q-v)D'vOw表示的化学式的氧化物，其中C及C'占据所述钙钛矿晶体结构中的可互换原子位置，其中D及D'占据所述钙钛矿晶体结构中的可互换原子位置，其中p、q及w为整数，且其中u及v中的一或两者大于零。
138.根据实施例121到137中任一实施例所述的半导体装置，其中所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者具有约1nm到约5nm之间的厚度。
139.根据实施例121到138中任一实施例所述的半导体装置，其中所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者具有低于约0.01Ohm-cm的电阻率。
140.根据实施例121到139中任一实施例所述的半导体装置，其中所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者包括以下中的一或多者：铱(Ir)氧化物、钌(Ru)氧化物、钯(Pd)氧化物、锇(Os)氧化物、铼(Re)氧化物、(La,Sr)CoO3、SrRuO3、(La,Sr)MnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、LaNiO3及SrTiO3。
141.根据实施例121到140中任一实施例所述的半导体装置，其中所述铁电氧化物层包含具有约10nm到约500nm之间的横向尺寸的区域，在所述区域中，所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者在所述铁电氧化物层上形成假晶层。
142.根据实施例121到140中任一实施例所述的半导体装置，其中所述铁电氧化物层具有钙钛矿结构。
143.根据实施例142所述的半导体装置，其中所述基底铁电氧化物包括Bi。
144.根据实施例142或143所述的半导体装置，其中所述基底铁电氧化物包括BiFeO3。
145.根据实施例142到144中任一实施例所述的半导体装置，其中所述铁电氧化物层包括Bi1-xLaxFeO3、Bi1-xCexFeO3及BiFe1-yCoyO3中的一者。
146.根据实施例142所述的半导体装置，其中所述基底铁电氧化物包括Pb。
147.根据实施例142或146所述的半导体装置，其中所述基底铁电氧化物包括PbTiO3。
148.根据实施例142、146及147中任一实施例所述的半导体装置，其中所述铁电氧化物层包括PbTi1-yZryO3或PbTi1-y-zZryNbzO3，其中y及z中的每一者大于零。
149.根据实施例142到148中任一实施例所述的半导体装置，其中所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者包括SrRuO3、(La,Sr)MnO3及掺Nb的SrTiO3中的一或多者。
150.根据实施例142到149中任一实施例所述的半导体装置，其中所述铁电氧化物层终止于占据与所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者形成的一或两个界面处的所述钙钛矿结构的体心位置的金属。
151.根据实施例142到149中任一实施例所述的半导体装置，其中所述铁电氧化物层终止于占据与所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者形成的一或两个界面处的所述钙钛矿结构的角位置的金属。
152.根据实施例141到141中任一实施例所述的半导体装置，其中所述铁电氧化物层具有六方结构。
153.根据实施例152所述的半导体装置，其中所述基底铁电氧化物包括Mn。
154.根据实施例152或153所述的半导体装置，其中所述基底铁电氧化物包括AMnO3，其中A为选自由以下各者组成的群组的元素：铈(Ce)、镝(Dy)、铒(Er)、铕(Eu)、钆(Gd)、钬(Ho)、镧(La)、镥(Lu)、钕(Nd)、镨(Pr)、钷(Pm)、钐(Sm)、钪(Sc)、铽(Tb)、铥(Tm)、镱(Yb)及钇(Y)。
155.根据实施例152到154中任一实施例所述的半导体装置，其中所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者包括Ir2O3或IrO2。
156.根据实施例121到141中任一实施例所述的半导体装置，其中所述铁电氧化物层包括其中自发极化伴随结构相变的不适合铁电材料。
157.根据实施例156所述的半导体装置，其中所述基底铁电氧化物层包括Lu。
158.根据实施例156或157所述的半导体装置，其中所述基底铁电氧化物包括超晶格，所述超晶格包括与另一氧化物交替的SrTiO3。
159.根据实施例156到158中任一实施例所述的半导体装置，其中所述基底铁电氧化物包括超晶格，所述超晶格包括与PbTiO3交替的SrTiO3。
160.根据实施例156到158中任一实施例所述的半导体装置，其中所述基底铁电氧化物包括超晶格，所述超晶格包括与LaAlO3交替的SrTiO3。
161.根据实施例121到160中任一实施例所述的半导体装置，其中在施加电场之后，所述铁电氧化物层在由小于约250mV的能量势垒分离的双电势阱的局部最小值之间大幅波动。
162.根据实施例121到161中任一实施例所述的半导体装置，其中所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者上形成有形成在与所述铁电氧化物层相对的侧上的势垒层。
163.根据实施例162所述的半导体装置，其中所述势垒层包括耐火金属或金属间化合物。
164.根据实施例162或163所述的半导体装置，其中所述势垒层包括以下中的一或多者：Ti-Al合金、Ni-Al合金、Ni-Ti合金、Ni-Ga合金、Ni-Mn-Ga合金、Fe-Ga合金、金属硼化物、金属碳化物、金属氮化物、Ta金属、W金属及Co金属。
165.根据实施例121到165中任一实施例所述的半导体装置，其进一步包括接触所述铁电氧化物层、所述第一氧化物电极层及所述第二导电氧化物电极层中的一或多者的一或两个侧表面的侧势垒层。
166.根据实施例165所述的半导体装置，其中所述侧势垒层包括金属氧化物。
167.根据实施例165或166所述的半导体装置，其中所述侧势垒层包括金属氧化物，所述金属氧化物包括Al或Mg。
168.根据实施例121到167中任一实施例所述的半导体装置，其中所述铁电氧化物层的剩余极化具非易失性。
169.根据实施例121到168中任一实施例所述的半导体装置，其中所述铁电氧化物层的剩余极化具易失性，使得所述铁电氧化物层具顺电性。
170.根据实施例121到169中任一实施例所述的半导体装置，其中所述铁电氧化物层、所述第一氧化物电极层及所述第二导电氧化物电极层中的一或多者具有沿法向于堆叠方向的垂直方向的渐变组合物。
171.根据实施例121到170中任一实施例所述的半导体装置，其进一步包括晶体管，其中所述电容器电连接到所述晶体管的漏极。
172.一种物质组合物，其包括：
铁电氧化物层，其具有大于约10μC/cm2的剩余极化，其中所述铁电氧化物层包括掺杂有掺杂剂的基底铁电氧化物，所述掺杂剂包括依据所述铁电氧化物层的金属的原子位的总数浓度大于约5.0％的镧系元素。
173.根据实施例172所述的组合物，其中所述铁电氧化物层经受低于约200mV的电压处的铁电相变。
174.根据实施例172或173所述的组合物，其中所述铁电氧化物层具有约2nm到约200nm之间的厚度。
175.根据实施例172到174中任一实施例所述的组合物，其中所述铁电氧化物层具有由A(m-x)A'xB(n-y)B'yOz表示的化学式，其中A及A'占据所述钙钛矿晶体结构中的可互换原子位置，其中B及B'占据所述钙钛矿晶体结构中的可互换原子位置，其中所述A'及所述B'中的一或两者为掺杂剂，其中m、n及z为整数，且其中x及y中的一或两者大于零。
176.根据实施例175所述的组合物，其中所述A'为镧系元素。
177.根据实施例176所述的组合物，其中所述A'为La。
178.根据实施例175到177中任一实施例所述的组合物，其中A'的含量在A的含量中介于约0.1原子％到约20原子％之间。
179.根据实施例175到177中任一实施例所述的组合物，其中B'为选自由以下各者组成的群组的元素：Mn、Sc、Ti、V、Cr、Co、Ni、Cu及Zn。
180.根据实施例172到179中任一实施例所述的组合物，其中所述铁电氧化物层具有钙钛矿结构。
181.根据实施例180所述的组合物，其中所述基底铁电氧化物包括Bi。
182.根据实施例180或181所述的组合物，其中所述基底铁电氧化物包括BiFeO3。
183.根据实施例180到182中任一实施例所述的组合物，其中所述铁电氧化物层包括Bi1-xLaxFeO3、Bi1-xCexFeO3及BiFe1-yCoyO3中的一者。
184.根据实施例180所述的组合物，其中所述基底铁电氧化物包括Pb。
185.根据实施例184所述的组合物，其中所述基底铁电氧化物包括PbTiO3。
186.根据实施例184或185所述的组合物，其中所述铁电氧化物层包括PbTi1-yZryO3或PbTi1-y-zZryNbzO3，其中y及z中的每一者大于零。
187.根据实施例172到179中任一实施例所述的组合物，其中所述铁电氧化物层具有六方结构。
188.根据实施例187所述的组合物，其中所述基底铁电氧化物包括Mn。
189.根据实施例187或188所述的组合物，其中所述基底铁电氧化物包括Yi1- xMnxO3。
190.根据实施例172到179中任一实施例所述的组合物，其中所述铁电氧化物层包括其中自发极化伴随结构相变的不适合铁电材料。
191.根据实施例190所述的组合物，其中所述基底铁电氧化物层包括Lu。
192.根据实施例190或191所述的组合物，其中所述基底铁电氧化物包括超晶格，所述超晶格包括与另一氧化物交替的SrTiO3。
193.根据实施例190到192中任一实施例所述的组合物，其中所述基底铁电氧化物包括超晶格，所述超晶格包括与PbTiO3交替的SrTiO3。
194.根据实施例190到192中任一实施例所述的组合物，其中所述基底铁电氧化物包括超晶格，所述超晶格包括与LaAlO3交替的SrTiO3。
195.根据实施例172到194中任一实施例所述的组合物，其中在施加电场之后，所述铁电氧化物层在由小于约250mV的能量势垒分离的双电势阱的局部最小值之间大幅波动。
196.根据实施例172到195中任一实施例所述的组合物，其中所述铁电氧化物层的剩余极化具非易失性。
197.根据实施例172到196中任一实施例所述的组合物，其中所述铁电氧化物层的剩余极化具易失性，使得所述铁电氧化物层具顺电性。
198.根据实施例149所述的半导体装置，其中所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者包括导电二元氧化物，其中SrRuO3、(La,Sr)MnO3及掺Nb的SrTiO3中的一或多者插入于所述二元氧化物与所述铁电氧化物层之间。
199.根据实施例198所述的半导体装置，其中所述二元氧化物选自由以下各者组成的群组：铱(Ir)氧化物、钌(Ru)氧化物、钯(Pd)氧化物、锇(Os)氧化物及铼(Re)氧化物。
200.根据实施例152到154中任一实施例所述的半导体装置，其中所述第一导电氧化物电极层及所述第二导电氧化物电极层中的一或两者包括具有铜铁矿结构的六方导电氧化物。
201.根据实施例200所述的半导体装置，其中具有所述铜铁矿结构的所述六方导电氧化物包含PtCoO2、PdCoO2及掺Al的ZnO中的一或多者。
202.根据实施例164所述的半导体装置，其中所述势垒层包括以下中的一或多者：Ti3Al、TiAl、TiAl3、Ni3Al、NiAl3、NiAl、Ni2MnGa、FeGa及Fe3Ga。
203.根据实施例165或166所述的半导体装置，其中所述侧势垒层包括选自由以下各者组成的群组的氧化物：MgO、TiAlO及LaAlO。
204.根据实施例165所述的半导体装置，其中所述侧势垒层包括通过氧化、氟化及/或氯化所钝化的所述第一导电氧化物电极层及所述第二导电氧化物电极层及所述铁电氧化物层中的一或多者的一或两个侧壁。
205.根据实施例125所述的半导体装置或根据实施例172的物质组合物，其中所述铁电氧化物层具有由A(m-x)A'xB(n-y)B'yOz表示的化学式，其中A及A'占据所述钙钛矿晶体结构中的可互换原子位置，其中B及B'占据所述钙钛矿晶体结构中的可互换原子位置，其中所述A'及所述B'中的一或两者为掺杂剂，其中m、n及z为整数，且其中x及y中的一或两者大于零。
206.根据实施例205所述的半导体装置或根据实施例85所述的物质组合物，其中所述掺杂剂元素以依据所述铁电氧化物层的所述金属的原子位的所述总数大于约12.5％的浓度存在。
207.根据实施例205所述的半导体装置或根据实施例85所述的物质组合物，其中所述铁电氧化物层的所述金属为Bi。
208.根据实施例205所述的半导体装置或根据实施例85所述的物质组合物，其中所述铁电氧化物层为BiFeO3。
209.根据实施例1到120中任一实施例所述的半导体装置、电容器或组合物，其中所述掺杂剂占据可与所述基底极性材料的金属互换的原子晶格位置，且其中在所述极性层中，所述掺杂剂具有不同于所述基底极性材料中的所述金属的氧化态。
可在各种电子装置中实施本公开的方面。电子装置的实例可包含(但不限于)消费性电子产品、消费性电子产品的部分、电子测试设备、蜂巢式通信基础设施(例如基站)等。电子装置的实例可包含(但不限于)移动电话(例如智能电话)、穿戴式计算装置(例如智能型手表或耳机)、电话、电视、计算机监视器、计算机、调制解调器、手持计算机、膝上型计算机、平板计算机、个人数字助理(PDA)、微波炉、冰箱、车载电子系统(例如汽车电子系统)、立体声系统、DVD播放器、CD播放器、数字音乐播放器(例如MP3播放器)、收音机、摄录像机、摄像机(例如数码摄像机)、便携式存储器芯片、洗衣机、干衣机、洗衣机/干衣机、外围装置、时钟等。此外，电子装置可包含未完成产品。本公开的方面可尤其实施于其中期望高功率、高频带、改进线性及/或提高效率的各种无线电信技术(其包含军用及空间应用，例如雷达、小区共享天线电视(CATV)、雷达干扰器及无线电信基站等)中。
除非上下文另有明确要求，否则在详细描述及权利要求书中，用语“包括”、“包含”及其类似者应被解释为包含意义，而非排他或穷举意义，也就是说，意指“包含(但不限于)”。如本文中一般所使用，用语“耦合”指可直接连接或由一或多个中间元件连接的两个或更多个元件。类似地，如本文中一般所使用，用语“连接”指可直接连接或由一或多个中间元件连接的两个或更多个元件。另外，本申请案中所使用的用语“本文中”、“上文”、“下文”及类似含义用语将参考整个本申请案而非本申请案的任何特定部分。在上下文允许的情况下，详细描述中使用单数或复数的用语还可分别包含复数或单数。涉及两个或更多个项的列表的用语“或”涵盖用语的所有以下解译：列表中的任何项、列表中的所有项及列表中的项的任何组合。
此外，除非另有明确说明或内外另有理解，否则本文中所使用的条件语言(例如“可”、“例如”、“举例来说”及其类似者等)一般旨在传达特定实施例包含而其它实施例不包含特定特征、元件及/或状态。因此，此类条件语言一般不旨在隐含一或多实施例无论任何需要特征、元件及/或状态或任何特定实施例中包含或执行这些特征、元件及/或状态。
尽管已描述特定实施例，但这些实施例仅供例示且不旨在限制本公开的范围。其实，本文中所描述的新颖装置、方法及系统可以各种其它形式体现；此外，可在不背离本公开的精神的情况下对本文中所描述的方法及系统作出各种省略、替代及形式改变。例如，尽管以给定布置呈现块，但替代实施例可使用不同组件及/或电路拓扑来执行类似功能，且可删除、移动、添加、细分、组合及/或修改一些块。可以各种不同方式实施这些块中的每一者。可组合上述各种实施例的元件及动作的任何适合组合以提供进一步实施例。上述各种特征及工艺可彼此独立实施或可以各种方式组合。本公开的特征的所有可能组合及子组合旨在落于本公开的范围内。

Claims (33)

1.一种半导体装置，其包括：
电容器，其包括：
极性层，其包括掺杂有掺杂剂的结晶基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，其中所述掺杂剂包括不同于所述一或多个金属元素的金属元素且以一浓度存在，使得所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV，及
第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极，其位于所述极性层的相对侧上，其中所述极性层具有匹配于所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者的晶格常数的约20％内的晶格常数，
其中所述第一结晶导电或半导电氧化物电极充当使所述极性层生长在其上的模板，使得所述极性层的至少一部分假晶形成在所述第一结晶导电或半导电氧化物电极上。
2.根据权利要求1所述的半导体装置，其中所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV。
3.根据权利要求2所述的半导体装置，其中所述铁电切换电压低于约1200mV。
4.根据权利要求1所述的半导体装置，其中所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者具有约0.5nm到约50nm之间的厚度。
5.根据权利要求2所述的半导体装置，其中所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者具有低于0.01Ohm-cm的电阻率。
6.根据权利要求1所述的半导体装置，其中所述极性层及所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者具有相同晶体结构。
7.根据权利要求6所述的半导体装置，其中所述掺杂剂包括镧系元素或铌。
8.根据权利要求7所述的半导体装置，其中所述极性层包括具有约10nm到约500nm之间的横向尺寸的区域，在所述区域中，所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者假晶于所述极性层上。
9.根据权利要求6所述的半导体装置，其中所述相同晶体结构为钙钛矿结构，且其中所述极性层包括选自由以下各者组成的群组的铁电氧化物：BaTiO3、PbTiO3、KNbO3、NaTaO3、BiFeO3、PbZrTiO3、Pb(Mg,Nb)O3、Pb(Mg,Nb)O3-PbTiO3、PbLaZrTiO3、Pb(Sc,Nb)O3、BaTiO3-Bi(Zn(Nb,Ta))O3、BaTiO3-BaSrTiO3、LiNbO3、LiTaO3、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO、Bi1-xLaxFeO3、Bi1-xCexFeO3及BiFe1-yCoyO3。
10.根据权利要求9所述的半导体装置，其中所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者包括选自由以下各者组成的群组的氧化物：(La,Sr)CoO3、SrRuO3、(La,Sr)MnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、LaNiO3、SrRuO3、LaMnO3、SrMnO3、LaCoO3或SrCoO3。
11.根据权利要求10所述的半导体装置，其中所述极性层直接接触所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者，且其中所述半导体装置进一步包括进一步电极，所述进一步电极形成在所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者上且包括选自由以下各者组成的群组的导电二元金属氧化物：铱(Ir)氧化物、钌(Ru)氧化物、钯(Pd)氧化物、锇(Os)氧化物或铼(Re)氧化物。
12.根据权利要求6所述的半导体装置，其中所述相同晶体结构为六方晶体结构，其中所述极性层包括LuFeO3或具有由RMnO3表示的化学式，且其中R为稀土元素。
13.根据权利要求1所述的半导体装置，其中所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者具有六方结构、铜铁矿结构、尖晶石结构或立方结构中的一者。
14.根据权利要求13所述的半导体装置，其中所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者包括以下中的一或多者：PtCoO2、PdCoO2、掺Al的ZnO、Fe3O4、LiV2O4或掺Sn的In2O3。
15.根据权利要求1所述的半导体装置，其进一步包括晶体管，其中所述电容器电连接到所述晶体管的漏极。
16.一种半导体装置，其包括：
电容器堆叠，其包括：
结晶极性层，其包括置换地掺杂有掺杂剂的基底极性材料；
所述基底极性材料包括具有钙钛矿结构或六方晶体结构中的一者的金属氧化物；
所述掺杂剂包括不同于所述金属氧化物的(若干)金属的4d系列、5d系列、4f系列或5f系列中的一者的金属；及
第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极，其位于所述结晶极性层的相对侧上，其中所述结晶极性层具有与所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者相同的晶体结构。
17.根据权利要求16所述的半导体装置，其中所述结晶极性层具有匹配于所述第一结晶导电氧化物电极及所述第二结晶导电氧化物电极中的一或两者的晶格常数的约20％内的晶格常数。
18.根据权利要求17所述的半导体装置，其中所述相同晶体结构为钙钛矿晶体结构且所述极性层包括具有由A(m-x)A'xB(n-y)B'yOz表示的化学式的铁电氧化物，其中A及A'占据所述钙钛矿晶体结构中的可互换原子位置，其中B及B'占据所述钙钛矿晶体结构中的可互换原子位置，其中所述A'及所述B'中的一或两者为掺杂剂，其中m、n及z为整数，且其中x及y中的一或两者大于零。
19.根据权利要求18所述的半导体装置，其中所述第一结晶导电氧化物电极及所述第二结晶导电氧化物电极中的一或两者包括具有由C(p-u)C'uD(q-v)D'vOw表示的化学式的氧化物，其中C及C'占据所述钙钛矿晶体结构中的可互换原子位置，其中D及D'占据所述钙钛矿晶体结构中的可互换原子位置，其中p、q及w为整数，且其中u及v中的一或两者大于零。
20.根据权利要求19所述的半导体装置，其中所述极性层包括具有钙钛矿结构的铁电氧化物，所述铁电氧化物选自由以下各者组成的群组：BaTiO3、PbTiO3、KNbO3、NaTaO3、BiFeO3、PbZrTiO3、Pb(Mg,Nb)O3、Pb(Mg,Nb)O3-PbTiO3、PbLaZrTiO3、Pb(Sc,Nb)O3、BaTiO3-Bi(Zn(Nb,Ta))O3、BaTiO3-BaSrTiO3、LiNbO3、LiTaO3、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO、Bi1-xLaxFeO3、Bi1-xCexFeO3及BiFe1-yCoyO3。
21.根据权利要求20所述的半导体装置，其中所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者包括选自由以下各者组成的群组的氧化物：(La,Sr)CoO3、SrRuO3、(La,Sr)MnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、LaNiO3、SrRuO3、LaMnO3、SrMnO3、LaCoO3或SrCoO3。
22.根据权利要求21所述的半导体装置，其中所述极性层直接接触所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者，且其中所述半导体装置进一步包括进一步电极，所述进一步电极形成在所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者上且包括选自由以下各者组成的群组的导电二元金属氧化物：铱(Ir)氧化物、钌(Ru)氧化物、钯(Pd)氧化物、锇(Os)氧化物或铼(Re)氧化物。
23.根据权利要求17所述的半导体装置，其中所述相同晶体结构为六方晶体结构，其中所述极性层包括LuFeO3或具有由RMnO3表示的化学式，且其中R为稀土元素。
24.根据权利要求17所述的半导体装置，其进一步包括晶体管，其中所述电容器电连接到所述晶体管的漏极。
25.根据权利要求24所述的半导体装置，其中所述极性层具有持续至少一天的剩余极化，使得所述半导体装置为非易失性存储器装置。
26.一种半导体装置，其包括：
电容器，其包括：
极性层，其包括掺杂有掺杂剂的结晶基底极性材料，其中所述基底极性材料包含一或多个金属元素及氧或氮中的一或两者，其中所述掺杂剂包括不同于所述一或多个金属元素的金属元素且以一浓度存在，使得所述极性层的剩余极化与无所述掺杂剂的所述基底极性材料的剩余极化相差超过约5μC/cm2，及
第一结晶导电或半导电氧化物电极及第二结晶导电或半导电氧化物电极，其位于所述极性层的相对侧上，其中所述极性层具有匹配于所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者的晶格常数的约20％内的晶格常数，
其中所述第一结晶导电或半导电氧化物电极充当使所述极性层生长在其上的模板，使得所述极性层的至少一部分同调应变于所述第一结晶导电或半导电氧化物电极上。
27.根据权利要求26所述的半导体装置，其中所述基底极性材料包括基底铁电材料，且其中增大所述掺杂剂的所述浓度减小所述基底铁电材料的所述剩余极化。
28.根据权利要求26所述的半导体装置，其中所述电容器的铁电切换电压与具有未掺杂所述掺杂剂的所述基底极性材料的所述电容器的铁电切换电压相差超过约100mV。
29.根据权利要求28所述的半导体装置，其中所述铁电切换电压低于约600mV。
30.根据权利要求26所述的半导体装置，其中所述第一结晶导电或半导电氧化物电极及所述第二结晶导电或半导电氧化物电极中的一或两者包括选自由以下各者组成的群组的氧化物：(La,Sr)CoO3、SrRuO3、(La,Sr)MnO3、YBa2Cu3O7、Bi2Sr2CaCu2O8、LaNiO3、SrRuO3、LaMnO3、SrMnO3、LaCoO3或SrCoO3。
31.根据权利要求1所述的半导体装置，其中所述掺杂剂占据能够与所述基底极性材料的金属元素互换的原子晶格位置，且其中在所述极性层中，所述掺杂剂具有不同于所述基底极性材料中的所述金属的氧化态的氧化态。
32.根据权利要求16所述的半导体装置，其中所述掺杂剂占据能够与所述基底极性材料的金属元素互换的原子晶格位置，且其中在所述极性层中，所述掺杂剂具有不同于所述基底极性材料中的所述金属的氧化态的氧化态。
33.根据权利要求26所述的半导体装置，其中所述掺杂剂占据能够与所述基底极性材料的金属元素互换的原子晶格位置，且其中在所述极性层中，所述掺杂剂具有不同于所述基底极性材料中的所述金属的氧化态的氧化态。
CN202080039195.4A 2019-04-08 2020-04-07 掺杂极性层及并入有掺杂极性层的半导体装置 Pending CN113892156A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962831044P 2019-04-08 2019-04-08
US62/831,044 2019-04-08
PCT/US2020/027108 WO2020210261A1 (en) 2019-04-08 2020-04-07 Doped polar layers and semiconductor device incorporating same

Publications (1)

Publication Number Publication Date
CN113892156A true CN113892156A (zh) 2022-01-04

Family

ID=72661937

Family Applications (4)

Application Number Title Priority Date Filing Date
CN202080039200.1A Pending CN113892157A (zh) 2019-04-08 2020-04-07 掺杂极性层及并入有掺杂极性层的半导体装置
CN202080039278.3A Pending CN113906562A (zh) 2019-04-08 2020-04-07 掺杂极性层及并入有掺杂极性层的半导体装置
CN202080039195.4A Pending CN113892156A (zh) 2019-04-08 2020-04-07 掺杂极性层及并入有掺杂极性层的半导体装置
CN202080039183.1A Pending CN113892155A (zh) 2019-04-08 2020-04-07 掺杂极性层及并入有掺杂极性层的半导体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202080039200.1A Pending CN113892157A (zh) 2019-04-08 2020-04-07 掺杂极性层及并入有掺杂极性层的半导体装置
CN202080039278.3A Pending CN113906562A (zh) 2019-04-08 2020-04-07 掺杂极性层及并入有掺杂极性层的半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202080039183.1A Pending CN113892155A (zh) 2019-04-08 2020-04-07 掺杂极性层及并入有掺杂极性层的半导体装置

Country Status (7)

Country Link
US (22) US11444203B2 (zh)
JP (4) JP2022523265A (zh)
KR (4) KR20210149162A (zh)
CN (4) CN113892157A (zh)
DE (4) DE112020001796T5 (zh)
TW (4) TW202105684A (zh)
WO (4) WO2020210254A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251365B2 (en) 2018-03-30 2022-02-15 Intel Corporation High blocking temperature spin orbit torque electrode
US11257613B2 (en) 2018-03-31 2022-02-22 Intel Corporation Spin orbit torque (SOT) memory devices with enhanced tunnel magnetoresistance ratio and their methods of fabrication
US11575083B2 (en) 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US11393515B2 (en) 2018-06-14 2022-07-19 Intel Corporation Transition metal dichalcogenide based spin orbit torque memory device
US11245068B2 (en) 2018-06-14 2022-02-08 Intel Corporation Transition metal dichalcogenide based magnetoelectric memory device
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11398562B2 (en) 2018-06-14 2022-07-26 Intel Corporation Magnetoelectric spin orbit logic transistor with a spin filter
US11665975B2 (en) 2018-06-19 2023-05-30 Intel Corporation Spin orbit coupling memory device with top spin orbit coupling electrode and selector
US11374163B2 (en) 2018-06-19 2022-06-28 Intel Corporation Spin orbit memory with multiferroic material
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11508903B2 (en) 2018-06-28 2022-11-22 Intel Corporation Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance
US11367749B2 (en) 2018-06-28 2022-06-21 Intel Corporation Spin orbit torque (SOT) memory devices and their methods of fabrication
US11362263B2 (en) 2018-06-29 2022-06-14 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11380838B2 (en) 2018-06-29 2022-07-05 Intel Corporation Magnetic memory devices with layered electrodes and methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US11411046B2 (en) 2018-09-11 2022-08-09 Intel Corporation Semiconductor device heat extraction by spin thermoelectrics
US11411047B2 (en) 2018-09-11 2022-08-09 Intel Corporation Stacked transistor bit-cell for magnetic random access memory
US11264558B2 (en) 2018-09-11 2022-03-01 Intel Corporation Nano-rod spin orbit coupling based magnetic random access memory with shape induced perpendicular magnetic anisotropy
US11387404B2 (en) 2018-09-13 2022-07-12 Intel Corporation Magnetoelectric spin orbit logic based minority gate
US11581417B2 (en) 2018-09-13 2023-02-14 Intel Corporation Improper ferroelectric active and passive devices
US11411172B2 (en) 2018-09-13 2022-08-09 Intel Corporation Magnetoelectric spin orbit logic based full adder
US11594270B2 (en) 2018-09-25 2023-02-28 Intel Corporation Perpendicular spin injection via spatial modulation of spin orbit coupling
US11476408B2 (en) 2018-09-27 2022-10-18 Intel Corporation Spin orbit torque (SOT) memory devices with enhanced magnetic anisotropy and methods of fabrication
US11557717B2 (en) 2018-11-16 2023-01-17 Intel Corporation Transition metal dichalcogenide based spin orbit torque memory device with magnetic insulator
US11574666B2 (en) 2019-01-11 2023-02-07 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11276730B2 (en) 2019-01-11 2022-03-15 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
CN113892157A (zh) 2019-04-08 2022-01-04 开普勒计算公司 掺杂极性层及并入有掺杂极性层的半导体装置
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
US11699765B2 (en) 2020-11-27 2023-07-11 Samsung Electronics Co., Ltd. Semiconductor device
KR20220107850A (ko) * 2021-01-26 2022-08-02 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 장치
DE102021107402A1 (de) * 2021-03-24 2022-09-29 Helmholtz-Zentrum Dresden - Rossendorf E. V. Elektronisches Bauteil, Bauteilanordnung, Funktionsschicht zum Bilden eines elektronischen Bauteils und Verfahren zum Herstellen eines elektronischen Bauteils
CN113421881B (zh) * 2021-05-26 2022-08-19 复旦大学 通过金属扩散调节铁电存储器表面层有效厚度的方法
US11832451B1 (en) 2021-08-06 2023-11-28 Kepler Computing Inc. High density ferroelectric random access memory (FeRAM) devices and methods of fabrication
US11825663B2 (en) * 2021-08-17 2023-11-21 Globalfoundries U.S. Inc. Ferroelectric nonvolatile memory device and integration schemes
TWI802971B (zh) * 2021-08-23 2023-05-21 旺宏電子股份有限公司 記憶體晶胞，記憶體裝置之製造方法及其操作方法
US11942133B2 (en) 2021-09-02 2024-03-26 Kepler Computing Inc. Pedestal-based pocket integration process for embedded memory
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides
US11869928B2 (en) 2021-12-14 2024-01-09 Kepler Computing Inc. Dual hydrogen barrier layer for memory devices
US11961877B1 (en) 2021-12-14 2024-04-16 Kepler Computing Inc. Dual hydrogen barrier layer for trench capacitors integrated with low density film for logic structures
US20230246062A1 (en) * 2022-01-31 2023-08-03 Kepler Computing Inc. Rapid thermal annealing (rta) methodologies for integration of perovskite-material based memory devices
CN114988861B (zh) * 2022-06-09 2023-04-07 江西理工大学 六角稀土铁氧化物单相多铁性材料及其制备方法和应用
US20230402497A1 (en) * 2022-06-10 2023-12-14 Samsung Electronics Co., Ltd. Capacitor, and device comprising the same, and method of preparing the same
DE102022116981A1 (de) 2022-07-07 2024-01-18 TechIFab GmbH Memristive struktur und memristive vorrichtung

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5358927A (en) 1990-05-31 1994-10-25 Bell Communications Research, Inc. Growth of a,b-axis oriented pervoskite thin films
US5168420A (en) 1990-11-20 1992-12-01 Bell Communications Research, Inc. Ferroelectrics epitaxially grown on superconducting substrates
US5169485A (en) 1991-03-07 1992-12-08 Bell Communications Research, Inc. Method for the preparation of epitaxial ferromagnetic manganese aluminum magnetic memory element
US5270298A (en) 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5155658A (en) 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
US5955754A (en) 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
US5248564A (en) 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
US5549977A (en) 1993-11-18 1996-08-27 Lucent Technologies Inc. Article comprising magnetoresistive material
US5479317A (en) 1994-10-05 1995-12-26 Bell Communications Research, Inc. Ferroelectric capacitor heterostructure and method of making same
US5519235A (en) 1994-11-18 1996-05-21 Bell Communications Research, Inc. Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes
US5625529A (en) * 1995-03-28 1997-04-29 Samsung Electronics Co., Ltd. PZT thin films for ferroelectric capacitor and method for preparing the same
WO1997001854A1 (en) 1995-06-28 1997-01-16 Bell Communication Research, Inc. Barrier layer for ferroelectric capacitor integrated on silicon
US5798903A (en) 1995-12-26 1998-08-25 Bell Communications Research, Inc. Electrode structure for ferroelectric capacitor integrated on silicon
US5777356A (en) 1996-01-03 1998-07-07 Bell Communications Research, Inc. Platinum-free ferroelectric memory cell with intermetallic barrier layer and method of making same
US6115281A (en) 1997-06-09 2000-09-05 Telcordia Technologies, Inc. Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors
KR20010013595A (ko) 1997-06-09 2001-02-26 엔, 마이클 그로브 개선된 장벽 특성을 나타내는 결정 퍼로브스카이트강유전체 셀을 어닐링하는 방법
JP3305627B2 (ja) * 1997-08-06 2002-07-24 富士通株式会社 半導体装置とその製造方法
US20030001189A1 (en) 2000-02-24 2003-01-02 Tetsuo Fujiwara Ferroelectric capacitor and semiconductor device
US6861798B1 (en) 1999-02-26 2005-03-01 Candescent Technologies Corporation Tailored spacer wall coatings for reduced secondary electron emission
US6194754B1 (en) 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell
US20020030246A1 (en) 2000-06-28 2002-03-14 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate
US6482538B2 (en) 2000-07-24 2002-11-19 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
US6518609B1 (en) 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
JP2002198324A (ja) * 2000-11-22 2002-07-12 Sharp Corp Ｆｒａｍおよびｄｒａｍ用途のための高温電極およびバリア構造物
US20020076906A1 (en) 2000-12-18 2002-06-20 Motorola, Inc. Semiconductor structure including a monocrystalline film, device including the structure, and methods of forming the structure and device
US6426536B1 (en) 2001-04-16 2002-07-30 International Business Machines Corporation Double layer perovskite oxide electrodes
US6730951B2 (en) * 2001-06-25 2004-05-04 Matsushita Electric Industrial Co., Ltd. Capacitor, semiconductor memory device, and method for manufacturing the same
US6844583B2 (en) 2001-06-26 2005-01-18 Samsung Electronics Co., Ltd. Ferroelectric memory devices having expanded plate lines
US6541281B2 (en) 2001-07-16 2003-04-01 Tachyon Semiconductors Corporation Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same
US6664116B2 (en) 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
US20030143853A1 (en) 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
US6510073B1 (en) 2002-01-31 2003-01-21 Sharp Laboratories Of America, Inc. Two transistor ferroelectric non-volatile memory
US6893912B2 (en) * 2002-10-15 2005-05-17 Macronix International Co., Ltd. Ferroelectric capacitor memory device fabrication method
US7071007B2 (en) 2002-12-06 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a low voltage drive ferroelectric capacitor
US7095067B2 (en) 2003-05-27 2006-08-22 Lucent Technologies Inc. Oxidation-resistant conducting perovskites
US7250648B2 (en) 2003-09-04 2007-07-31 Intematix Corporation Ferroelectric rare-earth manganese-titanium oxides
WO2005064614A1 (en) 2003-12-22 2005-07-14 Koninklijke Philips Electronics N.V. Non-volatile ferroelectric thin film device using an organic ambipolar semiconductor and method for processing such a device
US8409879B2 (en) 2004-01-13 2013-04-02 Board Of Regents, University Of Houston Method of using a buffered electric pulse induced resistance device
US7312558B2 (en) 2004-04-02 2007-12-25 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, ink jet head, angular velocity sensor, and ink jet recording apparatus
EP1624479A3 (en) 2004-08-05 2008-07-16 Samsung Electronics Co, Ltd Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
JP2006176366A (ja) * 2004-12-22 2006-07-06 Fujitsu Ltd 強誘電体材料、その製造方法及び強誘電体メモリ
US7696549B2 (en) 2005-08-04 2010-04-13 University Of Maryland Bismuth ferrite films and devices grown on silicon
KR100660550B1 (ko) 2005-09-15 2006-12-22 삼성전자주식회사 강유전체막 및 강유전체 커패시터 형성 방법
US8106375B2 (en) 2005-11-30 2012-01-31 The Trustees Of The University Of Pennsylvania Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator
KR100760632B1 (ko) 2006-03-03 2007-09-20 삼성전자주식회사 커패시터 형성 방법
KR100680144B1 (ko) 2006-04-03 2007-02-08 재단법인서울대학교산학협력재단 다강체 막, 이를 포함하는 구조물, 및 상기 막 및 구조물의제조 방법
WO2008109564A1 (en) 2007-03-02 2008-09-12 The Regents Of The University Of California Complex oxides useful for thermoelectric energy conversion
JP2008218782A (ja) * 2007-03-06 2008-09-18 Seiko Epson Corp 半導体装置及びその製造方法
KR20090017758A (ko) 2007-08-16 2009-02-19 삼성전자주식회사 강유전체 커패시터의 형성 방법 및 이를 이용한 반도체장치의 제조 방법
US20090238954A1 (en) 2008-03-20 2009-09-24 Seigi Suh Large area thin film capacitors on metal foils and methods of manufacturing same
JP5440493B2 (ja) * 2008-03-31 2014-03-12 富士通セミコンダクター株式会社 強誘電体メモリとその製造方法、及び強誘電体キャパシタの製造方法
US8216858B2 (en) 2009-02-18 2012-07-10 Canon Kabushiki Kaisha Ferroelectric material, method of producing ferroelectric material, and ferroelectric device
US9356224B2 (en) 2009-10-30 2016-05-31 The Regents Of The University Of California Thin film bismuth iron oxides useful for piezoelectric devices
US20110308580A1 (en) 2010-01-22 2011-12-22 The Regents Of The University Of California Ferroic materials having domain walls and related devices
DE112011102837B4 (de) 2010-08-27 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Speichereinrichtung und Halbleitereinrichtung mit Doppelgate und Oxidhalbleiter
US8993092B2 (en) 2011-02-18 2015-03-31 Ut-Battelle, Llc Polycrystalline ferroelectric or multiferroic oxide articles on biaxially textured substrates and methods for making same
US8753952B2 (en) 2011-09-08 2014-06-17 Texas Instruments Incorporated Integrated circuit with integrated decoupling capacitors
JP5828570B2 (ja) 2012-06-05 2015-12-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶トランジスタおよびその製造方法
US9064709B2 (en) 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
EP2917946B1 (de) * 2013-01-16 2018-08-29 Helmholtz-Zentrum Dresden - Rossendorf e.V. Verfahren und schaltkreis-anordnung zum verschlüsseln und entschlüsseln einer bitfolge
US9257497B2 (en) * 2013-12-31 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor techniques
US9269785B2 (en) 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
US10242989B2 (en) 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US20160118404A1 (en) 2014-10-09 2016-04-28 Haibing Peng Three-dimensional non-volatile ferroelectric random access memory
TW201637172A (zh) 2015-04-14 2016-10-16 國立交通大學 記憶體結構
US9305995B1 (en) 2015-06-01 2016-04-05 Cypress Semiconductor Corporation Methods of fabricating an F-RAM
US9460770B1 (en) * 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
KR20180097378A (ko) 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
KR20180105530A (ko) * 2017-03-15 2018-09-28 에스케이하이닉스 주식회사 강유전성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
US10319426B2 (en) 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
US10403631B1 (en) 2018-08-13 2019-09-03 Wuxi Petabyte Technologies Co., Ltd. Three-dimensional ferroelectric memory devices
US10777250B2 (en) * 2018-09-27 2020-09-15 Intel Corporation Save-restore circuitry with metal-ferroelectric-metal devices
US11476261B2 (en) 2019-02-27 2022-10-18 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
CN113892157A (zh) 2019-04-08 2022-01-04 开普勒计算公司 掺杂极性层及并入有掺杂极性层的半导体装置

Also Published As

Publication number Publication date
WO2020210254A1 (en) 2020-10-15
US20210343872A1 (en) 2021-11-04
US20210343873A1 (en) 2021-11-04
US11296228B2 (en) 2022-04-05
US20200321474A1 (en) 2020-10-08
US20220077319A1 (en) 2022-03-10
US20230163216A1 (en) 2023-05-25
US11837664B2 (en) 2023-12-05
US20210328067A1 (en) 2021-10-21
KR20210151146A (ko) 2021-12-13
US11289608B2 (en) 2022-03-29
US20230155029A1 (en) 2023-05-18
US11417768B2 (en) 2022-08-16
US20200321472A1 (en) 2020-10-08
JP2022527410A (ja) 2022-06-01
US11757043B2 (en) 2023-09-12
US11949017B2 (en) 2024-04-02
DE112020001816T5 (de) 2021-12-23
TW202103305A (zh) 2021-01-16
US20210343874A1 (en) 2021-11-04
US20230215953A1 (en) 2023-07-06
US11355643B2 (en) 2022-06-07
WO2020210257A1 (en) 2020-10-15
US11908943B2 (en) 2024-02-20
JP2022527654A (ja) 2022-06-02
DE112020001796T5 (de) 2022-02-17
KR20210151147A (ko) 2021-12-13
US11349031B2 (en) 2022-05-31
US11164976B2 (en) 2021-11-02
US20230231055A1 (en) 2023-07-20
CN113892155A (zh) 2022-01-04
JP2022523266A (ja) 2022-04-21
US20210320211A1 (en) 2021-10-14
US11916149B2 (en) 2024-02-27
US11949018B2 (en) 2024-04-02
TW202105683A (zh) 2021-02-01
US20210343871A1 (en) 2021-11-04
US20240088299A1 (en) 2024-03-14
US20230123515A1 (en) 2023-04-20
US11398570B2 (en) 2022-07-26
US11469327B2 (en) 2022-10-11
WO2020210261A1 (en) 2020-10-15
WO2020210263A1 (en) 2020-10-15
US20230155028A1 (en) 2023-05-18
DE112020001902T5 (de) 2022-01-13
DE112020001926T5 (de) 2022-01-05
US11888067B2 (en) 2024-01-30
JP2022523265A (ja) 2022-04-21
TW202105684A (zh) 2021-02-01
CN113906562A (zh) 2022-01-07
US20200321473A1 (en) 2020-10-08
US11289607B2 (en) 2022-03-29
US20230215952A1 (en) 2023-07-06
US20230128526A1 (en) 2023-04-27
KR20210149162A (ko) 2021-12-08
US20230057354A1 (en) 2023-02-23
US11411116B2 (en) 2022-08-09
US11848386B2 (en) 2023-12-19
US11888066B2 (en) 2024-01-30
KR20210149161A (ko) 2021-12-08
US11444203B2 (en) 2022-09-13
US20200321344A1 (en) 2020-10-08
CN113892157A (zh) 2022-01-04
US20230142605A1 (en) 2023-05-11
TW202044562A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
US11888066B2 (en) Doped polar layers and semiconductor device incorporating same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination