KR20180097378A - 강유전성 메모리 장치 및 그 제조 방법 - Google Patents

강유전성 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20180097378A
KR20180097378A KR1020170024301A KR20170024301A KR20180097378A KR 20180097378 A KR20180097378 A KR 20180097378A KR 1020170024301 A KR1020170024301 A KR 1020170024301A KR 20170024301 A KR20170024301 A KR 20170024301A KR 20180097378 A KR20180097378 A KR 20180097378A
Authority
KR
South Korea
Prior art keywords
ferroelectric
dopant
layer
material layer
memory device
Prior art date
Application number
KR1020170024301A
Other languages
English (en)
Inventor
유향근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170024301A priority Critical patent/KR20180097378A/ko
Priority to US15/810,177 priority patent/US10522564B2/en
Publication of KR20180097378A publication Critical patent/KR20180097378A/ko
Priority to US16/694,683 priority patent/US10923501B2/en

Links

Images

Classifications

    • H01L45/14—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H01L45/1253—
    • H01L45/145—
    • H01L45/16—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Abstract

일 실시 예에 있어서, 강유전성 메모리 장치는 소스 영역 및 드레인 영역을 구비하는 기판, 상기 기판 상에 배치되고 도펀트의 농도 구배를 가지는 강유전성 물질층을 포함하는 강유전성 구조물, 및 상기 강유전성 구조물 상에 배치되는 게이트 전극층을 포함한다.

Description

강유전성 메모리 장치 및 그 제조 방법{Ferroelectric Memory Device and Method of Manufacturing the same}
본 개시(disclosure)는 대체로(generally) 강유전성 메모리 장치 및 그 제조 방법에 관한 것이다.
일반적으로, 강유전성 물질은 외부 전계가 인가되지 않은 상태에서, 자발적인 전기적 분극을 가지는 물질을 의미한다. 구체적으로, 강유전성 물질은 두 개의 안정된 잔류 분극 상태 중 어느 하나를 유지할 수 있다. 이러한 특징은 "0" 및 "1"의 정보를 비휘발적으로 저장하는데 이용될 수 있다.
한편, 상기 잔류 분극은 외부 전계의 인가에 의해 스위칭 가능하기 때문에, 상기 강유전성 물질을 비휘발성 메모리 장치에 적용하려는 연구가 활발하게 진행되고 있다. 종래의 경우, 비휘발성 메모리 장치에 적용을 위한 강유전성 물질로서, PZT 또는 SBT와 같은 페로브스카이트(perovskite) 물질이 연구되어 왔다.
상기 강유전성 물질이 비휘발성 메모리 장치에 실효성 있게 적용되기 위해서는, 소자 동작시 상기 강유전성 물질층이 편차없이 강유전성을 안정적으로 유지할 것의 요건이 요청되고 있다.
본 개시의 일 실시 예는 소자 동작 시 강유전성을 안정적으로 유지할 수 있는 강유전성 물질층을 구비하는 강유전성 메모리 장치 및 그 제조 방법을 제공한다.
본 개시의 일 측면에 따르는 강유전성 메모리 장치가 개시된다. 상기 강유전성 메모리 장치는 소스 영역 및 드레인 영역을 구비하는 기판, 상기 기판 상에 배치되고 도펀트의 농도 구배를 가지는 강유전성 물질층을 포함하는 강유전성 구조물, 및 상기 강유전성 구조물 상에 배치되는 게이트 전극층을 포함한다.
본 개시의 다른 측면에 따르는 강유전성 메모리 장치의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 기판을 제공한다. 상기 기판 상에 도펀트의 농도 구배를 가지는 강유전성 물질층을 구비하는 강유전성 구조물을 형성한다. 상기 강유전성 구조물 상에 게이트 전극층을 형성한다.
상술한 본 개시의 실시 예에 따르면, 기판 상에서 도펀트의 농도 구배를 가지는 강유전성 물질층을 포함하는 강유전성 구조물을 제공할 수 있다. 상기 도펀트는 상기 강유전성 물질층 내에서 격자 변형(lattice strain)을 발생시킬 수 있다. 또한, 상기 도펀트가 농도 구배를 가지도록 분포됨으로써, 상기 격자 변형(strain)은 상기 강유전성 물질층 내에서 구배(gradient)를 형성할 수 있다. 그리고, 상기 격자 변형의 구배는 변전 효과(flexoelectric effect)를 발생시켜, 상기 강유전성 물질층에 내부 전계를 형성할 수 있다. 상기 내부 전계는, 강유전성 물질층의 분극 배향을 향상시켜 강유전 특성을 안정화시킬 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치를 개략적으로 나타내는 단면도이다.
도 2는 본 개시의 일 실시 예에 따르는 강유전성 구조물을 개략적으로 나타내는 도면이다.
도 3은 본 개시의 다른 실시 예에 따르는 강유전성 구조물을 개략적으로 나타내는 도면이다.
도 4는 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치의 제조 방법을 개략적으로 나타내는 순서도이다.
도 5 내지 도 8은 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치의 제조 방법을 개략적으로 나타내는 단면도이다.
도 9는 본 개시의 다른 실시 예에 따르는 강유전성 메모리 장치를 제조하는 방법을 개략적으로 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
최근에, 강유전성(ferroelectric)을 구비하는 박막을 확보하는 기술에 대한 연구 결과가 보고 있다. 일 예로서, 박막에 응력이 인가되는 경우, 결정 격자 구조가 변환되어, 하프늄산화물층이 강유전성을 가지게 되는 연구결과가 보고 되고 있다. 한편, J. Muller 등의 Nanoletter 12, 4318 (2012)는, HfxZryO2 (0<x, y<1) 고용체 내에 존재하는 하프늄산화물(HfO2)과 지르코늄산화물(ZrO2)을 구성하는 하프늄(Hf) 및 지르코늄(Zr)의 함량비를 조절할 경우, 상기 HfxZryO2 고용체가 강유전성을 가지는 사방 결정계의 구조를 가질 수 있다고 보고하고 있다. 또한, 상기 Nanoletter 12, 4318 (2012)에서는, 상기 순수 지르코늄산화물(ZrO2) 박막에 외부 전계를 인가할 때, 강유전성으로의 변이(transformation)가 발생되는 것을 개시하고 있다.
한편, 하프늄산화물 박막 또는 지르코늄산화물 박막의 경우, 주입된 도펀트의 농도, 상기 박막의 성장 조건 또는 상기 박막의 열처리 조건에 따라, 강유전성 또는 반강유전성의 유전 특성이 변화한다는 연구 결과가 보고 되고 있다. 일 예로서, U. Schroeder 등의 Japanese Journal of Applied Physics 53, 08LE02(2014) 에서는, 하프늄산화물층 내에 도핑되는 실리콘산화물의 농도에 따라 히스테리시스 곡선의 분극 특성이 변화하는 것을 보고하고 있다. 다른 예로서, D. Zhou 등의 Applied Physics Letters 103, 192904 (2013) 에 따르면, 인가되는 펄스 전압의 싸이클 수에 따라 실리콘 도핑된 하프늄산화물 박막의 히스테리스 곡선의 형태가 변화하는 것을 보고하고 있다.
본 개시의 실시 예에서는, 기판 상에서 도펀트의 농도 구배를 가지는 강유전성 물질층을 포함하는 강유전성 구조물을 제공한다. 상기 도펀트는 상기 강유전성 물질층 내에서 격자 변형(lattice strain)을 발생시킬 수 있다. 또한, 상기 도펀트가 농도 구배를 가지도록 분포함으로써, 상기 격자 변형(strain)은 상기 강유전성 물질층 내에서 구배(gradient)를 가질 수 있다. 그리고, 상기 격자 변형의 구배는 변전 효과(flexoelectric effect)를 발생시켜, 상기 강유전성 물질층에 내부 전계를 형성할 수 있다. 여기서 상기 변전 효과란, 동종의 물질층 내의 격자 불일치 또는 이종 물질층의 계면에서의 격자 불일치에 의해 발생하는 격자 변형이 구배(gradient)를 생성할 때, 상기 격자 변형 구배에 의해 전계가 형성되는 현상을 의미할 수 있다.
본 개시의 실시 예에서는, 강유전성 물질층 내에 형성되는 내부 전계가 상기 강유전성 물질층 내부의 분극 배향(polarization alignment)을 향상시키는 기능을 수행할 수 있다. 본 개시의 실시 예에서는, 강유전성 물질층의 두께를 감소시켜, 상기 변전 효과를 발생시키는 격자 변형 구배를 충분히 증가시킬 수 있다.
한편, 일 방향으로의 분극 배향이 향상됨으로써, 상기 강유전성 구조물의 강유전 특성이 안정화될 수 있다. 일 예로서, 상기 강유전성 구조물의 강유전성이 상유전성 또는 반강유전성으로 변이하는 것이 억제될 수 있다. 다른 예로서, 상기 강유전성 물질층 내부에 존재하는 결함(defect)에 의하여 무질서하게 분포하는 결함 쌍극자(defect dipole)를 일방향으로 정렬시켜 상기 강유전성 물질층의 강유전성을 향상시킬 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치를 개략적으로 나타내는 단면도이다. 도 1을 참조하면, 강유전성 메모리 장치(10)는 소스 영역(102) 및 드레인 영역(103)을 구비하는 기판(101)을 구비한다. 또한, 강유전성 메모리 장치(10)는 기판(101) 상에 배치되는 강유전성 구조물(125) 및 게이트 전극층(135)을 포함할 수 있다. 본 실시예의 강유전성 메모리 장치(10)는 게이트 전극층(135)에 인가되는 전압의 극성 또는 크기에 따라, 강유전성 구조물(125) 및 기판(101)의 채널 영역의 분극 상태가 가변적으로 변화할 수 있다. 상기 채널 영역의 분극 상태에 따라, 상기 채널 영역의 전기 저항이 서로 식별됨으로써, 전기적 정보를 비휘발적으로 저장할 수 있다.
도 1을 참조하면, 기판(101)은 일 예로서, 반도체 물질을 포함할 수 있다. 기판(101)은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 또는 실리콘 게르마늄(SiGe) 기판일 수 있다. 기판(101)은 n형 또는 p형으로 도핑되어 전도성을 가질 수 있다.
소스 영역(102) 및 드레인 영역(103)은 기판(101) 내에서 n형 또는 p형으로 도핑된 영역일 수 있다. 기판(101)이 도핑된 경우, 기판(101)의 도핑 타입과 반대의 도핑 타입으로 도핑될 수 있다.
기판(101)과 강유전성 구조물(125) 사이에는 계면 절연층(115)이 배치될 수 있다. 계면 절연층(115)은 기판(101)과 강유전성 구조물(125) 사이의 격자 상수 차이를 보상하여 계면 응력을 제어하는 역할을 수행할 수 있다. 또한, 계면 절연층(115)은 기판(101)과 강유전성 구조물(125)사이에서 물질 확산을 억제하는 역할을 수행할 수 있다. 계면 절연층(115)은 일 예로서, 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다. 계면 절연층(115)은 비정질 상태를 가질 수 있다.
강유전성 구조물(125)은 도펀트의 농도 구배를 가지는 강유전성 물질층을 포함할 수 있다. 강유전성 구조물(125)은 단층 또는 복층의 적층 구조물일 수 있다. 상기 강유전성 물질층은 일 예로서, 하프늄산화물층 또는 지르코늄산화물층을 포함할 수 있다. 상기 도펀트는 일 예로서, 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd), 란타넘(La) 또는 이들의 둘 이상의 조합을 포함할 수 있다.
일 실시 예에 있어서, 상기 도펀트의 농도 구배는 상기 강유전성 물질층의 두께 방향을 따라 일 방향으로 형성될 수 있다. 일 예로서, 상기 도펀트의 농도는 상기 두께 방향을 따라 연속적으로 증가하거나 감소하도록 분포할 수 있다.
도 1을 다시 참조하면, 강유전성 구조물(125) 상에는 게이트 전극층(135)이 배치될 수 있다. 게이트 전극층(135)은 일 예로서, 금속, 전도성 금속질화물, 전도성 금속산화물, 또는 전도성 금속탄화물을 포함할 수 있다. 일 예로서, 게이트 전극층(135)은, 텅스텐(W), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 루테늄(Ru), 텅스텐 질화물, 티타늄질화물, 탄탈륨질화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드, 루테늄산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다.
상술한 바와 같이, 강유전성 메모리 장치(10)는 게이트 유전체로서 강유전성 구조물(125)을 구비할 수 있다. 강유전성 구조물(125)은 도펀트의 농도 구배를 가지는 강유전성 물질층을 포함할 수 있다. 상기 강유전성 물질층은, 상기 도펀트 농도 구배에 의해 발생하는 격자 변형 구배(lattice strain gradient)를 가질 수 있다. 그리고, 상기 격자 변형 구배는 변전 효과(flexoelectric effect)를 발생시켜, 상기 강유전성 물질층에 내부 전계를 형성할 수 있다. 결과적으로, 상기 강유전성 물질층 내에 형성되는 내부 전계는 상기 강유전성 물질층 내부의 분극 배향(polarization alignment)을 향상시켜 상기 강유전성 구조물의 강유전 특성을 안정화시킬 수 있다.
도 2는 본 개시의 일 실시 예에 따르는 강유전성 구조물을 개략적으로 나타내는 도면이다. 도 2를 참조하면, 강유전성 구조물(123)은 계면 절연층(115)의 상면(115s)에 배치될 수 있다. 계면 절연층(115)은 기판(101)의 상면(101s) 상에 배치될 수 있다. 몇몇 다른 실시 예에 있어서, 계면 절연층(115)은 생략될 수 있으며, 강유전성 구조물(123)은 기판(101)의 상면(101s) 상에 직접 배치될 수 있다.
강유전성 구조물(123)은 제1 층(121) 및 제2 층(122)을 포함할 수 있다. 일 실시 예에 있어서, 제1 층(121)은 비도핑된 강유전성 물질층이며, 제2 층(122)은 도펀트의 농도 구배를 가지는 강유전성 물질층일 수 있다. 상기 도펀트의 농도 구배는 제2 층(122)의 두께 방향을 따라 일방향으로 형성될 수 있다. 일 예로서, 상기 도펀트의 농도는 제2 층(122)의 두께 방향을 따라 연속적으로 증가하거나 감소하도록 분포할 수 있다. 상기 도펀트는 일 예로서, 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd), 란타넘(La) 또는 이들의 둘 이상의 조합을 포함할 수 있다.
몇몇 다른 실시 예들에 있어서, 도 2에 도시된 것과 달리, 강유전성 구조물(123)에 있어서, 도펀트의 농도 구배를 가지는 제2 층(122)이 계면 절연층(115) 상에 배치되고, 제2 층(122) 상에 비도핑된 제1 층(121)이 배치될 수 있다.
강유전성 구조물(123)의 일 예로서, 제1 층(121)은 비도핑된 강유전성 하프늄산화물층을 포함할 수 있으며, 제2 층(122)은 상기 도펀트로 도핑된 강유전성 하프늄산화물층을 포함할 수 있다. 다른 예로서, 제1 층(121)은 비도핑된 강유전성 지르코늄산화물층을 포함할 수 있으며, 제2 층(122)은 상기 도펀트로 도핑된 강유전성 지르코늄산화물층을 포함할 수 있다. 또다른 예로서, 제1 층(121)은 비도핑된 강유전성 하프늄산화물층을 포함할 수 있으며, 제2 층(122)은 상기 도펀트로 도핑된 강유전성 지르코늄산화물층을 포함할 수 있다. 또다른 예로서, 제1 층(121)은 비도핑된 강유전성 지르코늄산화물층을 포함할 수 있으며, 제2 층(122)은 상기 도펀트로 도핑된 강유전성 하프늄산화물층을 포함할 수 있다.
본 실시 예에서, 제1 층(121) 및 제2 층(122)의 계면에서는, 격자 불일치(lattice mismatch)에 의한 격자 변형(lattice strain)이 발생할 수 있다. 또한, 제2 층(122) 내에서의 도펀트 농도 구배는 제2 층(122)에 격자 변형의 구배(lattice strain gradient)를 발생시킬 수 있다. 상기 계면에서의 격자 변형 및 상기 격자 변형 구배에 의해 발생하는 변전 효과(flexoelectric effect)는 제2 층(122)에 내부 전계(E)를 형성할 수 있다. 도면에서는, 제1 층(121)과 제2 층(122)의 계면(121s)로부터 제2 층(122)의 표면(122s) 방향으로 내부 전계(E)가 형성되는 것을 도시하고 있으나, 반드시 이에 한정되는 것은 아니고, 상기 도펀트의 농도 구배 방향에 따라, 상기 내부 전계(E)의 방향은 반대로 바뀔 수 있다.
상기 내부 전계(E)는 제2 층(122) 내부의 분극 배향을 향상시킬 수 있다. 상기 내부 전계(E)를 따라 상기 분극 배향이 향상됨으로써, 제2 층(122)의 강유전 특성이 안정화될 수 있다. 일 예로서, 상기 내부 전계(E)는 제2 층(122)의 강유전성이 상유전성 또는 반강유전성으로 변이하는 것을 억제할 수 있다. 다른 예로서, 상기 내부 전계(E)는 제2 층(122) 내부에 존재하는 결함(defect)에 의하여 무질서하게 분포하는 결함 쌍극자(defect dipole)를 일 방향으로 정렬시킬 수 있다. 결과적으로, 상기 내부 전계(E)는 제2 층(122)의 강유전성을 향상시킬 수 있다.
도 2를 다시 참조하면, 다른 실시 예에 있어서, 강유전성 구조물(123)의 제1 층(121)은 제1 도펀트로 도핑된 제1 강유전성 물질층이며, 제2 층(122)은 제2 도펀트로 도핑된 제2 강유전성 물질층일 수 있다. 상기 제1 및 제2 도펀트는 일 예로서, 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd) 또는 이들의 조합을 포함할 수 있다. 상기 제1 및 제2 강유전성 물질층 중 적어도 하나는 상기 도펀트의 농도 구배를 가질 수 있다.
일 실시 예에서, 상기 제1 도펀트와 상기 제2 도펀트는 서로 다른 물질일 수 있다. 일 예로서, 제1 층(121)은 상기 제1 도펀트로 도핑된 강유전성 하프늄산화물층을 포함할 수 있으며, 제2 층(122)은 상기 제2 도펀트로 도핑된 강유전성 하프늄산화물층을 포함할 수 있다. 다른 예로서, 제1 층(121)은 상기 제1 도펀트로 도핑된 강유전성 지르코늄산화물층을 포함할 수 있으며, 제2 층(122)은 상기 제2 도펀트로 도핑된 강유전성 지르코늄산화물층을 포함할 수 있다. 또다른 예로서, 제1 층(121)은 상기 제1 도펀트로 도핑된 강유전성 지르코늄산화물층을 포함할 수 있으며, 제2 층(122)은 상기 제2 도펀트로 도핑된 강유전성 하프늄산화물층을 포함할 수 있다.
다른 실시 예에서, 상기 제1 도펀트와 상기 제2 도펀트는 서로 동일한 물질일 수 있다. 일 예로서, 제1 층(121) 및 제2 층(122)은 동일한 도펀트로 도핑된 지르코늄산화물층 및 하프늄산화물층을 각각 포함할 수 있다.
도 2를 다시 참조하면, 또다른 실시 예에 있어서, 제1 층(121)은 강유전성 Hf0.5Zr0.5O2 층일 수 있으며, 제2 층(122)는 상기 도펀트로 도핑된 강유전성 물질층일 수 있다. 제2 층(122)은 상기 도펀트의 농도 구배를 가질 수 있다. 상기 제2 층(122)은 하프늄산화물층 또는 지르코늄산화물층을 포함할 수 있다. 몇몇 다른 실시 예에서, 도 2에 도시된 것과 달리, 도펀트의 농도 구배를 가지는 제2 층(122)이 계면 절연층(115) 상에 배치되고, 제2 층(122) 상에 Hf0 . 5Zr0 . 5O2층이 배치될 수도 있다.
일 실시 예에 있어서, 도펀트의 농도 구배를 가지는 제1 층(121) 또는 제2 층(122)의 두께는, 상기 강유전성 물질층의 격자 변형 구배가 상기 변전 효과를 충분히 발생시킬 수 있는 두께 수준으로 감소될 수 있다. 일 예로서, 상기 강유전성 물질층의 두께는 상기 강유전성 물질층의 결정립 크기와 실질적으로 동일할 수 있다. 이에 따라, 상기 강유전성 물질층의 단일 결정립(single grain)은, 상기 강유전성 물질층의 하부와 상부에서 각각 서로 다른 이종의 물질층과 각각 계면을 이룰 수 있다. 일 예로서, 제1 층(121) 또는 제2 층(122)은 약 5 nm 내지 10 nm의 두께를 가질 수 있다. 다른 실시 예에 있어서, 강유전성 구조물(123)은 약 5 nm 내지 10 nm의 두께를 가질 수 있다.
상술한 바와 같이, 본 실시 예에서, 제1 층(121) 및 제2 층(122)의 계면에서는, 격자 불일치(lattice mismatch)에 의한 격자 변형(lattice strain)이 발생할 수 있다. 도펀트의 농도 구배를 가지는 강유전성 물질층 내부에서는 격자 변형 구배에 의해 내부 전계가 발생할 수 있다. 상기 내부 전계는 강유전성 물질층 내부의 분극 배향을 향상시켜, 상기 강유전성 물질층의 강유전성을 안정화시킬 수 있다.
도 3은 본 개시의 다른 실시 예에 따르는 강유전성 구조물을 개략적으로 나타내는 도면이다. 도 3을 참조하면, 강유전성 구조물(124)은 계면 절연층(115)의 상면(115s)에 배치될 수 있다. 계면 절연층(115)은 기판(101)의 상면(101s) 상에 배치될 수 있다. 몇몇 다른 실시 예에 있어서, 계면 절연층(115)은 생략될 수 있으며, 강유전성 구조물(124)은 기판(101)의 상면(101s) 상에 직접 배치될 수 있다.
본 실시 예에서, 강유전성 구조물(124)은 도펀트의 농도 구배를 가지는 단일층의 강유전성 물질층(124)으로 이루어질 수 있다. 강유전성 물질층(124)의 구성은 도 2와 관련하여 상술한 실시 예의 제2 층(123)의 구성과 실질적으로 동일하다. 따라서, 중복을 배제하기 위해 상세한 설명은 생략한다.
강유전성 물질층(124) 내에서의 도펀트 농도 구배는 강유전성 물질층(124)에 대해 격자 변형 구배(lattice strain gradient)를 발생시킬 수 있다. 상기 격자 변형 구배에 의해 발생하는 변전 효과(flexoelectric effect)는 강유전성 물질층(124)에 내부 전계(E)를 형성하여 강유전성 물질층(124) 내부의 분극 배향을 향상시킬 수 있다. 상기 내부 전계(E)를 따라 상기 분극 배향이 향상됨으로써, 강유전성 물질층(124)의 강유전 특성이 안정화될 수 있다.
도 4는 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치의 제조 방법을 개략적으로 나타내는 순서도이다. 도 5 내지 도 8은 본 개시의 일 실시 예에 따르는 강유전성 메모리 장치의 제조 방법을 개략적으로 나타내는 단면도이다. 도 4의 S110 단계 및 도 5를 참조하면, 기판(101)을 제공한다. 기판(101)은 일 예로서, 반도체 물질을 포함할 수 있다. 기판(101)은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 또는 실리콘 게르마늄(SiGe) 기판일 수 있다. 기판(101)은 n형 또는 p형으로 도핑되어 전도성을 가질 수 있다.
도 5를 다시 참조하면, 기판(101) 상에 계면 절연층(110)을 형성한다. 계면 절연층(110)은 후술하는 강유전성 구조물(1230)과 기판(101) 사이의 격자 상수 차이를 보상하여 계면 응력을 해소하는 역할을 수행할 수 있다. 또한, 계면 절연층(110)은 기판(101)과 강유전성 구조물(1230) 사이에서 물질 확산을 억제하는 확산 방지막의 역할을 수행할 수 있다.
계면 절연층(110)은 일 예로서, 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다. 계면 절연층(110)은 일 예로서, 화학기상증착법, 원자층 증착법, 코팅법 등을 적용하여 형성할 수 있다.
도 4의 S110 단계, 도 6 및 도 7을 참조하면, 기판(101) 상에 도펀트의 농도 구배를 가지는 강유전성 물질층(1230)을 포함하는 강유전성 구조물을 형성한다. 상기 도펀트는 일 예로서, 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd), 란타넘(La) 또는 이들의 둘 이상의 조합을 포함할 수 있다.
도 6을 참조하면, 일 실시 예에 있어서, 계면 절연층(110) 상에 제1 층(1251)을 형성한다. 제1 층(1251)은 비도핑된 강유전성 물질층일 수 있다. 이어서, 도 7을 참조하면, 제1 층(1251) 상에 제2 층(1230)을 형성한다. 제2 층(1230)은 상기 소정의 도펀트에 대해 서로 다른 농도를 가지는 복수의 단위층(1252a, 1252b, 1252c, 1252d, 1252e)을 포함할 수 있다. 제2 층(1230)은 상기 도펀트에 대한 농도 구배를 가지도록 형성될 수 있다. 도면에서는, 일 예로서, 5개의 단위층(1252a, 1252b, 1252c, 1252d, 1252e)을 도시하고 있으나, 반드시 이에 한정되지 않고, 단위층의 적층 개수는 다양하게 적용할 수 있다.
일 예로서, 제1 층(1251)은 비도핑된 강유전성 하프늄산화물층일 수 있으며, 제2 층(1230)은 상기 도펀트로 도핑된 강유전성 하프늄산화물층일 수 있다. 다른 예로서, 제1 층(1251)은 비도핑된 강유전성 지르코늄산화물층일 수 있으며, 제2 층(1230)은 상기 도펀트로 도핑된 강유전성 지르코늄산화물층일 수 있다. 또다른 예로서, 제1 층(1251)은 비도핑된 강유전성 하프늄산화물층일 수 있으며, 제2 층(1230)은 상기 도펀트로 도핑된 강유전성 지르코늄산화물층일 수 있다. 또다른 예로서, 제1 층(1251)은 비도핑된 강유전성 지르코늄산화물층일 수 있으며, 제2 층(1230)은 상기 도펀트로 도핑된 강유전성 하프늄산화물층일 수 있다.
제1 층(1251) 및 제2 층(1230)의 제조 방법으로서, 일 예로서, 원자층 증착법, 화학기상증착법, 분자빔 증착법, 또는 증발법을 적용할 수 있다. 제2 층(1230) 내에 도펀트의 농도 구배를 형성하기 위해, 제2 층(1230)의 형성 과정에서 단위층 별로 도펀트의 주입량을 제어할 수 있다. 제2 층(1230)의 최하부에 위치하는 단위층(1252a)로부터 최상부에 위치하는 단위층(1252d)로 갈수록, 도펀트의 농도가 연속적으로 증가하거나 감소하도록 제2 층(1230)을 형성할 수 있다. 제2 층(1230)은 일 예로서, 5 nm 내지 10 nm의 두께를 가질 수 있다. 제2 층(1230)의 복수의 단위층(1252a, 1252b, 1252c, 1252d, 1252e)은 실질적으로 동일한 두께를 가질 수 있다. 다르게는, 복수의 단위층(1252a, 1252b, 1252c, 1252d, 1252e) 중 적어도 하나는 나머지와 서로 다른 두께를 가질 수 있다. 몇몇 다른 실시 예에서, 제1 층(1251)과 제2 층(1230)을 포함하는 강유전성 구조물의 두께는 약 5 nm 내지 10 nm의 두께를 가질 수 있다.
일 실시 예에 있어서, 하프늄산화물층 또는 지르코늄산화물층의 증착 공정은 일 예로서, 약 150℃ 내지 350℃의 기판 온도에서 진행될 수 있다. 상기 하프늄산화물층 또는 상기 지르코늄산화물층에 대한 도핑 공정은, 상기 상기 하프늄산화물층 또는 상기 지르코늄산화물층의 증착시에, 도펀트를 포함하는 소스 가스의 량을 제어하면서 주입하는 방법으로 진행할 수 있다. 상기 하프늄산화물층 또는 지르코늄산화물층은 비정질, 부분적인 결정질, 또는 완전 결정질로 형성될 수 있다.
도 6을 다시 참조하면, 다른 실시예에 있어서, 계면 절연층(110) 상에 제1 층(1251)을 형성한다. 제1 층(1251)은 제1 도펀트로 도핑된 제1 강유전성 물질층일 수 있다. 이어서, 도 7을 참조하면, 제1 층(1251) 상에 제2 층(1230)을 형성한다. 제2 층(1230)은 제2 도펀트에 대해 서로 다른 농도를 가지는 복수의 단위층(1252a, 1252b, 1252c, 1252d, 1252e)을 포함할 수 있다. 상기 제1 및 제2 도펀트는 상술한 도펀트와 실질적으로 동일할 수 있다. 한편, 상기 제1 및 제2 강유전성 물질층 중 적어도 하나는 상기 도펀트의 농도 구배를 가질 수 있다. 제1 층(1251) 및 제2 층(1230) 중 적어도 하나 내에 도펀트의 농도 구배를 형성하기 위해, 제1 층(1251) 및 제2 층(1230) 중 적어도 하나의 형성 과정에서 단위층 별로 도펀트의 주입량을 제어할 수 있다. 도펀트의 농도 구배를 가지는 제1 층(1251) 또는 제2 층(1230)의 두께는 약 5 nm 내지 10 nm일 수 있다. 몇몇 다른 실시 예에서, 제1 층(1251)과 제2 층(1230)을 포함하는 강유전성 구조물의 두께는 약 5 nm 내지 10 nm의 두께를 가질 수 있다.
일 실시 예에서, 상기 제1 도펀트와 상기 제2 도펀트는 서로 다른 물질일 수 있다. 일 예로서, 제1 층(1251)은 상기 제1 도펀트로 도핑된 강유전성 하프늄산화물층이며, 제2 층(1230)은 상기 제2 도펀트로 도핑된 강유전성 하프늄산화물층일 수 있다. 다른 예로서, 제1 층(1251)은 상기 제1 도펀트로 도핑된 강유전성 지르코늄산화물층이며, 제2 층(1230)은 상기 제2 도펀트로 도핑된 강유전성 지르코늄산화물층일 수 있다. 또다른 예로서, 제1 층(1251)은 상기 제1 도펀트로 도핑된 강유전성 지르코늄산화물층이며, 제2 층(1230)은 상기 제2 도펀트로 도핑된 강유전성 하프늄산화물층일 수 있다.
일 실시 예에서, 상기 제1 도펀트와 상기 제2 도펀트는 서로 동일한 물질일 수 있다. 일 예로서, 제1 층(1251) 및 제2 층(1230)은 동일한 도펀트로 도핑된 지르코늄산화물층 및 하프늄산화물층일 수 있다.
도 6을 다시 참조하면, 또다른 실시 예에 있어서, 계면 절연층(110) 상에 제1 층(1251)을 형성한다. 제1 층(1251)은 강유전성 Hf0 . 5Zr0 . 5O2층이며, 제2 층(1230)은 상기 도펀트로 도핑된 강유전성 물질층일 수 있다. 상기 강유전성 물질층은 상기 도펀트의 농도 구배를 가질 수 있다. 상기 강유전성 물질층은 하프늄산화물층 또는 지르코늄산화물층을 포함할 수 있다.
몇몇 다른 실시 예에서, 도 6 및 도 7에 도시된 것과 달리, 도펀트의 농도 구배를 가지는 제2 층(1230))이 계면 절연층(110) 상에 배치되고, 제2 층(1230) 상에 Hf0 . 5Zr0 . 5O2층이 배치될 수도 있다.
한편, 도 4의 S130 단계, 및 도 8을 참조하면, 강유전성 구조물(1230) 상에 게이트 전극층(130)을 형성한다. 게이트 전극층(150)은 일 예로서, 텅스텐(W), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 텅스텐 질화물, 티타늄질화물, 탄탈륨질화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드 또는 이들의 둘 이상의 조합을 포함할 수 있다. 게이트 전극층(150)은 일 예로서, 스퍼터링, 화학기상증착법, 증발법, 또는 원자층 증착법에 의해 형성될 수 있다.
도시되지는 않았지만, 제1 층(1251) 또는 제2 층(1230)이 비정질 상태로 형성된 경우, 제1 층(1251) 또는 제2 층(1230)에 대해 결정화 열처리를 추가적으로 진행할 수 있다. 상기 결정화 열처리는 약 400 내지 600℃의 공정 온도에서 진행될 수 있다.
일 실시 예에 있어서, 상기 결정화 열처리는 게이트 전극층(130)이 형성된 후에 진행될 수 있다. 다른 실시 예에 있어서, 상기 결정화 열처리는 게이트 전극층(130)을 형성하는 과정에서 진행될 수 있다. 즉, 게이트 전극층(130)을 형성하는 공정이, 약 400 내지 600℃의 공정 온도에서 진행될 경우, 게이트 전극층(130)을 형성하는 과정에서, 제1 층(1251) 또는 제2 층(1230)이 결정화될 수 있다. 이 경우, 별도의 결정화 열처리는 생략될 수 있다.
도시되지는 않았지만, 후속하여, 게이트 전극층(130), 제2 층(1230), 제1 층(1251) 및 계면 절연층(110)을 기판(101) 상에서 패터닝하여, 게이트 구조물을 형성할 수 있다. 도시되지는 않았지만, 형성된 상기 게이트 구조물의 양단에 위치하는 기판(101)에 소스 영역 및 드레인 영역을 형성할 수 있다. 상기 소스 영역 및 드레인 영역은 기판(101)의 도핑 타입과 반대의 도핑 타입의 도펀트를 기판(101)에 주입함으로써, 형성될 수 있다. 상기 소스 영역 및 드레인 영역은 일 예로서, 공지의 이온 주입법에 의해 웰(Well)의 형태로 기판(101)의 상부 영역에 형성될 수 있다.
결과적으로, 강유전성 구조물인 상기 게이트 구조물, 상기 게이트 구조물 하부의 기판(100)에 형성되는 채널 영역, 및 상기 게이트 구조물의 양단에 배치되는 소스 영역 및 드레인 영역을 구비하는 강유전성 메모리 장치를 제조할 수 있다.
도 9는 본 개시의 다른 실시 예에 따르는 강유전성 메모리 장치를 제조하는 방법을 개략적으로 나타내는 단면도이다. 도 9를 참조하면, 강유전성 메모리 장치의 강유전성 구조물의 형성 방법은 단일층의 강유전성 물질층(1240)을 형성하는 방법으로 진행될 수 있다.
구체적으로, 강유전성 물질층(1240)을 형성할 때, 계면 절연층(110) 상에 도펀트의 농도 구배를 가지는 복수의 단위층(1254a, 1254b, 1254c, 1254d, 1252e)를 순차적으로 형성한다. 복수의 단위층(1254a, 1254b, 1254c, 1254d, 1252e)의 형성 방법은 도 8과 관련하여 상술한 실시예의 제2 층(1230)의 단위층(1252a, 1252b, 1252c, 1252d, 1252e) 형성 방법과 실질적으로 동일하다. 따라서, 중복을 배제하기 위해 상세한 설명은 생략한다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 강유전성 메모리 장치,
101: 기판, 102: 소스 영역, 103: 드레인 영역,
110 115: 계면 절연층,
121 1251: 제1 층,
122 1252a 1252b 1252c 1252d 1252e 1254a 1254b 1254c 1254d 1254e: 제2층
123 124 125 1230 1240: 강유전성 구조물,
130 135: 게이트 전극층,

Claims (20)

  1. 소스 영역 및 드레인 영역을 구비하는 기판;
    상기 기판 상에 배치되고 도펀트의 농도 구배를 가지는 강유전성 물질층을 포함하는 강유전성 구조물; 및
    상기 구조물 상에 배치되는 게이트 전극층을 포함하는
    강유전성 메모리 장치.
  2. 제1 항에 있어서,
    상기 도펀트의 농도 구배는 상기 강유전성 물질층의 두께 방향을 따라 일 방향으로 형성되는
    강유전성 메모리 장치.
  3. 제1 항에 있어서,
    상기 강유전성 물질층의 두께는 상기 강유전성 물질층의 결정립 크기와 실질적으로 동일한
    강유전성 메모리 장치.
  4. 제1 항에 있어서,
    상기 강유전성 물질층은 5 nm 내지 10 nm의 두께를 가지는
    강유전성 메모리 장치.
  5. 제1 항에 있어서,
    상기 강유전성 구조물은
    상기 강유전성 물질층이 5 nm 내지 10 nm의 두께를 가지는
    강유전성 메모리 장치.
  6. 제1 항에 있어서,
    상기 강유전성 물질층은
    하프늄산화물층 또는 지르코늄산화물층을 포함하는
    강유전성 메모리 장치.
  7. 제6 항에 있어서,
    상기 도펀트는 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd) 및 란타넘(La) 중에서 선택된 적어도 하나를 포함하는
    강유전성 메모리 장치.
  8. 제1 항에 있어서,
    상기 강유전성 구조물은
    비도핑된 강유전성 하프늄산화물층, 및 상기 비도핑된 하프늄산화물층 상에 배치되고 도펀트의 농도 구배를 가지는 강유전성 하프늄산화물층을 포함하고,
    상기 도펀트는 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd) 및 란타넘(La) 중에서 선택된 적어도 하나를 포함하는
    강유전성 메모리 장치.
  9. 제1 항에 있어서,
    상기 강유전성 구조물은
    비도핑된 강유전성 지르코늄산화물층, 및 도펀트의 농도 구배를 가지는 강유전성 지르코늄산화물층을 포함하고,
    상기 도펀트는 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd) 및 란타넘(La) 중에서 선택된 적어도 하나를 포함하는
    강유전성 메모리 장치.
  10. 제1 항에 있어서,
    상기 강유전성 구조물은
    강유전성 Hf0.5Zr0.5O2층, 및 도펀트의 농도 구배를 가지는 강유전성 하프늄산화물층 또는 강유전성 지르코늄산화물층을 포함하고,
    상기 도펀트는 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd) 및 란타넘(La) 중에서 선택된 적어도 하나를 포함하는
    강유전성 메모리 장치.
  11. 제1 항에 있어서,
    상기 강유전성 구조물은
    제1 도펀트로 도핑된 제1 강유전성 물질층, 및 제2 도펀트로 도핑된 제2 강유전성 물질층을 포함하되,
    상기 제1 강유전성 물질층 및 상기 제2 강유전성 물질층 중 적어도 하나는 도펀트의 농도 구배를 가지는
    강유전성 메모리 장치.
  12. 제11 항에 있어서, 상기 제1 도펀트 및 상기 제2 도펀트는, 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd) 및 란타넘(La) 중에서 선택되는 적어도 하나를 포함하되,
    상기 제1 도펀트와 상기 제2 도펀트는 서로 다른 물질인
    강유전성 메모리 장치.
  13. 기판을 제공하는 단계;
    상기 기판 상에 도펀트의 농도 구배를 가지는 강유전성 물질층을 구비하는 강유전성 구조물을 형성하는 단계;
    상기 강유전성 구조물 상에 게이트 전극층을 형성하는 단계를 포함하는
    강유전성 메모리 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 강유전성 물질층을 형성하는 단계는
    원자층 증착법, 화학기상증착법, 분자빔증착법, 및 증발법 중 어느 하나의 증착 방법을 적용하되,
    상기 증착 과정에서 상기 도펀트의 주입량을 제어하는
    강유전성 메모리 장치의 제조 방법.
  15. 제13 항에 있어서,
    상기 강유전성 구조물을 형성하는 단계는
    상기 기판 상에 비도핑 강유전성 물질층을 형성하는 단계; 및
    상기 비도핑 강유전성 물질층 상에 상기 강유전성 물질층을 형성하는 단계를 포함하는
    강유전성 메모리 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 비도핑 유전 물질층은 하프늄산화물을 포함하며,
    상기 강유전성 물질층은 도펀트의 농도 구배를 가지는 하프늄산화물을 포함하며,
    상기 도펀트는 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd) 및 란타넘(La) 중에서 선택된 적어도 하나를 포함하는
    강유전성 메모리 장치의 제조 방법.
  17. 제13 항에 있어서,
    상기 강유전성 구조물을 형성하는 단계는
    제1 강유전성 물질층을 형성하는 단계;
    상기 제1 강유전성 물질층 상에 도펀트의 농도 구배를 가지는 제2 강유전성 물질층을 형성하는 단계를 포함하는
    강유전성 메모리 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 제1 강유전성 물질층은 강유전성 Hf0.5Zr0.5O2를 포함하고,
    상기 제2 강유전성 물질층은 도핑된 하프늄산화물을 포함하고,
    상기 하프늄산화물층의 도펀트는 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd) 및 란타넘(La) 중에서 선택된 적어도 하나를 포함하는
    강유전성 메모리 장치의 제조 방법.
  19. 제13 항에 있어서,
    상기 강유전성 구조물을 형성하는 단계는
    제1 도펀트로 도핑된 제1 강유전성 물질층을 형성하는 단계;
    상기 제1 강유전성 물질층 상에 제2 도펀트로 도핑되는 제2 강유전성 물질층을 형성하는 단계를 포함하되,
    상기 제1 도펀트와 상기 제2 도펀트는 서로 다른 물질이며,
    상기 제1 강유전성 물질층 및 상기 제2 강유전성 물질층 중 적어도 하나는 도펀트의 농도 구배를 가지는
    강유전성 메모리 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제1 강유전층은 제1 도펀트로 도핑된 하프늄산화물을 포함하며,
    상기 제2 강유전층은 제2 도펀트로 도핑된 하프늄산화물을 포함하며,
    상기 제1 도펀트 및 상기 제2 도펀트는 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 질소(N), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd) 및 란타넘(La) 중에서 선택되는 적어도 하나를 포함하되,
    강유전성 메모리 장치의 제조 방법.
KR1020170024301A 2017-02-23 2017-02-23 강유전성 메모리 장치 및 그 제조 방법 KR20180097378A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170024301A KR20180097378A (ko) 2017-02-23 2017-02-23 강유전성 메모리 장치 및 그 제조 방법
US15/810,177 US10522564B2 (en) 2017-02-23 2017-11-13 Ferroelectric memory device and method of manufacturing the same
US16/694,683 US10923501B2 (en) 2017-02-23 2019-11-25 Ferroelectric memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170024301A KR20180097378A (ko) 2017-02-23 2017-02-23 강유전성 메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20180097378A true KR20180097378A (ko) 2018-08-31

Family

ID=63168009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170024301A KR20180097378A (ko) 2017-02-23 2017-02-23 강유전성 메모리 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US10522564B2 (ko)
KR (1) KR20180097378A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200104150A (ko) * 2019-02-26 2020-09-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20210028060A (ko) * 2019-08-30 2021-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 랜덤 분극 방향을 갖는 폴리 강유전체 막을 사용하는 아날로그 비휘발성 메모리 디바이스
US11380708B2 (en) 2019-08-30 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Analog non-volatile memory device using poly ferroelectric film with random polarization directions

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087997A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电膜层的制造方法、铁电隧道结单元、存储器元件及其写入与读取方法
JP7123622B2 (ja) * 2018-05-18 2022-08-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11349008B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile
KR102620866B1 (ko) * 2018-12-27 2024-01-04 에스케이하이닉스 주식회사 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자
CN113889476A (zh) * 2019-03-29 2022-01-04 湘潭大学 一种1t1c柔性铁电存储器及其制备方法
CN113892157A (zh) 2019-04-08 2022-01-04 开普勒计算公司 掺杂极性层及并入有掺杂极性层的半导体装置
CN110010691B (zh) * 2019-04-11 2022-07-12 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
CN109980016A (zh) * 2019-04-11 2019-07-05 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
US11018239B2 (en) * 2019-04-13 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR20210036714A (ko) * 2019-09-26 2021-04-05 삼성전자주식회사 강유전 박막 구조체 및 그 제조방법과, 강유전 박막 구조체를 포함하는 전자 소자
US11522085B2 (en) * 2019-10-18 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric semiconductor device and method
US11139315B2 (en) * 2019-10-31 2021-10-05 Qualcomm Incorporated Ferroelectric transistor
CN110885247B (zh) * 2019-12-19 2021-12-24 天津师范大学 一种杂化非本征铁电体Ca3Ti2O7及其掺杂化合物的应用
US11171219B2 (en) * 2020-03-20 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Negative-capacitance and ferroelectric field-effect transistor (NCFET and FE-FET) devices
CN111662051B (zh) * 2020-05-13 2022-05-17 河南理工大学 一种无铅水泥基压电复合材料及制备方法与应用
KR20210143046A (ko) * 2020-05-19 2021-11-26 삼성전자주식회사 산화물 반도체 트랜지스터
KR20210158174A (ko) 2020-06-23 2021-12-30 삼성전자주식회사 반도체 소자
CN112259552A (zh) * 2020-10-20 2021-01-22 湘潭大学 一种铁电场效应晶体管存储器及其制备方法
US11978798B2 (en) 2020-11-04 2024-05-07 Samsung Electronics Co., Ltd. Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10316495A (ja) 1997-05-16 1998-12-02 Sony Corp 強誘電体およびメモリ素子ならびにそれらの製造方法
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US9231206B2 (en) * 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US10062426B2 (en) * 2014-04-24 2018-08-28 Micron Technology, Inc. Field effect transistor constructions with gate insulator having local regions radially there-through that have different capacitance at different circumferential locations relative to a channel core periphery

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200104150A (ko) * 2019-02-26 2020-09-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20210028060A (ko) * 2019-08-30 2021-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 랜덤 분극 방향을 갖는 폴리 강유전체 막을 사용하는 아날로그 비휘발성 메모리 디바이스
US11380708B2 (en) 2019-08-30 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Analog non-volatile memory device using poly ferroelectric film with random polarization directions
US11856784B2 (en) 2019-08-30 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Analog non-volatile memory device using poly ferroelectric film with random polarization directions

Also Published As

Publication number Publication date
US10522564B2 (en) 2019-12-31
US20180240803A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
US10522564B2 (en) Ferroelectric memory device and method of manufacturing the same
CN108511517B (zh) 铁电存储器件和制造其的方法
US10923501B2 (en) Ferroelectric memory device and method of manufacturing the same
US10403630B2 (en) Semiconductor devices including ferroelectric materials
US10804294B2 (en) Ferroelectric device and method of manufacturing the same
EP3146566B1 (en) Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US10763360B2 (en) Ferroelectric memory device and method of manufacturing the same
US10847541B2 (en) Ferroelectric memory device and a method of manufacturing the same
US11848193B2 (en) Ferroelectric semiconductor device and method of manufacturing the same
US10475653B2 (en) Methods of fabricating ferroelectric memory devices
US20180350940A1 (en) Ferroelectric memory device
US20220293766A1 (en) Semiconducting Ferroelectric Device
US20230200078A1 (en) Ferroelectric Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal