JPH10316495A - 強誘電体およびメモリ素子ならびにそれらの製造方法 - Google Patents

強誘電体およびメモリ素子ならびにそれらの製造方法

Info

Publication number
JPH10316495A
JPH10316495A JP9143126A JP14312697A JPH10316495A JP H10316495 A JPH10316495 A JP H10316495A JP 9143126 A JP9143126 A JP 9143126A JP 14312697 A JP14312697 A JP 14312697A JP H10316495 A JPH10316495 A JP H10316495A
Authority
JP
Japan
Prior art keywords
ferroelectric
crystal
voltage
ferroelectric film
bismuth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9143126A
Other languages
English (en)
Inventor
Akio Machida
暁夫 町田
Naomi Nagasawa
直美 長沢
Takaaki Ami
隆明 網
Masayuki Suzuki
真之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9143126A priority Critical patent/JPH10316495A/ja
Priority to TW087106678A priority patent/TW408399B/zh
Priority to US09/078,678 priority patent/US6171871B1/en
Priority to DE69801612T priority patent/DE69801612T2/de
Priority to EP98108834A priority patent/EP0878847B1/en
Priority to KR1019980017555A priority patent/KR19980087104A/ko
Publication of JPH10316495A publication Critical patent/JPH10316495A/ja
Priority to US09/430,479 priority patent/US20020130337A1/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 良好な強誘電性を示す強誘電体を提供する。 【解決手段】 Biと第1の元素Meと第2の元素Rと
O(酸素)とからなる層状結晶構造酸化物により構成さ
れる。第1の元素MeはNa,K,Ca,Ba,Sr,
PbおよびBiのうちの少なくとも1種、第2の元素R
はFe,Ti,Nb,TaおよびWのうちの少なくとも
1種である。この強誘電体は全体の98%以上が強誘電
性を示す。気相法により層状結晶構造酸化物を成長させ
たのち(結晶成長工程)、層状結晶構造酸化物に電極を
取り付け電圧を印加する(電圧印加工程)。これによ
り、結晶格子の歪みの少なくとも一部が補正され、結晶
格子の対象性がくずれるほどの歪みにより強誘電性を示
さなかった部分や優れた強誘電性を示さなかった部分が
優れた強誘電性を示すように変化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、いわゆるオーリビ
リウス結晶群といわれる層状結晶構造酸化物などの結晶
格子に歪みを有しやすい強誘電体およびそれを用いたメ
モリ素子ならびにそれらの製造方法に関する。
【0002】
【従来の技術】強誘電体は電場−分極特性にヒステリシ
スを有していることから、これを利用して電源のバック
アップ無しにデータを保持できる不揮発性メモリ素子を
作製しようという提案が1960年代になされていた。
しかし、当時は強誘電体薄膜の成膜技術が確立しておら
ず、またメモリセル間の干渉などの問題が生じたため、
不揮発性メモリ素子の開発は中断されてしまった。とこ
ろが、その後の薄膜技術の著しい向上により、近年、強
誘電体による不揮発性メモリ素子の開発が再び活発とな
ってきている(C. Araujo, J. Scott, R. Goddfrey and
L. McMillan, Appl. Phys. Lett., 48 (1986) 1439.;
W. Kinney, W. Shepherd, W. Miller, J.Evans and R.
Womack, IEDM Tech.Dig., (1987) 850 など)。
【0003】不揮発性メモリ素子を構成する強誘電体と
しては、疲労特性に優れるいわゆるオーリビリウス結晶
群の1種であるビスマス・ストロンチウム・タンタレー
ト(Bi2 SrTa2 9 ;以下、BiSTaという)
が特に注目されている(C. A-Paz de Araujo, J. D. Cu
chiaro, L. D. McMillan, M. C. Scott and J. F. Scot
t, Nature, 374 (1995) 627.;K. Amanuma, T. Hase an
d Y. Miyasaka, Appl.Phys. Lett., 66 (1995) 221.;
S. B. Desu and D. P. Vijay, Master. Sci. and Eng.,
B32 (1995) 75. など)。なお、オーリビリウス結晶群
というのは化学量論的な組成式が〔Bi2 2 2+〔M
m-1 m 3 m+1 2-で表されるものである(mは2
以上の整数、Meはナトリウム(Na),カリウム
(K),カルシウム(Ca),バリウム(Ba),スト
ロンチウム(Sr),鉛(Pb),ビスマス(Bi)か
らなる群のうちの少なくとも1種、Rは鉄(Fe),ニ
オブ(Nb),タンタル(Ta),タングステン(W)
からなる群のうちの少なくとも1種)。
【0004】最近では、BiSTaについてMOCVD
(Metal Organic Chemical Vapor Deposition )法によ
り薄膜の作製に成功したとの報告もなされている(T. A
mi,K. Hironaka, C. Isobe, N. Nagel, M. Sugiyama,
Y. Ikeda, K. Watanabe, A.Machida, K. Miura and M.
Tanaka, Mater. Res. Soc. Symp. Proc., 415 (1996) 1
95.;T. Li, Y. Zhu, S. B. Desu, C-H. Peng, M. Naga
ta, Appl. Phys. Lett., 68 (1996) 616.)。
【0005】
【発明が解決しようとする課題】しかしながら、BiS
Taの単結晶を作製してその特性を調べてみたところ、
1つの結晶内において組成に差がなくても異方性を示す
部分と示さない部分とがあることが分かった。また、こ
の異方性を示さない部分を透過型電子顕微鏡(TEM;
Transmission Electron Microscope)により観察してみ
ると、結晶格子の対象性がくずれるほどの歪みが存在し
ていることが分かった。ちなみに、BiSTaの多結晶
薄膜についても同様の格子歪みがTEMにより観察され
た。すなわち、BiSTaのように複雑な結晶構造を有
するものは、結晶格子の対象性がくずれるほどの歪みを
有しやすく、そのために異方性を示さない部分や異方性
を示しても優れた特性を示さない部分を有しやすいとい
う問題があることが分かった。
【0006】従って、BiSTaのように複雑な結晶構
造を有する強誘電体によりメモリ素子を作製すると、異
方性を示さない部分や優れた特性を示さない部分の体積
比に応じて素子の特性が劣化する結果となっていた。ま
た、異方性を示さない部分や優れた特性を示さない部分
の割合に応じて素子の特性にばらつきが生じてしまう結
果となっていた。
【0007】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、良好な特性を示す強誘電体およびそ
れを用いたメモリ素子ならびにそれらの製造方法を提供
することにある。
【0008】
【課題を解決するための手段】本発明の強誘電体は、全
体の98%以上が強誘電性を示すものである。
【0009】本発明のメモリ素子は、強誘電体膜に一対
の電極を接続したものであって、強誘電体膜は、電極を
介して電圧が印加される領域のうちの98%以上が強誘
電性を示す強誘電体により構成されたものである。
【0010】本発明の強誘電体の製造方法は、強誘電体
を構成する結晶を成長させる結晶成長工程と、その結晶
の少なくとも一部を成長させたのち、その少なくとも一
部に電圧を印加してその結晶に存在する結晶格子の歪み
の少なくとも一部を補正する電圧印加工程とを含むもの
である。
【0011】本発明のメモリ素子の製造方法は、強誘電
体膜に一対の電極を接続したメモリ素子を製造するもの
であって、強誘電体膜を形成する強誘電体膜形成工程
と、強誘電体膜の少なくとも一部を成長させたのち、強
誘電体膜の少なくとも一部に電圧を印加して強誘電体膜
に存在する結晶格子の歪みの少なくとも一部を補正する
電圧印加工程とを含むものである。
【0012】この強誘電体では、全体の98%以上が強
誘電性を示すようになっている。これにより、この強誘
電体は優れた特性を示す。
【0013】このメモリ素子では、一対の電極間に電圧
が印加されると、強誘電体膜において分極がおこる。こ
の電圧−分極特性にはヒステリシスがあり、このヒステ
リシスを利用してデータの記憶および読み出しが行われ
る。ここでは、電極を介して電圧が印加される領域のう
ちの98%以上が強誘電性を示す強誘電体により強誘電
体膜を構成しているので、優れた特性が得られる。
【0014】この強誘電体の製造方法では、結晶成長工
程により強誘電体を構成する結晶の少なくとも一部を成
長させたのち、電圧印加工程によりその結晶の少なくと
も一部に電圧を印加する。これにより、結晶に存在する
結晶格子の歪みの少なくとも一部が補正される。
【0015】このメモリ素子の製造方法では、強誘電体
膜形成工程により強誘電体膜の少なくとも一部を形成し
たのち、電圧印加工程により強誘電体膜の少なくとも一
部に電圧を印加する。これにより、強誘電体膜に存在す
る結晶格子の歪みの少なくとも一部が補正される。
【0016】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0017】(第1の実施の形態)本実施の形態に係る
強誘電体は、ビスマスと第1の元素Meと第2の元素R
と酸素とからなる単結晶の層状結晶構造酸化物により構
成されている。なお、第1の元素Meはナトリウム,カ
リウム,カルシウム,バリウム,ストロンチウム,鉛お
よびビスマスからなる群のうちの少なくとも1種であ
り、第2の元素Rは鉄,チタン,ニオブ,タンタルおよ
びタングステンからなる群のうちの少なくとも1種であ
る。ちなみに、第1の元素Meとしてはストロンチウ
ム,鉛,バリウムおよびカルシウムからなる群のうちの
少なくとも1種、第2の元素Rとしてはニオブおよびタ
ンタルからなる群のうちの少なくとも1種が好ましい。
特には、第1の元素Meがストロンチウムであり第2の
元素Rがタンタルのものが最も好ましい。
【0018】この層状結晶構造酸化物の化学量論的な組
成式を化1に示す。但し、本実施の形態に係る強誘電体
は、化学量論的な組成のものに限らず化学量論的な組成
からずれているものも含んでいる。
【0019】
【化1】〔Bi2 2 2+〔Mem-1 m 3m+12- Me ;第1の元素 R ;第2の元素 m ;2,3,4または5のいずれかの整数
【0020】また、化1に示した組成式におけるmが2
の層状結晶構造酸化物の結晶構造を図1に示す。このよ
うに、この層状結晶構造酸化物は、[Bi2 2 2+
該当する層11と[MeR2 7 2-に該当する層12
とが交互に積層されており、異方的なc軸劈開性を有し
ている(H. Maeda, Y. Tanaka, M. Fukutomi and T.Asa
no, Jpn. J. Appl. Phys., 27 (1988) L209. ; K. Hir
aga, M. Hirabayashi, M. Kikuchi and Y. Syono, Jpn.
J. Appl. Phys., 27 (1988) L573. を参照)。また、
この層状結晶構造酸化物は、a軸の格子定数とb軸の格
子定数とが等しくなく、c軸の面内において強誘電性を
示すという特性を有している。
【0021】なお、この層状結晶構造酸化物は結晶格子
の対象性がくずれるほどの歪みを有しやすい。このよう
に結晶格子の歪んでいる部分は、その歪みの程度に応じ
て強誘電性の特性が低下し、強誘電性を示さないことも
ある。但し、この強誘電体では結晶格子の歪みの少なく
とも一部が補正されており、全体の98%以上が強誘電
性を示すようになっている。
【0022】このような構成の強誘電体は、次のように
して製造することができる。
【0023】まず、適宜な酸化物原料とフラックスとし
ての酸化ビスマス(Bi2 3 )とを混合する。そのの
ち、これを適宜な坩堝に入れてから適宜な加熱炉に挿入
し、加熱して気化させる。例えば、原料とフラックスと
の混合物の融点以上の温度(例えば1350℃以上15
00℃以下)で第1の加熱を所定時間行って原料を完全
に融解させたのち、融点よりも低い温度(例えば100
0℃以上1300℃以下)で第2の加熱を所定時間行っ
て融解した原料を気化させる。これにより、炉内の適宜
な位置に設けた析出部において、原料が気化した気相か
ら層状結晶構造酸化物の単結晶が析出する(結晶成長工
程)。なお、析出部の温度は原料の加熱温度よりも若干
(例えば5℃〜20℃程度)低くする。
【0024】次いで、このようにして析出させた単結晶
の層状結晶構造酸化物に適宜な電極を取り付け、c軸に
対して垂直方向に電圧を印加する(電圧印加工程)。こ
れにより、層状結晶構造酸化物に存在する結晶格子の歪
みの少なくとも一部が補正される。すなわち、結晶格子
の対象性がくずれるほどの歪みにより強誘電性を示さな
かった部分や優れた強誘電性を示さなかった部分が優れ
た強誘電性を示すようになる。
【0025】なお、この電圧印加工程において印加する
電圧は交流電圧でも直流電圧でもよいが、直流電圧を用
いる場合には電界の向きを変えながら1パルスづつ交互
に印加する。印加する電圧の大きさは、抗電圧の1.5
倍以上が好ましい。ちなみに、印加電圧は大きい方が高
い効果を得ることができる。また、電圧を印加する際に
は層状結晶構造酸化物を適宜に加熱してもよく、また加
熱せず室温の状態(すなわち温度調節をしない状態)と
してもよい。但し、温度が高い方が抗電界が低くなるの
で、加熱をすれば印加する電圧が低くても高い効果を得
ることができる。以上により、本実施の形態に係る強誘
電体が得られる。
【0026】このように本実施の形態に係る強誘電体に
よれば、全体の98%以上が強誘電性を示すようにした
ので、強誘電性の特性を向上させることができる。よっ
て、これにより強誘電体不揮発性メモリ素子を形成すれ
ば、その品質を改善することができると共に、各メモリ
素子間における品質のばらつきを小さくすることができ
る。
【0027】また、本実施の形態に係る強誘電体の製造
方法によれば、析出させた層状結晶構造酸化物に電圧を
印加するようにしたので、層状結晶構造酸化物に存在す
る結晶格子の歪みを補正することができる。よって、結
晶格子の対象性がくずれるほどの歪みにより強誘電性を
示さなかった部分や優れた強誘電性を示さなかった部分
についても優れた強誘電性を示すようにすることができ
る。従って、本実施の形態に係る強誘電体を容易に実現
することができる。
【0028】なお、この強誘電体およびその製造方法に
関し、更に具体的な実施例について説明する。ちなみ
に、ここでは、ビスマスとストロンチウム(第1の元素
Me)とタンタル(第2の元素R)と酸素とからなり、
化学量論的な組成が化2に示した化学式で表される層状
結晶構造酸化物(すなわちBiSTa)により構成され
る強誘電体を製造する場合について説明する。
【0029】
【化2】〔Bi2 2 2+〔SrTa2 7 2-
【0030】まず、原料として酸化ビスマスと炭酸スト
ロンチウム(SrCO3 )と酸化タンタル(Ta
2 5 )の粉末(いずれも特級試薬;高純度化学研究所
製)を用意し、酸化ビスマス79.0,炭酸ストロンチ
ウム10.5,酸化タンタル10.5のモル比でそれぞ
れ混合した。すなわち、ここではフラックスとして酸化
ビスマスを用いた。
【0031】次いで、この原料を白金坩堝の中に入れ、
それを更にアルミナ坩堝の中に入れて蓋を被せたのち、
適宜な加熱炉に挿入して加熱し気化させた。具体的に
は、1350℃で20時間第1の加熱を行って原料を融
解したのち、1200℃で850時間第2の加熱を行っ
て原料を気化させた。なお、ここでは、白金坩堝の上部
側壁を析出部として結晶を析出させた。これにより、白
金坩堝の上部側壁に複数の結晶が析出した(結晶成長工
程)。
【0032】なお、得られた結晶が強誘電性を有するB
iSTaであることを確認するために、得られた結晶
(結晶1,結晶2)について、X線回折による同定分
析,光学顕微鏡による表面観察,クロスニコル下に
おける偏光顕微鏡による斜方晶系か否かの観察,EP
MAによる化学組成分析および強誘電性ヒステリシス
の観測をそれぞれ行った。その際、のX線回折にはX
線回折装置RigakuRAD−IIIBを用いた。
のEPMAにはCAMEBAXSX−50を用い、波長
分散による分析(WDS;Wavelength Di
spersive X−ray Spectrosco
py)を行った。それらの結果を以下に示す。
【0033】X線回折による分析結果 図2に結晶1のX線回折パターン(XRDP;X−ra
y Diffraction Patterns)を示
す。なお、図2には、結晶1のXRDP(a)と共にリ
ートベルト・シミュレーション・パターン(b)を示
す。このリートベルト・シミュレーション・パターンは
BiSTaの基準パターンであり、Raeらが求めた格
子定数(a=0.553065nm,b=0.5534
45nm,c=2.49839nm; A. D. Rae, J.
G. Thompson and R. L. Withers, Acta. Cryst., B48
(1992) 418. )に基づいてリートベルト・シミュレーシ
ョンにより求めたものである。ちなみに、このリートベ
ルト・シミュレーションにおいては、空間群に関しRa
eらが主張する“A21am ”ではなく、より対象性の高
い“Fmmm ”を用いた。
【0034】図2に示したように、結晶1のXRDP
(a)の回折ピークはリートベルト・シミュレーション
・パターン(b)の回折ピークと一致しており、結晶1
はBiSTaであることが確認された。また、結晶1の
XRDP(a)の回折ピーク(006),(0010)
などがリートベルト・シミュレーション・パターン
(b)に比べて大きいことから、結晶1は薄片状である
ことに起因する強いc軸配向性を有していることも確認
された。ちなみに、結晶2についても図示しないが結晶
1と同様の結果が得られた。
【0035】光学顕微鏡による表面観察の結果 図3に結晶1の光学顕微鏡写真を示す。このように、結
晶1は表面が滑らかであることが確認された。図1に示
した結晶構造から分かるようにBiSTaはc軸劈開性
を有するので、この滑らかな表面はc面であると考えら
れる。ちなみに、結晶2についても図示しないが結晶1
と同様の結果が得られた。
【0036】クロスニコル下における偏光顕微鏡によ
る観察の結果 クロスニコル状態に配設された一対の偏光子の間の回転
ステージ上に得られた結晶を置き、c面についてステー
ジを回転させることにより同期した明暗の有無を調べた
ところ、結晶1,結晶2共に周期的な明暗反応がそれぞ
れ観察された。図4と図5に結晶1を45℃回転させた
前と後における偏光顕微鏡写真を示す。このように、結
晶2については図示しないが、結晶1および結晶2はa
軸とb軸の格子定数が等しくないということがそれぞれ
確認された。また、図5から分かるように、結晶1には
周期的な明暗反応を示す部分と示さない部分とが共に存
在していた。これは結晶2についても同様であった。な
お、図5は明暗反応を示す部分と示さない部分とがあま
り明確に表れていないので、明確に表れている結晶2の
偏光顕微鏡写真を図6に示す。
【0037】EPMAによる化学組成分析の結果 表1にビスマスとストロンチウムとタンタルの組成比を
示す。このように、結晶1および結晶2は、化学量論的
な組成に近くのX線回折パターンにおいても違いがで
ない程度ではあるが、共に化学量論的な組成から若干ず
れていることが分かった。また、これらの組成は、の
クロスニコル下における偏光顕微鏡観察で明暗反応を示
した部分と示さなかった部分(図5,図6参照)とで差
がそれぞれ無いことも分かった。
【0038】
【表1】 結晶1;Bi:Sr:Ta=2.07:1.10:2.
00 結晶2;Bi:Sr:Ta=2.10:1.01:2.
00
【0039】強誘電性ヒステリシスの観測結果 結晶1の一面(c面)に金(Au)の電極を500μm
の間隔で蒸着し、c軸に対して垂直方向に250℃で8
20Vの電圧をかけ強誘電性ヒステリシスを観測した。
また、結晶2の一面(c面)に金の電極を100μmの
間隔で蒸着し、c軸に対して垂直方向に200℃で50
0Vの電圧をかけ同じく強誘電性ヒステリシスを観測し
た。その結果、結晶1,結晶2共に強誘電性ヒステリシ
スループがそれぞれ観測された。
【0040】以上の結果から、得られた結晶1および結
晶2は、強誘電性を有するBiSTaの単結晶であるこ
とがそれぞれ確認された。また、これらの結晶は、組成
的にはそれぞれ均一でありながら、結晶格子に異方性を
持たない(いわゆる強誘電性を示さない)部分をそれぞ
れ有するということが分かった。そこで、得られた結晶
を透過型電子顕微鏡(TEM;Transmission Electron
Microscope)で観察したところ、整った結晶格子の中に
結晶格子の乱れた(歪んだ)箇所が存在することが分か
った。なお、この結晶格子の乱れた箇所は強誘電性を示
さない部分に対応していた。
【0041】続いて、結晶1および結晶2にそれぞれ電
圧を印加し(電圧印加工程)、その時の結晶の変化の様
子をそれぞれ観察した。
【0042】図7はこの観察において用いた装置の構成
を表すものである。この装置は、回転ステージ21aに
載置された結晶Mを挟むように一対の偏光子21bがク
ロスニコル状態に設けられた偏光顕微鏡21を備えてい
る。この偏光顕微鏡21には、回転ステージ21aの上
に載置された結晶Mに対して電圧を印加する電圧印加装
置22が配設されている。この電圧印加装置22にはコ
ンピュータ23が配設され、結晶Mの電場−分極特性を
分析できるようになっている。偏光顕微鏡21の上方に
はCCDカメラ24が配設され、電圧を印加した時の結
晶Mの変化の様子を画面25に拡大して映しだすと共
に、カラービデオプリンタ26にも出力できるようにな
っている。また、偏光顕微鏡21の回転ステージ21a
には、温度調節装置27が配設され、結晶Mの温度を調
節できるようになっている。
【0043】このような装置を用い、結晶1をまず回転
ステージ21aに載置して温度調節装置27で200℃
に加熱しつつc軸に対して垂直に約820Vの直流電圧
(約16kV/cmの電界)を印加したのち、更に電界
の向きを変えて約820Vの直流電圧を印加した。な
お、このときの電界の大きさは抗電界の約1.7倍であ
る。図8に電流を印加する前の結晶1の偏光顕微鏡写真
を示す。図9に電流を印加した後の結晶1の偏光顕微鏡
写真を示す。このように、電流印加前はクロスニコル状
態で回転させても周期的な明暗反応を生じなかった部分
の一部が、電圧の印加により明暗反応を生ずるように変
化した。
【0044】次いで、200℃に加熱しつつc軸に対し
て垂直に60Hz,約820Vの交流電圧(約16kV
/cmの電界)を印加しながら結晶1の変化を偏光顕微
鏡21およびCCDカメラ24で観察した。図10に交
流電圧を120分印加した後の結晶1の偏光顕微鏡写真
を示す。このように、電圧の印加により、クロスニコル
状態で回転させても周期的な明暗反応を生じなかった部
分が徐々に電圧印加方向に対して垂直に伸びるように存
在するようになり、その面積も次第に減少した。これに
より、電圧の印加前は明暗反応を示す部分が全体の約8
0%(図8参照)であったのが、交流電圧を約120分
間印加した後には全体の約99%以上が明暗反応を生ず
る部分に変化した。
【0045】また、この電圧の印加による結晶の変化を
偏光顕微鏡21で観察しなから、コンピュータ23によ
り結晶1の電場−分極特性を随時分析した。図11に1
00分交流電圧を印加した後の結晶1の強誘電性ヒステ
リシスループを示す。また、図12に交流電圧の印加に
よるPr(自発分極値)の変化を示す。このように、電
圧を印加すると強誘電性が向上することが明確となっ
た。
【0046】続いて、結晶2を回転ステージ21aに載
置して温度調節装置27で200℃に加熱しつつc軸に
対して垂直に約500Vの直流電圧(約50kV/cm
の電界)を印加したのち、更に電界の向きを変えて約5
00Vの直流電圧を印加した。なお、このときの電界の
大きさは抗電界の約5.2倍である。これにより、結晶
1と同様に、電流印加前はクロスニコル状態で回転させ
ても周期的な明暗反応を生じなかった部分の一部が、電
圧の印加により明暗反応を生ずるように変化した。
【0047】更に、200℃に加熱しつつc軸に対して
垂直に60Hz,約500Vの交流電圧(約50kV/
cmの電界)を印加しながら結晶2の変化を偏光顕微鏡
21およびCCDカメラ24で観察したところ、結晶1
と同様に、クロスニコル状態で回転させても周期的な明
暗反応を生じなかった部分が徐々に電圧印加方向に対し
て垂直に伸びるように存在するようになり、その面積も
次第に減少した。これにより、電圧の印加前は明暗反応
を示す部分が全体の約85%であったのが、交流電圧を
約120分間印加した後には全体の約99%以上が明暗
反応を生ずる部分に変化した。また、強誘電性ヒステリ
シスループについても、結晶1と同様の結果が得られ
た。
【0048】すなわち、これらの結果から、電圧の印加
により強誘電性を示さない部分が強誘電性を示すように
変化し、強誘電性の特性が向上することが確認された。
【0049】(第2の実施の形態)図13は本実施の形
態に係るメモリセルの構成を表すものである。このメモ
リセルは、スイッチング用のトランジスタ30とメモリ
素子40とから構成されている。このトランジスタ30
はいわゆるMOS(Metal-Oxide-Semicondtor )トラン
ジスタであり、半導体基板(例えばN型シリコン(S
i)半導体基板)51の上にボロン(B)などの不純物
が注入されたPウエル層31が形成されている。Pウエ
ル層31のうちソース電極形成領域には、燐(P)など
の不純物が注入されたN+ 層よりなるソース電極32が
形成されており、ドレイン電極形成領域には、同じくN
+ 層よりなるドレイン電極33が形成されている。ソー
ス電極32とドレイン電極33は適宜の間隔をあけて形
成されており、その間の上には二酸化珪素(SiO2
よりなるゲート絶縁膜34を介して多結晶シリコンなど
よりなるゲート電極35が形成されている。
【0050】メモリ素子40は、半導体基板51のメモ
リ素子形成領域に、二酸化珪素よりなる層間絶縁膜41
を介してアルミニウム(Al)などの適宜の金属よりな
る下部電極42が形成されている。この下部電極42の
上の一部領域には、ビスマスとストロンチウムとタンタ
ルと酸素とからなる層状結晶構造酸化物などの強誘電体
よりなる強誘電体膜43が形成されている。この強誘電
体膜43の上には、アルミニウムなどの適宜の金属より
なる上部電極44が形成されている。すわなち、このメ
モリ素子40は、強誘電体膜43に下部電極42と上部
電極44とからなる一対の電極が接続されている。
【0051】なお、強誘電体膜43を構成する強誘電体
は、上部電極44および下部電極42を介して電圧が印
加される領域のうちの98%以上が強誘電性を示すよう
になっている。また、強誘電体膜43をビスマスとスト
ロンチウムとタンタルと酸素とからなる層状結晶構造酸
化物により構成する場合には、単結晶により構成しても
多結晶により構成してもよい。但し、電圧の印加方向に
対してc軸が垂直になるようにする。
【0052】トランジスタ30およびメモリ素子40の
上には、二酸化珪素よりなる層間絶縁膜52が形成され
ている。この層間絶縁膜52には、ドレイン電極33と
コンタクトをとるためのコンタクトホール52a,上部
電極44とコンタクトを取るためのコンタクトホール5
2bおよび下部電極42とコンタクトを取るためのコン
タクトホール52cがそれぞれ開口されている。
【0053】コンタクトホール52aにより露出された
ドレイン電極33の上には、多結晶シリコンなどよりな
る取り出し電極53が形成されている。また、コンタク
トホール52bにより露出された上部電極44と取り出
し電極53の上には、アルミニウムなどの適宜の金属よ
りなる配線54が形成されており、上部電極44と取り
出し電極53(すなわちドレイン電極33)とを電気的
に接続するようになっている。更に、コンタクトホール
52cにより露出された下部電極42の上には、アルミ
ニウムなどの適宜の金属よりなる配線55が形成されて
おり、下部電極42を図示しない他の素子に対して電気
的に接続するようになっている。
【0054】なお、図13においては図示しないが、層
間絶縁膜52にはソース電極32およびゲート電極35
に接続するコンタクトホールがそれぞれ形成されてい
る。ソース電極32およびゲート電極35には各コンタ
クトホールを介して適宜の配線がそれぞれ接続されてお
り、ゲート電極35に電圧を加えることによりソース電
極32とドレイン電極33の間に電流が流れるようにな
っている。
【0055】このような構成を有するメモリセルは、例
えば、次のようにして製造することができる。
【0056】まず、半導体基板51にボロンなどの不純
物を打ち込みPウエル層31を形成する。次いで、ソー
ス電極形成領域およびドレイン電極形成領域に選択的に
燐などの不純物を打ち込み、N+ 層よりなるソース電極
32およびドレイン電極33を形成する。続いて、ソー
ス電極32およびドレイン電極33を形成したPエウル
層31の表面を酸化し、ゲート酸化膜34を形成する。
そののち、ソース電極32とドレイン電極33との間の
上に、例えばCVD(Chemical Vapor Deposition )法
により多結晶シリコン膜を選択的に積層し、ゲート電極
35を形成する。これにより、トランジスタ30が形成
される。
【0057】トランジスタ30を形成したのち、表面に
層間絶縁膜41を形成する。次いで、メモリ素子形成領
域にアルミニウムなどよりなる金属膜を選択的に蒸着
し、下部電極42を形成する。続いて、下部電極42の
上の一部領域に強誘電体よりなる薄膜を選択的に積層
し、強誘電体膜43を形成する(強誘電体膜形成工
程)。なお、この強誘電体膜43をビスマスとストロン
チウムとタンタルと酸素とからなる層状結晶構造酸化物
により構成する場合には、気相法により層状結晶構造酸
化物の結晶を析出させて形成してもよく、MOCVD
法,MOD(Metal Organic Decomposition )法,ゾル
ゲル(Sol-Gel )法,スパッタリング法あるいはMBE
(Molecular Beam Epitaxy)法により形成してもよい。
【0058】このようにして強誘電体膜43を形成した
のち、この強誘電体膜43の上にアルミニウムなどより
なる金属膜を選択的に蒸着し、上部電極44を形成す
る。そののち、上部電極44および下部電極42を介し
て、強誘電体膜43に電圧を印加する(電圧印加工
程)。これにより、電圧の印加領域における強誘電体膜
43に存在する結晶格子の歪みの少なくとも一部が補正
される。すなわち、結晶格子の対象性がくずれるほどの
歪みにより強誘電性を示さなかった部分や優れた強誘電
性を示さなかった部分が優れた強誘電性を示すようにな
る。
【0059】なお、この電圧印加工程において印加する
電圧は交流電圧でも直流電圧でもよいが、直流電圧を用
いる場合には電界の向きを変えながら1パルスづつ交互
に印加する。印加する電圧の大きさは、抗電圧の1.5
倍以上あるいはメモリ駆動電圧以上が好ましい。ちなみ
に、印加する電圧は大きい方が高い効果を得ることがで
きる。また、電圧を印加する際には強誘電体膜43を適
宜に加熱してもよく、また加熱せず室温の状態(すなわ
ち温度調節をしない状態)としてもよい。電圧を印加す
る際の温度は高い方が抗電界が低くなり印加する電圧が
低くても高い効果を得ることができるが、温度を高くす
ると他の素子に悪い影響を与える可能性があるので、あ
まり高温にしない方が好ましい。これにより、メモリ素
子40が形成される。
【0060】メモリ素子40を形成したのち、このメモ
リ素子40およびトランジスタ30の上に層間絶縁膜5
2を形成し、ドレイン電極33,上部電極44および下
部電極42の一部表面をそれぞれ露出するコンタクトホ
ール52a,52b,52cおよび図示しないがソース
電極32およびゲート電極35の一部表面をそれぞれ露
出するコンタクトホールをそれぞれ開口する。次いで、
コンタクトホール52aに例えばCVD法により多結晶
シリコン層を選択的に積層し、取り出し電極53を形成
する。続いて、アルミニウムなどよりなる金属膜を選択
的に蒸着し、配線54,55などを形成する。これによ
り、トランジスタ30とメモリ素子40が電気的に接続
され、図13に示したメモリセルが形成される。
【0061】このようにして製造されるメモリセルは、
次のように作用する。
【0062】このメモリセルでは、トランジスタ30の
ゲート電極35に電圧が加えられると、トランジスタ3
0のスイッチが“オン”となり、ソース電極32とドレ
イン電極33との間に電流が流れる。これにより、取り
出し電極53および配線54を介してメモリ素子40に
電流が流れ、上部電極44と下部電極42の間に電圧が
加えられる。メモリ素子40では、電圧が加えられると
強誘電体膜43において分極がおこる。この電圧−分極
特性にはヒステリシスがあることから、このヒステリシ
スを利用して“1”または“0”のデータの記憶あるい
は読み出しが行なわれる。この際、この強誘電体膜43
は電圧の印加領域のうちの98%以上が強誘電性を示す
強誘電体により構成されているので、優れた特性を有
し、精度良くデータの記憶あるいは読み出しを行うこと
ができる。
【0063】このように本実施の形態に係るメモリ素子
によれば、強誘電体膜43を電圧が印加される領域のう
ちの98%以上が強誘電性を示す強誘電体により構成す
るようにしたので、特性を向上させることができ、各素
子間のばらつきも小さくすることができる。
【0064】また、本実施の形態に係るメモリ素子の製
造方法によれば、強誘電体膜43に電圧を印加するよう
にしたので、強誘電体膜43に存在する結晶格子の歪み
を補正することができる。よって、結晶格子の対象性が
くずれるほどの歪みにより強誘電性を示さなかった部分
や優れた強誘電性を示さなかった部分についても優れた
強誘電性を示すようにすることができる。従って、本実
施の形態に係るメモリ素子を容易に実現することができ
る。
【0065】以上、各実施の形態を挙げて本発明を説明
したが、本発明はこれらの各実施の形態に限定されるも
のではなく、その均等の範囲内で種々変形可能である。
例えば、上記第1の実施の形態においては、ビスマスと
第1の元素Meと第2の元素Rと酸素とからなる層状結
晶構造酸化物(第1の元素Meはナトリウム,カリウ
ム,カルシウム,バリウム,ストロンチウム,鉛および
ビスマスからなる群のうちの少なくとも1種,第2の元
素Rは鉄,チタン,ニオブ,タンタルおよびタングステ
ンからなる群のうちの少なくとも1種)により構成され
る強誘電体について説明したが、本発明は他の強誘電体
についても含んでいる。
【0066】また、上記第1の実施の形態においては、
具体的な実施例としてBiSTaよりなる強誘電体につ
いて説明したが、他のビスマスと第1の元素Meと第2
の元素Rと酸素とからなる層状結晶構造酸化物(第1の
元素Meはナトリウム,カリウム,カルシウム,バリウ
ム,ストロンチウム,鉛およびビスマスからなる群のう
ちの少なくとも1種,第2の元素Rは鉄,チタン,ニオ
ブ,タンタルおよびタングステンからなる群のうちの少
なくとも1種)についても同様の結果を得ることができ
る。
【0067】更に、上記第1の実施の形態においては、
結晶成長工程ののちに成長させた結晶に対して電圧を印
加する場合について説明したが、本発明は、強誘電体を
構成する結晶の少なくとも一部を成長させたのちに電圧
を印加する場合も含んでいる。加えて、本発明は、成長
させた結晶の全体に対して電圧を印加する場合に加え
て、その一部に対して電圧を印加する場合も含んでい
る。
【0068】更にまた、上記第2の実施の形態において
は、下部電極42,強誘電体膜43および上部電極44
をそれぞれ形成したのちに強誘電体膜43に対して電圧
を印加する場合について説明したが、電圧の印加は、強
誘電体膜43の少なくとも一部を形成した後であればい
つでもよい。
【0069】加えてまた、上記第2の実施の形態におい
ては、トランジスタ30とメモリ素子40とにより構成
されたメモリセルについて説明したが、本発明は、強誘
電体膜に一対の電極を接続したメモリ素子を有する場合
について広く適用される。よって、例えば、トランジス
タ30の構成は、MOSトランジスタに限らず、MES
FET(Metal Semicondauctor Field Effect Transist
or)などでもよい。
【0070】更にまた、上記第2の実施の形態において
は、1つのメモリセルについて説明したが、複数のメモ
リセルを集積したLSI(Large Scale Integrated Cir
cuit)メモリについても同様に適用することができる。
【0071】
【発明の効果】以上説明したように本発明の強誘電体に
よれば、全体の98%以上が強誘電性を示すようにした
ので、強誘電性の特性を向上させることができる。よっ
て、これにより強誘電体不揮発性メモリ素子を形成すれ
ば、その品質を改善することができると共に、各メモリ
素子間における品質のばらつきを小さくすることができ
るという効果を奏する。
【0072】また、本発明のメモリ素子によれば、強誘
電体膜を電圧が印加される領域のうちの98%以上が強
誘電性を示す強誘電体により構成するようにしたので、
特性を向上させることができ、各素子間のばらつきも小
さくすることができるという効果を奏する。
【0073】更に、本発明の強誘電体の製造方法によれ
ば、強誘電体を構成する結晶の少なくとも一部を成長さ
せたのちにその少なくとも一部に電圧を印加するように
したので、その結晶に存在する結晶格子の歪みを補正す
ることができる。よって、結晶格子の対象性がくずれる
ほどの歪みにより強誘電性を示さなかった部分や優れた
強誘電性を示さなかった部分についても優れた強誘電性
を示すようにすることができる。従って、特性を向上さ
せることができると共に、本発明の強誘電体を容易に実
現することができるという効果を奏する。
【0074】加えて、本発明のメモリ素子の製造方法に
よれば、強誘電体膜の少なくとも一部を形成したのちに
その少なくとも一部に電圧を印加するようにしたので、
強誘電体膜に存在する結晶格子の歪みを補正することが
できる。よって、特性を向上させることができると共
に、本発明のメモリ素子を容易に実現することができる
という効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る層状結晶構造
酸化物の結晶構造を表す概念図である。
【図2】結晶1の組成を示すX線回折パターン図(a)
であり、リートベルト・シミュレーション・パターン
(b)と共に表している。
【図3】結晶1の表面を表す光学顕微鏡写真である。
【図4】結晶1のクロスニコル下における明暗の変化を
表す偏光顕微鏡写真である。
【図5】図4から45°回転させた結晶1のクロスニコ
ル下における明暗の変化を表す偏光顕微鏡写真である。
【図6】結晶2のクロスニコル下における明暗の変化を
表す偏光顕微鏡写真である。
【図7】電圧印加工程における結晶の変化を観察する際
に用いる装置の構成を表す図である。
【図8】電圧印加工程における結晶1の光学的異方性の
変化を表す偏光顕微鏡写真である。
【図9】図8に続く結晶1の光学的異方性の変化を表す
偏光顕微鏡写真である。
【図10】図9に続く結晶1の光学的異方性の変化を表
す偏光顕微鏡写真である。
【図11】結晶1の強誘電性ヒステリシスループを表す
特性図である。
【図12】結晶1に関する電圧印加時間とPr(自発分
極値)との関係を表す特性図である。
【図13】本発明の第2の実施の形態に係るメモリセル
を表す構成図である。
【符号の説明】
11…[Bi2 2 2+に該当する層、12…[MeR
2 7 2-に該当する層、21…偏光顕微鏡、21a…
回転ステージ、21b…偏光子、22…電圧印加装置、
23…コンピュータ、24…CCDカメラ、25…画
面、26…カラービデオプリンタ、27…温度調節装
置、30…トランジスタ、31…Pウエル層、32…ソ
ース電極、33…ドレイン電極、34…ゲート酸化膜、
35…ゲート電極、40…メモリ素子、41,52…層
間絶縁膜、42…下部電極、43…強誘電体膜、44…
上部電極、51…半導体基板、52a,52b,52c
…コンタクトホール、53…取り出し電極、54,55
…配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 真之 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 全体の98%以上が強誘電性を示すこと
    を特徴とする強誘電体。
  2. 【請求項2】 ビスマス(Bi)と第1の元素と第2の
    元素と酸素(O)とからなると共に、第1の元素はナト
    リウム(Na),カリウム(K),カルシウム(C
    a),バリウム(Ba),ストロンチウム(Sr),鉛
    (Pb)およびビスマス(Bi)からなる群のうちの少
    なくとも1種でかつ第2の元素は鉄(Fe),チタン
    (Ti),ニオブ(Nb),タンタル(Ta)およびタ
    ングステン(W)からなる群のうちの少なくとも1種の
    層状結晶構造酸化物により構成されたことを特徴とする
    請求項1記載の強誘電体。
  3. 【請求項3】 単結晶により構成されたことを特徴とす
    る請求項2記載の強誘電体。
  4. 【請求項4】 強誘電体膜に一対の電極を接続したメモ
    リ素子であって、 前記強誘電体膜は、電極を介して電圧が印加される領域
    のうちの98%以上が強誘電性を示す強誘電体により構
    成されたことを特徴とするメモリ素子。
  5. 【請求項5】 前記強誘電体膜は、ビスマス(Bi)と
    第1の元素と第2の元素と酸素(O)とからなる層状結
    晶構造酸化物により少なくとも一部が構成されると共
    に、第1の元素はナトリウム(Na),カリウム
    (K),カルシウム(Ca),バリウム(Ba),スト
    ロンチウム(Sr),鉛(Pb)およびビスマス(B
    i)からなる群のうちの少なくとも1種でありかつ第2
    の元素は鉄(Fe),チタン(Ti),ニオブ(N
    b),タンタル(Ta)およびタングステン(W)から
    なる群のうちの少なくとも1種であることを特徴とする
    請求項4記載のメモリ素子。
  6. 【請求項6】 強誘電体を構成する結晶を成長させる結
    晶成長工程と、 その結晶の少なくとも一部を成長させたのち、その少な
    くとも一部に電圧を印加してその結晶に存在する結晶格
    子の歪みの少なくとも一部を補正する電圧印加工程とを
    含むことを特徴とする強誘電体の製造方法。
  7. 【請求項7】 前記電圧印加工程では、交流電圧を印加
    することを特徴とする請求項6記載の強誘電体の製造方
    法。
  8. 【請求項8】 前記電圧印加工程では、直流電圧を電界
    の向きを変えて1パルスづつ交互に少なくとも1回印加
    することを特徴とする請求項6記載の強誘電体の製造方
    法。
  9. 【請求項9】 前記電圧印加工程では、抗電界の1.5
    倍以上の電界が発生する大きさの電圧を印加することを
    特徴とする請求項6記載の強誘電体の製造方法。
  10. 【請求項10】 前記電圧印加工程は加熱して行うこと
    を特徴とする請求項6記載の強誘電体の製造方法。
  11. 【請求項11】 前記電圧印加工程は温度調節せずに行
    うことを特徴とする請求項6記載の強誘電体の製造方
    法。
  12. 【請求項12】 ビスマス(Bi)と第1の元素と第2
    の元素と酸素(O)とからなると共に、第1の元素はナ
    トリウム(Na),カリウム(K),カルシウム(C
    a),バリウム(Ba),ストロンチウム(Sr),鉛
    (Pb)およびビスマス(Bi)からなる群のうちの少
    なくとも1種でありかつ第2の元素は鉄(Fe),チタ
    ン(Ti),ニオブ(Nb),タンタル(Ta)および
    タングステン(W)からなる群のうちの少なくとも1種
    である層状結晶構造酸化物よりなる強誘電体を製造する
    ことを特徴とする請求項6記載の強誘電体。
  13. 【請求項13】 強誘電体膜に一対の電極を接続したメ
    モリ素子を製造する方法であって、 強誘電体膜を形成する強誘電体膜形成工程と、 強誘電体膜の少なくとも一部を成長させたのち、強誘電
    体膜の少なくとも一部に電圧を印加して強誘電体膜に存
    在する結晶格子の歪みの少なくとも一部を補正する電圧
    印加工程とを含むことを特徴とするメモリ素子の製造方
    法。
  14. 【請求項14】 前記電圧印加工程では、メモリ駆動電
    圧以上の大きさの電圧を印加することを特徴とする請求
    項13記載のメモリ素子の製造方法。
JP9143126A 1997-05-16 1997-05-16 強誘電体およびメモリ素子ならびにそれらの製造方法 Pending JPH10316495A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP9143126A JPH10316495A (ja) 1997-05-16 1997-05-16 強誘電体およびメモリ素子ならびにそれらの製造方法
TW087106678A TW408399B (en) 1997-05-16 1998-04-30 Ferroelectric material, memory device and the manufacture method of the same
US09/078,678 US6171871B1 (en) 1997-05-16 1998-05-14 Ferroelectric memory device and their manufacturing methods
DE69801612T DE69801612T2 (de) 1997-05-16 1998-05-14 Nichtflüchtiger Halbleiterspeicher und Verfahren zur Herstellung
EP98108834A EP0878847B1 (en) 1997-05-16 1998-05-14 Nonvolatile memory device and manufacturing method
KR1019980017555A KR19980087104A (ko) 1997-05-16 1998-05-15 강유전체 및 메모리 소자 및 이들의 제조 방법
US09/430,479 US20020130337A1 (en) 1997-05-16 1999-10-29 Ferroelectric, memory device and their manufacturing methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9143126A JPH10316495A (ja) 1997-05-16 1997-05-16 強誘電体およびメモリ素子ならびにそれらの製造方法

Publications (1)

Publication Number Publication Date
JPH10316495A true JPH10316495A (ja) 1998-12-02

Family

ID=15331529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9143126A Pending JPH10316495A (ja) 1997-05-16 1997-05-16 強誘電体およびメモリ素子ならびにそれらの製造方法

Country Status (6)

Country Link
US (2) US6171871B1 (ja)
EP (1) EP0878847B1 (ja)
JP (1) JPH10316495A (ja)
KR (1) KR19980087104A (ja)
DE (1) DE69801612T2 (ja)
TW (1) TW408399B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096619B2 (en) 2014-03-17 2018-10-09 Toshiba Memory Corporation Semiconductor device, manufacturing method for semiconductor device, and ferroelectric layer

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3907921B2 (ja) * 2000-06-19 2007-04-18 富士通株式会社 半導体装置の製造方法
US20030124324A1 (en) * 2001-11-27 2003-07-03 Kappler Safety Group Breathable blood and viral barrier fabric
US6621683B1 (en) * 2002-09-19 2003-09-16 Infineon Technologies Aktiengesellschaft Memory cells with improved reliability
WO2005122260A1 (ja) * 2004-06-11 2005-12-22 Fujitsu Limited 容量素子、集積回路および電子装置
US10923501B2 (en) 2017-02-23 2021-02-16 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
KR20180097378A (ko) 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714848A (en) 1987-03-02 1987-12-22 The United States Of America As Represented By The United States Department Of Energy Electrically induced mechanical precompression of ferroelectric plates
JPH0451022A (ja) * 1990-06-18 1992-02-19 Mitsubishi Gas Chem Co Inc 液晶の配向法
US5155658A (en) 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
JPH05289081A (ja) 1992-04-06 1993-11-05 Idemitsu Kosan Co Ltd 強誘電性液晶素子配向修復方法
US5607632A (en) * 1995-05-30 1997-03-04 Rockwell International Corporation Method of fabricating PLZT piezoelectric ceramics
JP3188179B2 (ja) * 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JP3478012B2 (ja) 1995-09-29 2003-12-10 ソニー株式会社 薄膜半導体装置の製造方法
US5998910A (en) * 1997-01-28 1999-12-07 The Penn State Research Foundation Relaxor ferroelectric single crystals for ultrasound transducers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096619B2 (en) 2014-03-17 2018-10-09 Toshiba Memory Corporation Semiconductor device, manufacturing method for semiconductor device, and ferroelectric layer

Also Published As

Publication number Publication date
US6171871B1 (en) 2001-01-09
KR19980087104A (ko) 1998-12-05
DE69801612T2 (de) 2002-06-20
DE69801612D1 (de) 2001-10-18
EP0878847B1 (en) 2001-09-12
TW408399B (en) 2000-10-11
EP0878847A1 (en) 1998-11-18
US20020130337A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
US6232167B1 (en) Method of producing a ferroelectric thin film coated substrate
US5821005A (en) Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate
US6197600B1 (en) Ferroelectric thin film, manufacturing method thereof and device incorporating the same
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
JP3891603B2 (ja) 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
JP2000169297A (ja) 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
JPH10316495A (ja) 強誘電体およびメモリ素子ならびにそれらの製造方法
JP2005213078A (ja) ペロブスカイトマンガン酸化物薄膜及び該薄膜を備えてなるスイッチング素子、並びに該薄膜の製造方法
US6143679A (en) Layered crystal structure oxide
US20020153543A1 (en) Method for manufacturing oxide ferroelectric thin film oxide ferroelectric thin film and oxide ferroelectric thin film element
JPH10338599A (ja) 層状結晶構造酸化物およびその製造方法
US6106616A (en) Layer crystal structure oxide, production method thereof, and memory element using the same
JP3229911B2 (ja) 強誘電体記憶素子
JPH10245298A (ja) 結晶配向セラミックス基板及びデバイス
JP3879784B2 (ja) 層状結晶構造酸化物およびそれを用いたメモリ素子
JPS60161635A (ja) 電子デバイス用基板
JP3277097B2 (ja) 強誘電体薄膜の製造方法
JPH1197630A (ja) 強誘電体薄膜の製造方法及び強誘電体メモリ素子
Zhang et al. Phase and microstructure analysis of lead germanate thin film deposited by metalorganic chemical vapor deposition
Mendes et al. Influence of heat treatment on crystallization of strontium barium niobate (SBN) ferroelectric thin films
JPH04331708A (ja) アモルファス強誘電体酸化物材料及びその製造方法
JPH04331712A (ja) アモルファス強誘電体酸化物材料及びその製造方法
JPS6369104A (ja) 強誘電体薄膜素子の製造方法
JPH0723534B2 (ja) 配向性金属薄膜の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080313