KR20210151146A - 도핑된 극성 층 및 이를 포함하는 반도체 장치 - Google Patents
도핑된 극성 층 및 이를 포함하는 반도체 장치 Download PDFInfo
- Publication number
- KR20210151146A KR20210151146A KR1020217036382A KR20217036382A KR20210151146A KR 20210151146 A KR20210151146 A KR 20210151146A KR 1020217036382 A KR1020217036382 A KR 1020217036382A KR 20217036382 A KR20217036382 A KR 20217036382A KR 20210151146 A KR20210151146 A KR 20210151146A
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- oxide
- layer
- polar
- dopant
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 153
- 239000000463 material Substances 0.000 claims abstract description 265
- 239000003990 capacitor Substances 0.000 claims abstract description 240
- 239000002019 doping agent Substances 0.000 claims abstract description 227
- 229910052751 metal Inorganic materials 0.000 claims abstract description 172
- 239000002184 metal Substances 0.000 claims abstract description 95
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 38
- 239000001301 oxygen Substances 0.000 claims abstract description 38
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 32
- 230000010287 polarization Effects 0.000 claims description 179
- 239000013078 crystal Substances 0.000 claims description 119
- 238000000034 method Methods 0.000 claims description 105
- 239000010955 niobium Substances 0.000 claims description 42
- 229910044991 metal oxide Inorganic materials 0.000 claims description 35
- 150000004706 metal oxides Chemical class 0.000 claims description 35
- 229910052758 niobium Inorganic materials 0.000 claims description 27
- 229910052712 strontium Inorganic materials 0.000 claims description 23
- 230000001965 increasing effect Effects 0.000 claims description 21
- 229910004121 SrRuO Inorganic materials 0.000 claims description 19
- 229910052796 boron Inorganic materials 0.000 claims description 15
- 229910052747 lanthanoid Inorganic materials 0.000 claims description 15
- 150000002602 lanthanoids Chemical class 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 150000002739 metals Chemical class 0.000 claims description 14
- 229910052799 carbon Inorganic materials 0.000 claims description 10
- 229910015801 BaSrTiO Inorganic materials 0.000 claims description 9
- 229910004247 CaCu Inorganic materials 0.000 claims description 9
- 229910018921 CoO 3 Inorganic materials 0.000 claims description 9
- 241000877463 Lanio Species 0.000 claims description 9
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 9
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 7
- 229910000487 osmium oxide Inorganic materials 0.000 claims description 7
- JIWAALDUIFCBLV-UHFFFAOYSA-N oxoosmium Chemical compound [Os]=O JIWAALDUIFCBLV-UHFFFAOYSA-N 0.000 claims description 7
- HBEQXAKJSGXAIQ-UHFFFAOYSA-N oxopalladium Chemical compound [Pd]=O HBEQXAKJSGXAIQ-UHFFFAOYSA-N 0.000 claims description 7
- 229910003445 palladium oxide Inorganic materials 0.000 claims description 7
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 7
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052596 spinel Inorganic materials 0.000 claims description 4
- 239000011029 spinel Substances 0.000 claims description 4
- 229910012949 LiV2O4 Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims 2
- 229910052702 rhenium Inorganic materials 0.000 claims 2
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims 2
- 238000005516 engineering process Methods 0.000 abstract description 13
- 239000002585 base Substances 0.000 description 222
- 230000004888 barrier function Effects 0.000 description 87
- 230000015654 memory Effects 0.000 description 53
- 230000005684 electric field Effects 0.000 description 43
- 238000003860 storage Methods 0.000 description 43
- 239000000203 mixture Substances 0.000 description 32
- 125000004429 atom Chemical group 0.000 description 31
- 239000003989 dielectric material Substances 0.000 description 25
- 230000007704 transition Effects 0.000 description 25
- 238000009792 diffusion process Methods 0.000 description 24
- 150000001768 cations Chemical class 0.000 description 21
- 238000007789 sealing Methods 0.000 description 19
- 229910002367 SrTiO Inorganic materials 0.000 description 17
- 229910045601 alloy Inorganic materials 0.000 description 14
- 239000000956 alloy Substances 0.000 description 14
- 230000008901 benefit Effects 0.000 description 13
- 229910000807 Ga alloy Inorganic materials 0.000 description 12
- 230000003247 decreasing effect Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 125000004430 oxygen atom Chemical group O* 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000006073 displacement reaction Methods 0.000 description 8
- 229910000765 intermetallic Inorganic materials 0.000 description 8
- 239000011572 manganese Substances 0.000 description 8
- 239000003870 refractory metal Substances 0.000 description 8
- 230000004044 response Effects 0.000 description 8
- 230000010354 integration Effects 0.000 description 7
- -1 oxygen anion Chemical class 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 229910052684 Cerium Inorganic materials 0.000 description 6
- 229910052692 Dysprosium Inorganic materials 0.000 description 6
- 229910052691 Erbium Inorganic materials 0.000 description 6
- 229910052688 Gadolinium Inorganic materials 0.000 description 6
- 229910000943 NiAl Inorganic materials 0.000 description 6
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical compound [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 6
- 229910010038 TiAl Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052706 scandium Inorganic materials 0.000 description 6
- 239000006104 solid solution Substances 0.000 description 6
- 229910052727 yttrium Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005275 alloying Methods 0.000 description 5
- 239000010953 base metal Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical group O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 229910000457 iridium oxide Inorganic materials 0.000 description 5
- 229910052746 lanthanum Inorganic materials 0.000 description 5
- DYIZHKNUQPHNJY-UHFFFAOYSA-N oxorhenium Chemical compound [Re]=O DYIZHKNUQPHNJY-UHFFFAOYSA-N 0.000 description 5
- 229910003449 rhenium oxide Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910003310 Ni-Al Inorganic materials 0.000 description 4
- 229910004349 Ti-Al Inorganic materials 0.000 description 4
- 229910004692 Ti—Al Inorganic materials 0.000 description 4
- 150000001450 anions Chemical class 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- KHYBPSFKEHXSLX-UHFFFAOYSA-N iminotitanium Chemical compound [Ti]=N KHYBPSFKEHXSLX-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 229910001000 nickel titanium Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 230000002269 spontaneous effect Effects 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910010052 TiAlO Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052729 chemical element Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000001351 cycling effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005621 ferroelectricity Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000012458 free base Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 230000001976 improved effect Effects 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 229910052748 manganese Inorganic materials 0.000 description 3
- 150000001247 metal acetylides Chemical class 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 229910052693 Europium Inorganic materials 0.000 description 2
- 229910052689 Holmium Inorganic materials 0.000 description 2
- 229910052765 Lutetium Inorganic materials 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910052777 Praseodymium Inorganic materials 0.000 description 2
- 229910052773 Promethium Inorganic materials 0.000 description 2
- 229910052772 Samarium Inorganic materials 0.000 description 2
- 229910052771 Terbium Inorganic materials 0.000 description 2
- 229910052775 Thulium Inorganic materials 0.000 description 2
- 229910052769 Ytterbium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical group [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005660 chlorination reaction Methods 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 2
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000003682 fluorination reaction Methods 0.000 description 2
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 2
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 2
- VQMWBBYLQSCNPO-UHFFFAOYSA-N promethium atom Chemical compound [Pm] VQMWBBYLQSCNPO-UHFFFAOYSA-N 0.000 description 2
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 2
- FRNOGLGSGLTDKL-UHFFFAOYSA-N thulium atom Chemical compound [Tm] FRNOGLGSGLTDKL-UHFFFAOYSA-N 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- WAEMQWOKJMHJLA-UHFFFAOYSA-N Manganese(2+) Chemical compound [Mn+2] WAEMQWOKJMHJLA-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H01L27/11507—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
개시된 기술은 일반적으로 강유전성 물질 및 반도체 장치에 관한 것이며, 보다 구체적으로는 도핑된 극성 물질을 포함하는 반도체 메모리 장치에 관한 것이다. 한 실시양태에서, 반도체 장치는 커패시터를 포함하고, 이는 도펀트로 도핑된 베이스 극성 물질을 포함하는 결정질 극성 층을 포함한다. 베이스 극성 물질은 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고, 도펀트는 상기 하나 이상의 금속 원소와 다른 금속 원소를 포함하며, 커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 많이 차이하도록 하는 농도로 존재한다.
Description
관련 출원에 대한 상호 참조
본 출원은 2019년 4월 8일자로 출원된 미국 특허 가출원 제62/831,044호에 대한 우선권을 주장하며, 상기 출원의 내용은 그 전체가 본원에 참조로 포함된다.
개시된 기술은 일반적으로 강유전성 물질 및 이를 포함하는 반도체 장치에 관한 것이며, 보다 구체적으로는 강유전성 커패시터를 포함하는 반도체 메모리 장치에 관한 것이다.
메모리 장치는 휘발성 또는 비휘발성일 수 있다. 일반적으로, 휘발성 메모리 장치가 특정 장점을 가질 수 있는 한편, 비휘발성 메모리 장치가 다른 특정 장점을 가질 수 있다. 예를 들어, 플로팅 게이트-기반(floating gate-based) 메모리 장치(예: 플래시 메모리 장치)와 같은 일부 비휘발성 메모리 장치는 유리하게는 전력 없이 데이터를 유지할 수 있지만, 이러한 장치는 비교적 느린 액세스 시간과 제한된 사이클링 내구성을 가질 수 있다. 반대로, 다이나믹 랜덤 액세스 메모리(DRAM)와 같은 일부 휘발성 메모리 장치는 유리하게 비교적 빠른 액세스 시간 및 더 높은 사이클링 내구성을 가질 수 있지만, 이러한 장치는 전원이 꺼질 때 데이터를 잃는다.
일부 DRAM 기술에서, 메모리 셀은 액세스 트랜지스터의 드레인에 연결된 셀 커패시터를 포함하는 장치 설계로 배열된다. 이러한 기술에서 메모리 상태는 셀 커패시터에 저장된다. 예를 들어, 셀 커패시터에 저장된 전하는 논리 상태 "1"을 나타낼 수 있는 한편, 커패시터에 저장된 전하가 없으면 논리 상태 "0"을 나타낼 수 있다. 액세스 트랜지스터를 활성화하고 그의 전하의 셀 커패시터를 드레인하여 "0"을 쓰거나 또는 셀 커패시터를 충전하여 "1"을 씀으로써, 쓰기를 수행할 수 있다. 읽기는 감지 증폭기를 사용하여 셀 커패시터의 전하 상태를 감지함에 의해 메모리 상태를 결정함으로써 유사한 방식으로 달성될 수 있다. 증폭기에 의해 전하 펄스가 감지되면 셀은 전하를 유지하므로 "1"로 판독되고, 이러한 펄스가 없으면 "0"을 나타낸다. DRAM에서 읽기 프로세스는 커패시터가 "1" 상태로 충전된 경우 상태를 복원하기 위해 다시 충전되어야 하기 때문에 파괴적이다. 또한, 기술 노드 발전과 함께 장치 풋프린트가 확장됨에 따라 커패시터 유전체의 누설 전류를 감소시키면서 유전 상수를 증가시킬 필요성이 증가하고 있다. 또한, 전력이 공급되어도 일정 시간이 지나면 누설로 인해 커패시터가 전하를 잃기 때문에, DRAM 셀을 주기적으로 능동적으로 리프레시하여 메모리 상태를 복원한다. 기존의 휘발성 및 비휘발성 메모리 기술에 비해 이점을 제공하는 메모리 장치가 필요하다.
제 1 양태에서, 반도체 장치는 도펀트로 도핑된 베이스 극성 물질을 포함하는 극성 층을 포함하는 커패시터를 포함하고, 이 때 베이스 극성 물질은 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고, 도펀트는 하나 이상의 금속 원소와 다른 금속 원소를 포함하고, 커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 크게 차이가 나도록 하는 농도로 존재한다. 커패시터 스택은 극성 층의 반대 면 상에 제 1 및 제 2 결정질 전도성 산화물 전극을 추가로 포함한다. 커패시터 스택은 극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 산화물 전극중 각각의 전극 상에 제 1 및 제 2 장벽 금속 층을 추가로 포함한다.
제 2 양태에서, 반도체 장치는 도펀트로 도핑된 베이스 극성 물질을 포함하는 극성 층을 포함하는 커패시터 스택을 포함하고, 이 때 베이스 극성 물질은 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고, 도펀트는 하나 이상의 금속 원소와 상이한 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속 원소를 포함하고, 상기 도펀트는 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 상이하도록 하는 농도로 존재한다. 커패시터 스택은 극성 층의 반대 면 상에 제 1 및 제 2 결정질 전도성 산화물 전극을 추가로 포함한다. 반도체 장치는 극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 산화물 전극중 각각의 전극 상에 제 1 및 제 2 장벽 금속 층을 추가로 포함한다.
제 3 양태에서, 반도체 장치는 도펀트로 도핑된 베이스 극성 물질을 포함하는 극성 층을 포함하는 커패시터를 포함하고, 이 때 베이스 극성 물질은 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고, 도펀트는 하나 이상의 금속 원소와 다른 금속 원소를 포함하고, 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 많이 차이가 나도록 하는 농도로 존재한다. 커패시터 스택은 극성 층의 반대 면 상에 제 1 및 제 2 결정질 전도성 산화물 전극을 추가로 포함한다. 커패시터 스택은 극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 산화물 전극중 각각의 전극 상에 제 1 및 제 2 장벽 금속 층을 추가로 포함한다.
제 4 양태에서, 커패시터는 도펀트로 치환(substitutionally) 도핑된 베이스 극성 물질을 포함하는 결정질 극성 층을 포함한다. 베이스 극성 물질은 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함한다. 도펀트는 커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 크게 차이가 나도록, 하나 이상의 금속 원소와 다른 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속 원소를 포함한다.
제 5 양태에서, 커패시터는 도펀트로 치환 도핑된 베이스 극성 물질을 포함하는 결정질 극성 층을 포함한다. 베이스 극성 물질은 화학식 ABO3을 갖는 베이스 금속 산화물을 포함하고, 여기에서 A 및 B 각각은 베이스 극성 물질의 결정 구조의 상호 교환 가능한 원자 위치를 점유하는 1개 이상의 금속 원소를 나타낸다. 도펀트는 베이스 극성 물질의 하나 이상의 금속 원소와 상이한 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속 원소를 포함한다. 커패시터는 극성 층의 반대 면 상에 제 1 및 제 2 결정질 전도성 산화물 전극을 추가로 포함한다. 결정질 극성 층은 페로브스카이트(perovskite) 구조, 육박정계 결정 구조 또는 초격자 구조 중 하나를 갖는다.
제 6 양태에서, 커패시터는 도펀트로 치환 도핑된 베이스 극성 물질을 포함하는 결정질 극성 층을 포함한다. 베이스 극성 물질은 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함한다. 도펀트는 하나 이상의 금속 원소와 상이한 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속 원소를 포함하고, 도펀트는 극성 층의 잔여 분극이 도펀트 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 많이 차이가 나도록 하는 농도로 존재한다.
제 7 양태에서, 반도체 장치는 커패시터를 포함하고, 커패시터는 도펀트로 도핑된 결정질 베이스 극성 물질을 포함하는 극성 층을 포함한다. 베이스 극성 물질은 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고, 도펀트는 하나 이상의 금속 원소와 상이한 금속 원소를 포함하고, 커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 크게 차이가 나도록 하는 농도로 존재한다. 커패시터 스택은 극성 층의 반대 면 상에 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극을 추가로 포함하고, 여기에서 극성 층은 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극중 하나 또는 둘 다의 격자 상수의 약 20% 내에서 일치하는 격자 상수를 갖는다. 제 1 결정질 전도성 또는 반도체성 산화물 전극은, 극성 층의 적어도 일부가 제 1 결정질 전도성 또는 반도체성 산화물 전극 상에서 유사형으로(pseudomorphically) 형성되도록, 그 위에 극성 층을 성장시키기 위한 주형(template)으로서 작용한다.
제 8 양태에서, 반도체 장치는 커패시터를 포함하고, 커패시터는 도펀트로 치환 도핑된 베이스 극성 물질을 포함하는 결정질 극성 층을 포함한다. 베이스 극성 물질은 페로브스카이트 구조 또는 육방정계 결정 구조 중 하나를 갖는 금속 산화물을 포함한다. 도펀트는 금속(들)과 다른 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속을 포함한다. 커패시터 스택은 결정질 극성 층의 반대 면 상에 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극을 또한 포함하고, 결정질 극성 층은 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다와 동일한 결정 구조를 갖는다.
제 9 양태에서, 반도체 장치는 커패시터를 포함하고, 커패시터는 도펀트로 도핑된 결정질 베이스 극성 물질을 포함하는 극성 층을 포함하고, 이 때 베이스 극성 물질은 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고, 도펀트는 하나 이상의 금속 원소와 상이한 금속 원소를 포함하고, 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 많이 차이가 나도록 하는 농도로 존재한다. 커패시터 스택은 극성 층의 반대 면 상에 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극을 또한 포함하고, 여기에서 극성 층은 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극중 하나 또는 둘 다의 격자 상수의 약 20% 내에서 일치하는 격자 상수를 갖는다. 제 1 결정질 전도성 또는 반도체성 산화물 전극은, 극성 층의 적어도 일부가 제 1 결정질 전도성 또는 반도체성 산화물 전극 상에 유사형으로 형성되도록, 그 위에 극성 층을 성장시키기 위한 주형으로서 작용한다.
제 10 양태에서, 반도체 장치는 실리콘 기판 상에 형성된 트랜지스터 및 전도성 비아에 의해 트랜지스터에 전기적으로 접속된 커패시터를 포함한다. 커패시터는 극성 층의 반대 면에 상부 및 하부 전도성 산화물 전극을 포함하고, 하부 전도성 산화물 전극은 트랜지스터의 드레인에 전기적으로 연결된다. 커패시터는 도펀트로 도핑된 베이스 극성 물질을 포함하는 극성 층을 추가로 포함하고, 베이스 극성 물질은 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고, 도펀트는 하나 이상의 금속 원소와 상이한 금속 원소를 포함하고, 커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 많이 차이가 나도록 하는 농도로 존재한다. 반도체 장치는 하부 전도성 산화물 전극과 전도성 비아 사이에 내화성 금속 또는 금속간 화합물을 포함하는 하부 장벽 층을 추가로 포함한다.
제 11 양태에서, 반도체 장치는 실리콘 기판 상에 형성된 트랜지스터 및 전도성 비아에 의해 트랜지스터에 전기적으로 연결된 커패시터를 포함한다. 커패시터는 극성 층의 반대 면에 상부 및 하부 전도성 산화물 전극을 포함하고, 하부 전도성 산화물 전극은 트랜지스터의 드레인에 전기적으로 연결된다. 커패시터는 도펀트로 도핑된 베이스 극성 물질을 포함하는 극성 층을 추가로 포함하고, 베이스 극성 물질은 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고, 도펀트는 극성 층의 잔여 분극이 도펀트 없는 베이스 극성 물질의 잔여 분극과 상이하도록 하는 농도로 존재하는, 금속 산화물의 금속(들)과 다른 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속 원소를 포함한다. 반도체 장치는 극성 층, 상부 전도성 산화물 전극 층 및 하부 전도성 산화물 전극 층 중 하나 이상의 측면 중 하나 또는 둘 다에 형성된 장벽 밀봉 층을 추가로 포함한다.
제 12 양태에서, 반도체 장치는 제 1 및 제 2 전도성 산화물 전극 층 사이에 개재된 강유전성 산화물 층을 포함하는 커패시터를 포함하고, 여기에서 강유전성 산화물 층은 도펀트로 도핑된 베이스 강유전성 산화물을 포함하고, 도펀트는 베이스 강유전성 산화물의 잔여 분극을 도핑되지 않은 베이스 강유전성 산화물에 비해 5% 이상만큼 낮춘다.
제 13 양태에서, 반도체 장치는 제 1 및 제 2 전도성 산화물 전극 층 사이에 개재된 강유전성 산화물 층을 포함하고, 여기에서 강유전성 산화물 층은 제 1 및 제 2 전도성 산화물 전극 층 중 하나 또는 둘 다의 격자 상수의 약 20% 내에서 일치하는 격자 상수를 갖는다.
제 14 양태에서, 반도체 장치는 제 1 및 제 2 전도성 산화물 전극 층 사이에 개재된 강유전성 산화물 층을 포함하는 커패시터를 포함하고, 여기에서 강유전성 산화물 층은 커패시터를 가로질러 약 600mV보다 낮은 전압에서 강유전성 전이를 겪는다.
제 15 양태에서, 반도체 장치는 제 1 및 제 2 전도성 산화물 전극 층 사이에 개재된 강유전성 산화물 층을 포함하는 커패시터를 포함하고, 이 때 강유전성 산화물 층은 약 50nm 미만의 두께를 갖는다.
제 16 양태에서, 반도체 장치는 약 10μC/cm2보다 큰 잔여 분극을 갖는 강유전성 산화물 층을 포함하고, 여기에서 강유전성 산화물 층은 강유전성 산화물 층의 금속의 원자 부위의 총 수를 기준으로 하여 약 5.0%를 초과하는 농도의 란탄족 원소로 도핑된다.
도 1a는 다양한 실시양태에 따른 제 1 및 제 2 전도성 산화물 전극 층 사이에 개재된 극성 층을 포함하는 커패시터의 측면도를 개략적으로 도시한다.
도 1b는 비-스위칭 및 스위칭과 관련된 분극 변화를 나타내는, 강유전체 층을 포함하는 강유전성 커패시터의 분극-장(P-E) 루프를 개략적으로 도시한다.
도 1c는 비-스위칭 및 스위칭과 관련된 강유전성 커패시터의 시간적 전류 응답을 개략적으로 도시한다.
도 2a는 일부 실시양태에 따른 커패시터의 극성 층의 페로브스카이트 결정 구조를 개략적으로 도시한다.
도 2b는 일부 실시양태에 따른 극성 층의 육방정계 결정 구조 및 스위칭과 관련된 원자 변위를 개략적으로 도시한다.
도 2c는 일부 실시양태에 따른 극성 층의 초격자 결정 구조 및 스위칭과 관련된 원자 변위를 개략적으로 도시한다.
도 3은 다양한 실시양태에 따른, 일치되는 결정 구조를 갖는 제 1 및 제 2 전도성 산화물 전극 층과 이들 사이에 개재된 극성 층을 포함하는 커패시터의 층의 결정 구조를 개략적으로 도시한다.
도 4a는 히스테리시스, 자유 에너지 곡선의 연관된 이중 우물(double well) 및 강유전성 물질의 분극 상태 사이의 강유전성 전이에 상응하는 연관된 원자 변위가 있는 분극-장(P-E) 루프를 개략적으로 도시한다.
도 4b는 페로브스카이트 결정 구조를 갖는 강유전성 물질에서 자유 에너지 곡선의 이중 우물 및 강유전성 전이에 상응하는 관련 원자 변위를 나타내는 자유 에너지 곡선을 개략적으로 도시한다.
도 4c는 실시양태에 따른, 다양한 양의 도펀트로 베이스 강유전성 물질을 도핑하여 자유 에너지 곡선의 이중 우물을 조정함으로써 형성된 강유전체 층의 자유 에너지 곡선을 계산한 그래프이다.
도 5는 실시양태에 따른 강유전성 메모리 장치에서의 스위칭 및 비휘발성 저장의 에너지 고려사항을 개략적으로 도시한다.
도 6은 실시양태에 따른, 화학식 ABO3를 갖는 베이스 극성 물질에서 모서리 위치를 점유하는 금속 A의 원자를 대체할 수 있는 도펀트 A'로 도핑된 극성 층의 개략적인 페로브스카이트 결정 구조를 도시한다.
도 7은 실시양태에 따른, 화학식 ABO3를 갖는 베이스 극성 물질에서 중심 위치를 점유하는 금속 B의 원자를 대체할 수 있는 도펀트 B'로 도핑된 극성 층의 개략적인 페로브스카이트 결정 구조를 나타낸다.
도 8a는 실시양태에 따른, 제 1 및 제 2 전도성 산화물 전극 층들 사이에 개재된 극성 층을 포함하는 커패시터의 측면도를 도시한다.
도 8b는 실시양태에 따른, 제 1 및 제 2 전도성 산화물 전극 층 사이에 개재된 극성 층, 및 제 1 및 제 2 장벽 층을 포함하는 커패시터의 측면도를 도시한다.
도 8c는 실시양태에 따른, 제 1 및 제 2 전도성 산화물 전극 층 사이에 개재된 극성 층, 제 1 및 제 2 장벽 층, 및 커패시터의 수직 측벽 상에 형성된 밀봉 장벽 층을 포함하는 커패시터의 측면도이다.
도 9는 실시양태에 따른, 제 1 및 제 2 전도성 산화물 전극 사이에 개재된 극성 층을 포함하는 커패시터에 결합된 트랜지스터를 포함하는 메모리 장치의 단면도를 도시한다.
도 10은 실시양태에 따른, 제 1 및 제 2 전도성 산화물 전극 사이에 개재된 극성 층을 포함하는 커패시터에 결합된 finFET 트랜지스터를 포함하는 메모리 장치의 사시도를 도시한다.
도 1b는 비-스위칭 및 스위칭과 관련된 분극 변화를 나타내는, 강유전체 층을 포함하는 강유전성 커패시터의 분극-장(P-E) 루프를 개략적으로 도시한다.
도 1c는 비-스위칭 및 스위칭과 관련된 강유전성 커패시터의 시간적 전류 응답을 개략적으로 도시한다.
도 2a는 일부 실시양태에 따른 커패시터의 극성 층의 페로브스카이트 결정 구조를 개략적으로 도시한다.
도 2b는 일부 실시양태에 따른 극성 층의 육방정계 결정 구조 및 스위칭과 관련된 원자 변위를 개략적으로 도시한다.
도 2c는 일부 실시양태에 따른 극성 층의 초격자 결정 구조 및 스위칭과 관련된 원자 변위를 개략적으로 도시한다.
도 3은 다양한 실시양태에 따른, 일치되는 결정 구조를 갖는 제 1 및 제 2 전도성 산화물 전극 층과 이들 사이에 개재된 극성 층을 포함하는 커패시터의 층의 결정 구조를 개략적으로 도시한다.
도 4a는 히스테리시스, 자유 에너지 곡선의 연관된 이중 우물(double well) 및 강유전성 물질의 분극 상태 사이의 강유전성 전이에 상응하는 연관된 원자 변위가 있는 분극-장(P-E) 루프를 개략적으로 도시한다.
도 4b는 페로브스카이트 결정 구조를 갖는 강유전성 물질에서 자유 에너지 곡선의 이중 우물 및 강유전성 전이에 상응하는 관련 원자 변위를 나타내는 자유 에너지 곡선을 개략적으로 도시한다.
도 4c는 실시양태에 따른, 다양한 양의 도펀트로 베이스 강유전성 물질을 도핑하여 자유 에너지 곡선의 이중 우물을 조정함으로써 형성된 강유전체 층의 자유 에너지 곡선을 계산한 그래프이다.
도 5는 실시양태에 따른 강유전성 메모리 장치에서의 스위칭 및 비휘발성 저장의 에너지 고려사항을 개략적으로 도시한다.
도 6은 실시양태에 따른, 화학식 ABO3를 갖는 베이스 극성 물질에서 모서리 위치를 점유하는 금속 A의 원자를 대체할 수 있는 도펀트 A'로 도핑된 극성 층의 개략적인 페로브스카이트 결정 구조를 도시한다.
도 7은 실시양태에 따른, 화학식 ABO3를 갖는 베이스 극성 물질에서 중심 위치를 점유하는 금속 B의 원자를 대체할 수 있는 도펀트 B'로 도핑된 극성 층의 개략적인 페로브스카이트 결정 구조를 나타낸다.
도 8a는 실시양태에 따른, 제 1 및 제 2 전도성 산화물 전극 층들 사이에 개재된 극성 층을 포함하는 커패시터의 측면도를 도시한다.
도 8b는 실시양태에 따른, 제 1 및 제 2 전도성 산화물 전극 층 사이에 개재된 극성 층, 및 제 1 및 제 2 장벽 층을 포함하는 커패시터의 측면도를 도시한다.
도 8c는 실시양태에 따른, 제 1 및 제 2 전도성 산화물 전극 층 사이에 개재된 극성 층, 제 1 및 제 2 장벽 층, 및 커패시터의 수직 측벽 상에 형성된 밀봉 장벽 층을 포함하는 커패시터의 측면도이다.
도 9는 실시양태에 따른, 제 1 및 제 2 전도성 산화물 전극 사이에 개재된 극성 층을 포함하는 커패시터에 결합된 트랜지스터를 포함하는 메모리 장치의 단면도를 도시한다.
도 10은 실시양태에 따른, 제 1 및 제 2 전도성 산화물 전극 사이에 개재된 극성 층을 포함하는 커패시터에 결합된 finFET 트랜지스터를 포함하는 메모리 장치의 사시도를 도시한다.
고성능, 고신뢰성 및/또는 휴대용 컴퓨팅 장치를 비롯한 다양한 응용 분야에서 반도체 메모리의 더 높은 성능 및 더 낮은 가격에 대한 요구가 지속적으로 증가하고 있다. 저장 용도에 있어서, 전력 소비, 크기 및 충격/진동 내성 기능을 비롯한 고려 사항으로 인해, 솔리드 스테이트(solid state) 메모리 장치가 다양한 응용 분야에서 하드 디스크 드라이브를 대체하고 있다.
저전력, 더 빠른 액세스 속도 및 증가하는 메모리 용량을 갖는 메모리에 대한 요구는 임베디드 메모리(embedded memory)에 대한 요구가 증가하는 것으로 반영된다. 임베디드 메모리는 마이크로프로세서와 같은 다른 장치와 온-칩(on-chip) 통합된다. 일부 임베디드 메모리는, 메모리가 온-칩 버스를 통해 논리 회로 및 아날로그 구성 요소에 직접 통합되어 향상된 병렬 프로세싱을 가능하게 할 수 있기 때문에, 저전력 및 고성능 장치로서의 가능성이 있다. 일부 임베디드 메모리의 또 다른 이점은 더 높은 수준의 통합으로 가능해진 칩 수 감소로 인해 패키지 비용을 낮추고 칩당 핀 수를 줄이는 것이다.
임베디드 비휘발성 메모리를 비롯한 비휘발성 메모리의 경우, 바람직한 특성은 저전력 작동, 빠른 쓰기/읽기 시간, 거의 무한에 가까운 쓰기/읽기 사이클 수, Si 제조 공정과의 호환성, 비휘발성 및 논리 회로에 메모리 셀을 추가하기 위한 더 낮은 추가 공정 비용을 포함한다.
비휘발성은 대기 메모리 전력을 줄이는 데 특히 도움이 된다. 고밀도 독립형 메모리 용도과 같은 일부 용도의 경우, 비용을 줄이기 위해 더 작은 셀 크기가 바람직하다. 임베디드 메모리와 같은 일부 다른 용도의 경우에는, 바람직한 전기적 특성을 달성하는 것이 메모리 셀의 고밀도를 실현하는 것보다 더 중요할 수 있다.
플래시 메모리 또는 EEPROM(electrically erasable programmable read-only memory)과 같은 기존의 비휘발성 메모리는 이러한 요구를 부분적으로만 충족시킨다. 비휘발성이지만 쓰기/지우기 사이클은 일반적으로 약 백만 사이클로 제한된다. 또한, 쓰기/소거 시간, 전압, 에너지 및 전력 소비는 SRAM(static random access memory) 및 DRAM(dynamic random access memory)과 같은 랜덤 액세스 메모리를 훨씬 능가한다.
일부 임베디드 메모리는 SRAM을 기반으로 한다. 추가되는 공정 비용은 비교적 적은 반면, SRAM은 비교적 큰 셀 크기를 갖는 휘발성 메모리이며 비교적 높은 대기 전력을 소모한다. 일부 다른 임베디드 메모리는 DRAM을 기반으로 한다. DRAM은 SRAM보다 작은 셀 크기를 제공하지만, 추가 공정 비용이 더 많이 들고 비교적 높은 대기 전력을 소모한다.
반도체 메모리 장치, 예를 들어 강유전성 랜덤 액세스 메모리(FeRAM)에 강유전체 층을 포함하는 커패시터를 사용함으로써 휘발성 및 비휘발성 메모리 기술의 유리한 특징이 모두 실현될 수 있다. 도 1a는 다양한 실시양태에 따른, 제 1 및 제 2 전도성 산화물 전극 층(108, 112) 사이에 개재된 저장 층(104), 예를 들어 강유전체 층을 포함하는 커패시터(100)의 측면도를 개략적으로 도시한다. 선형 P-E(polarization-field) 응답을 갖는 유전체가 사용될 수 있는 DRAM 셀 커패시터와 달리, 커패시터(100)는 비선형 P-E 응답을 갖는 강유전체 층을 포함한다. 본 명세서에 기재된 바와 같이, 강유전성 현상은, 결정이, 외부 전기장 하에 결정학적으로 정의된 상태 사이에서 분극의 방향이 재배향될 수 있는 자발적인 전기 분극을 나타내는 현상을 지칭한다. 외부 전기장이 강유전성 물질에 가해지면, 원자의 위치에서의 작은 이동 또는 결정 구조에서 전자 전하 분포에서의 분자 이동에 의해 생성된 쌍극자가 전기장 방향으로 정렬되는 경향이 있다. 전하가 제거된 후, 쌍극자는 분극 상태를 유지함으로써 잔여[때로는 잔류(remanent)라고 칭해짐] 분극을 나타낸다.
도 1b는 저장 층(104), 예컨대 강유전체 층을 포함하는 도 1a와 관련하여 도시된 커패시터(100)와 같은 커패시터의 P-E 루프(120)를 개략적으로 도시한다. P-E 루프(120)는 폴리도메인(polydomain) 강유전성 물질을 포함하는 강유전체 층의 루프를 나타낼 수 있다. 도시된 P-E 루프(120)에서, 처음으로 분극되기 전에, 초기에는 강유전체 도메인의 통계적 분포가 제로 전기장(zero field)에서의 순 분극이 약 0이 되도록 하는 것일 수 있다. 초기 분극(P)은 P-E 곡선부(122)로 나타낼 수 있다. 양의 전기장을 인가하여 강유전체 층이 처음으로 분극되는 경우, 분극 P=0에서 시작하여 분극은 +Pmax에서 포화될 때까지 전기장 증가에 따라 증가한다. +Pmax에서 포화에 도달한 후, P-E 곡선부(124)에 따라 전기장을 후속 감소시킬 때, E=0에서 분극은 잔류할 수 있다. 나머지 분극은 본 명세서에서 잔여 분극(+Pr)으로 지칭된다. 분극을 0으로 되돌리기 위해 음의 전기장을 인가할 수 있다. 분극을 다시 0으로 감소시키기에 충분한 전기장은 본원에서 보자력장(Ec)으로 지칭된다. P-E 곡선부(124)에 따라, +Pr에서 0으로 분극을 감소시키기 위해 음의 보자력장(-Ec)을 인가할 수 있다. 음의 전압 또는 전기장의 크기가 더 증가하면, 히스테리시스 루프는 양의 경우와 유사하지만 반대 의미로 거동한다. 즉, 음의 P는 -Pmax에서 포화에 도달할 때까지 음의 전기장이 증가함에 따라 크기가 증가한다. 그 후, P-E 곡선부(126)를 따라 전기장 크기가 후속 감소될 때, E=0에서 잔여 분극(-Pr)이 남을 수 있다. 따라서, 강유전체 층은 잔여 분극 +/-Pr의 특성을 나타내며, 이는 역방향으로 인가된 전기장에 의해 반전될 수 있으며, 이로써 강유전성 커패시터에서 히스테리시스 P-E 루프를 발생시킨다.
박막 기술을 이용함으로써, 작동 전기장 또는 전압은 표준 칩 공급 전압보다 낮은 수준으로 감소될 수 있다. FeRAM은 P-E 특징을 이용하여 데이터를 비휘발성 상태로 유지하고, 데이터를 빠르게 또한 자주 다시 쓸 수 있다. 따라서, FeRAM은 휘발성 및 비휘발성 메모리 기술의 장점을 모두 가지고 있다.
여전히 도 1b를 참조하면, 다양한 FeRAM 장치에서는 디지털 정보를 쓰고 읽는 데 전압 펄스를 사용한다. 잔여 분극과 같은 방향으로 전기장 펄스를 인가하면 스위칭이 일어나지 않을 수 있다. Pmax와 Pr 사이의 분극 변화 ΔPNS는 강유전성 물질의 유전 응답으로 인해 존재할 수 있다. 한편, 잔여 분극과 반대 방향으로 전기장 펄스를 인가하면 스위칭이 발생할 수 있다. 예를 들어, 초기 분극이 인가된 전기장과 반대 방향이면, 강유전체 층의 분극이 반전되어 스위칭 분극 변화 ΔPS가 증가한다.
도 1c는 도 1a의 저장 층(104)으로서 강유전체 층을 포함하는 커패시터(100)와 같은 강유전성 커패시터의 비-스위칭 및 스위칭과 각각 관련된 시간적 전류 응답 곡선(144, 140)을 개략적으로 도시한다. 도 1b와 관련하여 위에서 도시된 잔여 분극(+Pr 및 -Pr)의 상이한 상태는 인가된 전압 펄스에 대해 강유전성 커패시터의 상이한 과도 전류 거동을 유발할 수 있다. 전류-시간 응답의 차이(예: 순간 전류, 적분 전류, 전류 변화율 등)에 기초하여, 잔여 분극 +P 및 -P에 상응하는 상태 사이의 스위칭과 관련된 다양한 매개변수를 결정할 수 있다. 예를 들어, 스위칭 전하 ΔQS 및 비-스위치 전하 ΔQNS는 각각 전류 응답 곡선(140 및 144)을 적분함으로써 결정될 수 있다. 전하의 차이 ΔQ=AΔP(여기에서, A는 커패시터의 면적임)는 두 논리 상태의 구별을 가능하게 한다.
잔여 분극(Pr, -Pr)을 갖는 상태를 이용하여, FeRAM을 비휘발성 메모리로서 구현할 수 있는데, 이는 DRAM에 비해 장점이다. 저장된 정보의 비휘발성은 결과적으로 예를 들어 새로 고침(refresh)을 줄이거나 제거함으로써 에너지 소비를 줄일 수 있다. FeRAM은 또한 플래시 메모리와 같은 일부 비휘발성 메모리 기술에 비해 이점을 제공한다. 예를 들어, FeRAM은 플래시 메모리에 비해 몇 배나 더 높은 사이클링 내구성을 제공할 수 있다. FeRAM은 또한 플래시 메모리에 비해 몇 배나 빠른 쓰기 시간(수 나노초 내지 수십 나노초)을 제공할 수 있다. FeRAM은 또한 플래시 메모리의 일부에 불과한 쓰기 및 읽기 전압을 제공할 수 있다.
비휘발성 메모리로서 신뢰성을 높이려면, 강유전체 층의 잔여 분극이 스위칭 전하에 비례하기 때문에 이 잔여 분극이 적절하게 높아야 한다. 예를 들어, 100nm 미만 노드의 경우, ΔQ=AΔP(여기에서, A는 커패시터의 면적이고, ΔP는 스위칭 분극임)로 표현될 수 있는 강유전성 커패시터의 스위칭 전하가 약 30fC, 25fC, 20fC, 15fC, 10fC, 5fC 또는 이러한 값 사이의 범위의 값인 임계값 아래로 떨어질 때, 읽기 오류가 발생할 수 있다. 다양한 실시양태에 따른 100nm 미만 노드의 비휘발성 메모리 장치의 경우, 스위칭 전하에 상응하는 스위칭 분극 ΔP는, 잔여 분극 Pr>10μC/cm2, 예를 들어 10 내지 30μC/cm2, 30 내지 50μC/cm2, 50 내지 70μC/cm2, 70 내지 90μC/cm2, 90 내지 110μC/cm2, 110 내지 130μC/cm2, 또는 이들 값 사이의 범위에 있는 값에 상응하는, 약 20 내지 60μC/cm2, 60 내지 100μC/cm2, 50 내지 140μC/cm2, 140 내지 180μC/cm2, 180 내지 220μC/cm2, 220 내지 260μC/cm2, 또는 이들 값 사이의 범위의 값일 수 있다.
실시양태에 따른 저전력 비휘발성 메모리 장치의 경우, 강유전성 커패시터의 저전력 및/또는 에너지 스위칭을 위해서는 낮은 보자력 전압이 유리하다. 예를 들어, 다양한 저전력 시스템, 예를 들어 임베디드 메모리로서 FeRAM이 통합된 시스템의 경우, 보자력 전압(EC)은 약 1200mV, 1100mV, 1000mV, 900mV, 800mV, 700mV, 600mV, 500mV, 400mV, 300mV, 200mV 또는 이러한 값 사이의 범위에 있는 값일 수 있다.
이러한 장점에도 불구하고, 첨단 기술 노드(예: 100nm 미만 노드)의 작은 셀 크기에 대해 비교적 높은 잔여 분극(예: 충분한 ON/OFF 비, 판독 창 및 비휘발성을 위해 10μC/cm2) 및 초저전압 작동(예를 들어, 약 1200mV 미만)을 위한 비교적 낮은 보자력 전압(예컨대, 약 1200mV 미만) 및 일부 용도를 위한 비휘발성(예: 실온에서 10년 후 충분한 판독 창)을 달성하기가 어려웠다. 예를 들어, 어떤 물질은 막 두께를 어느 정도 줄여서 보자력 전압을 낮출 수 있지만, 특정 두께 미만으로 막 두께를 줄이면 많은 강유전성 물질에서 보자력장이 증가하여 보자력 전압을 낮추지 못할 수 있다. 따라서, 각 개별 경우에 있어서, 두께 조정이 충분하지 않을 수 있다. 이러한 요구 및 기타 요구를 해결하기 위해, 개시된 기술에서는, 초저전압(예: <1200mV)에서 스위칭할 수 있는 동시에 비교적 높은 잔여 분극(예: >10μC/cm2)을 나타낼 수 있는 메모리 용도의 강유전성 커패시터를 개시한다.
본 발명자들은 비휘발성 메모리 용도, 예를 들어 FeRAM에 대한 이들 및 다른 바람직한 성능 매개변수를 달성하기 위해, 다양한 커패시터 요소의 조합을 함께 엔지니어링시켜야 함을 발견하였다. 구체적으로, 도 1a를 참조하면, 커패시터(100)는 상부 또는 제 1 전도성 산화물 전극 층(108)과 하부 또는 제 2 전도성 산화물 전극 층(112) 사이에 개재된 저장 층(104)을 포함한다. 다양한 실시양태에 따라, 저장 층(104)은 엔지니어링된 극성 층을 포함한다. 베이스 극성 물질을 제공하고 베이스 극성 물질을 도펀트로 도핑함으로써 극성 층을 엔지니어링시킨다. 베이스 극성 물질은 하나 이상의 금속 원소와 산소 또는 질소 중 하나 또는 둘 다를 포함한다. 일부 실시양태에서, 도펀트는 하나 이상의 금속 원소와 상이한 금속 원소를 포함하고, 커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 크게 차이가 나도록 하는 농도로 존재한다. 일부 다른 실시양태에서, 도펀트는 하나 이상의 금속 원소와 상이한 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속 원소를 포함하고, 극성 층의 잔여 분극이 도펀트 없는 베이스 극성 물질의 잔여 분극과 다르도록 하는 농도로 존재한다. 일부 실시양태에서, 도펀트는 하나 이상의 금속 원소와 상이한 금속 원소를 포함하고, 극성 층의 잔여 분극이 도펀트 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 많이 차이 나도록 하는 농도로 존재한다. 커패시터(100) 스택은 예를 들어 결정 구조, 조성, 두께 및 추가 전극 두께를 갖는 적층과 관련하여 저장 층(104)과 함께 엔지니어링된 제 1 및 제 2 전도성 산화물 전극 층(108, 112)을 추가로 포함한다. 일부 실시양태에서, 커패시터(100)는 극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 산화물 전극 중 각각의 전극 상에 제 1 및 제 2 장벽 금속 층을 또한 포함한다.
베이스 극성 물질은 본 명세서에 기술된 바와 같이 유전성 물질, 상유전성 물질 또는 강유전성 물질일 수 있다.
본 명세서에 기술된 바와 같이, 유전체는 전기를 전도할 자유 전자가 없거나 매우 적기 때문에 실질적으로 전기를 전도하지 않는 전기 절연체를 지칭한다. 유전체는 전기장을 인가하여 분극시킬 수 있다. 유전체는 극성 유전체와 비극성 유전체로 분류될 수 있다.
본 명세서에 기재된 바와 같이, 극성 절연체 또는 극성 물질은 영구 전기 쌍극자 모멘트를 갖는 단위 셀 또는 분자 단위를 갖는 전기 절연 물질을 지칭한다. 이러한 물질에서는, 외부 전기장이 없을 때 극성 분자 단위가 무작위로 배향된다. 결과적으로 외부 전기장이 없으면 순 쌍극자 모멘트가 거의 표시되지 않는다. 외부 전기장이 인가되면, 쌍극자는 외부 전기장과 정렬되어 순 쌍극자 모멘트가 생성된다.
본 명세서에 기재된 바와 같이, 비극성 절연체 또는 비극성 물질은 영구적인 전기 쌍극자 모멘트를 갖지 않는 단위 셀 또는 분자 단위를 갖는 전기 절연 물질을 의미한다. 이러한 물질에서는, 외부 전기장이 없을 때 양전하의 중심이 단위 셀의 음전하 중심과 일치하여, 분자가 실질적으로 순 쌍극자 모멘트를 갖지 않는다. 전기장이 인가되면, 양전하는 전기장의 방향으로 힘을 받고 음전하는 전기장의 반대 방향으로 힘을 받아 단위 셀 내부에 쌍극자를 포함하게 되는데, 이를 유도 쌍극자라고 한다.
본 명세서에 기술된 바와 같이, 유전성 분극을 겪는 물질, 또는 유전성 물질은 분극될 때 유도 분극이 인가된 외부 전기장에 실질적으로 선형 비례하여 변하는 절연 물질을 지칭한다. 즉, 도 1b와 관련하여 상술한 P-E 곡선과 달리, 유전성 물질은 실질적으로 선형인 P-E 응답을 나타낸다. 따라서, 분극 곡선의 기울기에 상응하는 유전율은 외부 전기장의 함수로서 상수일 수 있다.
본 명세서에 기술된 바와 같이, 상유전성 분극을 겪는 물질, 또는 상유전성 물질은 분극될 때 유도 분극이 E와 실질적으로 비선형적으로 변하는 절연 물질을 지칭한다. 즉, 물질은 실질적으로 비선형 P-E 곡선을 나타낸다. 따라서, 분극 곡선의 기울기에 해당하는 유전율은 상유전성 물질에서와 같이 상수가 아니고 외부 전기장의 함수로서 변한다. 그러나, 도 1b와 관련하여 위에서 설명한 P-E 곡선과 달리. 상유전성 물질은 히스테리시스를 나타내지 않는다.
본 명세서에 설명된 바와 같이, 강유전성 분극을 겪는 물질 또는 강유전체는 분극될 때 유도 분극이 E와 실질적으로 비선형적으로 변하는 절연 물질을 말한다. 상유전성 물질에서와 같이 비선형 P-E 곡선을 표시하는 것에 덧붙여, 도 1b와 관련하여 위에서 설명된 바와 같이, 강유전성 분극을 겪는 물질 또는 강유전성 물질은 E가 0인 경우에도 0이 아닌 잔여 분극을 나타내는 절연 물질을 의미한다. 따라서, 물질은 도 1b와 관련하여 전술한 바와 같이 히스테리시스를 갖는 실질적으로 비선형인 P-E 곡선을 나타낸다. 강유전성 물질의 구별되는 특징은 반대 방향으로 적절하게 강하게 인가된 E에 의한 잔여 분극의 극성 반전을 포함한다. 따라서, 분극은 현재 전기장뿐만 아니라 그 이력에도 의존하고, 이에 의해 도 1b와 관련하여 위에서 논의된 바와 같이 히스테리시스 루프를 표시한다.
일부 강유전성 물질은 퀴리 온도(TC)라고 하는 특정 상전이 온도 아래에서 상당한 강유전성을 나타내지만, 이 온도 이상에서는 상유전성을 나타낸다. TC보다 높은 온도에서는 잔여 분극이 사라지고, 강유전성 물질이 상유전성 물질로 변형된다. 많은 강유전체는 Tc보다 높은 온도에서 압전 특성을 완전히 잃는데, 그 이유는 상유전체 상이 중심대칭 결정 구조를 갖기 때문이다. 따라서, 본 명세서에 기재된 바와 같이, 달리 설명되지 않는 한, 잔여 분극을 갖는 것으로 기재된 물질, 예를 들어 강유전성 물질은 TC 미만의 물질을 지칭한다.
반도체 장치를 위한 도핑된 극성 층
커패시터의 상기 성능 매개변수를 달성하기 위해, 다양한 실시양태에 따라, 반도체 장치, 예를 들어 메모리 장치는 커패시터, 예를 들어 도 1a에 도시된 바와 같이 배열된 커패시터(100)를 포함한다. 커패시터는 저장 층(104)을 포함하고, 이는 도펀트로 도핑된, 예를 들어 치환 도핑된 베이스 극성 물질을 포함하는 결정질 극성 층을 포함한다. 일부 실시양태에서, 베이스 극성 물질은 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함한다. 도펀트는 하나 이상의 금속 원소와 상이한 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속 원소를 포함한다. 도펀트는 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 많이 차이가 나도록 하는 농도로 존재한다. 일부 다른 실시양태에서, 베이스 극성 물질은 화학식 ABO3을 갖는 베이스 금속 산화물을 포함하고, 여기에서 A 및 B 각각은 베이스 극성 물질의 결정 구조의 상호 교환 가능한 원자 위치를 점유하는 하나 이상의 금속 원소를 나타낸다. 도펀트는 하나 이상의 금속 원소와 상이한 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속 원소를 포함한다. 커패시터는 극성 층의 반대 면 상에 제 1 및 제 2 결정질 전도성 산화물 전극을 추가로 포함한다. 결정질 극성 층은 페로브스카이트 구조, 육방정계 결정 구조 또는 초격자 구조 중 하나를 갖는다. 커패시터 스택은 예를 들어 결정 구조 및/또는 조성과 관련하여 저장 층(104)과 함께 엔지니어링된 제 1 및 제 2 결정질 전도성 산화물 전극(108, 112)을 추가로 포함한다.
다양한 실시양태에 따라, 베이스 극성 물질은 베이스 강유전성 물질, 베이스 상유전성 물질, 유전성 물질, 또는 이들의 조합을 포함한다. 본 명세서에 개시된 실시양태에 따른 베이스 극성 물질의 도핑은 베이스 극성 물질의 강유전성 특징을 변화시킨다.
일부 실시양태에서, 베이스 극성 물질이 베이스 강유전성 물질을 포함할 때, 도펀트의 농도를 증가시키면 베이스 강유전성 물질의 잔여 분극이 감소된다. 이들 실시양태에서, 극성 층은 강유전체 층이지만 도펀트가 존재하지 않을 때보다 더 낮은 잔여 분극을 갖는다. 예를 들어, 도펀트의 농도는 극성 층이 실질적으로 0의 잔여 분극을 갖는 상유전체 층이도록 하는 농도로 존재할 수 있다. 그러나, 실시양태는 그렇게 제한되지 않고, 다른 실시양태에서는, 베이스 극성 물질이 베이스 강유전성 물질을 포함하는 경우, 도펀트의 농도를 증가시키면 베이스 강유전성 물질의 잔여 분극이 증가한다. 이들 실시양태에서, 극성 층은 강유전체 층이지만 도펀트가 존재하지 않을 때보다 더 높은 잔여 분극을 갖는다.
일부 실시양태에서, 베이스 극성 물질이 베이스 상유전성 물질 또는 베이스 유전성 물질을 포함할 때, 도펀트의 농도를 증가시키면 베이스 상유전성 물질 또는 베이스 유전성 물질의 잔여 분극이 증가한다. 이들 실시양태에서, 도펀트는 원소를 포함하고, 베이스 상유전성 물질 또는 베이스 유전성 물질이 강유전성 물질로 변환되고 결과적인 극성 층이 강유전체 층이 되도록 하는 농도로 존재한다. 그러나, 실시양태는 그런 것으로만 제한되지 않으며, 다른 실시양태에서는, 베이스 극성 물질이 베이스 강유전성 물질을 포함하는 경우, 도펀트의 농도 증가가 베이스 강유전성 물질의 잔여 분극의 증가를 야기하지 않을 수 있다. 이들 실시양태에서, 도펀트는 원소를 포함하고, 베이스 상유전성 물질 또는 베이스 유전성 물질이 강유전성 물질로 변환되지 않아 생성된 극성 층이 상유전체 또는 유전체 층이 되도록 하는 농도로 존재한다.
장치의 관점에서, 저장 층(104)이 안정적인 상태들 사이에서, 예를 들어 +Pr 상태와 -Pr 상태 사이에서 실질적으로 완전한 스위칭을 거쳐 명확한 디지털 정보를 얻는 것이 중요할 수 있다. 실질적으로 완전한 스위칭은 충분히 높은 전기장 및 충분히 긴 펄스 폭에 의해 달성될 수 있다. 스위칭 시간은 다수의 인자, 예를 들어 도메인 구조, 에너지적으로 유리한 강유전체 도메인의 핵 생성 속도, 강유전체 도메인 벽의 이동성 등에 따라 달라진다. 어떤 이론에도 구속되지 않고, 보자력장보다 더 큰 충분한 전기장이 인가된다고 가정할 때 스위칭 시간(t0)의 하한은 강유전체 도메인 벽이 두께(d)를 갖는 커패시터 필름의 한 전극에서 다른 전극으로 전파되는 시간과 관련될 수 있다:
t0=d/c
상기 식에서, c는 도메인 벽의 속도이다.
도메인 벽의 속도는 음속(약 4000m/s)에 상응할 수 있다. 예를 들어, 200nm 두께의 극성 층의 경우, t0는 약 50ps일 수 있다. 그러나, 예를 들어 Pt 전극을 사용하는 기존의 강유전성 스택은 두께 효과를 나타낼 수 있는데, 여기에서 두께(d)의 감소는 스위칭 시간을 어느 정도만 감소시킬 수 있는 한편, 추가 감소는 스위칭 속도의 감소를 초래하지 않을 수 있다. 어떤 이론에도 구속되지 않고, 이러한 효과는 d가 감소함에 따라 증가하는 유효 보자력장[이는 극성 층과 전극(들) 사이에 형성되는 계면 유전체 층에 의해 야기될 수 있음]을 포함하는 다양한 요인에 기인할 수 있다. 이러한 계면 층은 계면 층으로의 전하 주입 효과를 일으켜 스크리닝 효과를 야기하며, 이는 유효 보자력장을 증가시킬 수 있다. 따라서, 본 명세서에 기재된 다양한 실시양태에 따른 강유전성 커패시터의 고속(예를 들어, <20ns) 및 저전압(예를 들어, <1200mV) 스위칭을 가능하게 하기 위해, 본 발명자들은 본원에 기재된 바와 같이 두께, 도핑된 극성 층의 조성 및 산화물 전극(예를 들어, 도핑된 극성 층과 일치하는 결정 구조를 가짐)을 최적화한다.
이들 및 다른 이점을 가능하게 하기 위해, 본 명세서에 개시된 다양한 실시양태에서, 저장 층(104)(도 1a)은 도핑된 강유전체 층이고 유리하게는 저장 층(104)에 걸친 전압(약 1200mV 미만, 1100mV 미만, 1000mV 미만, 900mV 미만, 800mV 미만, 700mV 미만, 600mV 미만, 500mV 미만, 400mV 미만, 300mV 미만, 200mV 미만, 100mV 미만, 또는 이들 전압에 의해 한정된 범위 내의 전압보다 낮은 보자력 전압에 상응할 수 있음)에서 강유전성 전이를 겪는다. 일부 실시양태에서는, 비교적 높은 잔여 분극(예를 들어, >10μC/cm2)을 동시에 표시하면서 이러한 낮은 전압이 달성될 수 있다. 비교적 저전압 강유전성 전이와 비교적 높은 잔여 분극의 조합은 본원에 기재된 특징들의 다양한 조합을 통해 달성된다.
본 명세서에 개시된 다양한 실시양태에서, 저장 층(104)(도 1a)은 강유전체 층이고, 도펀트로 도핑된 비교적 높은 출발 잔여 분극, 예를 들어 >10μC/cm2를 갖는 베이스 강유전성 물질로부터 형성되며, 이 때 도펀트는 상기 베이스 강유전성 물질의 잔여 분극을 도핑되지 않은 베이스 강유전성 물질에 비해 적어도 5%만큼 낮춘다.
본 명세서에 개시된 다양한 실시양태에서, 극성 층에 일치되는 결정 구조를 가질 수 있는 저장 층(104)(도 1a)은 제 1 및 제 2 전도성 산화물 전극 층(108, 112) 중 하나 또는 둘 다의 격자 상수의 약 25%, 20%, 15%, 10%, 5%, 2%, 1%, 또는 이들 값 중 임의의 것에 의해 정의된 범위 내의 백분율 이내에서 일치되는 격자 상수를 갖는다. 저장 층(104) 및 제 1 및 제 2 전도성 산화물 전극 층(108, 112) 중 하나 또는 둘 다의 적어도 일부는 유사형일 수 있다.
따라서, 본 명세서에 개시된 다양한 실시양태에 따라, 신속한 저전압 스위칭을 가능하게 하기 위해, 저장 층(104)은 약 200nm 미만, 150nm 미만, 100nm 미만, 50nm 미만, 20nm 미만, 10nm 미만, 5nm 미만, 2nm 미만 또는 이러한 값으로 정의된 범위 내의 두께 미만의 두께를 갖는다. 일부 구현예에서, 이들 두께는 두께가 이들 값들을 벗어날 때 원하는 스위칭 전압 및/또는 스위칭 시간을 달성할 수 없도록 하는 임계 매개변수일 수 있다.
또한, 본 명세서에 개시된 다양한 실시양태에서, 저장 층(104)은 강유전성 산화물 층의 금속 원자의 총 수를 기준으로 약 5.0%보다 높은 농도로 도펀트로 도핑된다. 도핑된 저장 층(104)은 도펀트가 없는 동일한 조성을 갖는 저장 층(104)과 약 5μC/cm2보다 많이 차이가 나는 잔여 분극, 및 약 10μC/cm2보다 큰 최종 잔여 분극을 갖는다.
전술한 바와 같이, 베이스 극성 물질은 전술한 바와 같이 유전성 물질, 상유전성 물질 또는 강유전성 물질일 수 있다. 설명된 바와 같이, 일부 실시양태에서, 도펀트는 자유 에너지 곡선의 이중 우물 전위를 감소시키면서 강유전성 물질인 베이스 극성 물질의 잔여 분극을 감소시킬 수 있다. 일부 다른 실시양태에서, 도펀트는 상유전성 물질인 베이스 극성 물질을 도핑함으로써 잔여 분극을 도입할 수 있으며, 이는 자유 에너지 곡선의 이중 우물 전위를 수반할 수 있다. 또 다른 일부 실시양태에서, 도펀트는 유전성 물질인 베이스 극성 물질을 도핑함으로써 잔여 분극을 도입할 수 있고, 이는 자유 에너지 곡선의 이중 우물 전위를 수반할 수 있다. 이들 실시양태에서, 베이스 극성 물질은 유전성 물질을 포함하고, 도펀트는 극성 층이 약 10μC/cm2보다 큰 잔여 분극을 갖도록 유전성 물질의 강유전성을 증가시킨다. 일부 실시양태에서, 유전성 물질은 Hf, Zr, Al, Si의 산화물 중 하나 이상 또는 이들의 혼합물을 포함한다. 일부 실시양태에서, 유전성 물질은 Hf1-xExOy로 표시되는 화학식을 가지며, 여기에서 x 및 y는 각각 0보다 크고, E는 Al, Ca, Ce, Dy, Er, Gd, Ge, La, Sc, Si, Sr, Sn 또는 Y로 이루어진 군으로부터 선택된다. 일부 실시양태에서, 유전성 물질은 Al1-xRxN, Ga1-xRxN 또는 Al1-x-yMgxNbyN으로 표시되는 화학식을 가지며, 여기에서 x 및 y는 각각 0보다 크고, R은 Al, Ca, Ce, Dy, Er, Gd, Ge, La, Sc, Si, Sr, Sn 또는 Y로 이루어진 군으로부터 선택된다.
강유전성 커패시터용 극성 층의 결정 구조 및 조성
다양한 실시양태에 따라, 저장 층(104)(도 1a)은 페로브스카이트 결정 격자 구조, 육방정계 결정 격자 구조, 또는 초격자 구조를 갖는 결정질 극성 층을 포함한다.
일부 실시양태에서, 극성 층은 A(m-x)A'xB(n-y)B'yOz로 표시되는 화학식을 갖는 강유전성 산화물을 포함하고, 여기에서 m, n 및 z는 정수이고, x 및 y 중 하나 또는 둘 다는 0보다 크다. A와 A'는 결정 구조에서 상호 교환 가능한 원자 위치를 점유하는 금속이고, B와 B'는 결정 구조에서 상호 교환 가능한 원자 위치를 차지하는 금속이다. A' 및 B' 중 하나 또는 둘 다는 도펀트일 수 있다. 따라서, 이들 실시양태에서, 강유전성 산화물은 기본 화학식 AmBnOz로 표시될 수 있는 베이스 극성 물질을 포함하는데, 이는 화학식 A(m-x)A'xB(n-y)B'yOz를 갖도록 하나 이상의 도펀트 A' 및/또는 B'로 도핑된다.
상기 A(m-x)A'xB(n-y)B'yOz로 표시되는 화학식에서, 강유전성 산화물이 도핑된 고용체이도록 A 및 B는 하나보다 많은 원자를 나타낼 수 있다. 즉, 일부 실시양태에서, 강유전성 산화물은 (A1, A2,...AN)(m-x)A'x(B1, B2,...BM)(n-y)B'yOz로 표시되는 고용체에 대한 일반식으로 나타낼 수 있고, 여기에서 m, n 및 z는 정수이고, x 및 y 중 하나 또는 둘 다는 0보다 크다. A1, A2, ..AN 뿐만 아니라 A'는 결정 구조에서 상호 교환 가능한 원자 위치를 점유하고, B1, B2,...BM 및 B'는 결정 구조에서 상호 교환 가능한 원자 위치를 차지한다. A'와 B' 중 하나 또는 둘 다는 도펀트일 수 있는 한편, A1, A2, ..AN 및 B1, B2,...BM은 합금 원소이다. 따라서, 이들 실시양태에서, 강유전성 산화물은 기본 화학식 (A1, A2,..AN)m(B1, B2,…BM)nOz로 표시될 수 있는 베이스 극성 물질을 포함하며, 이는 화학식 (A1, A2,...AN)(m-x)A'x(B1, B2,...BM)(n-y)B'yOz를 갖도록 하나 이상의 도펀트 A' 및/또는 B'로 도핑된다. 유사한 방식으로, A(m-x)A'xB(n-y)B'yOz로 표시되는 화학식에서, 강유전성 산화물이 다중 도펀트, 예를 들어 상호 교환 가능한 원자 위치를 차지하는 (A'1, A'2, ..A'N)x 및 상호 교환 가능한 원자 위치를 차지하는 (B'1, B'2,…B'M)y로 도핑되도록(여기에서, A'1, A'2, ..A'N 및 B'1, B'2,…B'M 각각은 도펀트를 나타낼 수 있음), A' 및 B'는 하나보다 많은 원자를 나타낼 수 있다. 본 명세서에 기재되는 표현을 단순화하기 위해, 일부 화합물은 하나 이상의 첨자 x, y, z, m, n, M 및 N 없이 표시될 수 있으며, 이러한 화합물은 무엇보다도 전하 중립성 및 화학량론을 충족시키는 적절한 첨자 값을 갖는 것으로 이해될 것이다. 예를 들어, (A1, A2,...AN)(m-x)(A'1, A'2, ..A'N)x(B1, B2,...BM)(n-y)(B'1, B'2,...B'M)yOz로 표시되는 도핑된 합금은 (A1, A2,...AN)(A'1, A'2, ..A'N)(B1, B2,...BM)(B'1, B'2,…B'M)O로 표시될 수 있다(제한 없음).
도펀트(들) A' 및 합금 원소 A1, A2,..AN, 및 도펀트(들) B' 및 합금 원소 B1, B2,..BN은 결정 구조에서 각각의 상호 교환 가능한 원자 위치를 차지할 수 있지만, 도펀트(들)는 생성되는 극성 층에 대해 특정 속성 및 기술적 효과, 예를 들어 강유전성 특성을 갖는 치환된 원소를 지칭한다. 구체적으로는, 본 명세서에 기재된 바와 같이, 도펀트는 도펀트가 그것이 대체하는 원자와 상이한 산화 상태를 갖는 경우 베이스 물질의 원자를 예를 들어 치환적으로 대체하는 원소를 지칭한다. 또한, 도펀트는 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 많이 차이가 나도록 하는 농도로 존재하는데, 이 때 유효 농도는 다른 강유전성 특성 중에서 약 5μC/cm2보다 큰 도핑된 극성 층의 잔여 분극을 초래한다. 다양한 실시양태에서, 도펀트는 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속 원소일 수 있다. 일부 실시양태에서, 도펀트는 란탄족 원소 또는 니오븀을 포함한다. 또한, 도펀트 A' 및/또는 B' 및 이들의 농도는 금속 원자가 베이스 극성 물질의 상유전체 상의 격자 상수를 기준으로 0.3 내지 2% 범위에서 원자 위치의 자발적 왜곡을 달성할 수 있도록 하는 것이다. 다양한 실시양태에서, 상기 특성을 갖는 도펀트는 극성 층의 금속 원자의 총 수를 기준으로 0.1% 초과 및 25% 미만의 유효 농도로 존재하고, 극성 층은 약 1200mV 미만의 전압에서 강유전성 전이를 겪는다. 극성 층의 이러한 특성 및 기타 특성을 달성하기 위해 도펀트(들)로 결정 구조를 엔지니어링하는 추가적인 세부사항은 아래에서 논의된다.
도 2a를 참조하면, 일부 실시양태에 따라, 결정질 극성 층은 페로브스카이트 구조(204A)를 갖는다. 도시된 페로브스카이트 구조(204A)는 화학식 ABO3을 가질 수 있는 상유전체 상태의 결정질 산화물을 나타내며, 여기에서 A 및 B 각각은 하나 이상의 금속 양이온을 나타내고, O는 산소 음이온을 나타낸다. 결정질 극성 층은 A로 표시되는 하나보다 많은 원소(예: A1, A2,..AN) 및/또는 B로 표시되는 하나보다 많은 원소(예: B1, B2,..BN)를 가질 수 있고, 상기 기재된 바와 같이 A'로 표시되는 하나 이상의 도펀트(예: A'1, A'2,..A'N) 및/또는 B'로 표시되는 하나 이상의 도펀트(예: B'1, B'2,.. B'N)로 도핑될 수 있다. 통상적으로 도시된 바와 같이, A-부위 양이온은 모서리를 차지하고, B-부위 양이온은 페로브스카이트 구조(204A)의 몸체 중심에 위치한다. 단위 셀당 3개의 산소 원자가 페로브스카이트 구조(204A)의 표면에 놓인다. 다양한 페로브스카이트 구조는 제한 없이 산소 팔면체 네트워크의 강성과 1.35Å의 잘 정의된 산소 이온 반경으로 인해 대략 4Å에 가까운 격자 상수를 갖는다. 유리하게는, 전체 결정 구조를 유지하면서 본 명세서에 기재된 다양한 유리한 특성을 달성하기 위해 많은 상이한 양이온이 도펀트로서 A 및 B 부위 모두에서 치환될 수 있다. 다양한 실시양태에 따라, 도펀트 원자는 A 또는 B 부위를 점유하여 치환적으로 도핑된 고용체를 형성할 수 있다. A 부위를 점유하는 도펀트는 B 부위를 점유하는 도펀트와는 베이스 극성 물질에 대해 매우 상이한 효과를 가질 수 있다는 것을 이해할 것이다.
여전히 도 2a를 참조하면, 입방정계 페로브스카이트 구조를 갖는 상유전성 물질일 수 있는 티탄산바륨(BaTiO3)을 포함하는 극성 층의 예시적인 예에서, A 부위는 Ba 원자가 차지하는 한편, Ti 원자는 B 부위를 점유하고 O 원자의 팔면체로 둘러싸여 있으며, O 원자는 단위 셀의 각 표면의 중심에 위치한다. BaTiO3의 경우 약 130℃일 수 있는 퀴리 온도보다 높은 온도에서, 상유전체 상에서, 페로브스카이트 구조(204A)는 입방정계 또는 정방정계일 수 있다. 상유전체 상에서, O 원자는 단위 셀의 대향 면에 있는 각 O 원자 쌍에 대해 중간 위치를 차지할 수 있다. 퀴리 온도 미만에서는, 강유전체 상에서, 페로브스카이트 구조(204A)는 B 부격자(예를 들어, BaTiO3의 Ti 부격자)와 O 원자가 기준으로서 취해진 Ba 원자에 대해 반대 방향으로 이동할 수 있는 정방정계 구조를 가질 수 있다. 이러한 원자 이동은 정방정계(상유전체 상이 입방정계인 경우) 또는 더욱 길어진 정방정계(상유전체 상이 정방정계인 경우)가 되는 단위 셀의 약간의 이완을 동반할 수 있고, 안정적인 분극(예: 약 26C/cm2)을 생성시킬 수 있다. 정방정계 상에서는, 입방정계 대칭이 깨져 [100], [010] 및 [001] 방향을 따라 분극이 있는 6개의 대칭 등가 변형이 생성된다.
도 2b를 참조하면, 일부 실시양태에 따라, 결정질 극성 층은 육방정계 결정 구조(204B-1/204-B-2)를 갖는다. 육방정계 결정 구조(204-B1)는 측면도를 나타내고, 육방정계 결정 구조(204-B2)는 평면도를 나타낸다. 육방정계 결정 구조(204B-1/204-B-2)는 강유전체 상태의 결정질 산화물을 나타내며, 화학식 RMnO3로 표시될 수 있는데, 여기에서 R은 금속 양이온을 나타내고, Mn은 망간 양이온을 나타내며, O는 산소 음이온을 나타낸다. 이들 실시양태에서, 결정질 극성 층은 상호 교환 가능한 원자 위치를 점유하는 R로 표시되는 하나보다 많은 원소(예를 들어, A1, A2,..AN) 및/또는 상호 교환 가능한 원자 위치를 차지하는 Mn 외의 하나보다 많은 원소(예를 들어, B1, B2,..BN)를 가질 수 있으며, 상기 기재된 바와 같이 A'로 표시되는 하나보다 많은 도펀트(예: A'1, A'2,..A'N) 및/또는 B'로 표시되는 하나보다 많은 도펀트(예를 들어, B'1, B'2,..B'N)로 도핑될 수 있다. 일부 실시양태에서, R은 세륨(Ce), 디스프로슘(Dy), 에르븀(Er), 유로퓸(Eu), 가돌리늄(Gd), 홀뮴(Ho), 란탄(La), 루테튬(Lu), 네오디뮴(Nd), 프라세오디뮴(Pr), 프로메튬(Pm), 사마륨(Sm), 스칸듐(Sc), 테르븀(Tb), 툴륨(Tm), 이테르븀(Yb) 및 이트륨(Y)으로 이루어진 군으로부터 선택되는 원소이다. 육방정계 결정 구조(204B-1)는 MnO5 삼각 쌍추체의 2개 층과 R3+ 이온의 2개 층을 보여준다. 실시양태에 따른 육방정계 결정 구조를 갖는 결정질 극성 층은 600 내지 1000K 범위에서 비교적 높은 TC 및 비교적 큰 잔여 분극을 가질 수 있다. 도시된 육방정계 구조를 갖는 결정질 극성 층은 ab 평면(도 2b의 x-y 평면)에서 모서리를 공유하는 MnO5 쌍추체의 밀접하게-팩킹된 층을 포함한다. 육방정계 c 축(도 2b에서 z 방향)을 따라, MnO5 층은 R3+ 이온에 의해 잘 분리된다. TC 미만에서 쌍추체 부위의 협력적 틸팅은 c 축을 따라 R3+ 이온을 두 개의 동등하지 않은 부위로 변위시킨다. 단위 셀 내의 R3+ 이온 중 두 개는 위(아래)로 이동하고 한 개는 아래(위)로 이동하여 강유전체 상태를 생성시킨다. 산소 이온도 ab 평면에서 변위된다. 삼각뿔 구조(204B-3)에 도시된 바와 같이, R3+ 이온 및 산소 이온의 변위는 둘 다 강유전성 분극에 기여한다.
도 2c를 참조하면, 일부 실시양태에 따라, 결정질 극성 층은 초격자 구조(204C-1)를 갖는다. 도시된 초격자 구조(204C-1)는 상유전체 상태의 결정질 산화물을 나타내며, 이는 화학식 ABO3를 가질 수 있는데, 여기에서 A 및 B는 각각 2개 이상의 금속 양이온을 나타내고, O는 산소 음이온을 나타낸다. 예를 들어, A는 A1, A2,..AN을 나타낼 수 있고/있거나 B는 B1, B2,..BN을 나타낼 수 있고, 극성 층은 전술한 바와 같이 A'로 표시되는 하나 이상의 도펀트(예를 들어, A'1, A'2,..A'N) 및/또는 B'로 표시되는 하나 이상의 도펀트(예를 들어, B'1, B'2,..B'N)로 도핑될 수 있다.
다양한 실시양태에서, 초격자 구조는 하나 이상의 A2B2O3 층과 교대하는 하나 이상의 A1B1O3 층을 포함할 수 있고, 초격자 구조 [A1B1O3/A2B2O3]n으로 표시될 수 있으며, 여기에서 n은 1 내지 100일 수 있는 층의 교대 쌍의 수이다. 초격자 구조는 A1B1O3 층 및 A2B2O3 층 각각이 2개 이상의 원자 단일층을 가질 수 있지만 2개만큼 적은 원자 단일층을 가질 수 있는 정렬된(ordered) 화합물일 수 있다. 도시된 실시양태에서, 단위 셀은 x 또는 [100] 및 y 또는 [010] 방향에 의해 정의된 5개의 평행한 평면에 의해 정의될 수 있다. 도시된 실시양태에서, B1 및 B2는 동일하고 단위 셀은 z 또는 [001] 방향에서 화학식 A1BO3으로 표시되는 상부 절반 및 화학식 A2BO3으로 표시되는 하부 절반을 가지며, 여기에서 각각의 절반은 도 2a에 대해 상기 기재된 원자 위치와 관련하여 페로브스카이트 구조(204A)와 유사할 수 있다. 단위 셀의 상부 절반에서, 제 1 양이온(A1)은 상부면과 교차하는 모서리를 점유하는 한편, 제 2 양이온(A2)은 하부면과 교차하는 모서리를 차지한다. 도 2a와 관련하여 상기 기재된 페로브스카이트 구조(204A)와 유사한 방식으로, B-부위 양이온은 몸체 중심에 위치하고 단위 셀당 3개의 산소 원자가 표면에 위치한다. 단위 셀의 하부 절반은 상부 절반의 거울 이미지이며, 하부 절반의 상부면이 상부 절반의 하부면에 의해 정의되도록 대칭 평면은 상부 절반의 하부면이다. 따라서, 단위 셀의 하부 절반에서, 제 2 양이온(A2)은 상부면과 교차하는 모서리를 차지하고, 제 1 양이온(A1)은 하부면과 교차하는 모서리를 점유한다. 도 2a와 관련하여 상기 기재된 페로브스카이트 구조(204A)와 유사한 방식으로, B-부위 양이온은 몸체 중심에 위치하고 단위 셀당 3개의 산소 원자는 표면에 위치한다. 따라서, [001] 방향에서, A1 양이온과 O 음이온을 갖는 A1/O 평면은 A2 양이온과 O 음이온을 갖는 A2/O 평면과 교대하며, 여기에서 B 양이온과 O 음이온을 갖는 평면이 교대하는 A1/O 및 A2/O 평면의 각 쌍 사이에 개재됨으로써, 교대하는 A1BO3 층과 A2BO3 층에 의해 원자 층 수준에서 형성되는 A1BO3/A2BO3 초격자를 형성한다. 화살표는 A1BO3/A2BO3 초격자에서 왜곡을 낮추는 다양한 에너지와 관련된 다양한 원자 운동을 나타낸다. 초격자 구조(204C-1)에서, A1 및 A2 양이온, B 양이온 및 O 음이온에 표시된 위아래 화살표는 극성 층이 강유전체 상 전이를 겪음으로써 분극(Ps)을 발생시킬 때 전기장에 반응하여 일부 초격자 구조에서 발생하는 원자 변위의 방향을 나타낸다. 초격자 구조(204C-2 및 240C-3)에는, 물질에 따라 다른 분극 상태를 발생시키기 위해 표시된 방향에서의 산소 원자의 회전이 도시된다.
다양한 실시양태에서, SrTiO3 층을 포함하는 초격자 구조의 교대하는 층 중 하나 및 교대하는 산화물 층 중 다른 하나는 A2TiO3 또는 A2B2O3로 표시된다. 여전히 도 2c를 참조하면, 초격자 구조를 갖는 극성 층의 예시적인 예는 PbTiO3를 포함하는 제 2 층과 교대하는 SrTiO3를 포함하는 제 1 층을 포함하는 초격자를 포함하는 정렬된 합금을 포함한다. 이 예에서는, 도 2c를 참조하면, Al 양이온, A2 양이온 및 B 양이온은, [SrTiO3/PbTiO3]n으로 표시되는 초격자 구조가 PbTiO3(예를 들어, 도 2c의 단위 셀의 상부 절반)와 교대하는 SrTiO3 층(예컨대, 도 2c의 단위 셀의 하부 절반)을 포함하도록, 각각 Pb 양이온, Sr 양이온 및 Ti 양이온을 나타낸다. 일부 실시양태에서, [SrTiO3/LaAlO3]n으로 표시되는 초격자 구조는 LaAlO3와 교대하는 SrTiO3 층을 포함한다.
일부 실시양태에서, 극성 층은 BaTiO3, PbTiO3, KNbO3, NaTaO3, BiFeO3 및 PbZrTiO3로 이루어진 군으로부터 선택되는 강유전성 산화물을 포함한다.
일부 실시양태에서, 극성 층은 Pb(Mg,Nb)O3, Pb(Mg,Nb)O3-PbTiO3, PbLaZrTiO3, Pb(Sc,Nb)O3, BaTiO3-Bi(Zn(Nb,Ta))O3 및 BaTiO3-BaSrTiO3로 이루어진 군으로부터 선택되는 강유전성 산화물을 포함한다.
일부 실시양태에서, 극성 층은 LiNbO3, LiTaO3, LiFeTaOF, SrBaNbO, BaNaNbO, KNaSrBaNbO로 이루어진 군으로부터 선택되는 강유전성 산화물을 포함한다.
일부 실시양태에서, 베이스 강유전성 물질은 육방정계 결정 구조를 갖고, 여기에서 베이스 강유전성 물질은 LuFeO3를 포함하거나 RMnO3로 표시되는 화학식을 갖고, 이 때 R은 희토류 원소이다.
일부 실시양태에서, 극성 층은 Pb(Ti1-yZry)O3 또는 Pb(Ti1-y-zZryNbz)O3를 포함하고, 여기에서 y 및 z는 각각 0보다 크다.
일부 실시양태에서, 극성 층은 (Bi1-xLax)FeO3, (Bi1-xCex)FeO3 및 BiFe1-yCoyO3 중 하나를 포함한다.
저장 층과 통합된 전도성 산화물 전극
커패시터를 형성하기 위해 본 명세서에 기술된 다양한 극성 층을 산화물 전극과 통합하기 위한 물질의 선택 및 이들의 증착 공정은 장치 설계(architecture), 열 노출량(thermal budget), 성능, 신뢰성, 통합의 어려움, 환경 문제, 비용 및 커패시터의 기타 물질을 비롯한 다양한 인자에 따라 달라질 수 있다. 본 명세서에 개시된 메모리 장치용 커패시터를 형성하기 위한 상부 전극과 하부 전극 사이의 극성 층의 통합은 많은 도전에 직면한다. 예를 들어, 강유전성 산화물과 같은 일부 극성 층은 비교적 높은 온도(예: 300℃ 내지 800℃)에서 산소-함유 분위기에서 증착되고, 전극 중 적어도 하나(예컨대, 극성 층이 그 위에 형성되는 하부 전극)는 이러한 조건에서 산화에 저항성이어야 하고 극성 산화물의 처리 조건을 견딜 수 있어야 한다. 이러한 이유로, 업계의 일부 극성 층은 Pt 및 Pd와 같은 내산화성 귀금속과 통합되었다. 그러나, 귀금속은 식각이 어렵고 접착력이 좋지 않아 그의 통합은 산업계에서 제한되었다. 더욱이, 귀금속은 내부에서 확산될 때 하부 Si 기판에 깊은 수준을 형성하고 트랜지스터 성능을 심각하게 저하시킬 수 있다. 또한, 일부 전극은 극성 층의 강유전성 특성에 해로운 영향을 끼칠 수 있다(예를 들어, 잔여 분극 감소).
또한, 본 발명자들은 본 명세서에 기재된 실시양태에 따라 전도성 산화물을 포함하는 상부 및 하부 전극의 물질 조성 및 결정 구조를 엔지니어링함으로써, 스위칭 전압, 스위칭 시간, 잔여 분극, 포화 분극, 보자력장, 강유전성 전이 온도, 전극의 전기 전도도 및 누설 전류 등을 비롯한 강유전성 커패시터의 다양한 강유전성 특징을 유지 또는 개선할 수 있음을 발견하였다. 예를 들어, 위에서 설명된 바와 같이, Pt 전극을 포함하는 것과 같은 기존의 강유전성 커패시터는 극성 층과 전극(들) 사이에 계면 층을 생성시킬 수 있는데, 이는 전하 주입 및 스크리닝 효과를 유발함으로써 극성 층의 유효 보자력장을 증가시킬 수 있다. 종래의 강유전성 스택과 달리, 본 명세서에 기술된 실시양태에 따른 엔지니어링된 전극은 이러한 효과를 감소 또는 제거할 수 있다. 또한, 본 명세서에 기재된 실시양태에 따른 전도성 산화물을 포함하는 상부 및 하부 전극은 확산 장벽의 역할을 할 수 있고, 통합하기 어려운 Pt 또는 Pd와 같은 귀금속을 사용하지 않고도 위에서 설명된 다양한 극성 층의 통합을 가능하게 할 수 있다.
이들 및 다른 목적을 다루기 위해, 다양한 실시양태에 따라, 커패시터 스택은 극성 층의 반대 면 상에 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극을 포함하고, 여기에서 극성 층은 본 명세서에 개시된 극성 층 중 임의의 것일 수 있다. 다양한 실시양태에서, 극성 층은 본 명세서에 기술된 바와 같이 도펀트로 도핑된 임의의 결정질 베이스 극성 물질을 포함한다. 베이스 극성 물질은 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고, 도펀트는 하나 이상의 금속 원소와 상이한 금속 원소를 포함하고, 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 많이 차이가 나도록 하는 농도로 존재한다. 커패시터 스택은 극성 층의 반대 면 상에 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극을 추가로 포함하고, 여기에서 극성 층은 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다의 격자 상수의 약 20% 내에서 일치하는 격자 상수를 갖는다. 일부 다른 실시양태에서, 반도체 장치는 커패시터 스택을 포함하고, 이 커패시터 스택은 도펀트로 치환적으로 도핑된 베이스 극성 물질을 포함하는 결정질 극성 층을 포함한다. 베이스 극성 물질은 페로브스카이트 구조, 육방정계 결정 구조 또는 초격자 구조 중 하나를 갖는 금속 산화물을 포함한다. 도펀트는 금속 산화물의 금속(들)과 다른 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속을 포함한다. 커패시터 스택은 결정질 극성 층의 반대 면 상에 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극을 더 포함하고, 이 때 결정질 극성 층은 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다와 동일한 결정 구조를 갖는다. 이러한 바람직한 효과를 달성할 수 있는 예시적인 커패시터 스택이 도 3과 관련하여 도시되어 있다.
도 3은 일부 실시양태에 따른 제 1(하부) 및 제 2(상부) 전도성 또는 반도체성 산화물 전극(304, 300) 및 그 사이에 개재되고 일치하는 결정 구조를 갖는 극성 층(308)을 포함하는 커패시터 스택(312)의 층의 결정 구조를 개략적으로 도시한다. 도시된 실시양태에서, 일치하는 결정 구조는 도 2a와 관련하여 전술한 바와 같이 페로브스카이트 구조이다. 이 실시양태에서, 극성 층(308)은 A(m-x)A'xB(n-y)B'yOz로 표시되는 화학식을 갖는 강유전성 산화물을 포함하고, 여기에서 A 및 A'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 차지하며, B 및 B'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 점유하고, A' 및 B' 중 하나 또는 둘 다는 도펀트이고, m, n 및 z는 정수이고, x 및 y 중 하나 또는 둘 다는 0보다 크다. 전술한 바와 같이, A는 고용체를 형성하는 하나 이상의 합금 원소를 나타낼 수 있고, A는 고용체를 형성하는 하나 이상의 합금 원소를 나타낼 수 있으며, A' 및 B' 각각은 하나 이상의 도펀트를 나타낼 수 있다. 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300) 중 하나 또는 둘 다는 C(p-u)C'uD(q-v)D'vOw로 표시되는 화학식을 갖는 산화물을 포함하며, 여기에서 C 및 C'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 점유하고, D 및 D'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 차지하고, p, q 및 w는 정수이고, u 및 v 중 하나 또는 둘 다는 0보다 크다. 추가적인 원소(예: C", C''' 등)는 C 및 C'와 상호 교환 가능한 원자 위치를 점유할 수 있고, 추가적인 원소(예: D'', D''' 등)는 D 및 D'와 상호 교환 가능한 원자 위치를 차지하여 고용체를 형성할 수 있다. 상이한 원소들 및 이들의 원자 분율을 조정하여, 격자 상수를 조정함으로써 극성 층(308)의 격자상수와 더 밀접하게 일치시키고/시키거나 다른 매개변수 중에서 저항률을 조정할 수 있다.
본 명세서에 개시된 다양한 실시양태에서, 극성 층(308)과 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300)의 조성은, 극성 층(308)이 극성 층(308)과 접촉하고 있는 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300)중 하나 또는 둘 다의 격자 상수의 약 25%, 20%, 15%, 10%, 5%, 2%, 1%, 0.5%, 0.2%, 0.1% 또는 이들 값에 의해 정의된 범위의 백분율 내에서 일치하는 격자 상수를 갖도록 조정될 수 있다.
극성 층(308) 및 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300) 중 하나 또는 둘 다의 적어도 일부는 유사형일 수 있거나 또는 유사형으로 변형될 수 있다. 예를 들어, 실시양태에 따라, 극성 층(308)은 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300)과 유사형인 약 10nm 내지 500nm 사이의 측방향 치수를 갖는 영역을 갖는다. 유사형 영역은 예를 들어 극성 층(308)의 결정립에 상응할 수 있다. 어떠한 이론에도 구속되지 않고, 당업자는 유사형성이 달성되는지의 여부가 다른 요인들 중에서 층의 두께 및 격자 불일치에 따라 달라짐을 알 것이며, 이 경우 변형 에너지가 부적합 전위의 형성을 위한 임계 에너지 미만인 한 적어도 부분적인 유사형성이 달성될 수 있다. 본 발명자들은 비교적 낮은 격자 불일치 및 층의 적어도 부분적인 유사형 형성이 접촉 저항을 감소시킬 수 있고, 이에 의해 본 명세서에 기재된 바와 같이 강유전성 커패시터의 저전압 스위칭(예를 들어, <1200meV)을 가능하게 하는 데 기여할 수 있다는 것을 깨달았다. 또한, 결정질 극성 층이 형성되는 하부 전극의 물질 조성 및 결정 구조를 엔지니어링함으로써, 하나 이상의 결정립과 같은 결정질 극성 층의 적어도 일부가 에피택셜(epitaxially) 성장하여, 하부 전극의 평면내 격자 상수 및/또는 결정 대칭이 그 위에 형성되는 결정질 극성 층에 부여될 수 있다. 어떠한 이론에도 구속되지 않고, 극성 층과 제 1 및/또는 제 2 결정질 전도성 또는 반도체성 산화물 전극 사이의 격자 불일치로 인한 에피택셜 변형은 극성 층과 강하게 결합될 수 있다. 어떤 상황에서는, 극성 층의 벌크 상 다이어그램에 없는 새로운 상(들)이 에피택셜로 안정화될 수 있고, 변형-엔지니어링이 가능하여 특정 강유전체 특성을 원하는 값으로 조정할 수 있고/있거나, 부적합 전위가 변형을 부분적으로 또는 완전히 완화시켜 강유전체 특성을 조정할 수 있다.
따라서, 이들 및 다른 이점을 유도하기 위해, 본 명세서에 기재된 다양한 실시양태에 따라, 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300) 중 하나 또는 둘 다는 약 0.5 내지 5nm, 5 내지 10nm, 10 내지 15nm, 15 내지 20nm, 20 내지 25nm, 25 내지 30nm, 30 내지 35nm, 35 내지 40nm, 40 내지 45nm, 45 내지 50nm, 또는 이들 값에 의해 이들 값을 포함하여 한정되는 범위 내의 두께를 갖는다. 뿐만 아니라, 전극의 벌크 저항에 의해 스위칭 전압에 추가되는 직렬 전압을 줄이기 위해 두께를 최적화할 수 있다.
극성 층(308)이 상기 개시된 바와 같은 페로브스카이트 구조를 갖는 일부 실시양태에서, 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300) 중 하나 또는 둘 다는 (La,Sr)CoO3, SrRuO3, (La,Sr)MnO3, YBa2Cu3O7, Bi2Sr2CaCu2O8, LaNiO3, SrRuO3, LaMnO3, SrMnO3, LaCoO3 SrCoO3 또는 IrO3로 이루어진 군으로부터 선택되는 산화물을 포함한다.
일부 실시양태에서, 페로브스카이트 구조를 갖는 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300) 중 하나 또는 둘 다의 얇은 층(예를 들어, 5nm 내지15nm)은 페로브스카이트 구조를 갖는 극성 층(308)을 형성시키거나 성장시켜 전술한 바와 같이 변형 엔지니어링, 낮은 접촉 저항 및 극성 층(308)의 강유전체 특성의 보존 또는 향상을 비롯한 다양한 이점을 달성하는 주형으로서의 역할을 할 수 있다. 그러나, 전극의 전체 성능의 추가 개선은 추가 전극으로 스택을 형성함으로써 달성될 수 있다. 예를 들어, 추가 전극은, 제 1 전도성 또는 반도체성 산화물 전극(304) 및 그 위에 형성된 제 1 추가 전극을 포함하는 제 1 전극 스택이 필적할만한 또는 동일한 두께를 갖는 제 1 전도성 또는 반도체성 산화물 전극(304)에 비해 더 낮은 전체 전기 저항률을 제공할 수 있도록, 더 높은 전기 전도도를 제공할 수 있다. 유사하게, 제 2 전도성 또는 반도체성 산화물 전극(300) 및 그 위에 형성된 제 2 추가 전극을 포함하는 제 2 전극 스택은 필적할만한 또는 동일한 두께를 갖는 제 2 전도성 또는 반도체성 산화물 전극(300)에 비해 더 낮은 전체 전기 저항률을 제공할 수 있다. 또한, 추가 전극은 예를 들어 산소 확산에 있어서 확산 장벽의 역할을 할 수 있다. 본 발명자들은 전도성 이원 산화물을 포함하는 추가 전극을 사용하여 이들 및 다른 이점을 달성할 수 있음을 발견하였다. 이러한 실시양태에서, 극성 층(308)은 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300) 중 하나 또는 둘 다와 직접 접촉하고, 커패시터는 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300) 중 하나 또는 둘 다 상에 형성된 추가 전극을 더 포함하며, 이 때 추가 전극은 산화이리듐(Ir), 산화루테늄(Ru), 산화텔루륨, 산화팔라듐(Pd), 산화오스뮴(Os) 또는 산화레늄(Re)으로 이루어진 군으로부터 선택되는 전도성 이원 금속 산화물을 포함한다. 이원 산화물은 비-페로브스카이트 구조를 갖지만, 이들은 더 높은 전도도를 제공하고, 그 위에 형성된 페로브스카이트 구조를 갖는 전도성 또는 반도체성 산화물 전극은 비교적 저온에서 페로브스카이트 구조를 갖는 극성 층(308)의 성장, 예를 들어 에피택셜 성장을 위한 시드(seed) 또는 주형을 제공할 수 있다.
본 명세서에 기재된 바와 같이, 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300) 중 하나 또는 둘 다, 또는 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300)을 각각 포함하는 제 1 및 제 2 전극 스택 중 하나 또는 둘 다는, 이들이 저전압 스위칭(예컨대, <1200meV)에 적합한 전도성 전극으로서의 역할을 할 수 있도록 하기에 충분히 높은 전기 전도도를 갖는다. 따라서, 다양한 실시양태에서, 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300) 중 하나 또는 둘 다, 또는 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300)을 각각 포함하는 제 1 및 제 2 전극 스택 중 하나 또는 둘 다는, 약 0,1Ω-cm 미만, 0.05Ω-cm 미만, 0.02Ω-cm 미만, 0.01Ω-cm 미만, 0.005Ω-cm 미만, 0.002Ω-cm 미만, 0.001Ω-cm 미만, 0.0005Ω-cm 미만의 저항률, 또는 이들 값 중 임의의 것에 의해 정의된 범위의 저항률을 갖는다.
도 3에 대한 상기 설명에서. 극성 층(308)과 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300) 중 하나 또는 둘 다 사이의 일치하는 결정 구조의 도시된 예는 페로브스카이트 구조이지만, 실시양태는 이것으로 한정되지 않으며, 일부 다른 실시양태에 따라 페로브스카이트 구조를 갖는 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300)에 대해 본 명세서에 설명된 다양한 물질 및 스택 조합이 도 2c와 관련하여 앞서 설명된 초격자 구조를 갖는 극성 층(308)과 통합될 수 있음을 알게 될 것이다.
또 다른 일부 실시양태에서, 극성 층(308)과 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300) 중 하나 또는 둘 다 사이의 일치하는 결정 구조는 도 2b와 관련하여 전술한 바와 같은 육방정계 구조일 수 있다.
또 다른 일부 실시양태에서, 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300) 중 하나 또는 둘 다의 결정 구조는 델라포사이트(delaffosite) 구조, 스피넬 구조 또는 입방정계 구조일 수 있다. 이들 실시양태에서, 제 1 및 제 2 전도성 또는 반도체성 산화물 전극(304, 300) 중 하나 또는 둘 다는 PtCoO2 및 PdCoO2, Al-도핑된 ZnO 및 육방정계 결정 구조를 갖는 극성 층과 통합될 수 있는 델라포사이트 구조를 갖는 다른 전도성 산화물; 및 Fe3O4, LiV2O4 및 스피넬 구조를 갖는 기타 산화물 및/또는 페로브스카이트 또는 초격자 구조를 갖는 극성 층과 통합될 수 있는 입방정계 구조를 갖는 Sn-도핑된 In2O3 중 하나 이상을 포함할 수 있다.
베이스 극성 물질을 도핑함에 의한 강유전성 커패시터의 저전압 스위칭 및 비휘발성을 위한 극성 층 설계
위에서 논의한 바와 같이, 극성 층이 초저전압 용도를 위한 비교적 낮은 강유전성 전이 전압을 가지면서 비교적 높은 잔여 분극을 갖는 반도체 장치, 예를 들어 FeRAM 장치용 강유전성 커패시터는 달성하기 어려웠다. 또한, 예를 들어 실온에서 최소 10년 후에 데이터를 읽을 수 있도록 비휘발성 메모리 용도를 위한 극성 층을 설계하는 것은 훨씬 더 큰 도전에 직면해 있다. 이러한 요구 사항과 기타 요구 사항을 해결하기 위해 하기에서는, 비휘발성 메모리 용도를 위해 비교적 높은 잔여 분극(예를 들어, >10μC/cm2)을 나타내는 동시에 초저전압(예: <1200mV)에서 스위칭될 수 있는 강유전성 커패시터(예: FeRAM)에 대한 설계 접근 방식을 개시한다. 다양한 실시양태에 따라, 커패시터는 본 명세서에 기술된 바와 같이 도펀트로 도핑된 결정질 베이스 극성 물질을 포함하는 극성 층을 포함한다. 베이스 극성 물질은 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고, 도펀트는 하나 이상의 금속 원소와 상이한 금속 원소를 포함하고, 커패시터 또는 극성 층의 강유전성 스위칭 전압이 도펀트가 없는 베이스 극성 물질의 강유전성 스위칭 전압과 약 100mV보다 많이 차이가 나고/나거나 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 많이 차이가 나도록 하는 농도로 존재한다. 커패시터 스택은 극성 층의 반대 면 상에 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극을 추가로 포함하고, 여기에서 극성 층은 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다의 격자 상수의 약 20% 내에서 일치하는 격자 상수를 갖는다.
본 명세서에 기재된 설계 접근법을 이용하여, 커패시터 또는 그 안에 포함된 저장 층(104)(도 1a)은 약 1200mV 미만, 1100mV 미만, 1000mV 미만, 900mV 미만, 800mV 미만, 700mV 미만, 600mV 미만, 500mV 미만, 400mV 미만, 300mV 미만, 200mV 미만, 100mV 미만 또는 강유전성 전이 온도 미만의 이러한 값으로 정의된 범위의 전압보다 낮은 스위칭 전압을 갖는다. 또한, 저장 층(104)(도 1a)은 5 내지 30μC/cm2, 30 내지 50μC/cm2, 50 내지 70μC/cm2, 70 내지 90μC/cm2, 90 내지 110μC/cm2, 110 내지 130μC/cm2, 130 내지 150μC/cm2 또는 이러한 값으로 정의된 범위의 값의 잔여 분극을 가질 수 있다.
도 4a는 안정한 잔여 분극 상태 사이의 강유전성 전이에 의한 스위칭에 상응하는 이중 우물 곡선의 2개의 우물 사이의 전위 장벽에 의해 야기되는 히스테리시스와 연관된 분극-장(P-E) 루프(400A) 및 연관된 원자 변위를 개략적으로 도시한다. 도 2a 및 1B와 관련하여 위에서 기재된 바와 같이, P-E 루프(400A)는 극성 층이 상유전성 페로브스카이트 구조(204A)(도 2a)를 갖는 상유전체 상에 있는 분극 P=0에서 시작하여 +Pmax에서 포화에 도달할 때까지 전기장 증가에 따라 분극이 증가하는 것을 특징으로 한다. +Pmax에서 포화에 도달한 후, 전기장이 후속 감소할 때 E=0에서 잔여 분극 +Pr이 잔류하고, 극성 층은 제 1 강유전체 상에 있다. 퀴리 온도 미만에서, 제 1 강유전체 상에서, 페로브스카이트 구조(204A-1)는 B 부격자와 O 원자가 기준으로서 취해진 A 원자에 대해 반대 방향으로 이동할 수 있는 정방정계 구조를 가질 수 있다. -Pmax에서 포화에 도달할 때까지 증가하는 음의 전기장을 인가하고 전기장을 다시 E=0으로 후속 감소시킬 때, 잔여 분극 -Pr이 잔류하고, 극성 층은 제 2 강유전체 상에 있다. 퀴리 온도 미만에서, 제 2 강유전체 상에서, 페로브스카이트 구조(204A-2)는 B 부격자 및 O 원자가 기준으로서 취한 A 원자에 대해 반대 방향으로, 또한 제 1 강유전체 상과 관련하여 개별적인 반대 방향으로 이동할 수 있는 정방정계 구조를 가질 수 있다.
도 4b는 페로브스카이트 결정 구조를 갖는 강유전체 층에 대한 잔여 분극 상태 및 연관된 원자 변위 사이의 강자성 전이에 의한 스위칭에 상응하는 이중 우물 전위를 나타내는 개략적인 자유 에너지 곡선(400B)을 도시한다. 극성 층의 결정 구조에 대한 제한 없이 예시적인 목적으로만, 극성 층의 강유전성 스위칭 현상은 페로브스카이트 구조를 갖는 극성 층과 관련하여 본원에서 기재된다. 도시된 바와 같이, 이중 우물 전위 자유 에너지 곡선(400B)의 2개의 국부 최소값은 각각 정방정계 페로브스카이트 구조(204A-1 및 204A-2)로 표시되는 잔여 분극 +Pr 및 -Pr을 갖는 제 1 및 제 2 강유전체 상태를 나타낸다. 두 강유전체 상태는 이중 우물 에너지 장벽 ΔE에 의해 분리된다. 본 발명자들은 비교적 큰 분극 값을 유지하면서 자유 에너지 곡선의 이러한 에너지 장벽을 낮춤으로써, 초저 전이 전압 및 비휘발성 메모리 상태를 갖는 강유전성 커패시터를 수득할 수 있음을 인식하였다.
도 4c는 실시양태에 따라 초저 강유전성 전이 전압을 획득하기 위해 도펀트의 양을 변화시켜 베이스 강유전성 산화물 층을 도핑함으로써 안정한 잔여 분극 상태 사이의 에너지 장벽을 조정함에 의해 형성된 강유전성 산화물 층의 자유 에너지 곡선의 이중 우물 전위의 계산을 보여주는 그래프(400C)이다. 도시된 예에서, 계산에 사용된 베이스 강유전성 산화물은 PbZrTiO3이고, 도펀트는 극성 층이 PbLaZrTiO3를 포함하도록 페로브스카이트 구조의 A 부위를 치환적으로 교환 가능하게 점유하는 La이다. 도시된 예에서, 베이스 강유전성 산화물은 약 90μC/cm2의 출발 잔여 분극과 약 290meV의 출발 이중 우물 전위를 갖는다. La를 25%까지 추가할 때, 이중 우물 에너지 장벽이 약 100meV 내지 약 190meV만큼 감소하였고 잔여 분극이 약 15μC/cm2만큼 감소하였다. 예의 계산은 약 200mV의 초저전압에서 스위칭될 수 있는 비휘발성 메모리에 적합한 극성 층을 충족하는 동시에 비휘발성을 위해 약 75μC/cm2의 비교적 높은 잔여 분극을 나타내는 조성물을 보여준다.
본 발명자들은 도시된 예에서의 접근법이 용도-종속 매개변수, 예를 들어 전이(예컨대, 스위칭) 전압 및/또는 잔여 분극에 따라, 본원에 기재된 다양한 베이스 극성 물질 및 도펀트로 일반화될 수 있다는 것을 발견하였다. 실시양태에 따라, 출발 베이스 강유전성 산화물은 예를 들어 도 4c와 관련하여 도시된 바와 같이 도핑에 따른 잔여 분극의 감소를 감안하여 또한 목적하는 비휘발성 수준을 위해 비교적 높은 잔여 분극을 갖는다. 실시양태에 따라, 베이스 극성 물질이 베이스 강유전성 물질인 경우, 베이스 강유전성 물질의 잔여 분극 및 도핑된 극성 물질의 잔여 분극이 약 5 내지 30μC/cm2, 30 내지 50μC/cm2, 50 내지 70μC/cm2, 70 내지 90μC/cm2, 90 내지 110μC/cm2, 110 내지 130μC/cm2, 130 내지 150μC/cm2, 또는 이러한 값으로 정의된 범위 내의 값이도록 베이스 강유전성 물질의 조성을 선택 또는 조정한다. 용도에 따라, 베이스 극성 물질이 베이스 강유전성 물질일 때, 베이스 강유전성 물질의 이중 우물 에너지 장벽 및 도핑된 극성 물질의 이중 우물 장벽이 200 내지 300meV, 300 내지 400meV, 400 내지 500meV, 500 내지 600meV, 600 내지 700meV, 700 내지 800meV, 900 내지 1000meV, 또는 이러한 값으로 정의된 범위 내의 값이도록, 베이스 강유전성 물질의 조성을 선택 또는 조정한다. 비교적 높은 잔여 분극 및 비교적 높은 이중 우물 에너지 장벽을 갖는 출발 베이스 강유전성 물질에, 본 명세서에 기재된 바와 같은 도펀트를 첨가한다. 첨가된 도펀트는 이중 우물 에너지 장벽을 0 내지 100meV, 100 내지 200meV, 200 내지 300meV, 300 내지 400meV, 400 내지 500meV, 또는 이들 값에 의해 정의된 범위 내의 값만큼 낮출 수 있다. 첨가된 도펀트는 잔여 분극을 약 5%, 10%, 20%, 30%, 40%, 50%, 60%, 70%, 또는 이들 값 중 임의의 것에 의해 정의된 범위 내의 값만큼 낮출 수 있다.
본 발명자들은 이중 우물 전위 조정 접근법이 또한 높은 데이터 보유 성능을 위해 강유전성 커패시터를 조정할 수 있다는 것을 발견하였다. 잔여 분극을 설정한 후, 강유전체 상태는 백스위칭을 유발할 수 있는 다양한 효과 때문에 이상적으로 그의 잔여 분극을 무한정 유지할 수 없다. 분극은 시간이 지남에 따라 약간 감소하며, 이를 유지 손실이라고 할 수 있는데, 이는 스위칭 전하와 비-스위칭 전하 간의 차이가 시간이 지남에 따라 작아지는 특징이 있다. 유지 손실은 히스테리시스의 잔여 분극의 장기간 완화로 관찰되며, 이는 쓰기 펄스에 의해 상태가 저장될 때 특정 기간 후 예컨대 읽기 펄스에 의해 유지된 전하를 측정함으로써 결정될 수 있다.
많은 비휘발성 메모리 용도의 경우, 강유전성 커패시터는 예컨대 적어도 실온에서 10년보다 더 오랫동안 디지털 정보를 저장해야 한다. 어떤 이론에도 구속되지 않고, 분극은 일반적으로 다음과 같은 수학식으로 표현될 수 있는, 감쇠율 m으로 t0에서 시작하는 대수 감쇠를 따를 수 있다:
P(t)=P(t0)-mlog(t/t0)
상기 식에서,
m∝exp(-W/kT)이고,
W는 활성화 에너지이고,
k는 상기 기재된 이중 우물 전위와 관련될 수 있는 볼츠만 상수(Boltzmann constant)이다.
잔여 분극이 t=tC에서 임계 문턱치 PC 아래로 떨어지면, 감지 증폭기는 더 이상 메모리 상태를 구별하지 못할 수 있다. 유지 손실은 하기 수학식을 사용하여 통계적으로 분석할 수 있다:
loglog(tC/t0)∝(W/kT).
본 발명자들은 강유전성 커패시터의 이중 우물 전위 및 잔여 분극이 본원에 개시된 다양한 실시양태에 따르는 경우, 유지 손실이 실온에서 또는 실온보다 높은 온도에서 적어도 10년 후에 데이터 유지 실패를 야기할 수 없음을 발견하였다.
도 5는 어떠한 이론에도 구속되지 않고 실시양태에 따라 강유전성 커패시터를 포함하는 반도체 장치에서 스위칭 및 비휘발성 저장의 에너지 고려사항을 개략적으로 도시한다. 본 발명자들은 전술한 바와 같이, 데이터 유지 손실에 대한 에너지 장벽이, 예를 들어 도 4a 내지 도 4c와 관련하여 전술한 자유 에너지 곡선의 이중 우물 전위와 관련될 수 있음(예컨대, 자유 에너지 곡선의 이중 우물 전위에 비례할 수 있음)을 발견하였다. 어떤 이론에도 구속되지 않고, 데이터 유지를 위한 에너지 장벽 E(P)는 다음과 같이 긴츠부르크-란다우(Ginzburg-Landau) 이론에 의해 표현되는 차수 매개변수 P와 관련될 수 있다:
F(P,T)=g2P2/2+g4P4/4+g6P6/6-PE/2
상기 식에서, g2, g4 및 g6은 계수이고, PE는 전위 에너지이다.
F(P,T)의 1차 및 2차 도함수의 최소값은 상 전이를 정의한다. 유리하게는, 실시양태에 따른 강유전성 커패시터에 대해 상기 기재된 이중 우물 전위 장벽에 기초하여, 스위칭 에너지 ESWITCH와 메모리 장치의 유지를 위한 에너지 장벽의 비(λ)는 1 차수일 수 있다. 일부 다른 메모리 기술에 대한 유사한 비는 일부 스핀 토크 전달 메모리 기술에 있어서 훨씬 더 높을 수 있다(예를 들어, 2 차수 더 높을 수 있다).
강유전성 커패시터용 극성 층의 도펀트 엔지니어링
상술한 바와 같이, 다양한 실시양태에서, 반도체 장치, 예를 들어 강유전성 산화물 층이 비교적 낮은 강유전성 전이 전압을 가지면서 비교적 높은 잔여 분극을 갖는 FeRAM 장치에 대한 실시양태에 따른 강유전성 커패시터를 달성하기 위해, 비교적 높은 잔여 분극을 갖는 베이스 극성 물질을 도핑하여 자유 에너지 곡선(예컨대, 도 4b)의 이중 우물 에너지 장벽을 조정함으로써(예컨대, 낮춤으로써) 강유전성 커패시터를 형성시킨다. 아래에서는 이러한 목적 및 기타 목적을 달성하기 위한 도펀트 엔지니어링에 대해 기재한다.
전술한 바와 같이, 극성 층은 A(m-x)A'xB(n-y)B'yOz로 표시되는 화학식을 갖는 강유전성 산화물을 포함하고, 이 때 m, n 및 z는 정수이고, x 및 y 중 하나 또는 둘 다는 0보다 크다. A와 A'는 결정 구조에서 상호 교환 가능한 원자 위치를 차지하는 금속이고, B와 B'는 결정 구조에서 상호 교환 가능한 원자 위치를 점유하는 금속이다. A' 및 B' 중 하나 또는 둘 다는 도펀트일 수 있다. 상기 기재한 바와 같이, A' 이온은 그가 대체하는 A 이온에 대해 상이한 산화 상태를 가질 수 있고/있거나 B' 이온은 그가 대체하는 B 이온에 대해 상이한 산화 상태를 가질 수 있다. 따라서, 이들 실시양태에서, 강유전성 산화물은 기본 화학식 AmBnOz로 표시될 수 있는 베이스 극성 물질을 포함하고, 이는 하나 이상의 도펀트 A' 및/또는 B'로 도핑되어 화학식 A(m-x)A'xB(n-y)B'yOz를 갖는다. 하기에서는, 결정 구조 내에서 상이한 원자 부위를 차지하는 도펀트 A'와 B'의 엔지니어링과 이들의 유리한 효과에 대해 기재한다. 도 6에는 A'에 상응하는 도펀트가 기재되고, 도 7에는 B'에 상응하는 도펀트가 기재된다.
도 6은 실시양태에 따라 화학식 ABO3를 갖는 베이스 극성 물질에서 모서리 위치를 차지하는 금속 A의 원자를 대체할 수 있는 도펀트 A'(600)로 도핑된 극성 층의 개략적인 페로브스카이트 결정 구조(600)를 도시한다. 예시의 목적으로, 페로브스카이트 구조를 갖는 극성 층에 대한 도펀트 엔지니어링이 기재된다. 그러나, 본 원에 기재되는 본 발명의 개념은 육방정계 결정 구조 및 초격자 구조를 비롯한 다른 결정 구조를 갖는 극성 층에도 유사하게 적용될 수 있다.
상술한 바와 같이, A' 도펀트는 페로브스카이트 구조의 단위 셀의 모서리 위치를 차지한다. A'는 그가 대체하는 A 원자와 상이한 산화 상태를 가질 수 있다. 다른 매개변수 중에서도(제한 없이) 스위칭 전압 및/또는 잔여 분극과 같은 스위칭 매개변수를 조정하기 위해, A' 도펀트 및 그의 농도를 선택할 수 있다. 임의의 이론에 구속되지 않고, 스위칭 매개변수는 예를 들어 위에서 논의된 바와 같이 자유 에너지 곡선(예를 들어, 도 4b)의 이중 우물 전위를 조정함으로써 조정될 수 있다. 도 2c와 관련하여 전술한 바와 같은 초격자 구조를 갖는 극성 층에서는. 도 2c와 관련하여 전술한 바와 같이 분극과 관련된 원자 운동의 모드 또는 정도를 변화시킴으로써 스위칭 매개변수를 조정할 수 있다. A' 도펀트는 다른 인자 중에서도 예를 들어 A 원자와 상이한 산화 상태를 가지면서 A 원자를 치환적으로 대체하는 능력을 기반으로 선택될 수 있으며, 이는 다시 다른 요인 중에서도 원자가 및 원자 반경, 및 결정 구조의 A 원자에 대한 A' 도펀트의 원자 분극도(α)의 차이에 따라 달라질 수 있다. 다양한 실시양태에서, A' 도펀트의 α는 스위칭 전압을 조정하기 위해 A 원자의 α에 대해 약 2%, 5%, 10%, 20%, 50%, 100%, 200%, 500%, 1000%, 2000% 또는 이들 값에 의해 정의된 범위 내의 백분율일 수 있다.
다양한 실시양태에 따라, A'는 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속일 수 있다. 예를 들어, A'는 도 4c의 도시된 구현예에서 4f 계열의 La, 또는 4d 또는 5d 계열의 Nb와 같은 란탄족 원소일 수 있다.
실시양태에 따라, A'의 양은 0.1 내지 5원자%, 5 내지 10원자%, 10 내지 15 원자%, 15 내지 20원자%, 20 내지 25원자% 또는 이들 값에 의해 한정된 범위 내의 원자%, 예를 들어 0.1 내지 20원자%일 수 있다.
도 7은 실시양태에 따라 화학식 ABO3를 갖는 베이스 극성 물질에서 중심 위치를 차지하는 금속 B의 원자를 대체할 수 있는 도펀트 B'으로 도핑된 극성 층의 개략적인 페로브스카이트 결정 구조를 나타낸다. 상술한 바와 같이, B' 도펀트는 페로브스카이트 구조의 단위 셀의 중심 위치를 차지한다. B' 도펀트 및 그의 농도는 다른 매개변수 중에서도(제한 없이) 누설 전류와 같은 전하 전달 특성을 조정하도록 선택될 수 있다. B' 도펀트는 다른 인자 중에서도 예를 들어 B 원자와 상이한 산화 상태를 가지면서 B 원자를 치환적으로 대체하는 능력에 기초하여 선택될 수 있으며, 이는 다시 다른 인자 중에서도 원자가 및 원자 반경에 따라 달라질 수 있다. 본 발명자들은 3d 계열의 전이 금속이 극성 층에서 전기장 하에 전하 전달을 감소시키는 데 특히 유리할 수 있다는 것을 발견하였다.
실시양태에 따라, B'는 비교적 낮은 원자 번호를 갖는 전이 금속 원소이다. 예를 들어, B'는 Mn, Sc, Ti, V, Cr, Co, Ni, Cu, Zn 또는 기타 4d 계열 금속으로 이루어진 군으로부터 선택되는 원소일 수 있다.
실시양태에 따라, B'의 양은 0.1 내지 5원자%, 5 내지 10원자%, 10 내지 15원자%, 15 내지 20원자%, 20 내지 25원자% 또는 이들 값에 의해 한정되는 범위 내의 원자%, 예를 들어 0.1 내지 20원자%일 수 있다.
확산 장벽
상기 기재된 바와 같이, 본원에 기재된 강유전성 커패시터의 다양한 층은 특정 농도의 다양한 화학 원소를 포함하며, 이는 다시 저전압 작동 및 높은 잔여 분극과 같은 장치 특성에 중요할 수 있다.
제조 및 제조 후 사용을 통해 장치 특성을 유지하려면, 강유전성 커패시터 층의 화학적 조성 및 계면이 다른 처리 단계를 통해 유지되어야 한다. 또한, 강유전성 커패시터의 일부 원소는 집적 회로의 다른 회로에 부정적인 영향을 미칠 수 있다. 특히, 일부 실시양태에 따른 강유전성 커패시터는 트랜지스터와 같은 CMOS 장치가 FEOL(front end of the line)에 형성된 후 BEOL(back end of the line)의 일부로서 형성된다. 결과적으로 강유전성 커패시터에서 CMOS 회로와 관련된 주변 부분으로 화학 원소가 확산되어 다양한 오류가 발생할 수 있다. 반대로, 강유전성 커패시터에서 CMOS 회로와 관련된 주변 부분으로의 화학 원소의 확산. 예를 들어, 전극 통합과 관련하여 위에서 설명한 바와 같이, 예를 들어 산화물을 포함하는 극성 층을 형성하기 위한 후속 제조 공정은 비교적 높은 온도(예: 500℃ 내지 800℃)에서 산화 환경 하에 이루어질 수 있다. 따라서, 확산 장벽 층이 강유전성 커패시터 영역에서 CMOS 회로와 관련된 부분으로의 산소 확산을 억제하기 위해 필요할 수 있다. 예를 들어, 강유전성 커패시터는 트랜지스터, 예컨대 트랜지스터의 드레인에 전기적으로 연결되는 접촉 비아 또는 플러그에 형성될 수 있다. 접촉 비아 또는 플러그는 예를 들어 다결정질 Si, W 또는 WSix로 형성될 수 있다. 그 결과, 산소 장벽은 접촉 비아의 산화 및/또는 하부 전극과 접촉 비아 사이의 반응을 억제하여, 트랜지스터와 강유전성 커패시터의 하부 전극 사이의 전기적 접촉을 유지하는 역할을 할 수 있다. 또한, 장벽 자체와 접촉 비아 및 하부 전극 사이의 반응이 억제되어야 한다. 이들 및 다른 요구를 충족시키기 위해, 실시양태에 따른 강유전성 커패시터는 수직 확산 장벽을 포함할 수 있다.
도 8a, 도 8b 및 도 8c는 다양한 실시양태에 따른 제 1 및 제 2 전도성 산화물 전극 층(808, 812) 사이에 개재된 저장 층(804)을 각각 포함하는 커패시터 스택(800A, 800B 및 800C)의 측면도를 개략적으로 도시한다. 저장 층(804), 상부 또는 제 1 전도성 산화물 전극 층(808) 및 하부 또는 제 2 전도성 산화물 전극 층(812)은 상술한 다양한 실시양태에 따라 구성될 수 있으며, 이에 대한 상세한 설명은 간결함을 위해 생략한다. 저장 층(804)은 전술한 바와 같이 산화 환경 및/또는 비교적 높은 온도 하에 증착되는 산화물 층을 포함하는 극성 층을 포함한다.
커패시터 스택(800B)을 참조하면, 일부 실시양태에서, 제 1 및 제 2 전도성 산화물 전극 층(808, 812) 중 하나 또는 둘 다가 저장 층(804)의 반대 면에 각각 상부 및 하부 장벽 층(816, 820)을 형성한다. 다양한 실시양태에서, 상부 및 하부 장벽 층(816, 820) 중 하나 또는 둘 다는 높은 전기 전도도를 제공하면서 확산을 억제할 수 있는 금속 또는 금속간 화합물, 예를 들어 내화성 금속 또는 내화성 금속간 화합물과 같은 전도성 장벽 층 물질을 포함한다.
일부 실시양태에서, 상부 및 하부 장벽 층(816, 820)은 Ti-Al 합금, Ni-Al 합금, Ni-Ti 합금, Ni-Ga 합금, Ni-Mn-Ga 합금, Fe-Ga 합금, 금속 붕화물, 금속 탄화물, 금속 질화물, Ta 금속, W 금속 및 Co 금속 중 하나 이상을 포함한다.
일부 실시양태에서, 상부 및 하부 장벽 층(816, 820)은 Ti3Al, TiAl, TiAl3, Ni3Al, NiAl3 NiAl, Ni2MnGa, FeGa 및 Fe3Ga와 같은 금속간 화합물을 포함한다. 일부 실시양태에서, 상부 및 하부 장벽 층(816, 820)은 IrOx를 포함하며, 여기에서 x는 0 내지 2이다. 유리하게는, 전술한 바와 같이, IrOx는 또한 낮은 전기 저항을 갖는 추가 전극의 기능을 할 수 있다. 따라서, 이들 실시양태는 강유전성 커패시터 스택 상의 층의 수를 감소시킬 수 있다.
상술한 바와 같이, 제조 및 제조 후 사용을 통해 장치 특성을 유지하기 위해, 실시양태에 따라 상부 및 하부 장벽 층(816, 820)을 사용하여 강유전성 커패시터로의 또한 강유전성 커패시터로부터의 원자의 확산을 억제한다. 수직으로 확산을 억제하는 것 외에도, 유사한 통합 방식에서 강유전성 커패시터로의 또한 강유전성 커패시터로부터의 원자의 수평 확산을 억제해야 할 수도 있다. 예를 들어, 실시양태에 따른 수평 확산 장벽은 예를 들어 수소 확산을 억제하는 역할을 할 수 있다. 수소는 최종 성형 가스(H2/N2) 어닐링 동안 표면과 계면의 패시베이션을 위해 많은 반도체 백엔드 공정(backend process)에 사용된다. 그러나, 수소는 일부 강유전성 커패시터의 강유전성 특성을 실질적으로 손상시키거나 심지어 파괴할 수 있다. 따라서, 후속 열 단계 동안 강유전성 커패시터의 하나 이상의 층이 수소에 노출되는 것을 억제하기 위한 효과적인 측벽 장벽 층이 필요하다.
커패시터 스택(800C)을 참조하면, 일부 실시양태에서, 커패시터 스택(800A 또는 800B)은 그 위에 저장 층(104), 제 1 산화물 전극 층(808), 제 2 산화물 전극 층(812), 상부 장벽 층(816) 및 하부 장벽 층(820) 중 하나 이상의 표면 중 하나 또는 둘 다 상에 장벽 밀봉 층(824)을 형성할 수 있다. 상부 및 하부 장벽 층(816, 820)과 달리, 장벽 밀봉 층(들)(824)은 전기적으로 절연되어 제 1 및 제 2 산화물 전극 층(808, 812)을 가로지르는 단락을 방지한다. 일부 실시양태에서, 장벽 밀봉 층(들)(824)은 금속 산화물, 예를 들어 Mg 함유 산화물 또는 Al 함유 산화물을 포함한다. 금속 산화물은 예를 들어, MgO, TiAlO 및 LaAlO 중 하나 이상을 포함할 수 있다. 일부 실시양태에서, 장벽 밀봉 층(들)(824)은 등각으로 증착된 층이고/층이거나 증착 후에 등방성 에칭에 의해 스페이서 구조로서 형성된다.
다른 장벽 밀봉 층(824)이 가능하다. 예를 들어, 일부 실시양태에서, 장벽 층(824) 중 하나 또는 둘 다는 산화, 불소화 및/또는 염소화에 의해 형성된 제 1 및 제 2 전도성 산화물 전극 층(808, 812) 및 저장 층(804) 중 하나 이상의 측벽을 포함한다.
다른 극성 층 및 구성
상기에서는, 저장 층의 다양한 조성이 설명되었다. 다른 배열이 가능하다.
상유전성 물질이라고 하는 일부 물질은 위에서 설명한 강유전성 물질와 유사하게 인가된 전기장의 함수로 비선형 분극을 표시한다. 그러나, 강유전성 물질과 달리, 상유전성 물질은 전기장이 제거될 때 잔여 분극을 나타내지 않는다. 일부 실시양태에서, 상유전성 산화물 층은 강유전성 산화물 층 대신에 또는 이에 더하여 커패시터 스택에 포함된다. 생성되는 커패시터는 예를 들어 휘발성 메모리 용도에 사용될 수 있다.
이들 실시양태에서, 커패시터(800A, 800B 및 800C)(도 8a 내지 도 8c)와 유사하게 배열된 커패시터는 도펀트로 치환 도핑된 베이스 강유전성 물질을 포함하는 결정질 극성 층을 포함한다. 베이스 강유전성 물질은 하나 이상의 금속 원소와 산소 또는 질소 중 하나 또는 둘 다를 포함한다. 도펀트는 하나 이상의 금속 원소와 상이한 금속 원소를 포함하고, 도펀트는 베이스 강유전성 물질의 잔여 분극이 초기에 약 5μC/cm2보다 크고 약 0이 되도록 하는 농도로 존재한다. 일부 실시양태에서는, 저장 층(804), 제 1 전도성 산화물 전극 층(808) 및 제 2 전도성 산화물 전극 층(812) 중 하나 이상이 불균일한 조성, 예를 들어 두께 내의 임의의 지점으로부터 수직 방향 중 한 방향 또는 다른 한 방향으로 증가하거나 감소하는 구배되는 조성을 갖는 것을 제외하고는, 커패시터(800A, 800B 및 800C)(도 8a 내지 도 8c)와 유사하게 커패시터가 배열된다.
강유전성 커패시터를 포함하는 메모리 셀
도 9는 실시양태에 따른, 위에서 설명된 다양한 커패시터 구성으로 구현될 수 있는 예시적인 FeRAM 셀(900)의 단면도를 도시한다. FeRAM 셀(900)은 소스(932)와 드레인(934) 사이의 채널 영역 위에 형성된 게이트 유전체(936) 및 게이트 전극(938)을 포함하는 액세스 또는 선택 금속 산화물 반도체(MOS) 트랜지스터를 포함한다. 전력 또는 감지 회로(도시되지 않음)가 소스(932) 및/또는 드레인(934)에 전기적으로 연결되고 게이트 전극(938)에 의해 게이트될 수 있다. 트랜지스터는 제 1 레벨 유전체 층(940), 예를 들어 SiO2로 덮인다. 트랜지스터를 강유전성 커패시터에 전기적으로 연결하기 위해 드레인(934)에 접촉하도록 드레인 접속부(942), 예를 들어 실리콘 플러그가 형성될 수 있다.
강유전성 커패시터는 드레인 접속부(942) 위에 형성될 수 있다. 커패시터는 다양한 실시양태에 따라 제 1/상부 전극(스택)(808A/808B)과 제 2/하부 전극(스택)(812A/812B) 사이에 개재된 저장 층(804)을 포함한다. 전술한 바와 같이, 제 1/상부 전극 층(808A/808B) 및 제 2/하부 전극(812A/812B) 중 하나 또는 둘 다는 하나보다 많은 층을 포함할 수 있다. 예를 들어, 제 1 전극(808A/808B)은 저장 층(804)의 결정 구조와 일치하는 결정 구조를 가질 수 있는 제 1 전도성 산화물(808A), 및 이원 전도성 금속 산화물을 포함하는 추가 전극(808B)을 포함할 수 있다. 유사하게, 제 2 전극(812A/812B)은 저장 층(804)의 결정 구조와 일치하는 결정 구조를 가질 수 있는 제 2 전도성 산화물(812A), 및 이원 전도성 금속 산화물을 포함하는 추가 전극(812B)을 포함할 수 있다. 강유전성 커패시터의 제 2 전극(812A/812B)은 드레인 접속부(942)를 통해 트랜지스터의 드레인(934)에 전기적으로 연결된다.
여전히 도 9를 참조하면, 도 8b와 관련하여 상기 기재된 바와 같이, 하부 장벽 층(820)이 제 2 전극(812A/812B) 사이에 형성되어, 예를 들어 저장 층(804)의 증착 및/또는 후-어닐링 동안 드레인 접속부(942)로의 산소 확산을 포함하는 그 위의 커패시터의 층들 중 임의의 층으로의 또한 그로부터의 바람직하지 않은 확산을 억제하기 위한 확산 장벽의 역할을 할 수 있다. 유사하게, 도시되지는 않았지만, 상부 장벽 층이 제 1 전극(808A/808B) 상에 형성되어 이를 통한 확산을 억제할 수 있다. 확산 장벽 층은 예를 들어 도 8b와 관련하여 상기 기재된 임의의 조성 및 구성을 가질 수 있다.
여전히 도 9를 참조하면, 강유전성 커패시터는 측방향 확산을 억제하기 위해 하나 이상의 장벽 밀봉 층이 그 위에 더 형성될 수 있다. 예를 들어, 도 9에는. 희생 장벽 층의 나머지 부분들(812)이 또한 도시된다. 희생 장벽은 저장 층(804)을 증착하기 전에 블랭킷 층으로서 형성되어, 증착될 때 또는 증착 후 어닐링 동안 저장 층(804)으로의 또한 저장 층(804)으로부터의 원자의 확산을 억제할 수 있다. 희생 장벽 층이 후속 제거되어, 밑에 있는 제 2 전극(812A/812B)을 노출시키고 제 1 레벨 유전체 층(940)을 노출시킴으로써, 희생 층의 도시된 나머지 부분(812)이 생성된다. 나머지 부분(812)은 제 2 전극(812A/812B)으로의 또한 제 2 전극(812A/812B)로부터의 및/또는 제 2 전극(812A/812B)을 통한 측방향 확산을 억제하기 위한 영구 장벽 밀봉 층의 역할을 한다. 또한, 도시되지는 않았지만, 저장 층(804) 및/또는 제 1 전극(808A)의 측면(들)을 덮기 위해 강유전성 커패시터의 한쪽 또는 양쪽 측벽 표면에 장벽 밀봉 층이 추가로 형성될 수 있다. 각각의 장벽 밀봉 층은 예를 들어 도 8c와 관련하여 전술한 임의의 조성 및 구성을 가질 수 있다.
도시되지는 않았지만, 복수개의 트랜지스터 및 커패시터가 메모리 어레이를 형성하도록 구성될 수 있다. 트랜지스터 게이트(938), 소스(932) 및 커패시터의 상부 전극(808A/808B) 각각은 강유전성 메모리 셀의 기록, 비휘발성 저장 및 판독을 가능하게 하기 위해 금속화 레벨(도시되지 않음)을 통해 개별적으로 접촉되고 별도로 제어될 수 있다.
작동시, 셀 커패시터의 저장 층(804)을 가로질러 전기장을 인가하여, 예를 들어 도 1b 및 도 1c와 관련하여 상기 기재된 바와 같이 강유전성 전이를 유도함으로써, FeRAM 셀(900)에 쓰기를 달성할 수 있다. 예를 들어, 저장 층(804)이 페로브스카이트 산화물을 포함할 때, 전기장은 일부 금속 원자를 "위" 또는 "아래" 방향(전하의 극성에 따라)으로 유도하여, 논리 "1" 또는 "0"을 저장할 수 있다. 일부 실시양태에서, 읽기 작동은 액세스 트랜지스터를 사용하여 셀 커패시터를 특정 상태, 예를 들어 "0" 상태로 만듦으로써 달성될 수 있다. 셀 커패시터가 이미 "0" 상태를 유지한 경우, 감지 가능한 전류가 출력 라인을 통해 비교적 낮게 흐르거나 흐르지 않을 수 있다. 반면, 셀이 "1" 상태를 유지하면, 금속 원자가 재배향될 수 있으며, 이는 "아래" 면이 있는 금속에서 전자를 밀어낼 때 출력 전류 펄스가 동반될 수 있다. 이 펄스의 존재는 셀이 "1"을 유지했음을 나타낼 수 있다. 이 프로세스는 셀을 덮어쓰기 때문에, FeRAM 셀(1200)을 읽는 것은 파괴적인 프로세스일 수 있으며, 셀이 변경된 경우 셀을 다시 쓸 수 있다.
도 10은 실시양태에 따른 FeRAM 셀(1000)을 포함하는 반도체 장치의 사시도를 도시한다. FeRAM 셀(1000)은 FeRAM 셀(900)(도 9)과 유사하고, 라인의 프론트 엔드에 있는 트랜지스터가 첨단 기술 노드(예: 100nm 미만 노드)를 위한 핀 전계 효과 트랜지스터(FinFET)로서 구현된다는 점을 제외하고는, 라인의 백 엔드(상호 연결/금속화 레벨)에 통합된 강유전성 커패시터(800)를 포함한다. FinFET 트랜지스터는 소스(932)와 드레인(934) 사이에서 수평으로 연장되는 핀형 채널, 및 핀형 채널의 상부 및 측면을 감싸는 게이트(938) 전극을 포함한다. 게이트(938)는 워드 라인에 전기적으로 연결될 수 있고, 드레인(934)은 강유전성 커패시터(800)를 통해 비트 라인에 전기적으로 연결될 수 있다.
FeRAM 셀(900)(도 9) 및 1000(도 10)은 통합 프로세서(CPU)에 전기적으로 연결될 수 있고, SRAM 및/또는 DRAM 셀에 추가로 또는 적어도 부분적으로는 그 대신 통합되어 도시된 예시적인 컴퓨팅 설계에서 L2 및/또는 L3 캐시 메모리를 형성할 수 있다.
추가적인 예
1. 도펀트로 도핑된 베이스 극성 물질을 포함하는 극성 층,
상기 극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 산화물 전극, 및
상기 극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 산화물 전극 각각 위의 제 1 및 제 2 장벽 금속 층
을 포함하는 커패시터를 포함하는 반도체 장치로서, 이 때
상기 베이스 극성 물질이 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고,
상기 도펀트가 하나 이상의 금속 원소와 상이한 금속 원소를 포함하고, 상기 커패시터의 강유전성 스위칭 전압이 도펀트가 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 크게 차이가 나도록 하는 농도로 존재하는 반도체 장치.
2. 실시양태 1에 있어서,
상기 베이스 극성 물질이 베이스 강유전성 물질을 포함하고,
상기 도펀트의 농도를 증가시키면 강유전성 스위칭 전압이 감소하는 반도체 장치.
3. 실시양태 2에 있어서,
상기 강유전성 스위칭 전압이 약 1200mV 미만인 반도체 장치.
4. 실시양태 1에 있어서,
상기 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 많이 차이가 나는 반도체 장치.
5. 실시양태 2에 있어서,
상기 극성 층이 페로브스카이트 결정 구조를 갖고, 하기로 표시되는 화학식을 갖는 강유전성 산화물을 포함하는 반도체 장치:
A(m-x)A'xB(n-y)B'yOz
상기 식에서,
A 및 A'은 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 점유하고,
B 및 B'은 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 차지하고,
A' 및 B' 중 하나 또는 둘 다는 도펀트이고,
m, n 및 z는 정수이고,
x와 y 중 하나 또는 둘 다는 0보다 크다.
6. 실시양태 2에 있어서,
상기 극성 층이 BaTiO3, PbTiO3, KNbO3, NaTaO3, BiFeO3 및 PbZrTiO3로 이루어진 군으로부터 선택되는 강유전성 산화물을 포함하는 반도체 장치.
7. 실시양태 2에 있어서,
상기 극성 층이 Pb(Mg,Nb)O3, Pb(Mg,Nb)O3-PbTiO3, PbLaZrTiO3, Pb(Sc,Nb)O3, BaTiO3-Bi(Zn(Nb,Ta))O3, BaTiO3-BaSrTiO3, Bi1-xLaxFeO3, Bi1-xCexFeO3 및 BiFe1-yCoyO3로 이루어진 군으로부터 선택되는 강유전성 산화물을 포함하는 반도체 장치.
8. 실시양태 2에 있어서,
상기 극성 층이 LiNbO3, LiTaO3, LiFeTaOF, SrBaNbO, BaNaNbO, KNaSrBaNbO로 이루어진 군으로부터 선택되는 강유전성 산화물을 포함하는 반도체 장치.
9. 실시양태 2에 있어서,
상기 도펀트가 란탄족 원소 또는 니오븀을 포함하는 반도체 장치.
10. 실시양태 2에 있어서,
상기 베이스 강유전성 물질이 육방정계 결정 구조를 갖고,
상기 베이스 강유전성 물질이 LuFeO3를 포함하거나 RMnO3로 표시되는 화학식을 갖고, 이 때 R이 희토류 원소인 반도체 장치.
11. 실시양태 2에 있어서,
상기 베이스 강유전성 물질이 제 1 층과 상이한 제 2 층과 교대하는 제 1 층을 포함하는 초격자를 포함하고,
상기 제 1 층이 ABO3로 표시되는 화학식을 갖고, 상기 제 2 층이 CDO3로 표시되는 화학식을 가지며, 이 때 A와 B가 서로 다른 금속 원소이고, C와 D가 서로 다른 금속 원소이며, C와 D가 각각 A와 B 중 하나 또는 둘 다와 상이한 반도체 장치.
12. 실시양태 11에 있어서,
상기 제 1 층이 SrTiO3를 포함하고,
상기 제 2 층이 PbTiO3 및 LaAlO3 중 하나 또는 둘 다를 포함하는 반도체 장치.
13. 실시양태 2에 있어서,
상기 극성 층이 강유전성이고, 약 10μC/cm2보다 큰 잔여 분극을 갖는 반도체 장치.
14. 실시양태 1에 있어서,
상기 극성 층이 약 50nm 미만의 두께를 갖는 반도체 장치.
15. 실시양태 2에 있어서,
상기 도펀트가, 상기 극성 층이 상유전성이고 실질적으로 0의 잔여 분극을 갖도록 하는 농도로 존재하는 반도체 장치.
16. 실시양태 1에 있어서,
상기 베이스 극성 물질이 Hf, Zr, Al, Si 또는 Ga 중 하나 이상을 포함하는 유전성 물질을 포함하고,
상기 도펀트가, 상기 극성 층이 약 10μC/cm2보다 큰 잔여 분극을 갖도록 강유전성을 증가시키는 반도체 장치.
17. 실시양태 1에 있어서,
상기 제 1 및 제 2 금속 층 중 하나 또는 둘 다가 확산 장벽으로서 작용하는 내화성 금속을 포함하는 반도체 장치.
18. 실시양태 1에 있어서,
상기 반도체 장치가 트랜지스터를 추가로 포함하고,
상기 커패시터가 상기 트랜지스터의 드레인에 전기적으로 연결되는 반도체 장치.
19. 실시양태 18에 있어서,
상기 극성 층이, 상기 반도체 장치가 비휘발성 메모리 장치이도록 적어도 하루 동안 지속되는 잔여 분극을 갖는 반도체 장치.
20. 도펀트로 도핑된 베이스 극성 물질을 포함하는 극성 층,
상기 극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 산화물 전극, 및
상기 극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 산화물 전극 각각 위의 제 1 및 제 2 장벽 금속 층
을 포함하는 커패시터를 포함하는 반도체 장치로서, 이 때
상기 베이스 극성 물질이 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고,
상기 도펀트가 하나 이상의 금속 원소와 상이한 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속 원소를 포함하고,
상기 도펀트가, 상기 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 상이하도록 하는 농도로 존재하는 반도체 장치.
21. 실시양태 20에 있어서,
상기 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 크게 차이가 나는 반도체 장치.
22. 실시양태 20에 있어서,
상기 커패시터의 강유전성 스위칭 전압이 상기 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 많이 차이가 나는 반도체 장치.
23. 실시양태 22에 있어서,
상기 강유전성 스위칭 전압이 약 1200mV보다 낮은 반도체 장치.
24. 실시양태 20에 있어서,
상기 극성 층이 페로브스카이트 구조 또는 육박정계 결정 구조 중 하나를 갖는 반도체 장치.
25. 실시양태 24에 있어서,
상기 도펀트가 란탄족 원소 또는 니오븀을 포함하는 반도체 장치.
26. 실시양태 20에 있어서,
상기 극성 층이 제 1 및 제 2 결정질 전도성 산화물 전극 중 하나 또는 둘 다의 격자 상수의 약 20% 내에서 일치하는 격자 상수를 갖는 반도체 장치.
27. 도펀트로 도핑된 베이스 극성 물질을 포함하는 극성 층,
상기 극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 산화물 전극, 및
상기 극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 산화물 전극 각각 위의 제 1 및 제 2 장벽 금속 층
을 포함하는 커패시터를 포함하는 반도체 장치로서, 이 때
상기 베이스 극성 물질이 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고,
상기 도펀트가 하나 이상의 금속 원소와 상이한 금속 원소를 포함하고, 상기 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 크게 차이가 나도록 하는 농도로 존재하는 반도체 장치.
28. 실시양태 27에 있어서,
상기 베이스 극성 물질이 베이스 강유전성 물질을 포함하고,
상기 도펀트의 농도를 증가시키면 베이스 강유전성 물질의 잔여 분극이 감소하는 반도체 장치.
29. 실시양태 27에 있어서,
상기 커패시터의 강유전성 스위칭 전압이 상기 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 많이 차이가 나는 반도체 장치.
30. 실시양태 29에 있어서,
상기 강유전성 스위칭 전압이 약 1200mV보다 낮은 반도체 장치.
31. 도펀트로 치환 도핑된 베이스 극성 물질을 포함하는 결정질 극성 층을 포함하는 커패시터로서, 이 때
상기 베이스 극성 물질이 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고,
상기 도펀트가, 상기 커패시터의 강유전성 스위칭 전압이 상기 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 크게 차이가 나도록, 하나 이상의 금속 원소와 상이한 4d 계열, 5d 계열, 4f 계열 또는 5f 계열의 금속 원소를 포함하는 커패시터.
32. 실시양태 31에 있어서,
상기 베이스 극성 물질이 베이스 강유전성 물질을 포함하고,
상기 도펀트의 농도를 증가시키면 강유전성 스위칭 전압을 감소시키는 커패시터.
33. 실시양태 32에 있어서,
상기 강유전성 스위칭 전압이 약 1200mV보다 낮은 커패시터.
34. 실시양태 31에 있어서,
상기 베이스 극성 물질이 베이스 강유전성 물질을 포함하고,
상기 도펀트의 농도를 증가시키면 베이스 강유전성 물질의 잔여 분극이 감소하는 커패시터.
35. 실시양태 32에 있어서,
상기 극성 층이 페로브스카이트 결정 구조를 갖고, 하기로 표시되는 화학식을 갖는 강유전성 산화물을 포함하는 커패시터:
A(m-x)A'xB(n-y)B'yOz
상기 식에서,
A 및 A'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 차지하고,
B 및 B'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 차지하고,
A' 및 B' 중 하나 또는 둘 다는 도펀트이고,
m, n 및 z는 정수이고,
x와 y 중 하나 또는 둘 다는 0보다 크다.
36. 실시양태 32에 있어서,
상기 극성 층이 BaTiO3, PbTiO3, KNbO3, NaTaO3, BiFeO3 및 PbZrTiO3로 이루어진 군으로부터 선택되는 강유전성 산화물을 포함하는 커패시터.
37. 실시양태 32에 있어서,
상기 극성 층이 Pb(Mg,Nb)O3, Pb(Mg,Nb)O3-PbTiO3, PbLaZrTiO3, Pb(Sc,Nb)O3, BaTiO3-Bi(Zn(Nb,Ta))O3 및 BaTiO3-BaSrTiO3, Bi1-xLaxFeO3, Bi1-xCexFeO3 및 BiFe1-yCoyO3로 이루어진 군으로부터 선택되는 강유전성 산화물을 포함하는 커패시터.
38. 실시양태 32에 있어서,
상기 극성 층이 LiNbO3, LiTaO3, LiFeTaOF, SrBaNbO, BaNaNbO, KNaSrBaNbO로 이루어진 군으로부터 선택되는 강유전성 산화물을 포함하는 커패시터.
39. 실시양태 38에 있어서,
상기 도펀트가 란탄족 원소 또는 니오븀을 포함하는 커패시터.
40. 실시양태 32에 있어서,
상기 베이스 강유전성 물질이 육방정계 결정 구조를 갖고,
상기 베이스 강유전성 물질이 LuFeO3를 포함하거나 RMnO3로 표시되는 화학식을 갖고, 이 때 R이 희토류 원소인 커패시터.
41. 실시양태 32에 있어서,
상기 베이스 강유전성 물질이 제 1 층과 상이한 제 2 층과 교대하는 제 1 층을 포함하는 초격자를 포함하고,
상기 제 1 층이 ABO3로 표시되는 화학식을 갖고, 상기 제 2 층이 CDO3로 표시되는 화학식을 가지며, 이 때 A와 B가 서로 다른 금속 원소이고, C와 D가 서로 다른 금속 원소이며, C와 D가 각각 A와 B 중 하나 또는 둘 다와 다른 커패시터.
42. 실시양태 41에 있어서,
상기 제 1 층이 SrTiO3를 포함하고,
상기 제 2 층이 PbTiO3 및 LaAlO3 중 하나 또는 둘 다를 포함하는 커패시터.
43. 실시양태 32에 있어서,
상기 도펀트가, 상기 극성 층이 실질적으로 0의 잔여 분극을 갖는 상유전성이도록 하는 농도로 존재하는 커패시터.
44. 실시양태 31에 있어서,
상기 베이스 극성 물질이 유전성 물질을 포함하고,
상기 도펀트가, 상기 극성 층이 약 10μC/cm2보다 큰 잔여 분극을 갖도록 유전성 물질의 강유전성을 증가시키는 커패시터.
45. 실시양태 44에 있어서,
상기 유전성 물질이 Hf, Zr, Al, Si의 산화물 중 하나 이상 또는 이들의 혼합물을 포함하는 커패시터.
46. 실시양태 44에 있어서,
상기 유전성 물질이 Hf1-xExOy로 표시되는 화학식을 갖고, 여기에서 x 및 y가 각각 0보다 크고, E가 Al, Ca, Ce, Dy, Er, Gd, Ge, La, Sc, Si, Sr, Sn 또는 Y로 이루어진 군으로부터 선택되는 커패시터.
47. 실시양태 44에 있어서,
상기 유전성 물질이 Al1-xRxN, Ga1-xRxN 또는 Al1-x-yMgxNbyN으로 표시되는 화학식을 갖고, 여기에서 x 및 y가 각각 0보다 크고, R이 Al, Ca, Ce, Dy, Er, Gd, Ge, La, Sc, Si, Sr, Sn 또는 Y로 이루어진 군으로부터 선택되는 커패시터.
48. 실시양태 31에 있어서,
상기 베이스 극성 물질이 베이스 상유전성 물질을 포함하고,
상기 도펀트의 농도를 증가시키면 베이스 상유전성 물질의 잔여 분극이 증가하는 커패시터.
49. 실시양태 31에 있어서,
상기 도펀트의 농도가 극성 층의 층 법선 방향으로 구배되는 커패시터.
50. 도펀트로 치환적으로 도핑된 베이스 극성 물질을 포함하는 결정질 극성 층; 및
상기 극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 산화물 전극
을 포함하는 커패시터로서, 이 때
상기 베이스 극성 물질이 화학식 ABO3의 베이스 금속 산화물을 포함하고, 여기에서 A 및 B가 각각 베이스 극성 물질의 결정 구조의 상호 교환 가능한 원자 위치를 차지하는 하나 이상의 금속 원소를 나타내며,
상기 도펀트가 베이스 극성 물질의 하나 이상의 금속 원소와 상이한 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속 원소를 포함하고,
상기 결정질 극성 층이 페로브스카이트 구조, 육방정계 결정 구조 또는 초격자 구조 중 하나를 갖는 커패시터.
51. 실시양태 50에 있어서,
상기 베이스 극성 물질이 베이스 강유전성 물질을 포함하고,
상기 도펀트의 농도를 증가시키면 베이스 강유전성 물질의 잔여 분극이 감소하는 커패시터.
52. 실시양태 50에 있어서,
상기 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 많이 차이나는 커패시터.
53. 실시양태 50에 있어서,
상기 커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 많이 차이나는 커패시터.
54. 실시양태 53에 있어서,
상기 강유전성 스위칭 전압이 약 1200mV보다 낮은 커패시터.
55. 실시양태 50에 있어서,
상기 베이스 금속 산화물이 베이스 강유전성 금속 산화물을 포함하고,
상기 도펀트의 농도를 증가시키면 베이스 강유전성 금속 산화물의 잔여 분극이 감소하는 커패시터.
56. 실시양태 55에 있어서,
상기 도펀트가 란탄족 원소 또는 니오븀을 포함하는 커패시터.
57. 실시양태 56에 있어서,
상기 도펀트가 0% 초과 및 25% 미만의 농도로 존재하고,
상기 극성 층이 약 1200mV 미만의 전압에서 강유전성 전이를 겪는 커패시터.
58. 실시양태 50에 있어서,
상기 극성 층이 단결정 층인 커패시터.
59. 실시양태 51에 있어서,
상기 극성 층이 제 1 및 제 2 전도성 산화물 전극 중 하나 또는 둘 다로 형성된 하나 또는 둘 다의 계면에서 페로브스카이트 구조의 몸체 중심 위치를 차지하는 금속으로 종결되는 커패시터.
60. 실시양태 51에 있어서,
상기 극성 층이 제 1 및 제 2 전도성 산화물 전극 중 하나 또는 둘 다로 형성된 하나 또는 둘 다의 계면에서 페로브스카이트 구조의 모서리 위치를 차지하는 금속으로 종결되는 커패시터.
61. 도펀트로 치환적으로 도핑된 베이스 극성 물질을 포함하는 결정질 극성 층을 포함하는 커패시터로서, 이 때
상기 베이스 극성 물질이 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고,
상기 도펀트가 하나 이상의 금속 원소와 상이한 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속 원소를 포함하고,
상기 도펀트가, 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 더 많이 차이나도록 하는 농도로 존재하는 커패시터.
62. 실시양태 61에 있어서,
상기 커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 더 많이 다른 커패시터.
63. 실시양태 61에 있어서,
상기 강유전성 스위칭 전압이 약 1200mV보다 낮은 커패시터.
64. 실시양태 61에 있어서,
상기 베이스 금속 산화물이 베이스 강유전성 금속 산화물을 포함하고,
상기 도펀트의 농도를 증가시키면 베이스 강유전성 금속 산화물의 잔여 분극이 감소하는 커패시터.
65. 실시양태 61에 있어서,
상기 결정질 극성 층이 페로브스카이트 구조, 육방정계 결정 구조 또는 초격자 구조 중 하나를 갖는 커패시터.
66. 도펀트로 도핑된 결정질 베이스 극성 물질을 포함하는 극성 층, 및
극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극
을 포함하는 커패시터를 포함하는 반도체 장치로서, 이 때
상기 베이스 극성 물질이 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고,
상기 도펀트가 하나 이상의 금속 원소와 상이한 금속 원소를 포함하고, 상기 커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 많이 차이가 나도록 하는 농도로 존재하고,
상기 극성 층이 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다의 격자 상수의 약 20% 내에서 일치하는 격자 상수를 가지며,
제 1 결정질 전도성 또는 반도체성 산화물 전극이, 극성 층의 적어도 일부가 제 1 결정질 전도성 또는 반도체성 산화물 전극 상에 유사형으로(pseudomorphically) 형성되도록, 그 위에 극성 층을 성장시키기 위한 주형으로서 작용하는 반도체 장치.
67. 실시양태 66에 있어서,
상기 커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 많이 다른 반도체 장치.
68. 실시양태 67에 있어서,
상기 강유전성 스위칭 전압이 약 1200mV보다 낮은 반도체 장치.
69. 실시양태 66에 있어서,
상기 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 약 1nm 내지 5nm의 두께를 갖는 반도체 장치.
70. 실시양태 67에 있어서,
상기 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 0.01Ω-cm 미만의 전기 저항률을 갖는 반도체 장치.
71. 실시양태 66에 있어서,
상기 극성 층 및 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 동일한 결정 구조를 갖는 반도체 장치.
72. 실시양태 71에 있어서,
상기 도펀트가 란탄족 원소 또는 니오븀을 포함하는 반도체 장치.
73. 실시양태 72에 있어서,
상기 극성 층이 약 10nm 내지 500nm의 측방향 치수를 갖는 영역을 포함하며,
상기 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 그 위에서 유사형인 반도체 장치.
74. 실시양태 71에 있어서,
상기 동일한 결정 구조가 페로브스카이트 구조이고,
상기 극성 층이 BaTiO3, PbTiO3, KNbO3, NaTaO3, BiFeO3 PbZrTiO3, Pb(Mg,Nb)O3, Pb(Mg,Nb)O3-PbTiO3, PbLaZrTiO3, Pb(Sc,Nb)O3, BaTiO3-Bi(Zn(Nb,Ta))O3, BaTiO3-BaSrTiO3, LiNbO3, LiTaO3, LiFeTaOF, SrBaNbO, BaNaNbO, KNaSrBaNbO, Bi1-xLaxFeO3, Bi1-xCexFeO3 및 BiFe1-yCoyO3로 이루어진 군으로부터 선택되는 강유전성 산화물을 포함하는 반도체 장치.
75. 실시양태 74에 있어서,
상기 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 (La,Sr)CoO3, SrRuO3, (La,Sr)MnO3, YBa2Cu3O7, Bi2Sr2CaCu2O8, LaNiO3, SrRuO3, LaMnO3, SrMnO3, LaCoO3 또는 SrCoO3로 이루어진 군으로부터 선택되는 산화물을 포함하는 반도체 장치.
76. 실시양태 75에 있어서,
상기 극성 층이 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다와 직접 접촉하고,
상기 반도체 장치가, 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다 상에 형성되고 산화이리듐(Ir), 산화루테늄(Ru), 산화팔라듐(Pd), 산화오스뮴(Os) 또는 산화레늄(Re)으로 이루어진 군으로부터 선택되는 전도성 2원 금속 산화물을 포함하는 추가 전극을 추가로 포함하는 반도체 장치.
77. 실시양태 71에 있어서,
상기 동일한 결정 구조가 육방정계 결정 구조이고,
상기 극성 층이 LuFeO3를 포함하거나 RMnO3로 표시되는 화학식을 갖고, 이 때 R이 희토류 원소인 반도체 장치.
78. 실시양태 66에 있어서,
상기 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 육방정계 구조, 델라포사이트 구조, 스피넬 구조 또는 입방정계 구조 중 하나를 갖는 반도체 장치.
79. 실시양태 78에 있어서,
상기 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 PtCoO2, PdCoO2, Al-도핑된 ZnO, Fe3O4, LiV2O4 또는 Sn-도핑된 In2O3 중 하나 이상을 포함하는 반도체 장치.
80. 실시양태 66에 있어서,
상기 반도체 장치가 트랜지스터를 더 포함하고,
상기 커패시터가 상기 트랜지스터의 드레인에 전기적으로 연결되는 반도체 장치.
81. 도펀트로 치환 도핑된 베이스 극성 물질을 포함하는 결정질 극성 층; 및
상기 결정질 극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극
을 포함하는 커패시터 스택을 포함하는 반도체 장치로서, 이 때
상기 베이스 극성 물질이 페로브스카이트 구조 또는 육방정계 결정 구조 중 하나를 갖는 금속 산화물을 포함하고;
상기 도펀트가 금속 산화물의 금속(들)과 상이한 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속을 포함하며;
상기 결정질 극성 층이 상기 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다와 동일한 결정 구조를 갖는 반도체 장치.
82. 실시양태 81에 있어서,
상기 결정질 극성 층이 제 1 및 제 2 결정질 전도성 산화물 전극 중 하나 또는 둘 다의 격자 상수의 약 20% 내에서 일치하는 격자 상수를 갖는 반도체 장치.
83. 실시양태 82에 있어서,
상기 동일한 결정 구조가 페로브스카이트 결정 구조이고,
상기 극성 층이 하기로 표시되는 화학식을 갖는 강유전성 산화물을 포함하는 반도체 장치:
A(m-x)A'xB(n-y)B'yOz
상기 식에서,
A 및 A'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 점유하고,
B 및 B'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 점유하고,
A' 및 B' 중 하나 또는 둘 다는 도펀트이고,
m, n 및 z는 정수이며,
x 및 y 중 하나 또는 둘 다는 0보다 크다.
84. 실시양태 83에 있어서,
상기 제 1 및 제 2 결정질 전도성 산화물 전극 중 하나 또는 둘 다가 하기로 표시되는 화학식을 갖는 산화물을 포함하는 반도체 장치:
C(p-u)C'uD(q-v)D'vOw
상기 식에서,
C 및 C'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 차지하고,
D 및 D'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 점유하고,
p, q 및 w는 정수이고,
u 및 v 중 하나 또는 둘 다는 0보다 크다.
85. 실시양태 84에 있어서,
상기 극성 층이 BaTiO3, PbTiO3, KNbO3, NaTaO3, BiFeO3 PbZrTiO3, Pb(Mg,Nb)O3, Pb(Mg,Nb)O3-PbTiO3, PbLaZrTiO3, Pb(Sc,Nb)O3, BaTiO3-Bi(Zn(Nb,Ta))O3, BaTiO3-BaSrTiO3, LiNbO3, LiTaO3, LiFeTaOF, SrBaNbO, BaNaNbO, KNaSrBaNbO, Bi1-xLaxFeO3, Bi1-xCexFeO3 및 BiFe1-yCoyO3로 이루어진 군으로부터 선택되는 페로브스카이트 구조를 갖는 강유전성 산화물을 포함하는 반도체 장치.
86. 실시양태 85에 있어서,
상기 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 (La,Sr)CoO3, SrRuO3, (La,Sr)MnO3, YBa2Cu3O7, Bi2Sr2CaCu2O8, LaNiO3, SrRuO3, LaMnO3, SrMnO3, LaCoO3 또는 SrCoO3로 이루어진 군으로부터 선택되는 산화물을 포함하는 반도체 장치.
87. 실시양태 86에 있어서,
상기 극성 층이 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다와 직접 접촉하고,
상기 반도체 장치가 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극중 하나 또는 둘 다 상에 형성되고, 산화이리듐(Ir), 산화루테늄(Ru), 산화팔라듐(Pd), 산화오스뮴(Os) 또는 산화레늄(Re)으로 이루어진 군으로부터 선택되는 전도성 이원 금속 산화물을 포함하는 추가 전극을 더 포함하는 반도체 장치.
88. 실시양태 82에 있어서,
상기 동일한 결정 구조가 육방정계 결정 구조이고,
상기 극성 층이 LuFeO3를 포함하거나 RMnO3로 표시되는 화학식을 갖고, 이 때 R이 희토류 원소인 반도체 장치.
89. 실시양태 82에 있어서,
상기 반도체 장치가 트랜지스터를 더 포함하고,
상기 커패시터가 상기 트랜지스터의 드레인에 전기적으로 연결되는 반도체 장치.
90. 실시양태 89에 있어서,
상기 극성 층이, 반도체 장치가 비휘발성 메모리 장치이도록 적어도 하루 동안 지속되는 잔여 분극을 갖는 반도체 장치.
91. 도펀트로 도핑된 결정질 베이스 극성 물질을 포함하는 극성 층, 및
극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극
을 포함하는 커패시터를 포함하는 반도체 장치로서, 이 때
상기 베이스 극성 물질이 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고,
상기 도펀트가 하나 이상의 금속과 상이한 금속 원소를 포함하고, 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 크게 차이가 나도록 하는 농도로 존재하고,
상기 극성 층이 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다의 격자 상수의 약 20% 내에서 일치하는 격자 상수를 가지며,
상기 제 1 결정질 전도성 또는 반도체성 산화물 전극이, 극성 층의 적어도 일부가 제 1 결정질 전도성 또는 반도체성 산화물 전극 상에서 간섭적으로 변형되도록(coherently strained), 그 위에 극성 층을 성장시키기 위한 주형으로서 작용하는 반도체 장치.
92. 실시양태 91에 있어서,
상기 베이스 극성 물질이 베이스 강유전성 물질을 포함하고,
상기 도펀트의 농도를 증가시키면 베이스 강유전성 물질의 잔여 분극이 감소되는 반도체 장치.
93. 실시양태 91에 있어서,
상기 커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 많이 차이나는 반도체 장치.
94. 실시양태 93에 있어서,
상기 강유전성 스위칭 전압이 약 1200mV보다 낮은 반도체 장치.
95. 실시양태 91에 있어서,
상기 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 (La,Sr)CoO3, SrRuO3, (La,Sr)MnO3, YBa2Cu3O7, Bi2Sr2CaCu2O8, LaNiO3, SrRuO3, LaMnO3, SrMnO3, LaCoO3 또는 SrCoO3로 이루어진 군으로부터 선택되는 산화물을 포함하는 반도체 장치.
96. 실리콘 기판 상에 형성된 트랜지스터; 및
전도성 비아에 의해 트랜지스터에 전기적으로 연결되며, 극성 층의 반대 면 상의 상부 및 하부 전도성 산화물 전극, 및 도펀트로 도핑된 베이스 극성 물질을 포함하는 극성 층을 포함하는 커패시터; 및
상기 하부 전도성 산화물 전극과 상기 전도성 비아 사이에서 내화성 금속 또는 금속간 화합물을 포함하는 하부 장벽 층
을 포함하는 반도체 장치로서,
상기 하부 전도성 산화물 전극이 트랜지스터의 드레인과 전기적으로 연결되고,
상기 베이스 극성 물질이 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고,
상기 도펀트가 하나 이상의 금속 원소와 상이한 금속 원소를 포함하고, 커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 많이 차이가 나도록 하는 농도로 존재하는 반도체 장치.
97. 실시양태 96에 있어서,
상기 극성 층이 300℃보다 높은 온도에서 산화 환경에서 형성된 금속 산화물을 포함하는 반도체 장치.
98. 실시양태 96에 있어서,
상기 반도체 장치가 상부 전도성 산화물 전극 위에 내화성 금속 또는 금속간 화합물을 포함하는 상부 장벽 층을 더 포함하는 반도체 장치.
99. 실시양태 96에 있어서,
상기 상부 및 하부 장벽 층 중 하나 또는 둘 다가 Ti-Al 합금, Ni-Al 합금, Ni-Ti 합금, Ni-Ga 합금, Ni-Mn-Ga 합금, Fe-Ga 합금, 금속 붕화물, 금속 탄화물, 금속 질화물, Ta 금속, W 금속 및 Co 금속중 하나 이상을 포함하는 반도체 장치.
100. 실시양태 96에 있어서,
상기 상부 및 하부 장벽 층 중 하나 또는 둘 다가 Ti3Al, TiAl, TiAl3, Ni3Al, NiAl3 NiAl, Ni2MnGa, FeGa 및 Fe3Ga 중 하나 이상을 포함하는 반도체 장치.
101. 실시양태 96에 있어서,
상기 반도체 장치가 유전체 층, 상부 산화물 전극 층 및 하부 전도성 산화물 전극 층 중 하나 이상의 측면 중 하나 또는 둘 다 상에 형성된 장벽 밀봉 층을 더 포함하는 반도체 장치.
102. 실시양태 96에 있어서,
상기 장벽 밀봉 층이 Al 또는 Mg를 포함하는 금속 산화물을 포함하는 반도체 장치.
103. 실시양태 96에 있어서,
상기 극성 층이 BaTiO3, PbTiO3, KNbO3, NaTaO3, BiFeO3 PbZrTiO3, Pb(Mg,Nb)O3, Pb(Mg,Nb)O3-PbTiO3, PbLaZrTiO3, Pb(Sc,Nb)O3, BaTiO3-Bi(Zn(Nb,Ta))O3, BaTiO3-BaSrTiO3, LiNbO3, LiTaO3, LiFeTaOF, SrBaNbO, BaNaNbO, KNaSrBaNbO, Bi1-xLaxFeO3, Bi1-xCexFeO3, 및 BiFe1-yCoyO3로 이루어진 군으로부터 선택되는 강유전성 산화물을 포함하는 반도체 장치.
104. 실시양태 96에 있어서,
상기 반도체 장치가 극성 층, 상부 전도성 산화물 전극 및 하부 전도성 산화물 전극 중 하나 이상의 두 측면 중 하나와 접촉하는 절연 밀봉 층을 더 포함하는 반도체 장치.
105. 실시양태 96에 있어서,
상기 도펀트가 란탄족 원소 또는 니오븀을 포함하는 반도체 장치.
106. 실시양태 96에 있어서,
상기 베이스 강유전성 물질이 육방정계 결정 구조를 갖고,
상기 베이스 강유전성 물질이 LuFeO3를 포함하거나 RMnO3로 표시되는 화학식을 갖고, 이 때 R이 희토류 원소인 반도체 장치.
107. 실리콘 기판 상에 형성된 트랜지스터;
전도성 비아에 의해 트랜지스터에 전기적으로 연결되고, 극성 층의 반대 면 상의 상부 및 하부 전도성 산화물 전극, 및 도펀트로 도핑된 베이스 극성 물질을 포함하는 극성 층을 포함하는, 커패시터; 및
상기 극성 층, 상부 전도성 산화물 전극 층 및 하부 전도성 산화물 전극 층 중 하나 이상의 측면 중 하나 또는 둘 다에 형성된 장벽 밀봉 층
을 포함하는 반도체 장치로서, 이 때
상기 하부 전도성 산화물 전극이 트랜지스터의 드레인에 전기적으로 연결되고,
상기 베이스 극성 물질이 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고,
상기 도펀트가, 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 상이하도록 하는 농도로 존재하는, 금속 산화물의 금속(들)과 다른 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속 원소를 포함하는 반도체 장치.
108. 실시양태 107에 있어서,
상기 극성 층이 500℃보다 높은 온도에서 산화 환경에서 형성된 금속 산화물을 포함하는 반도체 장치.
109. 실시양태 108에 있어서,
상기 장벽 밀봉 층이 금속 산화물을 포함하는 반도체 장치.
110. 실시양태 109에 있어서,
상기 장벽 밀봉 층이 Al 또는 Mg의 금속 산화물을 포함하는 반도체 장치.
111. 실시양태 110에 있어서,
상기 장벽 밀봉 층이 MgO, TiAlO 또는 LaAlO로 이루어진 군으로부터 선택되는 산화물을 포함하는 반도체 장치.
112. 실시양태 108에 있어서,
상기 장벽 밀봉 층이 상부 및 하부 전도성 산화물 전극 층 및 극성 층 중 하나 이상의 산화, 불소화 및/또는 염소화 부분을 포함하는 반도체 장치.
113. 실시양태 108에 있어서,
상기 반도체 장치가 하부 전도성 산화물 전극과 전도성 비아 사이의 하부 장벽 층 및 상기 상부 전도성 산화물 전극 위의 상부 장벽 층 중 하나 또는 둘 다를 더 포함하고,
상기 하부 및 상부 장벽 층 중 하나 또는 둘 다가 내화성 금속 또는 금속간 화합물을 포함하는 반도체 장치.
114. 실시양태 113에 있어서,
상기 상부 및 하부 장벽 층 중 하나 또는 둘 다가 Ti-Al 합금, Ni-Al 합금, Ni-Ti 합금, Ni-Ga 합금, Ni-Mn-Ga 합금, Fe-Ga 합금, 금속 붕화물, 금속 탄화물, 금속 질화물, Ta 금속, W 금속 및 Co 금속중 하나 이상을 포함하는 반도체 장치.
115. 실시양태 108에 있어서,
상기 극성 층이 BaTiO3, PbTiO3, KNbO3, NaTaO3, BiFeO3 및 PbZrTiO3로 이루어진 군으로부터 선택된 강유전성 산화물을 포함하는 반도체 장치.
116. 실시양태 108에 있어서,
상기 극성 층, 상부 전도성 산화물 전극 및 하부 전도성 산화물 전극 중 하나 이상의 두 측면 중 하나와 접촉하는 절연 밀봉 층을 더 포함하는 반도체 장치.
117. 실시양태 108에 있어서,
상기 극성 층이 BaTiO3, PbTiO3, KNbO3, NaTaO3, BiFeO3 PbZrTiO3, Pb(Mg,Nb)O3, Pb(Mg,Nb)O3-PbTiO3, PbLaZrTiO3, Pb(Sc,Nb)O3, BaTiO3-Bi(Zn(Nb,Ta))O3, BaTiO3-BaSrTiO3, LiNbO3, LiTaO3, LiFeTaOF, SrBaNbO, BaNaNbO, KNaSrBaNbO, Bi1-xLaxFeO3, Bi1-xCexFeO3 및 BiFe1-yCoy03로 이루어진 군으로부터 선택되는 강유전성 산화물을 포함하는 반도체 장치.
118. 실시양태 108에 있어서,
상기 도펀트가 란탄족 원소 또는 니오븀을 포함하는 반도체 장치.
119. 실시양태 108에 있어서,
상기 베이스 강유전성 물질이 육방정계 결정 구조를 갖고,
상기 베이스 강유전성 물질이 LuFeO3를 포함하거나 RMnO3로 표시되는 화학식을 갖고, 이 때 R이 희토류 원소인 반도체 장치.
120. 실시양태 108에 있어서,
상기 상부 및 하부 전도성 산화물 전극 중 하나 또는 둘 다가 (La,Sr)CoO3, SrRuO3, (La,Sr)MnO3, YBa2Cu3O7, Bi2Sr2CaCu2O8, LaNiO3, SrRuO3, LaMnO3, SrMnO3, LaCoO3 또는 SrCoO3로 이루어진 군으로부터 선택되는 산화물을 포함하는 반도체 장치.
121. 제 1 및 제 2 전도성 산화물 전극 층 사이에 개재된 강유전성 산화물 층을 포함하는 커패시터를 포함하는 반도체 장치로서, 이 때
상기 강유전성 산화물 층이 도펀트로 도핑된 베이스 강유전성 산화물을 포함하고,
상기 도펀트가 도핑되지 않은 베이스 강유전성 산화물에 비해 베이스 강유전성 산화물의 잔여 분극을 5% 이상만큼 낮추는 반도체 장치.
122. 제 1 및 제 2 전도성 산화물 전극 층 사이에 개재된 강유전성 산화물 층을 포함하는 반도체 장치로서, 이 때
상기 강유전성 산화물 층이 제 1 및 제 2 전도성 산화물 전극 층 중 하나 또는 둘 다의 격자 상수의 약 20% 이내에서 일치하는 격자 상수를 갖는 반도체 장치.
123. 제 1 및 제 2 전도성 산화물 전극 층 사이에 개재된 강유전성 산화물 층을 포함하는 커패시터를 포함하는 반도체 장치로서, 이 때
상기 강유전성 산화물 층이 약 600mV 미만의 전압에서 강유전성 전이를 겪는 반도체 장치.
124. 제 1 및 제 2 전도성 산화물 전극 층 사이에 개재된 강유전성 산화물 층을 포함하는 커패시터를 포함하는 반도체 장치로서, 이 때
상기 강유전성 산화물 층이 약 50nm 미만의 두께를 갖는 반도체 장치.
125. 잔여 분극이 약 10μC/cm2를 초과하는 강유전성 산화물 층을 포함하는 반도체 장치로서, 이 때
상기 강유전성 산화물 층이 상기 강유전성 산화물 층의 금속의 원자 부위의 총 수를 기준으로 하여 약 5.0%보다 높은 농도로 란탄족 원소로 도핑되는 반도체 장치.
126. 실시양태 121에 있어서,
상기 베이스 강유전성 산화물이 약 10μC/cm2보다 큰 잔여 분극을 갖는 반도체 장치.
127. 실시앙태 121 내지 실시양태 126 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 약 200mV보다 낮은 전압에서 강유전체 상 전이를 겪는 반도체 장치.
128. 실시양태 121 내지 실시양태 127 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 약 2nm 내지 200nm의 두께를 갖는 반도체 장치.
129. 실시양태 121 내지 실시양태 128 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 제 1 및 제 2 전도성 산화물 전극 층 중 하나 또는 둘 다의 결정 격자 구조와 동일한 결정 격자 구조를 갖는 반도체 장치.
130. 실시양태 121 내지 실시양태 129 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 제 1 및 제 2 전도성 산화물 전극 층 중 하나 또는 둘 다의 격자 상수의 약 10% 내에서 일치하는 격자 상수를 갖는 반도체 장치.
131. 실시양태 121 내지 실시양태 130 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 하기로 표시되는 화학식을 갖는 반도체 장치:
A(m-x)A'xB(n-y)B'yOz
상기 식에서,
A 및 A'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 점유하고,
B 및 B'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 차지하며,
A' 및 B' 중 하나 또는 둘 다는 도펀트이고,
m, n 및 z는 정수이고,
x와 y 중 하나 또는 둘 다는 0보다 크다.
132. 실시양태 131에 있어서,
상기 A'이 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 원소인 반도체 장치.
133. 실시양태 131 또는 실시양태 132에 있어서,
상기 A'가 란탄족 원소인 반도체 장치.
134. 실시양태 131 내지 실시양태 133 중 어느 한 실시양태에 있어서,
상기 도펀트가 La를 포함하는 반도체 장치.
135. 실시양태 131 내지 실시양태 134 중 어느 한 실시양태에 있어서,
상기 A'의 양이 A 및 A'의 양을 기준으로 하여 약 0.1원자% 내지 20원자%인 반도체 장치.
136. 실시양태 131 내지 실시양태 135 중 어느 한 실시양태에 있어서,
상기 B'가 Mn, Sc, Ti, V, Cr, Co, Ni, Cu 및 Zn으로 이루어진 군으로부터 선택되는 원소인 반도체 장치.
137. 실시양태 121 내지 실시양태 136 중 어느 한 실시양태에 있어서,
상기 제 1 및 제 2 결정질 전도성 산화물 전극 중 하나 또는 둘 다가 하기로 표시되는 화학식을 갖는 산화물을 포함하는 반도체 장치:
C(p-u)C'uD(q-v)D'vOw
상기 식에서,
C 및 C'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 점유하고,
D 및 D'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 점유하고,
p, q 및 w는 정수이고,
u 및 v 중 하나 또는 둘 다는 0보다 크다.
138. 실시양태 121 내지 실시양태 137 중 어느 한 실시양태에 있어서,
상기 제 1 및 제 2 전도성 산화물 전극 층 중 하나 또는 둘 다가 약 1nm 내지 5nm의 두께를 갖는 반도체 장치.
139. 실시양태 121 내지 실시양태 138 중 어느 한 실시양태에 있어서,
상기 제 1 및 제 2 전도성 산화물 전극 층 중 하나 또는 둘 다가 0.01Ω-cm 미만의 저항률을 갖는 반도체 장치.
140. 실시양태 121 내지 실시양태 139 중 어느 한 실시양태에 있어서,
상기 제 1 및 제 2 전도성 산화물 전극 층 중 하나 또는 둘 다가 산화이리듐(Ir), 산화루테늄(Ru), 산화팔라듐(Pd), 산화오스뮴(Os), 산화레늄(Re), (La,Sr)CoO3, SrRuO3, (La,Sr)MnO3, YBa2Cu3O7, Bi2Sr2CaCu2O8, LaNiO3 및 SrTiO3 중 하나 이상을 포함하는 반도체 장치.
141. 실시양태 121 내지 실시양태 140 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 약 10nm 내지 500nm의 측방향 치수를 갖는 영역을 갖고,
상기 제 1 및 제 2 전도성 산화물 전극 층 중 하나 또는 둘 다가 그 위에 유사형 층을 형성하는 반도체 장치.
142. 실시양태 121 내지 실시양태 140 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 페로브스카이트 구조를 갖는 반도체 장치.
143. 실시양태 142에 있어서,
상기 베이스 강유전성 산화물이 Bi를 포함하는 반도체 장치.
144. 실시양태 142 또는 실시양태 143에 있어서,
상기 베이스 강유전성 산화물이 BiFeO3를 포함하는 반도체 장치.
145. 실시양태 142 내지 실시양태 144 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 Bi1-xLaxFeO3, Bi1-xCexFeO3 및 BiFe1-yCoyO3 중 하나를 포함하는 반도체 장치.
146. 실시양태 142에 있어서,
상기 베이스 강유전성 산화물이 Pb를 포함하는 반도체 장치.
147. 실시양태 142 또는 실시양태 146에 있어서,
상기 베이스 강유전성 산화물이 PbTiO3를 포함하는 반도체 장치.
148. 실시양태 142, 실시양태 146 및 실시양태 147 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 PbTi1-yZryO3 또는 PbTi1-y-zZryNbzO3를 포함하고, 여기에서 y 및 z가 각각 0보다 큰 반도체 장치.
149. 실시양태 142 내지 실시양태 148 중 어느 한 실시양태에 있어서,
상기 제 1 및 제 2 전도성 산화물 전극 층 중 하나 또는 둘 다가 SrRuO3, (La,Sr)MnO3 및 Nb-도핑된 SrTiO3중 하나 이상을 포함하는 반도체 장치.
150. 실시양태 142 내지 실시양태 149 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 제 1 및 제 2 전도성 산화물 전극 중 하나 또는 둘 다로 형성된 하나 또는 둘 다의 계면에서 페로브스카이트 구조의 본체 중심 위치를 차지하는 금속으로 종결되는 반도체 장치.
151. 실시양태 142 내지 실시양태 149 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 제 1 및 제 2 전도성 산화물 전극 층 중 하나 또는 둘 다로 형성된 하나 또는 둘 다의 계면에서 페로브스카이트 구조의 모서리 위치를 차지하는 금속으로 종결되는 반도체 장치.
152. 실시양태 141에 있어서,
상기 강유전성 산화물 층이 육방정계 구조를 갖는 반도체 장치.
153. 실시양태 152에 있어서,
상기 베이스 강유전성 산화물이 Mn을 포함하는 반도체 장치.
154. 실시양태 152 또는 실시양태 153에 있어서,
상기 베이스 강유전성 산화물이 AMnO3를 포함하고, 여기에서 A가 세륨(Ce), 디스프로슘(Dy), 에르븀(Er), 유로퓸(Eu), 가돌리늄(Gd), 홀뮴(Ho), 란탄(La), 루테튬(Lu), 네오디뮴(Nd), 프라세오디뮴(Pr), 프로메튬(Pm), 사마륨(Sm), 스칸듐(Sc), 테르븀(Tb), 툴륨(Tm), 이테르븀(Yb) 및 이트륨(Y)으로 이루어진 군으로부터 선택되는 원소인 반도체 장치.
155. 실시양태 152 내지 실시양태 154 중 어느 한 실시양태에 있어서,
상기 제 1 및 제 2 전도성 산화물 전극 층 중 하나 또는 둘 다가 Ir2O3 또는 IrO2를 포함하는 반도체 장치.
156. 실시양태 121 내지 실시양태 141 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이, 자발적인 분극이 구조적 상 전이를 수반하는 부적절한 강유전성 물질을 포함하는 반도체 장치.
157. 실시양태 156에 있어서,
상기 베이스 강유전성 산화물 층이 Lu를 포함하는 반도체 장치.
158. 실시양태 156 또는 실시양태 157에 있어서,
상기 베이스 강유전성 산화물이 다른 산화물과 교대하는 SrTiO3를 포함하는 초격자를 포함하는 반도체 장치.
159. 실시양태 156 내지 실시양태 158 중 어느 한 실시양태에 있어서,
상기 베이스 강유전성 산화물이 PbTiO3와 교대하는 SrTiO3를 포함하는 초격자를 포함하는 반도체 장치.
160. 실시양태 156 내지 실시양태 158 중 어느 한 실시양태에 있어서,
상기 베이스 강유전성 산화물이 LaAlO3와 교대하는 SrTiO3를 포함하는 초격자를 포함하는 반도체 장치.
161. 실시양태 121 내지 실시양태 160 중 어느 한 실시양태에 있어서,
전기장의 인가 시에, 상기 강유전성 산화물 층이 약 250mV 미만의 에너지 장벽에 의해 분리된 이중 전위 우물의 국부 최소값 사이에서 에너지적으로 변동하는 반도체 장치.
162. 실시양태 121 내지 실시양태 161중 어느 한 실시양태에 있어서,
상기 제 1 및 제 2 전도성 산화물 전극 층 중 하나 또는 둘 다가 강유전성 산화물 층 반대쪽 면에 형성된 장벽 층을 그 위에 갖는 반도체 장치.
163. 실시양태 162에 있어서,
상기 장벽 층이 내화성 금속 또는 금속간 화합물을 포함하는 반도체 장치.
164. 실시양태 162 또는 실시양태 163에 있어서,
상기 장벽 층이 Ti-Al 합금, Ni-Al 합금, Ni-Ti 합금, Ni-Ga 합금, Ni-Mn-Ga 합금, Fe-Ga 합금, 금속 붕화물, 금속 탄화물, 금속 질화물, Ta 금속, W 금속 및 Co 금속 중 하나 이상을 포함하는 반도체 장치.
165. 실시양태 121 내지 실시양태 165 중 어느 한 실시양태에 있어서,
상기 반도체 장치가 강유전성 산화물 층, 제 1 산화물 전극 층 및 제 2 전도성 산화물 전극 층 중 하나 이상의 두 측면 중 하나와 접촉하는 측면 장벽 층을 더 포함하는 반도체 장치.
166. 실시양태 165에 있어서,
상기 측면 장벽 층이 금속 산화물을 포함하는 반도체 장치.
167. 실시양태 165 또는 실시양태 166에 있어서,
상기 측면 장벽 층이 Al 또는 Mg를 포함하는 금속 산화물을 포함하는 반도체 장치.
168. 실시양태 121 내지 실시양태 167 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층의 잔여 분극이 비휘발성인 반도체 장치.
169. 실시양태 121 내지 실시양태 168 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층의 잔여 분극이, 강유전성 산화물 층이 상유전성이 되도록 휘발성인 반도체 장치.
170. 실시양태 121 내지 실시양태 169 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층, 제 1 산화물 전극 층 및 제 2 전도성 산화물 전극 층 중 하나 이상이 적층 방향에 수직인 수직 방향으로 구배되는 조성을 갖는 반도체 장치.
171. 실시양태 121 내지 실시양태 170 중 어느 한 실시양태에 있어서,
상기 반도체 장치가 트랜지스터를 더 포함하고,
상기 커패시터가 트랜지스터의 드레인에 전기적으로 연결되는 반도체 장치.
172. 잔여 분극이 약 10μC/cm2를 초과하는 강유전성 산화물 층을 포함하는 물질의 조성물로서, 이 때
상기 강유전성 산화물 층이 강유전성 산화물 층의 금속의 총 원자 부위 수를 기준으로 하여 약 5.0%보다 높은 농도로 란탄족 원소를 포함하는 도펀트로 도핑되는 베이스 강유전성 산화물을 포함하는 물질의 조성물.
173. 실시양태 172에 있어서,
상기 강유전성 산화물 층이 약 200mV 미만의 전압에서 강유전체 상 전이를 겪는 조성물.
174. 실시양태 172 또는 실시양태 173에 있어서,
상기 강유전성 산화물 층이 약 2nm 내지 200nm의 두께를 갖는 조성물.
175. 실시양태 172 내지 실시양태 174 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 하기로 표시되는 화학식을 갖는 조성물:
A(m-x)A'xB(n-y)B'yOz
상기 식에서,
A 및 A'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 차지하고,
B 및 B'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 차지하고,
A' 및 B' 중 하나 또는 둘 다는 도펀트이고,
m, n 및 z는 정수이고,
x 및 y 중 하나 또는 둘 다는 0보다 크다.
176. 실시양태 175에 있어서,
상기 A'가 란탄족 원소인 조성물.
177. 실시양태 176에 있어서,
상기 A'가 La인 조성물.
178. 실시양태 175 내지 실시양태 177 중 어느 한 실시양태에 있어서,
상기 A'의 양이 A의 양을 기준으로 약 0.1원자% 내지 20원자%인 조성물.
179. 실시양태 175 내지 실시양태 177 중 어느 한 실시양태에 있어서,
상기 B'가 Mn, Sc, Ti, V, Cr, Co, Ni, Cu 및 Zn으로 이루어진 군으로부터 선택되는 원소인 조성물.
180. 실시양태 172 내지 179 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 페로브스카이트 구조를 갖는 조성물.
181. 실시양태 180에 있어서,
상기 베이스 강유전성 산화물이 Bi를 포함하는 조성물.
182. 실시양태 180 또는 실시양태 181에 있어서,
상기 베이스 강유전성 산화물이 BiFeO3를 포함하는 조성물.
183. 실시양태 180 내지 실시양태 182 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 Bi1-xLaxFeO3, Bi1-xCexFeO3 및 BiFe1-yCoyO3 중 하나를 포함하는 조성물.
184. 실시양태 180에 있어서,
상기 베이스 강유전성 산화물이 Pb를 포함하는 조성물.
185. 실시양태 184에 있어서,
상기 베이스 강유전성 산화물이 PbTiO3를 포함하는 조성물.
186. 실시양태 184 또는 실시양태 185에 있어서,
상기 강유전성 산화물 층이 PbTi1-yZryO3 또는 PbTi1-y-zZryNbzO3를 포함하고, 여기에서 y 및 z가 각각 0보다 큰 조성물.
187. 실시양태 172 내지 실시양태 179 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 육방정계 구조를 갖는 조성물.
188. 실시양태 187에 있어서,
상기 베이스 강유전성 산화물이 Mn을 포함하는 조성물.
189. 실시양태 187 또는 실시양태 188에 있어서,
상기 베이스 강유전성 산화물이 Yi1-xMnxO3를 포함하는 조성물.
190. 실시양태 172 내지 실시양태 179 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이, 자발적인 분극이 구조적 상 전이를 수반하는 부적절한 강유전성 물질를 포함하는 조성물.
191. 실시양태 190에 있어서,
상기 베이스 강유전성 산화물 층이 Lu를 포함하는 조성물.
192. 실시양태 190 또는 실시양태 191에 있어서,
상기 베이스 강유전성 산화물이 다른 산화물과 교대하는 SrTiO3를 포함하는 초격자를 포함하는 조성물.
193. 실시양태 190 내지 실시양태 192 중 어느 한 실시양태에 있어서,
상기 베이스 강유전성 산화물이 PbTiO3와 교대하는 SrTiO3를 포함하는 초격자를 포함하는 조성물.
194. 실시양태 190 내지 실시양태 192 중 어느 한 실시양태에 있어서,
상기 베이스 강유전성 산화물이 LaAlO3와 교대하는 SrTiO3를 포함하는 초격자를 포함하는 조성물.
195. 실시양태 172 내지 실시양태 194 중 어느 한 실시양태에 있어서,
전기장의 인가 시에, 상기 강유전성 산화물 층이 약 250mV 미만의 에너지 장벽에 의해 분리된 이중 전위 우물의 국소 최소값 사이에서 에너지적으로 변동하는 조성물.
196. 실시양태 172 내지 195 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층의 잔여 분극이 비휘발성인 조성물.
197. 실시양태 172 내지 196 중 어느 한 실시양태에 있어서,
상기 강유전성 산화물 층이 상유전성이도록 강유전성 산화물 층의 잔여 분극이 휘발성인 조성물.
198. 실시양태 149에 있어서,
상기 제 1 및 제 2 전도성 산화물 전극 층 중 하나 또는 둘 다가 전도성 이원 산화물을 추가로 포함하고, SrRuO3, (La,Sr)MnO3 및 Nb-도핑된 SrTiO3 중 하나 이상이 이원 산화물과 강유전성 산화물 층 사이에 개재된 반도체 장치.
199. 실시양태 198에 있어서,
상기 이원 산화물이 산화이리듐(Ir), 산화루테늄(Ru), 산화팔라듐(Pd), 산화오스뮴(Os) 및 산화레늄(Re)으로 이루어진 군으로부터 선택되는 반도체 장치.
200. 실시양태 152 내지 실시양태 154 중 어느 한 실시양태에 있어서,
상기 제 1 및 제 2 전도성 산화물 전극 층 중 하나 또는 둘 다가 델라포사이트 구조를 갖는 육방정계 전도성 산화물을 포함하는 반도체 장치.
201. 실시양태 200에 있어서,
상기 델라포사이트 구조를 갖는 육방정계 전도성 산화물이 PtCoO2, PdCoO2, 및 Al-도핑된 ZnO 중 하나 이상을 포함하는 반도체 장치.
202. 실시양태 164에 있어서,
상기 장벽 층이 Ti3Al, TiAl, TiAl3, Ni3Al, NiAl3 NiAl, Ni2MnGa, FeGa 및 Fe3Ga 중 하나 이상을 포함하는 반도체 장치.
203. 실시양태 165 또는 실시양태 166에 있어서,
상기 측면 장벽 층이 MgO, TiAlO 및 LaAlO로 이루어진 군으로부터 선택되는 산화물을 포함하는 반도체 장치.
204. 실시양태 165에 있어서,
상기 측면 장벽 층이 산화, 불소화 및/또는 염소화에 의해 패시베이션된 제 1 및 제 2 전도성 산화물 전극 층 및 강유전성 산화물 층 중 하나 이상의 측벽 중 하나 또는 둘 다를 포함하는 반도체 장치.
205. 실시양태 125 또는 실시양태 172에 있어서,
상기 강유전성 산화물 층이 하기로 표시되는 화학식을 갖는 반도체 장치 또는 물질의 조성물:
A(m-x)A'xB(n-y)B'yOz
상기 식에서,
A 및 A'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 점유하고,
B 및 B'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 차지하고,
A' 및 B' 중 하나 또는 둘 다가 도펀트이고,
m, n 및 z는 정수이고,
x와 y 중 하나 또는 둘 다는 0보다 크다.
206. 실시양태 205 또는 실시양태 85에 있어서,
상기 도펀트 원소가 강유전성 산화물 층의 금속의 원자 부위의 총 수를 기준으로 약 12.5%보다 큰 농도로 존재하는 반도체 장치 또는 물질의 조성물.
207. 실시양태 205 또는 실시양태 85에 있어서,
상기 강유전성 산화물 층의 금속이 Bi인 반도체 장치 또는 물질의 조성물.
208. 실시양태 205 또는 실시양태 85에 있어서,
상기 강유전성 산화물 층이 BiFeO3인 반도체 장치 또는 물질의 조성물.
209. 실시양태 1 내지 실시양태 120 중 어느 한 실시양태에 있어서,
상기 도펀트가 베이스 극성 물질의 금속과 상호 교환 가능한 원자 격자 위치를 차지하고, 상기 극성 층에서 도펀트가 베이스 극성 물질의 금속과 다른 산화 상태를 갖는 반도체 장치, 커패시터 또는 조성물.
본 개시내용의 양태는 다양한 전자 장치에서 구현될 수 있다. 전자 장치의 예에는 소비자 전자 제품, 소비자 전자 제품의 부품, 전자 시험 장비, 기지국과 같은 휴대 통신 인프라 등이 포함될 수 있지만, 이들로 국한되지는 않는다. 전자 장치의 예는 스마트 폰과 같은 휴대 전화, 스마트 워치 또는 이어 피스(ear piece)와 같은 웨어러블 컴퓨팅 장치, 전화, 텔레비전, 컴퓨터 모니터, 컴퓨터, 모뎀, 휴대용 컴퓨터, 랩탑 컴퓨터, 태블릿 컴퓨터, 개인 휴대 정보 단말기(PDA), 전자레인지, 냉장고, 자동차 전자 시스템과 같은 차량 전자 시스템, 스테레오 시스템, DVD 플레이어, CD 플레이어, MP3 플레이어 같은 디지털 음악 플레이어, 라디오, 캠코더, 디지털 카메라 등의 카메라, 휴대용 메모리 칩, 세탁기, 건조기, 세탁기/건조기, 주변기기, 시계 등을 포함할 수 있지만, 이들로 한정되지는 않는다. 또한, 전자 장치는 완성되지 않은 제품을 포함할 수 있다. 본 개시내용의 양태는 특히 레이더, 커뮤니티 안테나 텔레비전(CATV), 레이더 방해 전파 및 무선 통신 기지국 등과 같은 군사 및 우주 적용 분야를 비롯하여, 고전력, 고주파수 대역, 개선된 선형성 및/또는 개선된 효율성이 요구되는 다양한 무선 통신 기술에서 구현될 수 있다.
문맥이 명백하게 달리 요구하지 않는 한, 상세한 설명 및 청구범위 전체에 걸쳐, "포함하다", "포함하는" 등의 단어는 배타적이거나 완벽한 의미가 아니라 포괄적인 의미로, 즉, "포함하지만 이들로 국한되지는 않는"의 의미로 해석되어야 한다. 본 명세서에서 일반적으로 사용되는 "결합된(coupled)"이라는 단어는 직접 연결되거나 하나 이상의 중간 요소를 통해 연결될 수 있는 둘 이상의 요소를 지칭한다. 마찬가지로, 본 명세서에서 일반적으로 사용되는 "연결된(connected)"이라는 단어는 직접 연결되거나 하나 이상의 중간 요소를 통해 연결될 수 있는 둘 이상의 요소를 지칭한다. 또한, "본원에", "상기", "아래에"라는 단어 및 이와 유사한 의미를 지닌 단어는 본원에서 사용될 때 이 명세서의 특정 일부가 아니라 전체 명세서를 나타낸다. 문맥이 허용하는 경우, 단수 또는 복수를 사용하는 상기 상세한 설명에서의 단어는 각각 복수 또는 단수를 포함할 수도 있다. 두 개 이상의 항목의 목록과 관련하여 "또는"이라는 단어는 다음과 같은 단어 해석을 모두 포함한다: 목록의 임의의 항목, 목록의 모든 항목 및 목록의 항목의 임의의 조합.
더욱이, 본원에서 사용된 조건부 언어, 예를 들어 "할 수 있다", "일 수 있다", "예를 들면", "예컨대", "~와 같은" 등은, 다르게 구체적으로 언급되거나 사용된 문맥 내에서 달리 이해되지 않는 한, 일반적으로 다른 실시양태가 특정 특징, 요소 및/또는 상태를 포함하지 않는 반면 특정 실시예는 그러한 특정 특징, 요소 및/또는 상태를 포함한다는 것을 전달하도록 의도된다. 따라서, 이러한 조건부 언어는 일반적으로 특징, 요소 및/또는 상태가 하나 이상의 실시양태에 대해 어떤 방식으로든 필요하다는 것을 암시하거나, 또는 이러한 특징, 요소 및/또는 상태가 임의의 특정 실시양태에 포함되거나 그들 실시양태에서 수행되어야 하는지의 여부를 암시하지 않는다. .
특정 실시양태가 설명되었지만, 이들 실시양태는 단지 예로서 제시되었으며, 본 개시내용의 범위를 제한하고자 의도되지 않는다. 실제로, 본원에 기재된 신규한 장치, 방법 및 시스템은 다양한 다른 형태로 구현될 수 있으며; 또한, 본 개시내용의 취지를 벗어나지 않고 본 명세서에 기재된 방법 및 시스템의 형태에서 다양한 생략, 대체 및 변경이 이루어질 수 있다. 예를 들어, 블록이 주어진 배열로 제시되지만, 다른 실시양태는 상이한 구성요소 및/또는 회로 토폴로지(topology)로 유사한 기능을 수행할 수 있고, 일부 블록은 삭제, 이동, 추가, 세분화, 결합 및/또는 수정될 수 있다. 이들 블록 각각은 다양한 상이한 방식으로 구현될 수 있다. 전술한 다양한 실시양태의 요소 및 작용의 임의의 적절한 조합을 결합하여 추가적인 실시양태를 제공할 수 있다. 상술한 다양한 특징 및 프로세스는 서로 독립적으로 구현될 수 있거나 다양한 방식으로 결합될 수 있다. 본 개시내용의 특징의 모든 가능한 조합 및 하위 조합은 본 개시내용의 범위 내에 속하는 것으로 의도된다.
Claims (33)
- 도펀트로 도핑된 결정질 베이스 극성 물질을 포함하는 극성 층, 및
극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극
을 포함하는, 커패시터를 포함하는 반도체 장치로서, 이 때
상기 베이스 극성 물질이 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고,
상기 도펀트가 하나 이상의 금속 원소와 상이한 금속 원소를 포함하고, 상기 커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 많이 차이가 나도록 하는 농도로 존재하고,
상기 극성 층이 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다의 격자 상수의 약 20% 내에서 일치하는 격자 상수를 가지며,
제 1 결정질 전도성 또는 반도체성 산화물 전극이, 극성 층의 적어도 일부가 제 1 결정질 전도성 또는 반도체성 산화물 전극 상에 유사형으로(pseudomorphically) 형성되도록, 그 위에 극성 층을 성장시키기 위한 주형으로서 작용하는, 반도체 장치. - 제 1 항에 있어서,
커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 많이 차이나는, 반도체 장치. - 제 2 항에 있어서,
강유전성 스위칭 전압이 약 1200mV보다 낮은, 반도체 장치. - 제 1 항에 있어서,
제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 약 0.5nm 내지 50nm의 두께를 갖는, 반도체 장치. - 제 2 항에 있어서,
제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 0.01Ω-cm 미만의 전기 저항률을 갖는, 반도체 장치. - 제 1 항에 있어서,
극성 층 및 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 동일한 결정 구조를 갖는, 반도체 장치. - 제 6 항에 있어서,
도펀트가 란탄족 원소 또는 니오븀을 포함하는, 반도체 장치. - 제 7 항에 있어서,
극성 층이 약 10nm 내지 500nm의 측방향 치수를 갖는 영역을 포함하며,
상기 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 그 위에서 유사형(pseudomorphic)인, 반도체 장치. - 제 6 항에 있어서,
동일한 결정 구조가 페로브스카이트(perovskite) 구조이고,
극성 층이 BaTiO3, PbTiO3, KNbO3, NaTaO3, BiFeO3 PbZrTiO3, Pb(Mg,Nb)O3, Pb(Mg,Nb)O3-PbTiO3, PbLaZrTiO3, Pb(Sc,Nb)O3, BaTiO3-Bi(Zn(Nb,Ta))O3, BaTiO3-BaSrTiO3, LiNbO3, LiTaO3, LiFeTaOF, SrBaNbO, BaNaNbO, KNaSrBaNbO, Bi1-xLaxFeO3, Bi1-xCexFeO3 및 BiFe1-yCoyO3로 이루어진 군으로부터 선택되는 강유전성 산화물을 포함하는, 반도체 장치. - 제 9 항에 있어서,
제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 (La,Sr)CoO3, SrRuO3, (La,Sr)MnO3, YBa2Cu3O7, Bi2Sr2CaCu2O8, LaNiO3, SrRuO3, LaMnO3, SrMnO3, LaCoO3 또는 SrCoO3로 이루어진 군으로부터 선택되는 산화물을 포함하는, 반도체 장치. - 제 10 항에 있어서,
극성 층이 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다와 직접 접촉하고,
반도체 장치가, 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다 상에 형성되고 산화이리듐(Ir), 산화루테늄(Ru), 산화팔라듐(Pd), 산화오스뮴(Os) 또는 산화레늄(Re)으로 이루어진 군으로부터 선택되는 전도성 2원 금속 산화물을 포함하는 추가 전극을 추가로 포함하는, 반도체 장치. - 제 6 항에 있어서,
동일한 결정 구조가 육방정계 결정 구조이고,
극성 층이 LuFeO3를 포함하거나 RMnO3로 표시되는 화학식을 갖고, 이 때 R이 희토류 원소인, 반도체 장치. - 제 1 항에 있어서,
제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 육방정계 구조, 델라포사이트(delaffosite) 구조, 스피넬(spinel) 구조 또는 입방정계 구조 중 하나를 갖는, 반도체 장치. - 제 13 항에 있어서,
제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 PtCoO2, PdCoO2, Al-도핑된 ZnO, Fe3O4, LiV2O4 또는 Sn-도핑된 In2O3 중 하나 이상을 포함하는, 반도체 장치. - 제 1 항에 있어서,
반도체 장치가 트랜지스터를 추가로 포함하고,
커패시터가 상기 트랜지스터의 드레인에 전기적으로 연결되는, 반도체 장치. - 도펀트로 치환 도핑된 베이스 극성 물질을 포함하는 결정질 극성 층; 및
상기 결정질 극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극
을 포함하는, 커패시터 스택을 포함하는 반도체 장치로서, 이 때
상기 베이스 극성 물질이 페로브스카이트 구조 또는 육방정계 결정 구조 중 하나를 갖는 금속 산화물을 포함하고;
상기 도펀트가 금속 산화물의 금속(들)과 상이한 4d 계열, 5d 계열, 4f 계열 또는 5f 계열 중 하나의 금속을 포함하며;
상기 결정질 극성 층이 상기 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다와 동일한 결정 구조를 갖는, 반도체 장치. - 제 16 항에 있어서,
결정질 극성 층이 제 1 및 제 2 결정질 전도성 산화물 전극 중 하나 또는 둘 다의 격자 상수의 약 20% 내에서 일치하는 격자 상수를 갖는, 반도체 장치. - 제 17 항에 있어서,
동일한 결정 구조가 페로브스카이트 결정 구조이고,
극성 층이 하기로 표시되는 화학식을 갖는 강유전성 산화물을 포함하는, 반도체 장치:
A (m-x) A' x B (n-y) B' y O z
상기 식에서,
A 및 A'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 차지하고,
B 및 B'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 차지하고,
A' 및 B' 중 하나 또는 둘 다는 도펀트이고,
m, n 및 z는 정수이며,
x 및 y 중 하나 또는 둘 다는 0보다 크다. - 제 18 항에 있어서,
제 1 및 제 2 결정질 전도성 산화물 전극 중 하나 또는 둘 다가 하기로 표시되는 화학식을 갖는 산화물을 포함하는, 반도체 장치:
C (p-u) C' u D (q-v) D' v O w
상기 식에서,
C 및 C'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 차지하고,
D 및 D'는 페로브스카이트 결정 구조에서 상호 교환 가능한 원자 위치를 차지하고,
p, q 및 w는 정수이고,
u 및 v 중 하나 또는 둘 다는 0보다 크다. - 제 19 항에 있어서,
극성 층이 BaTiO3, PbTiO3, KNbO3, NaTaO3, BiFeO3 PbZrTiO3, Pb(Mg,Nb)O3, Pb(Mg,Nb)O3-PbTiO3, PbLaZrTiO3, Pb(Sc,Nb)O3, BaTiO3-Bi(Zn(Nb,Ta))O3, BaTiO3-BaSrTiO3, LiNbO3, LiTaO3, LiFeTaOF, SrBaNbO, BaNaNbO, KNaSrBaNbO, Bi1-xLaxFeO3, Bi1-xCexFeO3 및 BiFe1-yCoyO3로 이루어진 군으로부터 선택되는 페로브스카이트 구조를 갖는 강유전성 산화물을 포함하는, 반도체 장치. - 제 20 항에 있어서,
제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 (La,Sr)CoO3, SrRuO3, (La,Sr)MnO3, YBa2Cu3O7, Bi2Sr2CaCu2O8, LaNiO3, SrRuO3, LaMnO3, SrMnO3, LaCoO3 또는 SrCoO3로 이루어진 군으로부터 선택되는 산화물을 포함하는, 반도체 장치. - 제 21 항에 있어서,
극성 층이 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다와 직접 접촉하고,
반도체 장치가 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극중 하나 또는 둘 다 상에 형성되고, 산화이리듐(Ir), 산화루테늄(Ru), 산화팔라듐(Pd), 산화오스뮴(Os) 또는 산화레늄(Re)으로 이루어진 군으로부터 선택되는 전도성 이원 금속 산화물을 포함하는 추가 전극을 추가로 포함하는, 반도체 장치. - 제 17 항에 있어서,
동일한 결정 구조가 육방정계 결정 구조이고,
극성 층이 LuFeO3를 포함하거나 RMnO3로 표시되는 화학식을 갖고, 이 때 R이 희토류 원소인, 반도체 장치. - 제 17 항에 있어서,
반도체 장치가 트랜지스터를 추가로 포함하고,
커패시터가 상기 트랜지스터의 드레인에 전기적으로 연결되는, 반도체 장치. - 제 24 항에 있어서,
극성 층이, 반도체 장치가 비휘발성 메모리 장치이도록 적어도 하루 동안 지속되는 잔여 분극을 갖는, 반도체 장치. - 도펀트로 도핑된 결정질 베이스 극성 물질을 포함하는 극성 층, 및
극성 층의 반대 면 상의 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극
을 포함하는, 커패시터를 포함하는 반도체 장치로서, 이 때
상기 베이스 극성 물질이 하나 이상의 금속 원소 및 산소 또는 질소 중 하나 또는 둘 다를 포함하고,
상기 도펀트가 하나 이상의 금속과 상이한 금속 원소를 포함하고, 극성 층의 잔여 분극이 도펀트가 없는 베이스 극성 물질의 잔여 분극과 약 5μC/cm2보다 크게 차이가 나도록 하는 농도로 존재하고,
상기 극성 층이 제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다의 격자 상수의 약 20% 내에서 일치하는 격자 상수를 가지며,
상기 제 1 결정질 전도성 또는 반도체성 산화물 전극이, 극성 층의 적어도 일부가 제 1 결정질 전도성 또는 반도체성 산화물 전극 상에서 간섭적으로 변형되도록(coherently strained), 그 위에 극성 층을 성장시키기 위한 주형으로서 작용하는, 반도체 장치. - 제 26 항에 있어서,
베이스 극성 물질이 베이스 강유전성 물질을 포함하고,
도펀트의 농도를 증가시키면 베이스 강유전성 물질의 잔여 분극이 감소되는, 반도체 장치. - 제 26 항에 있어서,
커패시터의 강유전성 스위칭 전압이 도펀트로 도핑되지 않은 베이스 극성 물질을 갖는 커패시터의 강유전성 스위칭 전압과 약 100mV보다 많이 차이나는, 반도체 장치. - 제 28 항에 있어서,
강유전성 스위칭 전압이 약 1200mV보다 낮은, 반도체 장치. - 제 26 항에 있어서,
제 1 및 제 2 결정질 전도성 또는 반도체성 산화물 전극 중 하나 또는 둘 다가 (La,Sr)CoO3, SrRuO3, (La,Sr)MnO3, YBa2Cu3O7, Bi2Sr2CaCu2O8, LaNiO3, SrRuO3, LaMnO3, SrMnO3, LaCoO3 또는 SrCoO3로 이루어진 군으로부터 선택되는 산화물을 포함하는, 반도체 장치. - 제 1 항에 있어서,
도펀트가 베이스 극성 물질의 금속 원소와 상호 교환 가능한 원자 격자 위치를 차지하고,
극성 층에서, 도펀트가 베이스 극성 물질 중 금속의 산화 상태와 다른 산화 상태를 갖는, 반도체 장치. - 제 16 항에 있어서,
도펀트가 베이스 극성 물질의 금속 원소와 상호 교환 가능한 원자 격자 위치를 차지하고,
극성 층에서, 도펀트가 베이스 극성 물질 중 금속의 산화 상태와 다른 산화 상태를 갖는, 반도체 장치. - 제 26 항에 있어서,
도펀트가 베이스 극성 물질의 금속 원소와 상호 교환 가능한 원자 격자 위치를 차지하고,
극성 층에서, 도펀트가 베이스 극성 물질 중 금속의 산화 상태와 다른 산화 상태를 갖는, 반도체 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962831044P | 2019-04-08 | 2019-04-08 | |
| US62/831,044 | 2019-04-08 | ||
| PCT/US2020/027108 WO2020210261A1 (en) | 2019-04-08 | 2020-04-07 | Doped polar layers and semiconductor device incorporating same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210151146A true KR20210151146A (ko) | 2021-12-13 |
Family
ID=72661937
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217036380A KR20210149161A (ko) | 2019-04-08 | 2020-04-07 | 도핑된 극성 층 및 이를 포함하는 반도체 장치 |
| KR1020217036382A KR20210151146A (ko) | 2019-04-08 | 2020-04-07 | 도핑된 극성 층 및 이를 포함하는 반도체 장치 |
| KR1020217036381A KR20210149162A (ko) | 2019-04-08 | 2020-04-07 | 도핑된 극성 층 및 이를 포함하는 반도체 장치 |
| KR1020217036383A KR20210151147A (ko) | 2019-04-08 | 2020-04-07 | 도핑된 극성 층 및 이를 포함하는 반도체 장치 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217036380A KR20210149161A (ko) | 2019-04-08 | 2020-04-07 | 도핑된 극성 층 및 이를 포함하는 반도체 장치 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217036381A KR20210149162A (ko) | 2019-04-08 | 2020-04-07 | 도핑된 극성 층 및 이를 포함하는 반도체 장치 |
| KR1020217036383A KR20210151147A (ko) | 2019-04-08 | 2020-04-07 | 도핑된 극성 층 및 이를 포함하는 반도체 장치 |
Country Status (7)
| Country | Link |
|---|---|
| US (22) | US11164976B2 (ko) |
| JP (4) | JP2022523265A (ko) |
| KR (4) | KR20210149161A (ko) |
| CN (4) | CN113906562A (ko) |
| DE (4) | DE112020001902T5 (ko) |
| TW (3) | TW202105684A (ko) |
| WO (4) | WO2020210263A1 (ko) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11251365B2 (en) | 2018-03-30 | 2022-02-15 | Intel Corporation | High blocking temperature spin orbit torque electrode |
| US11257613B2 (en) | 2018-03-31 | 2022-02-22 | Intel Corporation | Spin orbit torque (SOT) memory devices with enhanced tunnel magnetoresistance ratio and their methods of fabrication |
| US11575083B2 (en) | 2018-04-02 | 2023-02-07 | Intel Corporation | Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory |
| US11398562B2 (en) | 2018-06-14 | 2022-07-26 | Intel Corporation | Magnetoelectric spin orbit logic transistor with a spin filter |
| US11393515B2 (en) | 2018-06-14 | 2022-07-19 | Intel Corporation | Transition metal dichalcogenide based spin orbit torque memory device |
| US11245068B2 (en) | 2018-06-14 | 2022-02-08 | Intel Corporation | Transition metal dichalcogenide based magnetoelectric memory device |
| US11502188B2 (en) | 2018-06-14 | 2022-11-15 | Intel Corporation | Apparatus and method for boosting signal in magnetoelectric spin orbit logic |
| US11374163B2 (en) | 2018-06-19 | 2022-06-28 | Intel Corporation | Spin orbit memory with multiferroic material |
| US11476412B2 (en) | 2018-06-19 | 2022-10-18 | Intel Corporation | Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory |
| US11665975B2 (en) | 2018-06-19 | 2023-05-30 | Intel Corporation | Spin orbit coupling memory device with top spin orbit coupling electrode and selector |
| US11508903B2 (en) | 2018-06-28 | 2022-11-22 | Intel Corporation | Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance |
| US11367749B2 (en) | 2018-06-28 | 2022-06-21 | Intel Corporation | Spin orbit torque (SOT) memory devices and their methods of fabrication |
| US11380838B2 (en) | 2018-06-29 | 2022-07-05 | Intel Corporation | Magnetic memory devices with layered electrodes and methods of fabrication |
| US11444237B2 (en) | 2018-06-29 | 2022-09-13 | Intel Corporation | Spin orbit torque (SOT) memory devices and methods of fabrication |
| US11362263B2 (en) | 2018-06-29 | 2022-06-14 | Intel Corporation | Spin orbit torque (SOT) memory devices and methods of fabrication |
| US11616192B2 (en) | 2018-06-29 | 2023-03-28 | Intel Corporation | Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication |
| US11411047B2 (en) | 2018-09-11 | 2022-08-09 | Intel Corporation | Stacked transistor bit-cell for magnetic random access memory |
| US11411046B2 (en) | 2018-09-11 | 2022-08-09 | Intel Corporation | Semiconductor device heat extraction by spin thermoelectrics |
| US11264558B2 (en) | 2018-09-11 | 2022-03-01 | Intel Corporation | Nano-rod spin orbit coupling based magnetic random access memory with shape induced perpendicular magnetic anisotropy |
| US11387404B2 (en) | 2018-09-13 | 2022-07-12 | Intel Corporation | Magnetoelectric spin orbit logic based minority gate |
| US11581417B2 (en) | 2018-09-13 | 2023-02-14 | Intel Corporation | Improper ferroelectric active and passive devices |
| US11411172B2 (en) | 2018-09-13 | 2022-08-09 | Intel Corporation | Magnetoelectric spin orbit logic based full adder |
| US11594270B2 (en) | 2018-09-25 | 2023-02-28 | Intel Corporation | Perpendicular spin injection via spatial modulation of spin orbit coupling |
| US11476408B2 (en) | 2018-09-27 | 2022-10-18 | Intel Corporation | Spin orbit torque (SOT) memory devices with enhanced magnetic anisotropy and methods of fabrication |
| US11557717B2 (en) | 2018-11-16 | 2023-01-17 | Intel Corporation | Transition metal dichalcogenide based spin orbit torque memory device with magnetic insulator |
| US11276730B2 (en) | 2019-01-11 | 2022-03-15 | Intel Corporation | Spin orbit torque memory devices and methods of fabrication |
| US11574666B2 (en) | 2019-01-11 | 2023-02-07 | Intel Corporation | Spin orbit torque memory devices and methods of fabrication |
| US11594673B2 (en) | 2019-03-27 | 2023-02-28 | Intel Corporation | Two terminal spin orbit memory devices and methods of fabrication |
| US11557629B2 (en) | 2019-03-27 | 2023-01-17 | Intel Corporation | Spin orbit memory devices with reduced magnetic moment and methods of fabrication |
| KR20210149161A (ko) | 2019-04-08 | 2021-12-08 | 케플러 컴퓨팅 인크. | 도핑된 극성 층 및 이를 포함하는 반도체 장치 |
| US11063131B2 (en) * | 2019-06-13 | 2021-07-13 | Intel Corporation | Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering |
| US11699765B2 (en) | 2020-11-27 | 2023-07-11 | Samsung Electronics Co., Ltd. | Semiconductor device |
| KR20220107850A (ko) * | 2021-01-26 | 2022-08-02 | 삼성전자주식회사 | 커패시터 및 이를 포함하는 반도체 장치 |
| DE102021107402B4 (de) * | 2021-03-24 | 2024-10-10 | Helmholtz-Zentrum Dresden - Rossendorf E. V. | Elektronisches Bauteil, Bauteilanordnung, Funktionsschicht zum Bilden eines elektronischen Bauteils und Verfahren zum Herstellen eines elektronischen Bauteils |
| CN113421881B (zh) * | 2021-05-26 | 2022-08-19 | 复旦大学 | 通过金属扩散调节铁电存储器表面层有效厚度的方法 |
| JP7382988B2 (ja) | 2021-06-29 | 2023-11-17 | キヤノンアネルバ株式会社 | 積層構造体の製造方法 |
| US11832451B1 (en) | 2021-08-06 | 2023-11-28 | Kepler Computing Inc. | High density ferroelectric random access memory (FeRAM) devices and methods of fabrication |
| US11825663B2 (en) * | 2021-08-17 | 2023-11-21 | Globalfoundries U.S. Inc. | Ferroelectric nonvolatile memory device and integration schemes |
| US12051474B2 (en) | 2021-08-23 | 2024-07-30 | Cornell University | Resistive electrodes on ferroelectric devices for linear piezoelectric programming |
| TWI802971B (zh) * | 2021-08-23 | 2023-05-21 | 旺宏電子股份有限公司 | 記憶體晶胞，記憶體裝置之製造方法及其操作方法 |
| US12069857B2 (en) | 2021-08-23 | 2024-08-20 | Macronix International Co., Ltd. | Memory cell, memory device manufacturing method and memory device operation method thereof |
| US11942133B2 (en) | 2021-09-02 | 2024-03-26 | Kepler Computing Inc. | Pedestal-based pocket integration process for embedded memory |
| US12069866B2 (en) | 2021-09-02 | 2024-08-20 | Kepler Computing Inc. | Pocket integration process for embedded memory |
| US12108607B1 (en) | 2021-10-01 | 2024-10-01 | Kepler Computing Inc. | Devices with continuous electrode plate and methods of fabrication |
| WO2023084275A1 (en) | 2021-11-10 | 2023-05-19 | Silanna UV Technologies Pte Ltd | Ultrawide bandgap semiconductor devices including magnesium germanium oxides |
| CN118369767A (zh) | 2021-11-10 | 2024-07-19 | 斯兰纳Uv科技有限公司 | 外延氧化物材料、结构和装置 |
| US11961877B1 (en) | 2021-12-14 | 2024-04-16 | Kepler Computing Inc. | Dual hydrogen barrier layer for trench capacitors integrated with low density film for logic structures |
| US11869928B2 (en) | 2021-12-14 | 2024-01-09 | Kepler Computing Inc. | Dual hydrogen barrier layer for memory devices |
| US12094923B2 (en) * | 2022-01-31 | 2024-09-17 | Kepler Computing Inc. | Rapid thermal annealing (RTA) methodologies for integration of perovskite-material based memory devices |
| CN114988861B (zh) * | 2022-06-09 | 2023-04-07 | 江西理工大学 | 六角稀土铁氧化物单相多铁性材料及其制备方法和应用 |
| US20230402497A1 (en) * | 2022-06-10 | 2023-12-14 | Samsung Electronics Co., Ltd. | Capacitor, and device comprising the same, and method of preparing the same |
| DE102022116981A1 (de) | 2022-07-07 | 2024-01-18 | TechIFab GmbH | Memristive struktur und memristive vorrichtung |
Family Cites Families (76)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358927A (en) | 1990-05-31 | 1994-10-25 | Bell Communications Research, Inc. | Growth of a,b-axis oriented pervoskite thin films |
| US5168420A (en) | 1990-11-20 | 1992-12-01 | Bell Communications Research, Inc. | Ferroelectrics epitaxially grown on superconducting substrates |
| US5169485A (en) | 1991-03-07 | 1992-12-08 | Bell Communications Research, Inc. | Method for the preparation of epitaxial ferromagnetic manganese aluminum magnetic memory element |
| US5270298A (en) | 1992-03-05 | 1993-12-14 | Bell Communications Research, Inc. | Cubic metal oxide thin film epitaxially grown on silicon |
| US5155658A (en) | 1992-03-05 | 1992-10-13 | Bell Communications Research, Inc. | Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films |
| US5955754A (en) | 1992-10-23 | 1999-09-21 | Symetrix Corporation | Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same |
| US5248564A (en) | 1992-12-09 | 1993-09-28 | Bell Communications Research, Inc. | C-axis perovskite thin films grown on silicon dioxide |
| US5549977A (en) | 1993-11-18 | 1996-08-27 | Lucent Technologies Inc. | Article comprising magnetoresistive material |
| US5479317A (en) | 1994-10-05 | 1995-12-26 | Bell Communications Research, Inc. | Ferroelectric capacitor heterostructure and method of making same |
| US5519235A (en) | 1994-11-18 | 1996-05-21 | Bell Communications Research, Inc. | Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes |
| US5625529A (en) * | 1995-03-28 | 1997-04-29 | Samsung Electronics Co., Ltd. | PZT thin films for ferroelectric capacitor and method for preparing the same |
| JP3373525B2 (ja) | 1995-06-28 | 2003-02-04 | テルコーディア テクノロジーズ インコーポレイテッド | シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造 |
| US5798903A (en) | 1995-12-26 | 1998-08-25 | Bell Communications Research, Inc. | Electrode structure for ferroelectric capacitor integrated on silicon |
| US5777356A (en) | 1996-01-03 | 1998-07-07 | Bell Communications Research, Inc. | Platinum-free ferroelectric memory cell with intermetallic barrier layer and method of making same |
| JP2001504282A (ja) | 1997-06-09 | 2001-03-27 | テルコーディア テクノロジーズ インコーポレイテッド | 結晶ペロブスカイト強誘電体セルのアニールおよび改良された障壁特性を示すセル |
| US6115281A (en) | 1997-06-09 | 2000-09-05 | Telcordia Technologies, Inc. | Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors |
| JP3305627B2 (ja) | 1997-08-06 | 2002-07-24 | 富士通株式会社 | 半導体装置とその製造方法 |
| US20030001189A1 (en) | 2000-02-24 | 2003-01-02 | Tetsuo Fujiwara | Ferroelectric capacitor and semiconductor device |
| US6861798B1 (en) | 1999-02-26 | 2005-03-01 | Candescent Technologies Corporation | Tailored spacer wall coatings for reduced secondary electron emission |
| US6194754B1 (en) | 1999-03-05 | 2001-02-27 | Telcordia Technologies, Inc. | Amorphous barrier layer in a ferroelectric memory cell |
| US20020030246A1 (en) | 2000-06-28 | 2002-03-14 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate |
| US6482538B2 (en) | 2000-07-24 | 2002-11-19 | Motorola, Inc. | Microelectronic piezoelectric structure and method of forming the same |
| US6518609B1 (en) | 2000-08-31 | 2003-02-11 | University Of Maryland | Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film |
| JP2002198324A (ja) | 2000-11-22 | 2002-07-12 | Sharp Corp | Ｆｒａｍおよびｄｒａｍ用途のための高温電極およびバリア構造物 |
| US20020076906A1 (en) | 2000-12-18 | 2002-06-20 | Motorola, Inc. | Semiconductor structure including a monocrystalline film, device including the structure, and methods of forming the structure and device |
| US6426536B1 (en) | 2001-04-16 | 2002-07-30 | International Business Machines Corporation | Double layer perovskite oxide electrodes |
| US6730951B2 (en) * | 2001-06-25 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Capacitor, semiconductor memory device, and method for manufacturing the same |
| US6844583B2 (en) | 2001-06-26 | 2005-01-18 | Samsung Electronics Co., Ltd. | Ferroelectric memory devices having expanded plate lines |
| US6541281B2 (en) | 2001-07-16 | 2003-04-01 | Tachyon Semiconductors Corporation | Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same |
| US6664116B2 (en) | 2001-12-12 | 2003-12-16 | Sharp Laboratories Of America, Inc. | Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides |
| US6510073B1 (en) | 2002-01-31 | 2003-01-21 | Sharp Laboratories Of America, Inc. | Two transistor ferroelectric non-volatile memory |
| US20030143853A1 (en) | 2002-01-31 | 2003-07-31 | Celii Francis G. | FeRAM capacitor stack etch |
| US6893912B2 (en) * | 2002-10-15 | 2005-05-17 | Macronix International Co., Ltd. | Ferroelectric capacitor memory device fabrication method |
| US7071007B2 (en) | 2002-12-06 | 2006-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a low voltage drive ferroelectric capacitor |
| US7095067B2 (en) | 2003-05-27 | 2006-08-22 | Lucent Technologies Inc. | Oxidation-resistant conducting perovskites |
| US7250648B2 (en) | 2003-09-04 | 2007-07-31 | Intematix Corporation | Ferroelectric rare-earth manganese-titanium oxides |
| WO2005064614A1 (en) * | 2003-12-22 | 2005-07-14 | Koninklijke Philips Electronics N.V. | Non-volatile ferroelectric thin film device using an organic ambipolar semiconductor and method for processing such a device |
| US8409879B2 (en) | 2004-01-13 | 2013-04-02 | Board Of Regents, University Of Houston | Method of using a buffered electric pulse induced resistance device |
| US7312558B2 (en) | 2004-04-02 | 2007-12-25 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric element, ink jet head, angular velocity sensor, and ink jet recording apparatus |
| EP1624479A3 (en) | 2004-08-05 | 2008-07-16 | Samsung Electronics Co, Ltd | Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same |
| JP2006176366A (ja) * | 2004-12-22 | 2006-07-06 | Fujitsu Ltd | 強誘電体材料、その製造方法及び強誘電体メモリ |
| US7696549B2 (en) | 2005-08-04 | 2010-04-13 | University Of Maryland | Bismuth ferrite films and devices grown on silicon |
| KR100660550B1 (ko) | 2005-09-15 | 2006-12-22 | 삼성전자주식회사 | 강유전체막 및 강유전체 커패시터 형성 방법 |
| US8106375B2 (en) | 2005-11-30 | 2012-01-31 | The Trustees Of The University Of Pennsylvania | Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator |
| KR100760632B1 (ko) | 2006-03-03 | 2007-09-20 | 삼성전자주식회사 | 커패시터 형성 방법 |
| KR100680144B1 (ko) * | 2006-04-03 | 2007-02-08 | 재단법인서울대학교산학협력재단 | 다강체 막, 이를 포함하는 구조물, 및 상기 막 및 구조물의제조 방법 |
| WO2008109564A1 (en) | 2007-03-02 | 2008-09-12 | The Regents Of The University Of California | Complex oxides useful for thermoelectric energy conversion |
| JP2008218782A (ja) * | 2007-03-06 | 2008-09-18 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| KR20090017758A (ko) | 2007-08-16 | 2009-02-19 | 삼성전자주식회사 | 강유전체 커패시터의 형성 방법 및 이를 이용한 반도체장치의 제조 방법 |
| US20090238954A1 (en) | 2008-03-20 | 2009-09-24 | Seigi Suh | Large area thin film capacitors on metal foils and methods of manufacturing same |
| WO2009122497A1 (ja) | 2008-03-31 | 2009-10-08 | 富士通マイクロエレクトロニクス株式会社 | 強誘電体メモリとその製造方法、及び強誘電体キャパシタの製造方法 |
| US8216858B2 (en) * | 2009-02-18 | 2012-07-10 | Canon Kabushiki Kaisha | Ferroelectric material, method of producing ferroelectric material, and ferroelectric device |
| US9356224B2 (en) | 2009-10-30 | 2016-05-31 | The Regents Of The University Of California | Thin film bismuth iron oxides useful for piezoelectric devices |
| US20110308580A1 (en) | 2010-01-22 | 2011-12-22 | The Regents Of The University Of California | Ferroic materials having domain walls and related devices |
| WO2012026503A1 (en) | 2010-08-27 | 2012-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| US8993092B2 (en) | 2011-02-18 | 2015-03-31 | Ut-Battelle, Llc | Polycrystalline ferroelectric or multiferroic oxide articles on biaxially textured substrates and methods for making same |
| US8753952B2 (en) | 2011-09-08 | 2014-06-17 | Texas Instruments Incorporated | Integrated circuit with integrated decoupling capacitors |
| KR101771170B1 (ko) | 2012-06-05 | 2017-08-24 | 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 | 반도체 강유전체 기억 트랜지스터 및 그의 제조 방법 |
| US9064709B2 (en) | 2012-09-28 | 2015-06-23 | Intel Corporation | High breakdown voltage III-N depletion mode MOS capacitors |
| US9583704B2 (en) * | 2013-01-16 | 2017-02-28 | Helmholtz-Zentrum Dresden-Rossendorf E.V. | Complementary resistance switch, contact-connected polycrystalline piezo- or ferroelectric thin-film layer, method for encrypting a bit sequence |
| US9257497B2 (en) * | 2013-12-31 | 2016-02-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal (MIM) capacitor techniques |
| US9269785B2 (en) | 2014-01-27 | 2016-02-23 | Globalfoundries Inc. | Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device |
| US10242989B2 (en) | 2014-05-20 | 2019-03-26 | Micron Technology, Inc. | Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods |
| US20160118404A1 (en) | 2014-10-09 | 2016-04-28 | Haibing Peng | Three-dimensional non-volatile ferroelectric random access memory |
| TW201637172A (zh) | 2015-04-14 | 2016-10-16 | 國立交通大學 | 記憶體結構 |
| US9305995B1 (en) | 2015-06-01 | 2016-04-05 | Cypress Semiconductor Corporation | Methods of fabricating an F-RAM |
| US9460770B1 (en) * | 2015-09-01 | 2016-10-04 | Micron Technology, Inc. | Methods of operating ferroelectric memory cells, and related ferroelectric memory cells |
| WO2017081579A1 (en) | 2015-11-13 | 2017-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10396145B2 (en) | 2017-01-12 | 2019-08-27 | Micron Technology, Inc. | Memory cells comprising ferroelectric material and including current leakage paths having different total resistances |
| US10522564B2 (en) | 2017-02-23 | 2019-12-31 | SK Hynix Inc. | Ferroelectric memory device and method of manufacturing the same |
| KR20180105530A (ko) * | 2017-03-15 | 2018-09-28 | 에스케이하이닉스 주식회사 | 강유전성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치 |
| US10319426B2 (en) | 2017-05-09 | 2019-06-11 | Micron Technology, Inc. | Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods |
| US10403631B1 (en) * | 2018-08-13 | 2019-09-03 | Wuxi Petabyte Technologies Co., Ltd. | Three-dimensional ferroelectric memory devices |
| US10777250B2 (en) | 2018-09-27 | 2020-09-15 | Intel Corporation | Save-restore circuitry with metal-ferroelectric-metal devices |
| US11482529B2 (en) | 2019-02-27 | 2022-10-25 | Kepler Computing Inc. | High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor |
| KR20210149161A (ko) | 2019-04-08 | 2021-12-08 | 케플러 컴퓨팅 인크. | 도핑된 극성 층 및 이를 포함하는 반도체 장치 |
-
2020
- 2020-04-07 KR KR1020217036380A patent/KR20210149161A/ko unknown
- 2020-04-07 US US16/842,593 patent/US11164976B2/en active Active
- 2020-04-07 KR KR1020217036382A patent/KR20210151146A/ko unknown
- 2020-04-07 US US16/842,571 patent/US11444203B2/en active Active
- 2020-04-07 WO PCT/US2020/027111 patent/WO2020210263A1/en active Application Filing
- 2020-04-07 DE DE112020001902.0T patent/DE112020001902T5/de active Pending
- 2020-04-07 DE DE112020001926.8T patent/DE112020001926T5/de active Pending
- 2020-04-07 CN CN202080039278.3A patent/CN113906562A/zh active Pending
- 2020-04-07 DE DE112020001796.6T patent/DE112020001796T5/de active Pending
- 2020-04-07 JP JP2021560514A patent/JP2022523265A/ja active Pending
- 2020-04-07 CN CN202080039200.1A patent/CN113892157A/zh active Pending
- 2020-04-07 CN CN202080039183.1A patent/CN113892155A/zh active Pending
- 2020-04-07 WO PCT/US2020/027100 patent/WO2020210254A1/en active Application Filing
- 2020-04-07 WO PCT/US2020/027108 patent/WO2020210261A1/en active Application Filing
- 2020-04-07 DE DE112020001816.4T patent/DE112020001816T5/de active Pending
- 2020-04-07 CN CN202080039195.4A patent/CN113892156A/zh active Pending
- 2020-04-07 US US16/842,596 patent/US11398570B2/en active Active
- 2020-04-07 JP JP2021560515A patent/JP2022527410A/ja active Pending
- 2020-04-07 KR KR1020217036381A patent/KR20210149162A/ko unknown
- 2020-04-07 WO PCT/US2020/027103 patent/WO2020210257A1/en active Application Filing
- 2020-04-07 KR KR1020217036383A patent/KR20210151147A/ko unknown
- 2020-04-07 JP JP2021560540A patent/JP2022523266A/ja active Pending
- 2020-04-07 JP JP2021560519A patent/JP2022527654A/ja active Pending
- 2020-04-07 US US16/842,535 patent/US11469327B2/en active Active
- 2020-04-08 TW TW109111880A patent/TW202105684A/zh unknown
- 2020-04-08 TW TW109111882A patent/TW202044562A/zh unknown
- 2020-04-08 TW TW109111879A patent/TW202105683A/zh unknown
-
2021
- 2021-06-24 US US17/304,730 patent/US11289607B2/en active Active
- 2021-07-02 US US17/305,307 patent/US11355643B2/en active Active
- 2021-07-02 US US17/305,305 patent/US11411116B2/en active Active
- 2021-07-02 US US17/305,301 patent/US11349031B2/en active Active
- 2021-07-16 US US17/305,934 patent/US11289608B2/en active Active
- 2021-07-16 US US17/305,933 patent/US11296228B2/en active Active
- 2021-11-16 US US17/528,054 patent/US11417768B2/en active Active
-
2022
- 2022-07-22 US US17/814,330 patent/US11916149B2/en active Active
- 2022-07-26 US US17/815,100 patent/US20230155029A1/en active Pending
- 2022-08-12 US US17/819,601 patent/US11757043B2/en active Active
- 2022-10-10 US US18/045,415 patent/US11837664B2/en active Active
- 2022-12-16 US US18/067,653 patent/US11888066B2/en active Active
- 2022-12-16 US US18/067,633 patent/US11949017B2/en active Active
- 2022-12-19 US US18/068,438 patent/US11949018B2/en active Active
-
2023
- 2023-03-09 US US18/181,426 patent/US11908943B2/en active Active
- 2023-03-09 US US18/181,525 patent/US11848386B2/en active Active
- 2023-03-10 US US18/181,922 patent/US11888067B2/en active Active
- 2023-11-20 US US18/514,998 patent/US20240088299A1/en active Pending
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11848386B2 (en) | B-site doped perovskite layers and semiconductor device incorporating same |