JP3305627B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP3305627B2 JP3305627B2 JP21209197A JP21209197A JP3305627B2 JP 3305627 B2 JP3305627 B2 JP 3305627B2 JP 21209197 A JP21209197 A JP 21209197A JP 21209197 A JP21209197 A JP 21209197A JP 3305627 B2 JP3305627 B2 JP 3305627B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- film
- insulated gate
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 50
- 239000003990 capacitor Substances 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 15
- 230000005669 field effect Effects 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000003475 lamination Methods 0.000 claims 1
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000003292 glue Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、特にペロブスカイト型結晶構造を有す
る酸化物誘電体膜を有するキャパシタを備えた半導体装
置とその製造方法に関する。
製造方法に関し、特にペロブスカイト型結晶構造を有す
る酸化物誘電体膜を有するキャパシタを備えた半導体装
置とその製造方法に関する。
【０００２】
【従来の技術】ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）は、１つのトランジスタと１つのキャパシ
タとで１つのメモリセルを構成する。小さなキャパシタ
で所望の容量を実現するためには、キャパシタの誘電体
膜の誘電率は高ければ高いほど好ましい。誘電体膜が強
誘電体であれば分極特性を記憶することができ、不揮発
性のフェロエレクトリックランダムアクセスメモリ（Ｆ
ＲＡＭ）を実現することができる。
（ＤＲＡＭ）は、１つのトランジスタと１つのキャパシ
タとで１つのメモリセルを構成する。小さなキャパシタ
で所望の容量を実現するためには、キャパシタの誘電体
膜の誘電率は高ければ高いほど好ましい。誘電体膜が強
誘電体であれば分極特性を記憶することができ、不揮発
性のフェロエレクトリックランダムアクセスメモリ（Ｆ
ＲＡＭ）を実現することができる。
【０００３】比誘電率が１０以上、より好ましくは５０
以上の高誘電体としては、バリウムストロンチウムタイ
タネート（ＢＳＴ）ＢａＳｒＴｉＯ等のペロブスカイト
型結晶構造を有する酸化物が知られている。また、強誘
電体としては、同様にペロブスカイト型結晶構造を有す
る酸化物であるＰＺＴ ＰｂＺｒＴｉＯやＳＢＴ Ｓｒ
ＢｉＴｉＯ等が知られている。これらのペロブスカイト
型酸化物誘電体は、ゾル・ゲル法等のスピンオン、スパ
ッタリング、化学気相堆積（ＣＶＤ）等によって成膜す
ることができる。
以上の高誘電体としては、バリウムストロンチウムタイ
タネート（ＢＳＴ）ＢａＳｒＴｉＯ等のペロブスカイト
型結晶構造を有する酸化物が知られている。また、強誘
電体としては、同様にペロブスカイト型結晶構造を有す
る酸化物であるＰＺＴ ＰｂＺｒＴｉＯやＳＢＴ Ｓｒ
ＢｉＴｉＯ等が知られている。これらのペロブスカイト
型酸化物誘電体は、ゾル・ゲル法等のスピンオン、スパ
ッタリング、化学気相堆積（ＣＶＤ）等によって成膜す
ることができる。
【０００４】
【発明が解決しようとする課題】ペロブスカイト型酸化
物誘電体を成膜しても、成膜したままの状態では、アモ
ルファス相であったり、結晶化が不十分であったりする
ことが多い。また、酸素が欠乏することもある。このよ
うな場合、成膜したままの酸化物誘電体は、そのままで
は有用な酸化物誘電体として用いることができない。し
たがって、成膜後、酸化性雰囲気中でアニールすること
が必要である。
物誘電体を成膜しても、成膜したままの状態では、アモ
ルファス相であったり、結晶化が不十分であったりする
ことが多い。また、酸素が欠乏することもある。このよ
うな場合、成膜したままの酸化物誘電体は、そのままで
は有用な酸化物誘電体として用いることができない。し
たがって、成膜後、酸化性雰囲気中でアニールすること
が必要である。
【０００５】一旦、欠乏酸素を補充し、結晶化を行う処
理を行っても、その後に高温で水素等の還元性雰囲気に
触れると、酸化物誘電体の特性は再び劣化することが多
い。半導体装置の製造工程においては、水素を含むガス
を用いて半導体膜や絶縁膜を成膜することが多い。ペロ
ブスカイト型酸化物誘電体膜を成膜後、このような水素
を含むガスを用いて他の膜を成膜すると、酸化物誘電体
膜の誘電特性が著しく劣化することにもなる。
理を行っても、その後に高温で水素等の還元性雰囲気に
触れると、酸化物誘電体の特性は再び劣化することが多
い。半導体装置の製造工程においては、水素を含むガス
を用いて半導体膜や絶縁膜を成膜することが多い。ペロ
ブスカイト型酸化物誘電体膜を成膜後、このような水素
を含むガスを用いて他の膜を成膜すると、酸化物誘電体
膜の誘電特性が著しく劣化することにもなる。
【０００６】本発明の目的は、高い誘電特性を有するペ
ロブスカイト型酸化物誘電体膜を用いたキャパシタを有
する半導体装置を提供することである。
ロブスカイト型酸化物誘電体膜を用いたキャパシタを有
する半導体装置を提供することである。
【０００７】本発明の他の目的は、高い誘電特性を有す
るペロブスカイト型酸化物誘電体膜を形成し、かつ高集
積度の半導体素子を形成することのできる半導体装置の
製造方法を提供することである。
るペロブスカイト型酸化物誘電体膜を形成し、かつ高集
積度の半導体素子を形成することのできる半導体装置の
製造方法を提供することである。
【０００８】
【課題を解決するための手段】本発明の一観点によれ
ば、半導体基板上に形成された絶縁ゲート電極構造と、
前記絶縁ゲート電極構造の両側に形成された１対の不純
物ドープ領域とを有する絶縁ゲート型電界効果トランジ
スタと、前記絶縁ゲート型電界効果トランジスタを覆っ
て、前記半導体基板上に形成された第１絶縁膜と、前記
第１絶縁膜を貫通して前記１対の不純物ドープ領域の少
なくとも１つの不純物ドープ領域に達し、前記第１絶縁
膜の上面で露出し、前記第１絶縁膜の上面と略同一面の
上面を有する金属プラグと前記第１絶縁膜を覆って形成
され、表面にＴＥＯＳ酸化膜を備え、積層で構成された
酸素遮蔽能を有する第２絶縁膜と、前記第２絶縁膜上に
形成された下部電極と、前記下部電極上に形成され、ペ
ロブスカイト型結晶構造を有する酸化物誘電体膜と、前
記酸化物誘電体膜上に形成され、前記下部電極、酸化物
誘電体膜と共にキャパシタを形成する上部電極と、前記
キャパシタを覆うＴＥＯＳ酸化膜を含み、表面に該キャ
パシタにより形成された凹凸を有する第３絶縁膜と、
前記第３絶縁膜上に延在し、前記第３絶縁膜、第２絶縁
膜を通る接続孔を介して前記金属プラグの上面と直接接
続され、前記第３絶縁膜を通る接続孔を介して前記上部
電極または前記下部電極に直接接続された連続したロー
カル配線とを有する半導体装置が提供される。
ば、半導体基板上に形成された絶縁ゲート電極構造と、
前記絶縁ゲート電極構造の両側に形成された１対の不純
物ドープ領域とを有する絶縁ゲート型電界効果トランジ
スタと、前記絶縁ゲート型電界効果トランジスタを覆っ
て、前記半導体基板上に形成された第１絶縁膜と、前記
第１絶縁膜を貫通して前記１対の不純物ドープ領域の少
なくとも１つの不純物ドープ領域に達し、前記第１絶縁
膜の上面で露出し、前記第１絶縁膜の上面と略同一面の
上面を有する金属プラグと前記第１絶縁膜を覆って形成
され、表面にＴＥＯＳ酸化膜を備え、積層で構成された
酸素遮蔽能を有する第２絶縁膜と、前記第２絶縁膜上に
形成された下部電極と、前記下部電極上に形成され、ペ
ロブスカイト型結晶構造を有する酸化物誘電体膜と、前
記酸化物誘電体膜上に形成され、前記下部電極、酸化物
誘電体膜と共にキャパシタを形成する上部電極と、前記
キャパシタを覆うＴＥＯＳ酸化膜を含み、表面に該キャ
パシタにより形成された凹凸を有する第３絶縁膜と、
前記第３絶縁膜上に延在し、前記第３絶縁膜、第２絶縁
膜を通る接続孔を介して前記金属プラグの上面と直接接
続され、前記第３絶縁膜を通る接続孔を介して前記上部
電極または前記下部電極に直接接続された連続したロー
カル配線とを有する半導体装置が提供される。
【０００９】本発明の他の観点によれば、半導体基板上
に絶縁ゲート電極と第１導電型のソース/ドレイン領域
を有する絶縁ゲート型電界効果トランジスタを形成する
工程と、前記絶縁ゲート電極を覆って、半導体基板上に
第１絶縁膜を形成する工程と、前記第１絶縁膜を貫通し
て、前記ソース/ドレイン領域の少なくとも一方に達す
るコンタクト窓を形成する工程と、前記コンタクト窓内
に第１の金属プラグを埋め込み、前記第１絶縁膜の上面
と略同一面の上面を有するようになるまで不要部を除去
する工程と、前記金属プラグを覆って前記第１絶縁膜の
上に、表面にＴＥＯＳ酸化膜を備え、積層で構成された
酸素遮蔽能を有する第２絶縁膜を形成する工程と、前記
第２絶縁膜の上にキャパシタの下部電極を形成する工程
と、前記下部電極の上にペロブスカイト型結晶構造を有
する酸化物誘電体の膜を形成する工程と、前記酸化物誘
電体膜の上にキャパシタの上部電極を形成する工程と、
前記キャパシタを覆うＴＥＯＳ酸化膜を含み、表面に該
キャパシタにより形成された凹凸を有する第３絶縁膜を
前記第２絶縁膜上に形成する工程と、前記第３絶縁膜、
第２絶縁膜を選択的にエッチして、前記金属プラグの上
面および前記上部電極または前記下部電極を露出する接
続孔を形成する工程と、前記接続孔を介して前記金属プ
ラグ上面および前記上部電極または前記下部電極に直接
接するローカル配線を前記第３絶縁膜上に形成する工程
と、を含む半導体装置の製造方法が提供される。
に絶縁ゲート電極と第１導電型のソース/ドレイン領域
を有する絶縁ゲート型電界効果トランジスタを形成する
工程と、前記絶縁ゲート電極を覆って、半導体基板上に
第１絶縁膜を形成する工程と、前記第１絶縁膜を貫通し
て、前記ソース/ドレイン領域の少なくとも一方に達す
るコンタクト窓を形成する工程と、前記コンタクト窓内
に第１の金属プラグを埋め込み、前記第１絶縁膜の上面
と略同一面の上面を有するようになるまで不要部を除去
する工程と、前記金属プラグを覆って前記第１絶縁膜の
上に、表面にＴＥＯＳ酸化膜を備え、積層で構成された
酸素遮蔽能を有する第２絶縁膜を形成する工程と、前記
第２絶縁膜の上にキャパシタの下部電極を形成する工程
と、前記下部電極の上にペロブスカイト型結晶構造を有
する酸化物誘電体の膜を形成する工程と、前記酸化物誘
電体膜の上にキャパシタの上部電極を形成する工程と、
前記キャパシタを覆うＴＥＯＳ酸化膜を含み、表面に該
キャパシタにより形成された凹凸を有する第３絶縁膜を
前記第２絶縁膜上に形成する工程と、前記第３絶縁膜、
第２絶縁膜を選択的にエッチして、前記金属プラグの上
面および前記上部電極または前記下部電極を露出する接
続孔を形成する工程と、前記接続孔を介して前記金属プ
ラグ上面および前記上部電極または前記下部電極に直接
接するローカル配線を前記第３絶縁膜上に形成する工程
と、を含む半導体装置の製造方法が提供される。
【００１０】金属プラグを用いることにより、半導体素
子を高集積度に形成することが容易になる。酸素遮蔽能
を有する第２絶縁膜を用いることにより、金属プラグの
酸化を防止しつつ、ペロブスカイト型酸化物誘電体膜を
安定に作成することが可能となる。
子を高集積度に形成することが容易になる。酸素遮蔽能
を有する第２絶縁膜を用いることにより、金属プラグの
酸化を防止しつつ、ペロブスカイト型酸化物誘電体膜を
安定に作成することが可能となる。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。
施例を説明する。
【００１２】図１に示すように、ｐ型シリコン基板１１
の表面に、局所酸化（ＬＯＣＯＳ）により、厚さ約５０
０ｎｍのフィールド酸化膜１２を形成する。
の表面に、局所酸化（ＬＯＣＯＳ）により、厚さ約５０
０ｎｍのフィールド酸化膜１２を形成する。
【００１３】なお、シリコン基板１１がｐ型を有する場
合を例示するが、シリコン基板１１の表面に所望のｎ型
ウェル、ｐ型ウェル、ｎ型ウェル中のｐ型ウェルを設け
ることもできる。また、導電型をすべて反転してもよ
い。
合を例示するが、シリコン基板１１の表面に所望のｎ型
ウェル、ｐ型ウェル、ｎ型ウェル中のｐ型ウェルを設け
ることもできる。また、導電型をすべて反転してもよ
い。
【００１４】図２に示すように、フィールド酸化膜１２
で画定されたシリコン基板１１表面（活性領域ＡＲ）
に、熱酸化により厚さ約１５ｎｍのゲート酸化膜１３を
形成する。ゲート酸化膜１３上に、厚さ約１２０ｎｍの
多結晶シリコン層１４ａ、厚さ約１５０ｎｍのタングス
テンシリサイド（ＷＳｉ）層１４ｂを成膜し、ゲート電
極層１４を形成する。なお、ゲート電極層の作成は、ス
パッタリング、ＣＶＤ等により行うことができる。ゲー
ト電極層１４の上に、さらにＣＶＤによりシリコン酸化
膜１５を形成する。シリコン酸化膜１５上に、レジスト
パターンを形成し、シリコン酸化膜１５、ゲート電極層
１４を同一形状にパターニングする。その後、レジスト
マスクは除去する。
で画定されたシリコン基板１１表面（活性領域ＡＲ）
に、熱酸化により厚さ約１５ｎｍのゲート酸化膜１３を
形成する。ゲート酸化膜１３上に、厚さ約１２０ｎｍの
多結晶シリコン層１４ａ、厚さ約１５０ｎｍのタングス
テンシリサイド（ＷＳｉ）層１４ｂを成膜し、ゲート電
極層１４を形成する。なお、ゲート電極層の作成は、ス
パッタリング、ＣＶＤ等により行うことができる。ゲー
ト電極層１４の上に、さらにＣＶＤによりシリコン酸化
膜１５を形成する。シリコン酸化膜１５上に、レジスト
パターンを形成し、シリコン酸化膜１５、ゲート電極層
１４を同一形状にパターニングする。その後、レジスト
マスクは除去する。
【００１５】図３に示すように、ゲート電極層１４とシ
リコン酸化膜１５のパターンをマスクとして、シリコン
基板１１表面に低不純物濃度のｎ型不純物のイオン注入
を行い、低濃度ｎ型不純物ドープ領域２１を形成する。
なお、シリコン基板上にＣＭＯＳ回路を作成する場合
は、ｎチャネル領域とｐチャネル領域に分けてイオン注
入を行う。
リコン酸化膜１５のパターンをマスクとして、シリコン
基板１１表面に低不純物濃度のｎ型不純物のイオン注入
を行い、低濃度ｎ型不純物ドープ領域２１を形成する。
なお、シリコン基板上にＣＭＯＳ回路を作成する場合
は、ｎチャネル領域とｐチャネル領域に分けてイオン注
入を行う。
【００１６】イオン注入は、たとえばｎチャネルトラン
ジスタに対してはＰまたは／およびＡｓをイオン注入
し、ｐチャネルトランジスタに対しては、たとえばＢＦ
2 をイオン注入する。また、加速電圧はたとえば５０〜
６０ｋｅＶ程度であり、ドーズ量は１０13程度である。
ジスタに対してはＰまたは／およびＡｓをイオン注入
し、ｐチャネルトランジスタに対しては、たとえばＢＦ
2 をイオン注入する。また、加速電圧はたとえば５０〜
６０ｋｅＶ程度であり、ドーズ量は１０13程度である。
【００１７】図４に示すように、ゲート電極構造を覆っ
てシリコン基板１１全面上に高温酸化（ＨＴＯ）膜を基
板温度８００℃で厚さ１５０ｎｍ程度堆積する。その後
反応性イオンエッチング（異方性エッチング）を行うこ
とにより、平坦面上のＨＴＯ膜を除去し、ゲート電極構
造の側壁上にのみサイドウォール１６を残す。なお、ゲ
ート電極上面には、先に形成したシリコン酸化膜１５が
残る。以後、シリコン酸化膜１５、サイドウォール１６
を合わせ、第１絶縁層１７と呼ぶ。
てシリコン基板１１全面上に高温酸化（ＨＴＯ）膜を基
板温度８００℃で厚さ１５０ｎｍ程度堆積する。その後
反応性イオンエッチング（異方性エッチング）を行うこ
とにより、平坦面上のＨＴＯ膜を除去し、ゲート電極構
造の側壁上にのみサイドウォール１６を残す。なお、ゲ
ート電極上面には、先に形成したシリコン酸化膜１５が
残る。以後、シリコン酸化膜１５、サイドウォール１６
を合わせ、第１絶縁層１７と呼ぶ。
【００１８】図５に示すように、第１絶縁層１７をマス
クとして用い、高濃度のイオン注入を行って、高不純物
濃度のソース／ドレイン領域２２を形成する。ｎチャネ
ルトランジスタに対しては、たとえばＡｓをドーズ量１
０14〜１０15ｃｍ-2程度イオン注入し、ｐチャネルトラ
ンジスタに対しては、たとえばＢＦ2 をドーズ量１０ 14
〜１０15ｃｍ-2程度イオン注入する。
クとして用い、高濃度のイオン注入を行って、高不純物
濃度のソース／ドレイン領域２２を形成する。ｎチャネ
ルトランジスタに対しては、たとえばＡｓをドーズ量１
０14〜１０15ｃｍ-2程度イオン注入し、ｐチャネルトラ
ンジスタに対しては、たとえばＢＦ2 をドーズ量１０ 14
〜１０15ｃｍ-2程度イオン注入する。
【００１９】図６に示すように、シリコン基板１１全面
上に、ボロホスホシリケートガラス（ＢＰＳＧ）、オキ
シナイトライド、シリコン酸化物等の酸化膜１８を成膜
する。酸化膜１８を成膜後、表面を平坦化して厚さを１
μｍ程度とする。
上に、ボロホスホシリケートガラス（ＢＰＳＧ）、オキ
シナイトライド、シリコン酸化物等の酸化膜１８を成膜
する。酸化膜１８を成膜後、表面を平坦化して厚さを１
μｍ程度とする。
【００２０】酸化膜１８は、単一の層で形成する場合の
他、複数層の積層で形成する場合もある。たとえば、下
に厚さ約２００ｎｍのオキシナイトライド層を形成し、
その上にプラズマ励起テトラエトキシシラン（ＴＥＯ
Ｓ）酸化膜を形成してもよい。酸化膜１８の平坦化は、
リフロー、化学機械研磨（ＣＭＰ）、エッチバック等を
用いて行うことができる。
他、複数層の積層で形成する場合もある。たとえば、下
に厚さ約２００ｎｍのオキシナイトライド層を形成し、
その上にプラズマ励起テトラエトキシシラン（ＴＥＯ
Ｓ）酸化膜を形成してもよい。酸化膜１８の平坦化は、
リフロー、化学機械研磨（ＣＭＰ）、エッチバック等を
用いて行うことができる。
【００２１】酸化膜１８の表面を平坦化した後、ＭＯＳ
トランジスタのソース／ドレイン領域を露出するコンタ
クト孔１９を形成する。コンタクト孔１９の形成は、た
とえば直径約０．５μｍ程度の開口を有するレジストマ
スクを用い、反応性イオンエッチングにより行うことが
できる。
トランジスタのソース／ドレイン領域を露出するコンタ
クト孔１９を形成する。コンタクト孔１９の形成は、た
とえば直径約０．５μｍ程度の開口を有するレジストマ
スクを用い、反応性イオンエッチングにより行うことが
できる。
【００２２】図７に示すように、コンタクト孔１９を形
成した基板上に、配線層を形成する。配線層は、たとえ
ば、厚さ約２０ｎｍのＴｉ層と厚さ約５０ｎｍのＴｉＮ
層の積層で形成したグルー金属層２４と、その上に堆積
したＷ層２５で形成する。グルー金属層は、たとえばス
パッタリングで堆積する。Ｗ層は、たとえばＷＦ6 とＨ
2 を用いたＣＶＤにより厚さ約８００ｎｍ堆積する。こ
の配線層形成により、コンタクト孔１９が埋め込まれ、
ソース／ドレイン領域２２に接続された配線層が形成さ
れる。
成した基板上に、配線層を形成する。配線層は、たとえ
ば、厚さ約２０ｎｍのＴｉ層と厚さ約５０ｎｍのＴｉＮ
層の積層で形成したグルー金属層２４と、その上に堆積
したＷ層２５で形成する。グルー金属層は、たとえばス
パッタリングで堆積する。Ｗ層は、たとえばＷＦ6 とＨ
2 を用いたＣＶＤにより厚さ約８００ｎｍ堆積する。こ
の配線層形成により、コンタクト孔１９が埋め込まれ、
ソース／ドレイン領域２２に接続された配線層が形成さ
れる。
【００２３】図８に示すように、酸化膜１８上のＷ層２
５およびグルー金属層２４をエッチバックによって除去
する。エッチバックは、Ｃｌ系ガスを用いたドライエッ
チングによって行うことができる。また、ＣＭＰによっ
て酸化膜１８上のＷ層およびグルー金属層を除去しても
よい。エッチバックまたはＣＭＰ工程により、酸化膜１
８ａとＷ層２５ａ、グルー金属層２４ａの金属プラグが
ほぼ同一の平坦な平面を形成する。エッバックを行った
時には、Ｗ層２５ａの表面が周囲よりも下がることがあ
る。
５およびグルー金属層２４をエッチバックによって除去
する。エッチバックは、Ｃｌ系ガスを用いたドライエッ
チングによって行うことができる。また、ＣＭＰによっ
て酸化膜１８上のＷ層およびグルー金属層を除去しても
よい。エッチバックまたはＣＭＰ工程により、酸化膜１
８ａとＷ層２５ａ、グルー金属層２４ａの金属プラグが
ほぼ同一の平坦な平面を形成する。エッバックを行った
時には、Ｗ層２５ａの表面が周囲よりも下がることがあ
る。
【００２４】図９に示すように、平坦化された平面上に
基板温度３５０℃程度の低温でプラズマ励起ＣＶＤによ
り、厚さ５０ｎｍ〜１００ｎｍ程度の窒化膜２６を堆積
する。窒化膜形成を低温で行うのは、Ｗ層２５ａの酸化
を防止するためと、シリコン基板と接するＴｉ層がシリ
サイド化反応を生じ、接合を破壊することを防止するた
めである。
基板温度３５０℃程度の低温でプラズマ励起ＣＶＤによ
り、厚さ５０ｎｍ〜１００ｎｍ程度の窒化膜２６を堆積
する。窒化膜形成を低温で行うのは、Ｗ層２５ａの酸化
を防止するためと、シリコン基板と接するＴｉ層がシリ
サイド化反応を生じ、接合を破壊することを防止するた
めである。
【００２５】好ましくは、窒化膜形成後、厚さ約８０ｎ
ｍ程度の酸化膜をさらに積層する。この酸化膜は、たと
えば、プラズマ励起ＴＥＯＳ酸化膜により形成する。基
板温度を制限することにより、シリサイド化反応による
接合破壊を防止する。
ｍ程度の酸化膜をさらに積層する。この酸化膜は、たと
えば、プラズマ励起ＴＥＯＳ酸化膜により形成する。基
板温度を制限することにより、シリサイド化反応による
接合破壊を防止する。
【００２６】窒化膜は、コンタクト孔内に埋め込まれた
金属プラグを覆い、その後の工程において表面から酸素
が侵入し、金属プラグを酸化することを防止する。
金属プラグを覆い、その後の工程において表面から酸素
が侵入し、金属プラグを酸化することを防止する。
【００２７】窒化膜上に酸化膜を形成した場合は、その
上に形成するキャパシタ下部電極との密着性を向上す
る。以下、単独の窒化膜の場合、窒化膜と酸化膜の積層
の場合を含め、層２６を酸素遮蔽絶縁膜と呼ぶ。
上に形成するキャパシタ下部電極との密着性を向上す
る。以下、単独の窒化膜の場合、窒化膜と酸化膜の積層
の場合を含め、層２６を酸素遮蔽絶縁膜と呼ぶ。
【００２８】図１０に示すように、酸素遮蔽絶縁膜２６
の上に、膜厚２０〜３０ｎｍのＴｉ層と膜厚１５０ｎｍ
のＰｔ層の積層からなる下部電極２７、膜厚３００ｎｍ
のＰＺＴ誘電体膜２８、膜厚１５０ｎｍのＰｔからなる
上部電極２９をそれぞれスパッタリングにより成膜す
る。ＰＺＴ誘電膜２８は、堆積したままの状態ではアモ
ルファス相であり、分極特性を有しない。
の上に、膜厚２０〜３０ｎｍのＴｉ層と膜厚１５０ｎｍ
のＰｔ層の積層からなる下部電極２７、膜厚３００ｎｍ
のＰＺＴ誘電体膜２８、膜厚１５０ｎｍのＰｔからなる
上部電極２９をそれぞれスパッタリングにより成膜す
る。ＰＺＴ誘電膜２８は、堆積したままの状態ではアモ
ルファス相であり、分極特性を有しない。
【００２９】ＰＺＴ誘電体膜２８を作成した後、上部電
極２９を堆積する前に、または上部電極２９を堆積した
後に、Ｏ2 雰囲気中でアニール処理を行う。たとえば１
気圧のＯ2 雰囲気中で８５０℃、約５秒間のアニール処
理を行う。このようなアニール処理は、ラピッドサーマ
ルアニール（ＲＴＡ）装置を用いて行うことができる。
なお、ＲＴＡの代わりに抵抗炉を用い、８００℃以上、
１０分間以上のアニール処理を行ってもよい。たとえば
８００℃約３０分間のアニール処理を行う。
極２９を堆積する前に、または上部電極２９を堆積した
後に、Ｏ2 雰囲気中でアニール処理を行う。たとえば１
気圧のＯ2 雰囲気中で８５０℃、約５秒間のアニール処
理を行う。このようなアニール処理は、ラピッドサーマ
ルアニール（ＲＴＡ）装置を用いて行うことができる。
なお、ＲＴＡの代わりに抵抗炉を用い、８００℃以上、
１０分間以上のアニール処理を行ってもよい。たとえば
８００℃約３０分間のアニール処理を行う。
【００３０】このような酸素雰囲気中のアニール処理に
より、ＰＺＴ誘電体膜２８は多結晶化し、たとえば約３
０μＣ／ｃｍ2 の分極率を示すようになる。Ｗ層２５ａ
は、酸素遮蔽絶縁膜２６で覆われているため、酸化から
防止される。なお、もしＷ層２５ａが酸化すると、体積
膨張により積層構造が破壊される危険性が生じる。例え
ば、高さ方向で１μｍもふくれあがってしまうことがあ
る。
より、ＰＺＴ誘電体膜２８は多結晶化し、たとえば約３
０μＣ／ｃｍ2 の分極率を示すようになる。Ｗ層２５ａ
は、酸素遮蔽絶縁膜２６で覆われているため、酸化から
防止される。なお、もしＷ層２５ａが酸化すると、体積
膨張により積層構造が破壊される危険性が生じる。例え
ば、高さ方向で１μｍもふくれあがってしまうことがあ
る。
【００３１】図１１に示すように、上部電極２９、誘電
体膜２８、下部電極２７のパターニングを周知のホトリ
ソグラフィ技術を用いて行う。パターニングにより、下
部電極２７ａ、誘電体膜２８ａ、上部電極２９ａが形成
される。なお、作成される段差を緩やかにするために
は、下層から上層に向けて徐々に面積を小さくすること
が好ましい。キャパシタのパターニング後、さらに酸素
雰囲気中、５００〜６５０℃の温度でリカバリーアニー
ルを行う。
体膜２８、下部電極２７のパターニングを周知のホトリ
ソグラフィ技術を用いて行う。パターニングにより、下
部電極２７ａ、誘電体膜２８ａ、上部電極２９ａが形成
される。なお、作成される段差を緩やかにするために
は、下層から上層に向けて徐々に面積を小さくすること
が好ましい。キャパシタのパターニング後、さらに酸素
雰囲気中、５００〜６５０℃の温度でリカバリーアニー
ルを行う。
【００３２】なお、ＰＺＴ誘電体膜２８ａは、下部電極
上に（１１１）配向を示した時に優れた分極特性を示
す。このような結晶方位を実現するためには、下部電極
２７ａのＴｉ膜厚を制御すること、およびＰＺＴ誘電体
膜２８ａ中のＰｂ量をＰｂx Ｚｒy Ｔｉ1-y と表記した
時、たとえばｘ＝１〜１．４、より好ましくは約１．１
に制御することが好ましい。
上に（１１１）配向を示した時に優れた分極特性を示
す。このような結晶方位を実現するためには、下部電極
２７ａのＴｉ膜厚を制御すること、およびＰＺＴ誘電体
膜２８ａ中のＰｂ量をＰｂx Ｚｒy Ｔｉ1-y と表記した
時、たとえばｘ＝１〜１．４、より好ましくは約１．１
に制御することが好ましい。
【００３３】図１２に示すように、作成されたキャパシ
タを覆って基板全面上にプラズマ励起ＴＥＯＳ酸化膜を
温度３９０〜４００℃程度で堆積する。ＰＺＴ誘電体膜
作成後は、水素等の還元性ガスを含む高温工程は避ける
ことが好ましい。
タを覆って基板全面上にプラズマ励起ＴＥＯＳ酸化膜を
温度３９０〜４００℃程度で堆積する。ＰＺＴ誘電体膜
作成後は、水素等の還元性ガスを含む高温工程は避ける
ことが好ましい。
【００３４】図１３に示すように、酸化膜３０、酸素遮
蔽絶縁膜２６を貫通して金属プラグに達する開口３１を
形成し、酸化膜３０を貫通して上部電極２９ａを露出す
る開口を形成する。
蔽絶縁膜２６を貫通して金属プラグに達する開口３１を
形成し、酸化膜３０を貫通して上部電極２９ａを露出す
る開口を形成する。
【００３５】全面にＴｉＮ層を堆積し、パターニングす
ることによって金属プラズマとキャパシタの上部電極２
９ａを接続するローカル配線３３を形成する。ＴｉＮ層
３３は、たとえばリアクティブスパッタリングにより厚
さ約１００ｎｍ程度堆積する。
ることによって金属プラズマとキャパシタの上部電極２
９ａを接続するローカル配線３３を形成する。ＴｉＮ層
３３は、たとえばリアクティブスパッタリングにより厚
さ約１００ｎｍ程度堆積する。
【００３６】図１４に示すように、ローカル配線３３を
覆うように基板全面上に酸化膜３４を形成する。酸化膜
３４およびその下の絶縁膜を貫通し、他の金属プラグに
達する開口３５を形成し、Ａｌ等により配線３６を形成
する。
覆うように基板全面上に酸化膜３４を形成する。酸化膜
３４およびその下の絶縁膜を貫通し、他の金属プラグに
達する開口３５を形成し、Ａｌ等により配線３６を形成
する。
【００３７】必要に応じ、絶縁層形成、上部配線形成等
の工程を行う。このようにして、ペロブスカイト型誘電
体膜を含むキャパシタを備えた半導体装置が形成され
る。
の工程を行う。このようにして、ペロブスカイト型誘電
体膜を含むキャパシタを備えた半導体装置が形成され
る。
【００３８】以上、メモリセル部分の製造工程を例にと
って説明した。このメモリセル工程の製造工程と同時に
周辺回路領域のトランジスタ等を作成することができ
る。
って説明した。このメモリセル工程の製造工程と同時に
周辺回路領域のトランジスタ等を作成することができ
る。
【００３９】図１５は、周辺回路領域ＰＣとメモリセル
領域ＭＣを同時に示す断面図である。メモリセル領域Ｍ
Ｃにおいては、シリコン基板内のｐ型ウェルＰ１内に上
述の実施例において説明したＭＯＳトランジスタＴｒと
キャパシタＣａｐが形成されている。周辺回路領域ＰＣ
においては、ｐ型ウェルＰ２内にｎチャネルＭＯＳトラ
ンジスタが形成され、ｎ型ウェルＮ１内にｐチャネルＭ
ＯＳトランジスタが形成されている。
領域ＭＣを同時に示す断面図である。メモリセル領域Ｍ
Ｃにおいては、シリコン基板内のｐ型ウェルＰ１内に上
述の実施例において説明したＭＯＳトランジスタＴｒと
キャパシタＣａｐが形成されている。周辺回路領域ＰＣ
においては、ｐ型ウェルＰ２内にｎチャネルＭＯＳトラ
ンジスタが形成され、ｎ型ウェルＮ１内にｐチャネルＭ
ＯＳトランジスタが形成されている。
【００４０】酸素遮蔽絶縁膜２６は、周辺回路領域にお
いても全面上に形成され、金属プラグＰＬ１〜ＰＬ４が
形成された領域でのみ選択的に除去されている。プラグ
ＰＬ１、ＰＬ２は、ｎチャネルトランジスタのｎ型領域
に対するコンタクトを形成し、プラグＰＬ３、ＰＬ４
は、ｐチャネルトランジスタのｐ型領域に対するコンタ
クトを形成する。金属でプラグを形成することにより、
ＣＭＯＳトランジスタのソース／ドレイン領域に共通の
構造のコンタクトを形成することができる。
いても全面上に形成され、金属プラグＰＬ１〜ＰＬ４が
形成された領域でのみ選択的に除去されている。プラグ
ＰＬ１、ＰＬ２は、ｎチャネルトランジスタのｎ型領域
に対するコンタクトを形成し、プラグＰＬ３、ＰＬ４
は、ｐチャネルトランジスタのｐ型領域に対するコンタ
クトを形成する。金属でプラグを形成することにより、
ＣＭＯＳトランジスタのソース／ドレイン領域に共通の
構造のコンタクトを形成することができる。
【００４１】図１６は、図１１の工程でキャパシタ構造
を形成した後、露出している酸素遮蔽絶縁膜２６を除去
した場合の構造を示す。周辺回路領域ＰＣにおいては、
酸素遮蔽絶縁膜２６は完全に除去され、酸化膜１８上に
酸化膜３０、３４が積層された構造となっている。メモ
リセル領域ＭＣにおいては、キャパシタの下部電極２７
ａ下にのみ酸素遮蔽絶縁膜２６が残存し、他の領域にお
いては、酸素遮蔽絶縁膜は除去されている。酸素遮蔽絶
縁膜の除去は、たとえばコントロールエッチングによっ
て行うことができる。
を形成した後、露出している酸素遮蔽絶縁膜２６を除去
した場合の構造を示す。周辺回路領域ＰＣにおいては、
酸素遮蔽絶縁膜２６は完全に除去され、酸化膜１８上に
酸化膜３０、３４が積層された構造となっている。メモ
リセル領域ＭＣにおいては、キャパシタの下部電極２７
ａ下にのみ酸素遮蔽絶縁膜２６が残存し、他の領域にお
いては、酸素遮蔽絶縁膜は除去されている。酸素遮蔽絶
縁膜の除去は、たとえばコントロールエッチングによっ
て行うことができる。
【００４２】図１７は、酸化膜１８を積層構造とし、下
部をオキシナイトライド膜、上部を酸化膜とした場合の
構成を示す。金属プラグ形成前にＨＦエッチャントによ
り軽くウェットエッチを行うことにより、コンタクト窓
の酸化膜部分のエッチングを進める。この結果、各コン
タクト窓において下部の径が狭く、上部の径が広い二段
構造が形成される。上部を拡げることにより、金属プラ
グのコンタクトを改善することができる。
部をオキシナイトライド膜、上部を酸化膜とした場合の
構成を示す。金属プラグ形成前にＨＦエッチャントによ
り軽くウェットエッチを行うことにより、コンタクト窓
の酸化膜部分のエッチングを進める。この結果、各コン
タクト窓において下部の径が狭く、上部の径が広い二段
構造が形成される。上部を拡げることにより、金属プラ
グのコンタクトを改善することができる。
【００４３】図１８は他の構成例を示す。上述の構成に
おいては、キャパシタ上部電極が最も近いソース／ドレ
イン領域とローカル配線によって接続されていた。図１
８の構成においては、キャパシタ上部電極は配線層４１
によって他の個所に接続されている。
おいては、キャパシタ上部電極が最も近いソース／ドレ
イン領域とローカル配線によって接続されていた。図１
８の構成においては、キャパシタ上部電極は配線層４１
によって他の個所に接続されている。
【００４４】キャパシタの下部電極２７ａは、端部にお
いて露出され、ローカル配線４６により近接するソース
／ドレイン領域と金属プラグＰＬ６を介して接続されて
いる。
いて露出され、ローカル配線４６により近接するソース
／ドレイン領域と金属プラグＰＬ６を介して接続されて
いる。
【００４５】その他種々の配線構造が可能なことは当業
者に自明であろう。また、キャパシタ誘電体膜形成後、
所望の時点でリカバリーアニールを行って酸化物誘電体
膜の誘電特性の劣化を防止することが好ましい。
者に自明であろう。また、キャパシタ誘電体膜形成後、
所望の時点でリカバリーアニールを行って酸化物誘電体
膜の誘電特性の劣化を防止することが好ましい。
【００４６】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【００４７】
【発明の効果】以上説明したように、本発明によれば、
金属プラグを用い、かつペロブスカイト型結晶構造を有
する酸化物誘電体膜を含むキャパシタを形成し、高い誘
電特性を得ることができる。
金属プラグを用い、かつペロブスカイト型結晶構造を有
する酸化物誘電体膜を含むキャパシタを形成し、高い誘
電特性を得ることができる。
【図１】本発明の実施例による半導体装置の製造方法を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図２】本発明の実施例による半導体装置の製造方法を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図３】本発明の実施例による半導体装置の製造方法を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図４】本発明の実施例による半導体装置の製造方法を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図５】本発明の実施例による半導体装置の製造方法を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図６】本発明の実施例による半導体装置の製造方法を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図７】本発明の実施例による半導体装置の製造方法を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図８】本発明の実施例による半導体装置の製造方法を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図９】本発明の実施例による半導体装置の製造方法を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図１０】本発明の実施例による半導体装置の製造方法
を説明するための半導体基板の断面図である。
を説明するための半導体基板の断面図である。
【図１１】本発明の実施例による半導体装置の製造方法
を説明するための半導体基板の断面図である。
を説明するための半導体基板の断面図である。
【図１２】本発明の実施例による半導体装置の製造方法
を説明するための半導体基板の断面図である。
を説明するための半導体基板の断面図である。
【図１３】本発明の実施例による半導体装置の製造方法
を説明するための半導体基板の断面図である。
を説明するための半導体基板の断面図である。
【図１４】本発明の実施例による半導体装置の製造方法
を説明するための半導体基板の断面図である。
を説明するための半導体基板の断面図である。
【図１５】上述の実施例による周辺回路領域、メモリセ
ル領域を同時に示す半導体基板の断面図である。
ル領域を同時に示す半導体基板の断面図である。
【図１６】本発明の他の実施例による半導体装置の周辺
回路領域、メモリセル領域を示す断面図である。
回路領域、メモリセル領域を示す断面図である。
【図１７】本発明の他の実施例による半導体装置の周辺
回路領域、メモリセル領域を示す断面図である。
回路領域、メモリセル領域を示す断面図である。
【図１８】本発明の他の実施例による半導体装置の周辺
回路領域、メモリセル領域を示す断面図である。
回路領域、メモリセル領域を示す断面図である。
１１ シリコン基板 １２ フィールド酸化膜 １３ ゲート酸化膜 １４ ゲート電極層 １５ 酸化膜 １６ サイドウォール １７ 第１絶縁層 １８ 酸化膜 １９ コンタクトホール ２４ グルー金属層 ２５ Ｗ層 ２６ 酸素遮蔽絶縁膜 ２７ 下部電極層 ２８ 酸化物誘電体層 ２９ 上部電極層 ３０ 絶縁層 ３１、３２ 接続孔 ３３ ローカル配線 ＰＬ 金属プラグ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−38068（ＪＰ，Ａ) 特開 平５−13726（ＪＰ，Ａ) 特開 平10−275897（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/10 - 27/115 H01L 21/8242 - 21/8246
Claims (14)
- 【請求項１】 半導体基板上に形成された絶縁ゲート電
極構造と、前記絶縁ゲート電極構造の両側に形成された
１対の不純物ドープ領域とを有する絶縁ゲート型電界効
果トランジスタと、 前記絶縁ゲート型電界効果トランジスタを覆って、前記
半導体基板上に形成された第１絶縁膜と、 前記第１絶縁膜を貫通して前記１対の不純物ドープ領域
の少なくとも１つの不純物ドープ領域に達し、前記第１
絶縁膜の上面で露出し、前記第１絶縁膜の上面と略同一
面の上面を有する金属プラグと、 前記第１絶縁膜を覆って形成され、表面にＴＥＯＳ酸化
膜を備え、積層で構成された酸素遮蔽能を有する第２絶
縁膜と、 前記第２絶縁膜上に形成された下部電極と、 前記下部電極上に形成され、ペロブスカイト型結晶構造
を有する酸化物誘電体膜と、 前記酸化物誘電体膜上に形成され、前記下部電極、酸化
物誘電体膜と共にキャパシタを形成する上部電極と、 前記キャパシタを覆うＴＥＯＳ酸化膜を含み、表面に該
キャパシタにより形成された凹凸を有する第３絶縁膜
と、 前記第３絶縁膜上に延在し、前記第３絶縁膜、第２絶縁
膜を通る接続孔を介して前記金属プラグの上面と直接接
続され、前記第３絶縁膜を通る接続孔を介して前記上部
電極または前記下部電極に直接接続された連続したロー
カル配線とを有する半導体装置。 - 【請求項２】 半導体基板上に形成された絶縁ゲー卜電
極構造と、前記絶縁ゲート電極構造の両側に形成された
１対の不純物ドープ領域とを有する絶縁ゲート型電界効
果トランジスタと、 前記絶縁ゲート型電界効果トランジスタを覆って、前記
半導体基板上に形成された第１絶縁膜と、 前記第１絶縁膜を貫通して前記１対の不純物ドープ領域
の少なくとも1つの不純物ドープ領域に達するコンタク
トホールと、 前記コンタクトホールに埋め込まれ、エッチバック又は
化学機械研磨により前記第１絶縁膜の上面と略同一面の
上面を形成された金属プラグと、 前記第１絶縁膜を覆って形成され、表面にＴＥＯＳ酸化
膜を備え、積層で構成された酸素遮蔽能を有する第２絶
縁膜と、 前記第２絶縁膜上に形成された下部電極と、 前記下部電極上に形成され、ペロブスカイト型結晶構造
を有する酸化物誘電体膜と、 前記酸化物誘電体膜上に形成され、前記下部電極、酸化
物誘電体膜と共にキャパシタを形成する上部電極と、 前記キャパシタを覆うＴＥＯＳ酸化膜を含み、前記半導
体基板上に形成された第３絶縁膜と、 前記第３絶縁膜上に延在し、前記第３絶縁膜、第２絶縁
膜を通る接続孔を介して前記金属プラグの上面と接続さ
れ、前記第３絶縁膜を通る接続孔を介して前記上部電極
または前記下部電極に接続された連続したローカル配線
とを有する半導体装置。 - 【請求項３】 メモリセル領域と周辺回路領域とを含む
半導体基板と、 前記メモリセル領域に形成された第１の絶縁ゲート電極
構造と、前記第１の絶縁ゲート電極構造の両側で前記半
導体基板中に形成された第１対の不純物ドープ領域とを
有する第１の絶縁ゲート型電界効果トランジスタと、 前記周辺回路領域に形成された第２の絶縁ゲート電極構
造と、前記第２の絶縁ゲート電極構造の両側で前記半導
体基板中に形成された第２対の不純物ドープ領域とを有
する第２の絶縁ゲート型電界効果トランジスタと、 前記第１および第２の絶縁ゲート型電界効果トランジス
タを覆って、前記半導体基板上に形成された第１絶縁膜
と、 前記第１絶縁膜を貫通して前記第１および第２の絶縁ゲ
ート型電界効果トランジスタの第１対および第２対の不
純物ドープ領域の各々の少なくとも１つの不純物ドープ
領域に達する少なくとも２つの金属プラグと、 前記第１絶縁膜を覆って形成された第２絶縁膜と、 前記第２絶縁膜上に形成された下部電極と、 前記下部電極上に形成され、ペロブスカイト型結晶構造
を有する酸化物誘電体膜と、 前記酸化物誘電体膜上に形成され、前記下部電極、酸化
物誘電体膜と共にキャパシタを形成する上部電極と、 前記キャパシタを覆って形成され、表面に該キャパシタ
により形成された凹凸を有する第３絶縁膜と、 前記第３絶縁膜上に延在し、前記第３絶縁膜、第２絶縁
膜を通る接続孔を介して前記金属プラグの1つの上面と
直接接続され、前記第３絶縁膜を通る接続孔を介して前
記上部電極または前記下部電極に直接接続されたＴｉＮ
からなる連続したローカル配線とを有する半導体装置。 - 【請求項４】 前記酸化物誘電体は、ＰＺＴ、ＳＢＴ、
ＢＳＴのいずれかである請求項１から３までのいずれか
１項に記載の半導体装置。 - 【請求項５】 前記金属プラグは、高融点金属を含む請
求項１から４までのいずれか１項に記載の半導体装置。 - 【請求項６】 前記第２絶縁膜が、前記第１絶縁膜の上
に選択的に形成されている請求項１から５までのいずれ
か１項に記載の半導体装置。 - 【請求項７】 半導体基板上に絶縁ゲート電極と第１導
電型のソース/ドレイン領域を有する絶縁ゲート型電界
効果トランジスタを形成する工程と、 前記絶縁ゲート電極を覆って、半導体基板上に第１絶縁
膜を形成する工程と、 前記第１絶縁膜を貫通して、前記ソース/ドレイン領域
の少なくとも一方に達するコンタクト窓を形成する工程
と、 前記コンタクト窓内に第１の金属プラグを埋め込み、前
記第１絶縁膜の上面と略同一面の上面を有するようにな
るまで不要部を除去する工程と、 前記金属プラグを覆って前記第１絶縁膜の上に、表面に
ＴＥＯＳ酸化膜を備え、積層で構成された酸素遮蔽能を
有する第２絶縁膜を形成する工程と、 前記第２絶縁膜の上にキャパシタの下部電極を形成する
工程と、 前記下部電極の上にペロブスカイト型結晶構造を有する
酸化物誘電体の膜を形成する工程と、 前記酸化物誘電体膜の上にキャパシタの上部電極を形成
する工程と、 前記キャパシタを覆うＴＥＯＳ酸化膜を含み、表面に該
キャパシタにより形成された凹凸を有する第３絶縁膜を
前記第２絶縁膜上に形成する工程と、 前記第３絶縁膜、第２絶縁膜を選択的にエッチして、前
記金属プラグの上面および前記上部電極または前記下部
電極を露出する接続孔を形成する工程と、 前記接続孔を介して前記金属プラグ上面および前記上部
電極または前記下部電極に直接接するローカル配線を前
記第３絶縁膜上に形成する工程と、 を含む半導体装置の製造方法。 - 【請求項８】 メモリセル領域と周辺回路領域とを有す
る半導体装置の製造方法であって、 前記メモリセル領越上に第１の絶縁ゲート電極と第１の
ソース/ドレイン領域を有する第１の絶縁ゲート型電界
効果トランジスタを形成する工程と、 前記周辺回路領域上に第２の絶縁ゲート電極と第２のソ
ース/ドレイン領域を有する第２の絶縁ゲート型電界効
果トランジスタを形成する工程と、 前記第１および第２の絶縁ゲート電極を覆って、前記半
導体基板上に第１絶縁膜を形成する工程と、 前記第１絶縁膜を貫通して、前記第１および第２の各々
のソース/ドレイン領域の少なくとも一方に達する第１
および第２のコンタクト窓を形成する工程と、 前記コンタクト窓内に第１および第２の金属プラグを埋
め込工程と、 前記金属プラグを覆って前記第１絶縁膜の上に、第２絶
縁膜を形成する工程と、 前記第２絶縁膜の上にキャパシタの下部電極を形成する
工程と、 前記下部電極の上にペロブスカイト型結晶構造を有する
酸化物誘電体の膜を形成する工程と、 前記酸化物誘電体膜の上にキャパシタの上部電極を形成
する工程と、 前記キャパシタを覆って、前記第２絶縁膜上に、表面に
該キャパシタにより形成された凹凸を有する第３絶縁膜
を形成する工程と、 前記第３絶縁膜、第２絶縁膜を選択的にエッチして、前
記金属プラグの上面および前記上部電極または前記下部
電極を露出する接続孔を形成する工程と、 前記接続孔を介して前記金属プラグ上面および前記上部
電極または前記下部電極に直接接し、ＴｉＮからなるロ
ーカル配線を前記第３絶縁膜上に形成する工程と、 を含む半導体装置の製造方法。 - 【請求項９】 半導体基板上に絶縁ゲート電極と第１導
電型のソース/ドレイン領域を有する絶縁ゲート型電界
効果トランジスタを形成する工程と、 前記絶縁ゲート電極を覆って、半導体基板上に第１絶縁
膜を形成する工程と、 前記第１絶縁膜を貫通して、前記ソース/ドレイン領域
の少なくとも一方に達するコンタクト窓を形成する工程
と、 前記コンタクト窓内に第１の金属プラグを埋め込み、前
記第１絶縁膜の上面と略同一面の上面を有するようにな
るまで不要部を除去する工程と、 前記金属プラグを覆って前記第１絶縁膜の上に、表面に
ＴＥＯＳ酸化膜を備え、積層で構成された酸素遮蔽能を
有する第２絶縁膜を形成する工程と、 前記第２絶縁膜の上にキャパシタの下部電極を形成する
工程と、 前記下部電極の上にペロブスカイト型結晶構造を有する
酸化物誘電体の膜を形成する工程と、 前記酸化物誘電体膜形成工程後、酸素雰囲気中で前記半
導体基板をアニールするアニール工程と、 前記酸化物誘電体膜の上にキャパシタの上部電極を形成
する工程と、 前記キャパシタを覆うＴＥＯＳ酸化膜を含む第３絶縁膜
を前記第２絶縁膜上に形成する工程と、 前記第３絶縁膜、第２絶縁膜を選択的にエッチして、前
記金属プラグの上面および前記上部電極または前記下部
電極を露出する接続孔を形成する工程と、 前記接続孔を介して前記金属プラグ上面および前記上部
電極または前記下部電極に接するローカル配線を前記第
３絶縁膜上に形成する工程と、 を含む半導体装置の製造方法。 - 【請求項１０】 前記アニール工程が、７００℃以上の
温度で行われる請求項９記載の半導体装置の製造方法。 - 【請求項１１】 前記キャパシタの下部電極を形成する
工程が、Ｔｉ膜を形成するサブ工程とＴｉ膜上にＰｔ膜
を形成するサブ工程とを含む請求項９または１０に記載
の半導体装置の製造方法。 - 【請求項１２】 前記Ｔｉ膜を形成するサブ工程が、前
記アニール工程で前記酸化物誘電体膜の（１１１）配向
を実現するようにＴｉ膜厚を選択している請求項１１記
載の半導体装置の製造方法。 - 【請求項１３】 前記酸化物誘電体膜を形成する工程
が、ＰＺＴ、ＳＢＴ、ＢＳＴの少なくとも１つを主成分
として成膜する工程である請求項７から１２までのいず
れか１項に記載の半導体装置の製造方法。 - 【請求項１４】 前記酸化物誘電体膜を形成する工程
が、ＰＺＴ膜を形成する工程であり、Ｐｂの組成が前記
アニール工程後（１１１）配向を実現する値に選択され
ている請求項７から１２までのいずれか１項に記載の半
導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21209197A JP3305627B2 (ja) | 1997-08-06 | 1997-08-06 | 半導体装置とその製造方法 |
| US09/040,284 US5953619A (en) | 1997-08-06 | 1998-03-18 | Semiconductor device with perovskite capacitor and its manufacture method |
| KR1019980009510A KR100317433B1 (ko) | 1997-08-06 | 1998-03-19 | 반도체 장치와 그 제조방법 |
| US09/357,805 US6307228B1 (en) | 1997-08-06 | 1999-07-20 | Semiconductor device with perovskite capacitor and its manufacture method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21209197A JP3305627B2 (ja) | 1997-08-06 | 1997-08-06 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154716A JPH1154716A (ja) | 1999-02-26 |
| JP3305627B2 true JP3305627B2 (ja) | 2002-07-24 |
Family
ID=16616733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21209197A Expired - Lifetime JP3305627B2 (ja) | 1997-08-06 | 1997-08-06 | 半導体装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5953619A (ja) |
| JP (1) | JP3305627B2 (ja) |
| KR (1) | KR100317433B1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249014B1 (en) * | 1998-10-01 | 2001-06-19 | Ramtron International Corporation | Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices |
| EP0996160A1 (en) * | 1998-10-12 | 2000-04-26 | STMicroelectronics S.r.l. | Contact structure for a semiconductor device |
| US6124217A (en) * | 1998-11-25 | 2000-09-26 | Advanced Micro Devices, Inc. | In-situ SiON deposition/bake/TEOS deposition process for reduction of defects in interlevel dielectric for integrated circuit interconnects |
| US6333202B1 (en) * | 1999-08-26 | 2001-12-25 | International Business Machines Corporation | Flip FERAM cell and method to form same |
| KR100353804B1 (ko) * | 1999-12-28 | 2002-09-26 | 주식회사 하이닉스반도체 | 반도체 소자의 강유전체 캐패시터 형성방법 |
| JP2001217397A (ja) * | 2000-02-02 | 2001-08-10 | Nec Corp | 半導体装置とその製造方法 |
| CN1170320C (zh) | 2000-03-13 | 2004-10-06 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| US6436838B1 (en) * | 2000-04-21 | 2002-08-20 | Applied Materials, Inc. | Method of patterning lead zirconium titanate and barium strontium titanate |
| DE10039411A1 (de) * | 2000-08-11 | 2002-02-28 | Infineon Technologies Ag | Strukturierung ferroelektrischer Schichten |
| US20020175402A1 (en) * | 2001-05-23 | 2002-11-28 | Mccormack Mark Thomas | Structure and method of embedding components in multi-layer substrates |
| US6730575B2 (en) * | 2001-08-30 | 2004-05-04 | Micron Technology, Inc. | Methods of forming perovskite-type material and capacitor dielectric having perovskite-type crystalline structure |
| JP2004146772A (ja) * | 2002-03-18 | 2004-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN100592426C (zh) * | 2004-06-08 | 2010-02-24 | 富士通微电子株式会社 | 半导体存储装置的检查方法 |
| JP2006278550A (ja) | 2005-03-28 | 2006-10-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2006310444A (ja) * | 2005-04-27 | 2006-11-09 | Oki Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| JP2006310497A (ja) * | 2005-04-27 | 2006-11-09 | Oki Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
| KR100668355B1 (ko) * | 2006-02-16 | 2007-01-12 | 삼성전자주식회사 | 캐리어 트래핑 물질을 구비한 유니폴라 탄소나노튜브 및유니폴라 전계효과 트랜지스터 |
| RU2450914C1 (ru) * | 2008-05-23 | 2012-05-20 | Дзе Жиллетт Компани | Бритва, содержащая трехмерный микроструктурированный абразивный материал |
| US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
| US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
| US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
| DE112020001816T5 (de) | 2019-04-08 | 2021-12-23 | Kepler Computing, Inc. | Dotierte polare Schichten Und Halbleitervorrichtung enthaltend dieselben |
| KR20220006403A (ko) * | 2020-07-08 | 2022-01-17 | 삼성전자주식회사 | 페로브스카이트 물질을 포함하는 커패시터, 이를 포함하는 반도체 장치 및 커패시터 제조방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513708A (ja) * | 1991-07-05 | 1993-01-22 | Seiko Epson Corp | 半導体装置 |
| JP3376611B2 (ja) * | 1992-10-16 | 2003-02-10 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US5350705A (en) * | 1992-08-25 | 1994-09-27 | National Semiconductor Corporation | Ferroelectric memory cell arrangement having a split capacitor plate structure |
| US5442585A (en) * | 1992-09-11 | 1995-08-15 | Kabushiki Kaisha Toshiba | Device having dielectric thin film |
| JP2682455B2 (ja) * | 1994-07-07 | 1997-11-26 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JPH0823079A (ja) * | 1994-07-08 | 1996-01-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2956482B2 (ja) * | 1994-07-29 | 1999-10-04 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| US5739563A (en) * | 1995-03-15 | 1998-04-14 | Kabushiki Kaisha Toshiba | Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same |
| JPH08316430A (ja) * | 1995-05-15 | 1996-11-29 | Mitsubishi Electric Corp | 半導体メモリとその製造方法、スタックドキャパシタ |
| JP3520144B2 (ja) * | 1995-10-26 | 2004-04-19 | 株式会社ルネサステクノロジ | 半導体記憶装置およびその製造方法 |
| JP2953369B2 (ja) * | 1996-01-17 | 1999-09-27 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
| JPH1117124A (ja) | 1997-06-24 | 1999-01-22 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1997
- 1997-08-06 JP JP21209197A patent/JP3305627B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-18 US US09/040,284 patent/US5953619A/en not_active Expired - Lifetime
- 1998-03-19 KR KR1019980009510A patent/KR100317433B1/ko not_active IP Right Cessation
-
1999
- 1999-07-20 US US09/357,805 patent/US6307228B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100317433B1 (ko) | 2002-02-28 |
| US5953619A (en) | 1999-09-14 |
| JPH1154716A (ja) | 1999-02-26 |
| US6307228B1 (en) | 2001-10-23 |
| KR19990023091A (ko) | 1999-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3305627B2 (ja) | 半導体装置とその製造方法 | |
| US6707088B2 (en) | Method of forming integrated circuitry, method of forming a capacitor, method of forming DRAM integrated circuitry and DRAM integrated category | |
| US5638319A (en) | Non-volatile random access memory and fabrication method thereof | |
| US6429089B1 (en) | Semiconductor device and method of fabricating the same | |
| JP4053647B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP3250257B2 (ja) | 半導体装置及びその製造方法 | |
| US6677630B1 (en) | Semiconductor device having ferroelectric film and manufacturing method thereof | |
| KR20010086354A (ko) | 용량소자를 구비한 반도체장치 및 그 제조방법 | |
| US20070042541A1 (en) | Semiconductor device and its manufacture method | |
| JP2003086771A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JPH10242419A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2000124423A (ja) | 半導体装置及びその製造方法 | |
| JP2004095866A (ja) | 半導体装置及びその製造方法 | |
| US20030160275A1 (en) | Semiconductor device and method for fabricating the same | |
| JPH11145410A (ja) | 半導体装置およびその製造方法 | |
| JP2001053246A (ja) | 半導体装置及びその製造方法 | |
| JP2001345434A (ja) | 半導体装置 | |
| JP3013166B2 (ja) | 電界効果トランジスターおよびその製造方法 | |
| JP2001298161A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR100846368B1 (ko) | 메모리 소자 및 그 제조 방법 | |
| JP2004153293A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| KR100847040B1 (ko) | 반도체 장치와 그 제조 방법 | |
| JP2000307079A (ja) | 半導体装置及びその製造方法 | |
| JP2000031434A (ja) | 半導体装置 | |
| JP2004153292A (ja) | 容量素子、半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080510 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140510 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |