JP3376611B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3376611B2 JP3376611B2 JP27838192A JP27838192A JP3376611B2 JP 3376611 B2 JP3376611 B2 JP 3376611B2 JP 27838192 A JP27838192 A JP 27838192A JP 27838192 A JP27838192 A JP 27838192A JP 3376611 B2 JP3376611 B2 JP 3376611B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- thin film
- nitride film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体薄膜を容量絶
縁膜とする大容量の容量素子を内蔵する半導体装置およ
びその製造方法に関する。
縁膜とする大容量の容量素子を内蔵する半導体装置およ
びその製造方法に関する。
【０００２】
【従来の技術】近年、不要輻射の防止またはメモリセル
の微細化のためにチタン酸バリウム、チタン酸鉛等に代
表される強誘電体薄膜の高誘電率を利用した容量素子を
内蔵するＩＣ、ＬＳＩの開発が試みられている。
の微細化のためにチタン酸バリウム、チタン酸鉛等に代
表される強誘電体薄膜の高誘電率を利用した容量素子を
内蔵するＩＣ、ＬＳＩの開発が試みられている。
【０００３】以下に従来の半導体装置について説明す
る。図５は従来の半導体装置の要部断面図であり、容量
素子が形成されている領域について示したものである。
図５において、１はＰ型のシリコン基板、２はＮ型ウエ
ル、３はＰ−ｃｈトランジスタの分離領域であるＮ領
域、４はＮ−ｃｈトランジスタの分離領域であるＰ領
域、５はトランジスタを分離する分離酸化膜、６ａはゲ
ート絶縁膜、６ｂはゲート電極、７は層間絶縁膜、９は
下電極、１０は強誘電体薄膜、１１は上電極、１２は容
量素子の保護膜、１３はコンタクトホール、１４はアル
ミ配線である。図５に示すように従来の半導体装置の容
量素子は、層間絶縁膜７の上に直接下電極９が形成され
ており、その上に強誘電体薄膜１０および上電極１１が
形成されていた。
る。図５は従来の半導体装置の要部断面図であり、容量
素子が形成されている領域について示したものである。
図５において、１はＰ型のシリコン基板、２はＮ型ウエ
ル、３はＰ−ｃｈトランジスタの分離領域であるＮ領
域、４はＮ−ｃｈトランジスタの分離領域であるＰ領
域、５はトランジスタを分離する分離酸化膜、６ａはゲ
ート絶縁膜、６ｂはゲート電極、７は層間絶縁膜、９は
下電極、１０は強誘電体薄膜、１１は上電極、１２は容
量素子の保護膜、１３はコンタクトホール、１４はアル
ミ配線である。図５に示すように従来の半導体装置の容
量素子は、層間絶縁膜７の上に直接下電極９が形成され
ており、その上に強誘電体薄膜１０および上電極１１が
形成されていた。
【０００４】また従来の半導体装置の製造方法におい
て、容量素子は次にようにして形成される。なお層間絶
縁膜７が形成されるまでの工程は省略する。まず層間絶
縁膜７の上に下電極９となる第１の金属薄膜および強誘
電体薄膜１０を形成した後強誘電体薄膜１０を加熱処理
する。次に上電極１１となる第２の金属薄膜を形成す
る。次に上電極１１と強誘電体薄膜１０を選択的に残し
て不要部を除去し、さらに下電極９を選択的に残して不
要部を除去する。次に全体に容量素子の保護膜１２を形
成し、コンタクトホール１３を形成しアルミ配線１４を
形成する。なおコンタクトホール１３の内、シリコン基
板１の上に形成された集積回路に配線１４を接続するも
のは層間絶縁膜７と保護膜１２の両方を貫通するもので
あり、容量素子の下電極９および上電極１１に配線１４
を接続するものは保護膜１２を貫通するだけでよい。
て、容量素子は次にようにして形成される。なお層間絶
縁膜７が形成されるまでの工程は省略する。まず層間絶
縁膜７の上に下電極９となる第１の金属薄膜および強誘
電体薄膜１０を形成した後強誘電体薄膜１０を加熱処理
する。次に上電極１１となる第２の金属薄膜を形成す
る。次に上電極１１と強誘電体薄膜１０を選択的に残し
て不要部を除去し、さらに下電極９を選択的に残して不
要部を除去する。次に全体に容量素子の保護膜１２を形
成し、コンタクトホール１３を形成しアルミ配線１４を
形成する。なおコンタクトホール１３の内、シリコン基
板１の上に形成された集積回路に配線１４を接続するも
のは層間絶縁膜７と保護膜１２の両方を貫通するもので
あり、容量素子の下電極９および上電極１１に配線１４
を接続するものは保護膜１２を貫通するだけでよい。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、容量素子を形成する際行われる６００℃
以上の高温熱処理工程において強誘電体薄膜に含まれる
金属成分および水分、また雰囲気として用いる酸素等が
層間絶縁膜中を拡散してトランジスタ領域および分離領
域を劣化または破壊するという課題を有していた。
来の構成では、容量素子を形成する際行われる６００℃
以上の高温熱処理工程において強誘電体薄膜に含まれる
金属成分および水分、また雰囲気として用いる酸素等が
層間絶縁膜中を拡散してトランジスタ領域および分離領
域を劣化または破壊するという課題を有していた。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の請求項１記載の半導体装置の製造方法は、集
積回路が作り込まれた支持基板上に形成された層間絶縁
膜上の全面にシリコン窒化膜を形成し、前記シリコン窒
化膜上に第１の金属薄膜および強誘電体薄膜を形成する
工程と、強誘電体薄膜を酸素雰囲気中で加熱処理する工
程と、加熱処理された強誘電体薄膜上に第２の金属薄膜
を形成する工程と、前記第２の金属薄膜、前記強誘電体
薄膜の容量素子となる部分、前記第１の金属薄膜および
前記シリコン窒化膜を選択的に残して他の部分を除去
し、それぞれ上電極、容量絶縁膜、下電極からなる容量
素子および前記下電極と略同一形状のシリコン窒化膜を
形成する工程と、前記容量素子上に保護膜を形成する工
程と、この保護膜、前記シリコン窒化膜および前記層間
絶縁膜の所定の領域にコンタクトホールを形成する工程
と、前記コンタクトホールに配線を形成する工程とを有
するものである。また、本発明の請求項２記載の半導体
装置の製造方法は、請求項１記載の半導体装置の製造方
法において、シリコン窒化膜に代えて下層がシリコン窒
化膜で上層がシリコン酸化膜で構成される多層膜を形成
し、かつ前記記下電極が、上層が白金層で下層がチタン
層で構成される多層膜を形成することを特徴とするもの
である。
に本発明の請求項１記載の半導体装置の製造方法は、集
積回路が作り込まれた支持基板上に形成された層間絶縁
膜上の全面にシリコン窒化膜を形成し、前記シリコン窒
化膜上に第１の金属薄膜および強誘電体薄膜を形成する
工程と、強誘電体薄膜を酸素雰囲気中で加熱処理する工
程と、加熱処理された強誘電体薄膜上に第２の金属薄膜
を形成する工程と、前記第２の金属薄膜、前記強誘電体
薄膜の容量素子となる部分、前記第１の金属薄膜および
前記シリコン窒化膜を選択的に残して他の部分を除去
し、それぞれ上電極、容量絶縁膜、下電極からなる容量
素子および前記下電極と略同一形状のシリコン窒化膜を
形成する工程と、前記容量素子上に保護膜を形成する工
程と、この保護膜、前記シリコン窒化膜および前記層間
絶縁膜の所定の領域にコンタクトホールを形成する工程
と、前記コンタクトホールに配線を形成する工程とを有
するものである。また、本発明の請求項２記載の半導体
装置の製造方法は、請求項１記載の半導体装置の製造方
法において、シリコン窒化膜に代えて下層がシリコン窒
化膜で上層がシリコン酸化膜で構成される多層膜を形成
し、かつ前記記下電極が、上層が白金層で下層がチタン
層で構成される多層膜を形成することを特徴とするもの
である。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、集積回路が作り込まれた支持
基板の上に下電極、容量絶縁膜となる強誘電体薄膜およ
び上電極からなる容量素子が形成されており、かつ下電
極の下部に下電極と略同一の形状でシリコン窒化膜が形
成されている構成を有しており、またその製造方法は、
層間絶縁膜の上にシリコン窒化膜を形成する工程、その
上に容量素子を形成する工程、容量素子の下電極と略同
一の形状でシリコン窒化膜を選択的に残す工程を備えた
構成を有している。
に本発明の半導体装置は、集積回路が作り込まれた支持
基板の上に下電極、容量絶縁膜となる強誘電体薄膜およ
び上電極からなる容量素子が形成されており、かつ下電
極の下部に下電極と略同一の形状でシリコン窒化膜が形
成されている構成を有しており、またその製造方法は、
層間絶縁膜の上にシリコン窒化膜を形成する工程、その
上に容量素子を形成する工程、容量素子の下電極と略同
一の形状でシリコン窒化膜を選択的に残す工程を備えた
構成を有している。
【０００８】
【作用】この構成によって、強誘電体薄膜を熱処理する
工程においては集積回路が形成された支持基板の全面に
窒化シリコン膜が形成されているため高温熱処理を行っ
てもトランジスタ領域および分離領域が汚染されること
がなく、また最終的には容量素子の下部にのみ窒化シリ
コン膜を残しているためその他の領域において層間絶縁
膜に窒化シリコン膜による応力がかかることがなく、信
頼性の高い半導体装置を実現できる。
工程においては集積回路が形成された支持基板の全面に
窒化シリコン膜が形成されているため高温熱処理を行っ
てもトランジスタ領域および分離領域が汚染されること
がなく、また最終的には容量素子の下部にのみ窒化シリ
コン膜を残しているためその他の領域において層間絶縁
膜に窒化シリコン膜による応力がかかることがなく、信
頼性の高い半導体装置を実現できる。
【０００９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１０】図１は本発明の第１の実施例における半導
体装置の要部断面図であり、容量素子が形成された領域
について示したものである。図１において、図５に示す
従来例と同一箇所には同一符号を付して説明を省略す
る。なお本実施例が図５に示す従来例と異なる点は、層
間絶縁膜７と下電極９の間に下電極９と略同形状のシリ
コン窒化膜８が形成されていることである。このように
下電極９の下部にのみシリコン窒化膜８を残すことによ
り、シリコン窒化膜８が層間絶縁膜７に及ぼす応力を最
低限に抑えることができる。
体装置の要部断面図であり、容量素子が形成された領域
について示したものである。図１において、図５に示す
従来例と同一箇所には同一符号を付して説明を省略す
る。なお本実施例が図５に示す従来例と異なる点は、層
間絶縁膜７と下電極９の間に下電極９と略同形状のシリ
コン窒化膜８が形成されていることである。このように
下電極９の下部にのみシリコン窒化膜８を残すことによ
り、シリコン窒化膜８が層間絶縁膜７に及ぼす応力を最
低限に抑えることができる。
【００１１】次に第１の実施例の半導体装置の製造方法
について、図面を参照しながら説明する。図２（ａ）〜
（ｅ）は本発明の第１の実施例の半導体装置の製造方法
の工程断面図である。これらの図において、シリコン基
板１に作り込まれた集積回路の部分は省略し、層間絶縁
膜７を形成した後の工程について説明する。まず図２
（ａ）に示すように、層間絶縁膜７の上に減圧ＣＶＤ法
によりシリコン窒化膜８を形成し、その上にスパッタ法
またはＥＢ蒸着法により第１の金属薄膜９（この金属薄
膜は後工程で下電極９となるため、同じ符号で示してい
る）を形成する。次にゾルゲル法により強誘電体薄膜１
０の構成元素を含有する有機金属化合物溶液を回転塗布
した後、窒素雰囲気中２００〜４００℃で１〜５分加熱
し乾燥する。次に酸素雰囲気中６５０〜７５０℃の高温
で焼成して強誘電体薄膜１０を形成する。次に図２
（ｂ）に示すように、スパッタ法またはＥＢ蒸着法によ
り第２の金属薄膜１１（この金属薄膜は後工程で上電極
１１となるため、同じ符号で示している）を形成する。
次に図２（ｃ）に示すように、上電極１１と強誘電体薄
膜１０をイオンミリング法により形成する。次に図２
（ｄ）に示すように、上電極１１および強誘電体薄膜１
０より大きく面積をとって下電極９を形成する。次に図
２（ｅ）に示すように、下電極９と略同一のパターンで
シリコン窒化膜８を残す。図２では以降の工程を省略し
ているが、さらに保護膜１２を形成し、コンタクトホー
ル１３を形成し、アルミ配線１４を形成して図１に示す
半導体装置となる。
について、図面を参照しながら説明する。図２（ａ）〜
（ｅ）は本発明の第１の実施例の半導体装置の製造方法
の工程断面図である。これらの図において、シリコン基
板１に作り込まれた集積回路の部分は省略し、層間絶縁
膜７を形成した後の工程について説明する。まず図２
（ａ）に示すように、層間絶縁膜７の上に減圧ＣＶＤ法
によりシリコン窒化膜８を形成し、その上にスパッタ法
またはＥＢ蒸着法により第１の金属薄膜９（この金属薄
膜は後工程で下電極９となるため、同じ符号で示してい
る）を形成する。次にゾルゲル法により強誘電体薄膜１
０の構成元素を含有する有機金属化合物溶液を回転塗布
した後、窒素雰囲気中２００〜４００℃で１〜５分加熱
し乾燥する。次に酸素雰囲気中６５０〜７５０℃の高温
で焼成して強誘電体薄膜１０を形成する。次に図２
（ｂ）に示すように、スパッタ法またはＥＢ蒸着法によ
り第２の金属薄膜１１（この金属薄膜は後工程で上電極
１１となるため、同じ符号で示している）を形成する。
次に図２（ｃ）に示すように、上電極１１と強誘電体薄
膜１０をイオンミリング法により形成する。次に図２
（ｄ）に示すように、上電極１１および強誘電体薄膜１
０より大きく面積をとって下電極９を形成する。次に図
２（ｅ）に示すように、下電極９と略同一のパターンで
シリコン窒化膜８を残す。図２では以降の工程を省略し
ているが、さらに保護膜１２を形成し、コンタクトホー
ル１３を形成し、アルミ配線１４を形成して図１に示す
半導体装置となる。
【００１２】次に本発明の第２の実施例について、図面
を参照しながら説明する。図３は本発明の第２の実施例
における半導体装置の要部断面図であり、容量素子が形
成された領域について示したものである。図２におい
て、図５に示す従来例および図１に示す第１の実施例と
同一箇所には同一符号を付して説明を省略する。なお本
実施例が図１に示す第１の実施例と異なる点は、下電極
９とシリコン窒化膜８との間にシリコン酸化膜８ａが形
成されていることである。第１の実施例で下電極９がチ
タン層と白金層の２層構造である場合、チタン層とシリ
コン窒化膜８とが反応しやすいためプロセス条件によっ
ては剥離が生じたりするが、シリコン酸化膜８ａを介在
させることにより防止できる。なおシリコン酸化膜８ａ
にはりん、ボロンが含有されていても問題はない。
を参照しながら説明する。図３は本発明の第２の実施例
における半導体装置の要部断面図であり、容量素子が形
成された領域について示したものである。図２におい
て、図５に示す従来例および図１に示す第１の実施例と
同一箇所には同一符号を付して説明を省略する。なお本
実施例が図１に示す第１の実施例と異なる点は、下電極
９とシリコン窒化膜８との間にシリコン酸化膜８ａが形
成されていることである。第１の実施例で下電極９がチ
タン層と白金層の２層構造である場合、チタン層とシリ
コン窒化膜８とが反応しやすいためプロセス条件によっ
ては剥離が生じたりするが、シリコン酸化膜８ａを介在
させることにより防止できる。なおシリコン酸化膜８ａ
にはりん、ボロンが含有されていても問題はない。
【００１３】次に第２の実施例の半導体装置の製造方法
について、図面を参照しながら説明する。図４（ａ）〜
（ｅ）は本発明の第２の実施例の半導体装置の製造方法
の工程断面図である。これらの図において、シリコン基
板１に作り込まれた集積回路の部分は省略し、層間絶縁
膜７を形成した後の工程について説明する。まず図４
（ａ）に示すように、層間絶縁膜７の上に減圧ＣＶＤ法
によりシリコン窒化膜８およびシリコン酸化膜８ａを形
成し、その上にスパッタ法またはＥＢ蒸着法により第１
の金属薄膜９（この金属薄膜は後工程で下電極９となる
ため、同じ符号で示している）を形成する。以降図４
（ｄ）の工程までは図２に示す工程と全く同一であり、
説明を省略する。次に図２（ｅ）に示すように、下電極
９と略同一のパターンでシリコン酸化膜８ａおよびシリ
コン窒化膜８を残す。図４では以降の工程を省略してい
るが、さらに保護膜１２を形成し、コンタクトホール１
３を形成し、アルミ配線１４を形成して図３に示す半導
体装置となる。
について、図面を参照しながら説明する。図４（ａ）〜
（ｅ）は本発明の第２の実施例の半導体装置の製造方法
の工程断面図である。これらの図において、シリコン基
板１に作り込まれた集積回路の部分は省略し、層間絶縁
膜７を形成した後の工程について説明する。まず図４
（ａ）に示すように、層間絶縁膜７の上に減圧ＣＶＤ法
によりシリコン窒化膜８およびシリコン酸化膜８ａを形
成し、その上にスパッタ法またはＥＢ蒸着法により第１
の金属薄膜９（この金属薄膜は後工程で下電極９となる
ため、同じ符号で示している）を形成する。以降図４
（ｄ）の工程までは図２に示す工程と全く同一であり、
説明を省略する。次に図２（ｅ）に示すように、下電極
９と略同一のパターンでシリコン酸化膜８ａおよびシリ
コン窒化膜８を残す。図４では以降の工程を省略してい
るが、さらに保護膜１２を形成し、コンタクトホール１
３を形成し、アルミ配線１４を形成して図３に示す半導
体装置となる。
【００１４】なお図１においてシリコン窒化膜８を下電
極９と略同一の形状として説明したが、シリコン基板１
の層間絶縁膜７の上全面にシリコン窒化膜８が形成され
ており、その上の一部に容量素子が形成されていても良
い。ただしこの場合には、コンタクトホール１３は保護
膜１２、シリコン窒化膜８および層間絶縁膜７を貫通し
て形成すれば良い。また図３においてシリコン窒化膜８
とシリコン酸化膜８ａとの多層膜を下電極９と略同一の
形状として説明したが、シリコン基板１の層間絶縁膜７
の上全面にシリコン窒化膜８とシリコン酸化膜８ａが形
成されており、その上の一部に容量素子が形成されてい
ても良い。ただしこの場合には、コンタクトホール１３
は保護膜１２、シリコン酸化膜８ａとシリコン窒化膜８
および層間絶縁膜７を貫通して形成すれば良い。さらに
は、シリコン基板１の層間絶縁膜７の上全面にシリコン
窒化膜８が形成されており、その上の一部に下電極９と
略同一の形状のシリコン酸化膜８ａが形成されており、
そのシリコン酸化膜８ａの上に容量素子が形成されてい
ても良い。ただしこの場合には、コンタクトホール１３
は保護膜１２、シリコン窒化膜８および層間絶縁膜７を
貫通して形成すれば良い。
極９と略同一の形状として説明したが、シリコン基板１
の層間絶縁膜７の上全面にシリコン窒化膜８が形成され
ており、その上の一部に容量素子が形成されていても良
い。ただしこの場合には、コンタクトホール１３は保護
膜１２、シリコン窒化膜８および層間絶縁膜７を貫通し
て形成すれば良い。また図３においてシリコン窒化膜８
とシリコン酸化膜８ａとの多層膜を下電極９と略同一の
形状として説明したが、シリコン基板１の層間絶縁膜７
の上全面にシリコン窒化膜８とシリコン酸化膜８ａが形
成されており、その上の一部に容量素子が形成されてい
ても良い。ただしこの場合には、コンタクトホール１３
は保護膜１２、シリコン酸化膜８ａとシリコン窒化膜８
および層間絶縁膜７を貫通して形成すれば良い。さらに
は、シリコン基板１の層間絶縁膜７の上全面にシリコン
窒化膜８が形成されており、その上の一部に下電極９と
略同一の形状のシリコン酸化膜８ａが形成されており、
そのシリコン酸化膜８ａの上に容量素子が形成されてい
ても良い。ただしこの場合には、コンタクトホール１３
は保護膜１２、シリコン窒化膜８および層間絶縁膜７を
貫通して形成すれば良い。
【００１５】なお図２および図４に示す製造工程におい
て強誘電体薄膜１０をゾルゲル法で形成した例について
説明したが、熱分解法等の他の液相法やスパッタ法また
はＥＢ蒸着法等の気相法で形成しても良い。
て強誘電体薄膜１０をゾルゲル法で形成した例について
説明したが、熱分解法等の他の液相法やスパッタ法また
はＥＢ蒸着法等の気相法で形成しても良い。
【００１６】なおシリコン基板１の全面にシリコン窒化
膜８またはシリコン窒化膜８とシリコン酸化膜８ａを形
成する場合には、第１および第２の実施例で用いられて
いる層間絶縁膜７は省略しても良い。
膜８またはシリコン窒化膜８とシリコン酸化膜８ａを形
成する場合には、第１および第２の実施例で用いられて
いる層間絶縁膜７は省略しても良い。
【００１７】
【発明の効果】以上のように本発明は容量素子の下電極
の下部に下電極と略同一の形状でシリコン窒化膜または
シリコン窒化膜とシリコン酸化膜の多層膜を形成する構
成により、容量素子形成時に高温熱処理を行ってもトラ
ンジスタ領域および分離領域が汚染されることがなく、
また最終的には容量素子の下部にのみ窒化シリコン膜を
残しているためその他の領域において層間絶縁膜に窒化
シリコン膜による応力がかかることがなく、信頼性の高
い半導体装置およびその製造方法を実現できるものであ
る。
の下部に下電極と略同一の形状でシリコン窒化膜または
シリコン窒化膜とシリコン酸化膜の多層膜を形成する構
成により、容量素子形成時に高温熱処理を行ってもトラ
ンジスタ領域および分離領域が汚染されることがなく、
また最終的には容量素子の下部にのみ窒化シリコン膜を
残しているためその他の領域において層間絶縁膜に窒化
シリコン膜による応力がかかることがなく、信頼性の高
い半導体装置およびその製造方法を実現できるものであ
る。
【図１】本発明の第１の実施例における半導体装置の要
部断面図
部断面図
【図２】（ａ）〜（ｅ）は本発明の第１の実施例の半導
体装置の製造方法の工程断面図
体装置の製造方法の工程断面図
【図３】本発明の第２の実施例における半導体装置の要
部断面図
部断面図
【図４】（ａ）〜（ｅ）は本発明の第２の実施例の半導
体装置の製造方法の工程断面図
体装置の製造方法の工程断面図
【図５】従来の半導体装置の要部断面図
１ シリコン基板（支持基板）
８ シリコン窒化膜
９ 下電極
１０ 強誘電体薄膜
１１ 上電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 嶋田 恭博
大阪府門真市大字門真1006番地 松下電
子工業株式会社内
(72)発明者 松田 明浩
大阪府門真市大字門真1006番地 松下電
子工業株式会社内
(72)発明者 林 慎一郎
大阪府門真市大字門真1006番地 松下電
子工業株式会社内
(56)参考文献 特開 平２−232961（ＪＰ，Ａ)
特開 平３−34580（ＪＰ，Ａ)
特開 平３−54828（ＪＰ，Ａ)
特開 平４−221848（ＪＰ，Ａ)
特開 平４−92469（ＪＰ，Ａ)
特開 平４−102367（ＪＰ，Ａ)
特開 平４−287968（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/822
H01L 27/04
Claims (2)
- 【請求項１】 集積回路が作り込まれた支持基板上に形
成された層間絶縁膜上の全面にシリコン窒化膜を形成
し、前記シリコン窒化膜上に第１の金属薄膜および強誘
電体薄膜を形成する工程と、強誘電体薄膜を酸素雰囲気
中で加熱処理する工程と、加熱処理された強誘電体薄膜
上に第２の金属薄膜を形成する工程と、前記第２の金属
薄膜、前記強誘電体薄膜、前記第１の金属薄膜および前
記シリコン窒化膜を選択的に残して他の部分を除去し、
それぞれ上電極、容量絶縁膜、下電極からなる容量素子
および前記下電極と略同一形状のシリコン窒化膜を形成
する工程と、前記容量素子上に保護膜を形成する工程
と、この保護膜、前記シリコン窒化膜および前記層間絶
縁膜の所定の領域にコンタクトホールを形成する工程
と、前記コンタクトホールに配線を形成する工程とを有
する半導体装置の製造方法。 - 【請求項２】 シリコン窒化膜に代えて下層がシリコン
窒化膜で上層がシリコン酸化膜で構成される多層膜を形
成し、かつ前記下電極が、上層が白金層で下層がチタン
層で構成される多層膜を形成することを特徴とする請求
項１記載の半導体装置の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27838192A JP3376611B2 (ja) | 1992-10-16 | 1992-10-16 | 半導体装置の製造方法 |
| EP93304609A EP0574275B1 (en) | 1992-06-12 | 1993-06-14 | Semiconductor device having capacitor |
| DE69333864T DE69333864T2 (de) | 1992-06-12 | 1993-06-14 | Herstellungsverfahren für Halbleiterbauelement mit Kondensator |
| EP97106056A EP0789395B1 (en) | 1992-06-12 | 1993-06-14 | Manufacturing method for semiconductor device having capacitor |
| DE69317940T DE69317940T2 (de) | 1992-06-12 | 1993-06-14 | Halbleiterbauelement mit Kondensator |
| US08/778,953 US5717233A (en) | 1992-06-12 | 1997-01-06 | Semiconductor device having capacitior and manufacturing method thereof |
| US08/947,712 US6126752A (en) | 1992-06-12 | 1997-10-09 | Semiconductor device having capacitor and manufacturing apparatus thereof |
| US08/950,920 US6080617A (en) | 1992-06-12 | 1997-10-15 | Semiconductor device having capacitor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27838192A JP3376611B2 (ja) | 1992-10-16 | 1992-10-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132479A JPH06132479A (ja) | 1994-05-13 |
| JP3376611B2 true JP3376611B2 (ja) | 2003-02-10 |
Family
ID=17596548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27838192A Expired - Fee Related JP3376611B2 (ja) | 1992-06-12 | 1992-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3376611B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6004839A (en) * | 1996-01-17 | 1999-12-21 | Nec Corporation | Semiconductor device with conductive plugs |
| JP3305627B2 (ja) * | 1997-08-06 | 2002-07-24 | 富士通株式会社 | 半導体装置とその製造方法 |
| US7030481B2 (en) * | 2002-12-09 | 2006-04-18 | Internation Business Machines Corporation | High density chip carrier with integrated passive devices |
-
1992
- 1992-10-16 JP JP27838192A patent/JP3376611B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06132479A (ja) | 1994-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100194912B1 (ko) | 반도체 장치의 제조방법 | |
| KR100285871B1 (ko) | 강유전체를 가진 캐패시터를 포함하는 반도체 디바이스 및 그의 제조방법 | |
| JP3636846B2 (ja) | 高誘電体キャパシタの製造方法 | |
| KR960002804A (ko) | 반도체장치 및 그 제조방법 | |
| JP3251912B2 (ja) | 強誘電体キャパシタの形成方法 | |
| TW434887B (en) | Method of manufacturing ferroelectric memory device | |
| US6479364B2 (en) | Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer | |
| JP3376611B2 (ja) | 半導体装置の製造方法 | |
| JP3157734B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
| KR100408539B1 (ko) | 커패시터를구비한반도체장치및그제조방법 | |
| JP3276351B2 (ja) | 半導体装置の製造方法 | |
| JP3098923B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002252336A (ja) | 半導体装置およびその製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JP2907767B2 (ja) | 半導体装置の製造方法 | |
| JP2912776B2 (ja) | 半導体装置およびその製造方法 | |
| US6232131B1 (en) | Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps | |
| US5521418A (en) | Semiconductor device and a method of manufacturing same | |
| JPH1084085A (ja) | 半導体装置およびその製造方法 | |
| JP2002164506A (ja) | 半導体装置及びその製造方法 | |
| KR100265333B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| JP2000031428A (ja) | 半導体素子のキャパシタ―形成方法 | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| USRE36441E (en) | Semiconductor device and a method of manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |