JP2000031428A - 半導体素子のキャパシタ―形成方法 - Google Patents
半導体素子のキャパシタ―形成方法Info
- Publication number
- JP2000031428A JP2000031428A JP11181291A JP18129199A JP2000031428A JP 2000031428 A JP2000031428 A JP 2000031428A JP 11181291 A JP11181291 A JP 11181291A JP 18129199 A JP18129199 A JP 18129199A JP 2000031428 A JP2000031428 A JP 2000031428A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- capacitor
- semiconductor device
- polysilicon plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 酸素拡散防止特性を向上させ、漏洩電流の増
加を防止できる、半導体素子のキャパシター形成方法を
提供する 【解決手段】 半導体基板20上にポリシリコンプラグ22
を形成する第1段階と、ポリシリコンプラグ22上にTi膜2
3及びTiN膜24でなる拡散防止膜を形成する第2段階と、
上記拡散防止膜上にイリジウム(Ir)膜27及び白金(Pt)膜
28,31を順に積層する第3段階と、上記拡散防止膜、Ir膜
27、及びPt膜28,31をパタニーングして下部電極を形成
する第4段階と、前記Pt膜上に高温酸素雰囲気で誘電膜
を形成する第5段階と、上記誘電膜上に上部電極を形成
する第6段階とを含む。
加を防止できる、半導体素子のキャパシター形成方法を
提供する 【解決手段】 半導体基板20上にポリシリコンプラグ22
を形成する第1段階と、ポリシリコンプラグ22上にTi膜2
3及びTiN膜24でなる拡散防止膜を形成する第2段階と、
上記拡散防止膜上にイリジウム(Ir)膜27及び白金(Pt)膜
28,31を順に積層する第3段階と、上記拡散防止膜、Ir膜
27、及びPt膜28,31をパタニーングして下部電極を形成
する第4段階と、前記Pt膜上に高温酸素雰囲気で誘電膜
を形成する第5段階と、上記誘電膜上に上部電極を形成
する第6段階とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置製造分野
に関し、特に高温酸素雰囲気中で蒸着される誘電膜を有
するキャパシターの形成方法に関するものである。
に関し、特に高温酸素雰囲気中で蒸着される誘電膜を有
するキャパシターの形成方法に関するものである。
【０００２】
【従来の技術】高集積DRAM(dynamic random access
memory)素子を構成するキャパシターの静電容量を増加
させるために、高誘電特性を有する(Ba、Sr)TiO3膜をキ
ャパシターの誘電膜に使用する。
memory)素子を構成するキャパシターの静電容量を増加
させるために、高誘電特性を有する(Ba、Sr)TiO3膜をキ
ャパシターの誘電膜に使用する。
【０００３】図１は従来技術に係るキャパシターの形成
工程の断面図であり、半導体基板10上に形成された絶縁
膜11を選択的に除去して半導体基板10を露出させるコン
タクトホールを形成し、コンタクトホール内にポリシリ
コンプラグ(plug)12を形成した後、ポリシリコンプラグ
12からキャパシターの下部電極にシリコンが拡散される
ことを防止するためにTi膜13及びTiN膜14を形成し、TiN
膜14上にキャパシターの下部電極となるべきPt膜15を形
成してからPt膜15、TiN膜14及びTi膜13をパタニーング
して拡散防止パターン及び下部電極パターンを形成し、
(Ba、Sr)TiO3誘電膜16及びPt上部電極17を形成したこと
を示している。
工程の断面図であり、半導体基板10上に形成された絶縁
膜11を選択的に除去して半導体基板10を露出させるコン
タクトホールを形成し、コンタクトホール内にポリシリ
コンプラグ(plug)12を形成した後、ポリシリコンプラグ
12からキャパシターの下部電極にシリコンが拡散される
ことを防止するためにTi膜13及びTiN膜14を形成し、TiN
膜14上にキャパシターの下部電極となるべきPt膜15を形
成してからPt膜15、TiN膜14及びTi膜13をパタニーング
して拡散防止パターン及び下部電極パターンを形成し、
(Ba、Sr)TiO3誘電膜16及びPt上部電極17を形成したこと
を示している。
【０００４】(Ba、Sr)TiO3膜の蒸着は高温の酸素雰囲気
でなされるので、下部電極は酸素拡散防止特性が優れて
いなければならない。しかし、キャパシターの下部電極
として好適なPt膜は酸素に対する拡散防止特性がないた
めポリシリコンの拡散防止膜で使われるTiN、TaN、WNな
どの窒化物(nitride)系の膜が酸化される問題点があ
る。このような問題点を解決するためにPt膜の代わりに
Ir膜を形成して450℃以上の温度でIr膜を酸化させて酸
素拡散防止特性が優れたIrO2膜で下部電極を形成してい
る。しかし、IrO2膜のような酸化物電極は(Ba、Sr)TiO3
膜と仕事関数(work function)差が小さいため漏洩電流
が増加する短所がある。
でなされるので、下部電極は酸素拡散防止特性が優れて
いなければならない。しかし、キャパシターの下部電極
として好適なPt膜は酸素に対する拡散防止特性がないた
めポリシリコンの拡散防止膜で使われるTiN、TaN、WNな
どの窒化物(nitride)系の膜が酸化される問題点があ
る。このような問題点を解決するためにPt膜の代わりに
Ir膜を形成して450℃以上の温度でIr膜を酸化させて酸
素拡散防止特性が優れたIrO2膜で下部電極を形成してい
る。しかし、IrO2膜のような酸化物電極は(Ba、Sr)TiO3
膜と仕事関数(work function)差が小さいため漏洩電流
が増加する短所がある。
【０００５】
【発明が解決しようとする課題】上記のような問題点を
解決するため、本発明は、酸素拡散防止特性を向上さ
せ、漏洩電流の増加を防止できる、半導体素子のキャパ
シター形成方法を提供することを目的とする。
解決するため、本発明は、酸素拡散防止特性を向上さ
せ、漏洩電流の増加を防止できる、半導体素子のキャパ
シター形成方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、半導体素子のキャパシター形成方法にお
いて、半導体基板上にポリシリコンプラグを形成する第
１段階と、該ポリシリコンプラグ上にTi膜及びTiN膜で
なる拡散防止膜を形成する第２段階と、該拡散防止膜上
にイリジウム(Ir)膜及び白金(Pt)膜を順に積層する第３
段階と、上記拡散防止膜、Ir膜、及びPt膜をパタニーン
グして下部電極を形成する第４段階と、上記Pt膜上に高
温酸素雰囲気で誘電膜を形成する第５段階と、上記誘電
膜上に上部電極を形成する第６段階とを含むことを特徴
とする。
め、本発明は、半導体素子のキャパシター形成方法にお
いて、半導体基板上にポリシリコンプラグを形成する第
１段階と、該ポリシリコンプラグ上にTi膜及びTiN膜で
なる拡散防止膜を形成する第２段階と、該拡散防止膜上
にイリジウム(Ir)膜及び白金(Pt)膜を順に積層する第３
段階と、上記拡散防止膜、Ir膜、及びPt膜をパタニーン
グして下部電極を形成する第４段階と、上記Pt膜上に高
温酸素雰囲気で誘電膜を形成する第５段階と、上記誘電
膜上に上部電極を形成する第６段階とを含むことを特徴
とする。
【０００７】本発明は、(Ba、Sr)TiO3等のように高温酸
素雰囲気で形成される誘電膜を有するキャパシターの下
部電極をIr膜及びPt膜の二重膜で形成し、下部電極上に
高温酸素雰囲気で誘電膜を蒸着する過程で酸素の拡散及
び漏洩電流の増加を防止する方法である。
素雰囲気で形成される誘電膜を有するキャパシターの下
部電極をIr膜及びPt膜の二重膜で形成し、下部電極上に
高温酸素雰囲気で誘電膜を蒸着する過程で酸素の拡散及
び漏洩電流の増加を防止する方法である。
【０００８】
【発明の実施の形態】以下、本発明が属する技術分野に
おいて通常の知識を有する者が本発明の技術的思想を容
易に実施できる程度に詳細に説明するために、本発明の
望ましい実施形態を添付図面を参照して説明する。
おいて通常の知識を有する者が本発明の技術的思想を容
易に実施できる程度に詳細に説明するために、本発明の
望ましい実施形態を添付図面を参照して説明する。
【０００９】図２〜図５は、本発明の一実施形態に係る
キャパシター形成工程を示す断面図である。
キャパシター形成工程を示す断面図である。
【００１０】まず、図２に示すように、半導体基板20上
に形成された絶縁膜21を選択的に除去して半導体基板20
を露出させるコンタクトホールを形成し、全体構造上に
500Å〜3000Å厚さのポリシリコン膜を化学気相蒸着法
で形成する。
に形成された絶縁膜21を選択的に除去して半導体基板20
を露出させるコンタクトホールを形成し、全体構造上に
500Å〜3000Å厚さのポリシリコン膜を化学気相蒸着法
で形成する。
【００１１】次に、ポリシリコン膜を化学機械研磨法(c
hemical mechanical polishing)で研磨してコンタク
トホール内にポリシリコンプラグ22を形成する。次い
で、全体構造上に拡散防止膜のTi膜23及びTiN膜24をス
パッタ法により形成する。Ti膜23及びTiN膜24の厚さは
各々200Å〜300Å及び500Å〜1000Åのものが望まし
い。
hemical mechanical polishing)で研磨してコンタク
トホール内にポリシリコンプラグ22を形成する。次い
で、全体構造上に拡散防止膜のTi膜23及びTiN膜24をス
パッタ法により形成する。Ti膜23及びTiN膜24の厚さは
各々200Å〜300Å及び500Å〜1000Åのものが望まし
い。
【００１２】次に、600℃〜700℃の温度の酸素雰囲気で
10秒〜30秒間の急速熱処理工程を実施してTi膜23とポリ
シリコンプラグ22の境界面にTiSix膜26を形成すると同
時にTiN膜24上にTiNO膜25を形成する。TiNO膜25はポリ
シリコンプラグ22からキャパシターの下部電極にシリコ
ンが拡散されることを防止する。
10秒〜30秒間の急速熱処理工程を実施してTi膜23とポリ
シリコンプラグ22の境界面にTiSix膜26を形成すると同
時にTiN膜24上にTiNO膜25を形成する。TiNO膜25はポリ
シリコンプラグ22からキャパシターの下部電極にシリコ
ンが拡散されることを防止する。
【００１３】次に、図３に示すように、TiNO膜25上にIr
膜27及び第１Pt膜28を順に形成する。Ir膜27はTiN膜24
が酸化されることを防止するためにスパッタ法で100Å
〜500Åの厚さで形成し、第1Pt膜28はスパッタ法により
基板温度が500℃〜600℃の条件で500Å〜1000Åの厚さ
で形成する。
膜27及び第１Pt膜28を順に形成する。Ir膜27はTiN膜24
が酸化されることを防止するためにスパッタ法で100Å
〜500Åの厚さで形成し、第1Pt膜28はスパッタ法により
基板温度が500℃〜600℃の条件で500Å〜1000Åの厚さ
で形成する。
【００１４】次いで、図４に示すように、第１Pt膜28、
Ir膜27、TiNO膜25、TiN膜24及びTi膜23をパタニーング
し、TiNO膜25、TiN膜24及びTi膜23でなる拡散防止パタ
ーン及び第１Pt膜28及びIr膜27でなる下部電極パターン
を形成する。
Ir膜27、TiNO膜25、TiN膜24及びTi膜23をパタニーング
し、TiNO膜25、TiN膜24及びTi膜23でなる拡散防止パタ
ーン及び第１Pt膜28及びIr膜27でなる下部電極パターン
を形成する。
【００１５】次に、図５に示すように、拡散防止膜及び
下部電極パターンの形成が完了された全体構造上に高誘
電特性を有する(Ba、Sr)TiO3膜29を高温酸素雰囲気で形
成する。すなわち、(Ba、Sr)TiO3膜29を400℃〜650℃の
基板温度で有機金属気相成長法（MOCVD：metal organi
c chemical vapor deposition)により形成し、その
厚さは100Å〜1000Åのものが望ましい。このような(B
a、Sr)TiO3膜29を蒸着する高温酸素雰囲気で第１Pt膜28
を通じて拡散された酸素がIr膜27と反応してIr膜27とPt
膜28の界面にIrO2膜30が形成されてTiN膜24が酸化され
ることが防止できる。
下部電極パターンの形成が完了された全体構造上に高誘
電特性を有する(Ba、Sr)TiO3膜29を高温酸素雰囲気で形
成する。すなわち、(Ba、Sr)TiO3膜29を400℃〜650℃の
基板温度で有機金属気相成長法（MOCVD：metal organi
c chemical vapor deposition)により形成し、その
厚さは100Å〜1000Åのものが望ましい。このような(B
a、Sr)TiO3膜29を蒸着する高温酸素雰囲気で第１Pt膜28
を通じて拡散された酸素がIr膜27と反応してIr膜27とPt
膜28の界面にIrO2膜30が形成されてTiN膜24が酸化され
ることが防止できる。
【００１６】次いで、(Ba、Sr)TiO3膜29上に上部電極と
して第２Pt膜31を形成した後、第２Pt膜31及び(Ba、Sr)
TiO3膜29をパタニーングしてキャパシターを形成する。
この時、第２Pt膜31の厚さは500Å〜3000Åのものが望
ましい。
して第２Pt膜31を形成した後、第２Pt膜31及び(Ba、Sr)
TiO3膜29をパタニーングしてキャパシターを形成する。
この時、第２Pt膜31の厚さは500Å〜3000Åのものが望
ましい。
【００１７】以上で説明した本発明は前述した実施形態
及び添付された図面により限定されるものではなく、本
発明の技術的思想を逸脱しない範囲内で色々な置換、変
形及び変更が可能だということが本発明が属する技術分
野における通常の知識を有する者におって明白なことで
ある。
及び添付された図面により限定されるものではなく、本
発明の技術的思想を逸脱しない範囲内で色々な置換、変
形及び変更が可能だということが本発明が属する技術分
野における通常の知識を有する者におって明白なことで
ある。
【００１８】
【発明の効果】上記の通り、本発明によれば、高温酸素
雰囲気で形成される誘電膜を有するキャパシターの下部
電極をPt膜及びIr膜の二重膜で形成し、下部電極上に誘
電膜を形成する過程でPt膜を通じて広散された酸素がIr
膜と反応されるようにすることによって、Ir膜の下部の
窒化物界の膜が酸化されることを防止できる。また、誘
電膜と酸化イリジウム膜との間にPt膜が位置するように
することによって漏洩電流の増加を防止でき、素子の信
頼性を向上させることができる。
雰囲気で形成される誘電膜を有するキャパシターの下部
電極をPt膜及びIr膜の二重膜で形成し、下部電極上に誘
電膜を形成する過程でPt膜を通じて広散された酸素がIr
膜と反応されるようにすることによって、Ir膜の下部の
窒化物界の膜が酸化されることを防止できる。また、誘
電膜と酸化イリジウム膜との間にPt膜が位置するように
することによって漏洩電流の増加を防止でき、素子の信
頼性を向上させることができる。
【図１】従来技術に係るキャパシター形成工程を示す断
面図である。
面図である。
【図２】本発明の一実施形態に係るキャパシター形成工
程を示す断面図である。
程を示す断面図である。
【図３】本発明の一実施形態に係るキャパシター形成工
程を示す断面図である。
程を示す断面図である。
【図４】本発明の一実施形態に係るキャパシター形成工
程を示す断面図である。
程を示す断面図である。
【図５】本発明の一実施形態に係るキャパシター形成工
程を示す断面図である。
程を示す断面図である。
20 半導体基板 21 絶縁膜 22 ポリシリコンプラグ 23 Ti膜 24 TiN膜 25 TiSix膜 26 TiNO膜 27 Ir膜 28、31 Pt膜 29 (Ba、Sr)TiO3膜 30 IrO2膜
Claims (8)
- 【請求項１】 半導体素子のキャパシター形成方法にお
いて、 半導体基板上にポリシリコンプラグを形成する第１段階
と、 上記ポリシリコンプラグ上にTi膜及びTiN膜でなる拡散
防止膜を形成する第２段階と、 上記拡散防止膜上にイリジウム(Ir)膜及び白金(Pt)膜を
順に積層する第３段階と、 上記拡散防止膜、イリジウム（Ir）膜、及び白金（Pt）
膜をパタニーングして下部電極を形成する第４段階と、 上記白金（Pt）膜上に高温酸素雰囲気で誘電膜を形成す
る第５段階と、 上記誘電膜上に上部電極を形成する第６段階とを含むこ
とを特徴とする半導体素子のキャパシター形成方法。 - 【請求項２】 上記第２段階後、上記拡散防止膜を酸素
雰囲気で急速熱処理して上記ポリシリコンプラグと上記
Ti膜の境界面にTiSix膜を形成し、上記TiN膜の表面にTi
NO膜を形成する段階をさらに含むことを特徴とする請求
項１記載の半導体素子のキャパシター形成方法。 - 【請求項３】 上記急速熱処理は、600℃〜700℃の温度
で10秒〜30秒間実施する請求項２記載の半導体素子のキ
ャパシター形成方法。 - 【請求項４】 上記第５段階で、上記誘電膜を(Ba、Sr)
TiO3膜で形成する請求項１記載の半導体素子のキャパシ
ター形成方法。 - 【請求項５】 上記(Ba、Sr)TiO3膜を、有機金属気相成
長法で400℃〜650℃の基板温度で100Å〜1000Å厚さで
形成する請求項４記載の半導体素子のキャパシター形成
方法。 - 【請求項６】 上記第３段階で、上記Ir膜を、スパッタ
法により100Å〜500Å厚さで形成する請求項１記載の半
導体素子のキャパシター形成方法。 - 【請求項７】 上記第３段階で、上記Pt膜を、基板温度
が500℃〜600℃の条件でスパッタ法により500Å〜1000
Å厚さで形成する請求項1記載の半導体素子のキャパシ
ター形成方法。 - 【請求項８】 上記第６段階で、上記上部電極として50
0Å〜3000Å厚さのPt膜を形成する請求項１記載の半導
体素子のキャパシター形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024704A KR100318453B1 (ko) | 1998-06-29 | 1998-06-29 | 이리듐막및백금막의이중막구조의하부전극을갖는캐패시터형성방법 |
| KR1998-24704 | 1998-06-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000031428A true JP2000031428A (ja) | 2000-01-28 |
Family
ID=19541232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11181291A Pending JP2000031428A (ja) | 1998-06-29 | 1999-06-28 | 半導体素子のキャパシタ―形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020094587A1 (ja) |
| JP (1) | JP2000031428A (ja) |
| KR (1) | KR100318453B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101142093B1 (ko) | 2009-12-19 | 2012-05-03 | 곽동석 | 굴삭기 작업구 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422594B1 (ko) * | 2001-09-12 | 2004-03-16 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 및 제조방법 |
| KR100875647B1 (ko) * | 2002-05-17 | 2008-12-24 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| US10833148B2 (en) | 2017-01-12 | 2020-11-10 | International Business Machines Corporation | Leakage current reduction in stacked metal-insulator-metal capacitors |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0712074B2 (ja) * | 1990-03-01 | 1995-02-08 | 日本電気株式会社 | 薄膜コンデンサ及びその製造方法 |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
-
1998
- 1998-06-29 KR KR1019980024704A patent/KR100318453B1/ko not_active IP Right Cessation
-
1999
- 1999-06-28 JP JP11181291A patent/JP2000031428A/ja active Pending
-
2002
- 2002-02-21 US US10/081,836 patent/US20020094587A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101142093B1 (ko) | 2009-12-19 | 2012-05-03 | 곽동석 | 굴삭기 작업구 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000003462A (ko) | 2000-01-15 |
| US20020094587A1 (en) | 2002-07-18 |
| KR100318453B1 (ko) | 2002-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211005B1 (en) | Methods of fabricating integrated circuit ferroelectric memory devices including a material layer on the upper electrodes of the ferroelectric capacitors thereof | |
| JP3636846B2 (ja) | 高誘電体キャパシタの製造方法 | |
| JP2000124426A (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| JPH1174473A (ja) | 高集積記憶素子およびその製造方法 | |
| KR100287187B1 (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
| US6162649A (en) | Method of manufacturing ferroelectric memory device | |
| JPH10173154A (ja) | 半導体メモリ装置のキャパシタ及びその製造方法 | |
| KR20010113324A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP2005229001A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR19990005449A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| US6210979B1 (en) | Method for fabricating ferroelectric capacitor improving adhesive strength between upper electrode and capping layer without polymer in FRAM device | |
| JP2000031428A (ja) | 半導体素子のキャパシタ―形成方法 | |
| KR100293720B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR100624904B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100464938B1 (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR100505455B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR19990010450A (ko) | 장벽층의 산화를 방지하는 커패시터 및 그 제조 방법 | |
| KR100296128B1 (ko) | 강유전 메모리 소자의 캐패시터 제조 방법 | |
| KR100418589B1 (ko) | 강유전체 메모리 소자의 콘캐이브형 캐패시터 형성방법 | |
| KR100265333B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| KR20020000048A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP4722023B2 (ja) | 強誘電体メモリの製造方法 | |
| KR100233277B1 (ko) | 강유전체 램 제조 방법 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 |