JPH0712074B2 - 薄膜コンデンサ及びその製造方法 - Google Patents

薄膜コンデンサ及びその製造方法

Info

Publication number
JPH0712074B2
JPH0712074B2 JP2051010A JP5101090A JPH0712074B2 JP H0712074 B2 JPH0712074 B2 JP H0712074B2 JP 2051010 A JP2051010 A JP 2051010A JP 5101090 A JP5101090 A JP 5101090A JP H0712074 B2 JPH0712074 B2 JP H0712074B2
Authority
JP
Japan
Prior art keywords
layer
thin film
conductive layer
film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2051010A
Other languages
English (en)
Other versions
JPH03253065A (ja
Inventor
正吾 松原
洋一 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2051010A priority Critical patent/JPH0712074B2/ja
Priority to DE69017802T priority patent/DE69017802T2/de
Priority to EP90309478A priority patent/EP0415751B1/en
Priority to US07/574,778 priority patent/US5053917A/en
Publication of JPH03253065A publication Critical patent/JPH03253065A/ja
Publication of JPH0712074B2 publication Critical patent/JPH0712074B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、小型電子回路に用いる薄膜コンデンサに関す
る (従来の技術) 集積回路技術の発達によって電子回路がますます小型化
しており、各種電子回路に必須の回路素子であるコンデ
ンサの小型化も一段と重要になっている。誘電体薄膜を
用いた薄膜コンデンサが、トランジスタ等の能動素子と
同一の基板上に形成されて利用されているが、能動素子
の小型化が急速に進む中で薄膜コンデンサの小型化は遅
れており、より一層の高集積化を阻む大きな要因となっ
てきている。これは、従来用いられている誘電体薄膜材
料かSiO2、Si3N4等のような誘電率がたかだか10以下の材
料に限られているためであり、薄膜コンデンサを小型化
する手段として誘電率の大きな誘電体薄膜を開発するこ
とが必要となっている。化学式ABO3で表されるペロブス
カイト型酸化物であるBaTiO3、SrTiO3、PbZrO3およびイル
メナイト型酸化物LiNbO3あるいはBi4Ti3O12等の強誘電
体に属する酸化物は、上記の単一組成並びに相互の固溶
体組成で、単結晶あるいはセラミックにおいて100以上1
0000にも及ぶ誘電率を有することが知られており、セラ
ミック・コンデンサに広く用いられている。これら材料
の薄膜化は上述の薄膜コンデンサの小型化に極めて有効
であり、かなり以前から研究が行われている。それらの
中で比較的良好な特性が得られている例としては、プロ
シーディング・オブ・アイ・イー・イー・イー(Procee
dings of the IEEE)第59巻10号1440-1447頁に所載の論
文があり、スパッタリングによる成膜および熱処理を行
ったBaTiO3薄膜で16(室温で作成)から1900(1200℃で
熱処理)の誘電率が得られている。
現在の高集積回路に広く用いられている電極材料は多結
晶シリコンあるいはシリコン基板自体の一部に不純物を
高濃度にドーピングした低抵抗シリコン層である。以下
これらを総してシリコン電極と呼ぶ。シリコン電極は微
細加工技術が確立されており、すでに広く用いられてい
るため、シリコン電極上に良好な高誘電率薄膜が作製で
きれば、集積回路用コンデンサへの利用が可能となる。
しかしながら、従来技術では例えばIBM・ジャーナル・
オブ・リサーチ・アンド・ディベロップメント(IBM Jo
urnal of Research and Developmennt)1969年11月号68
6-695頁に所載のSrTiO3膜に関する論文が、ジャーナル
・オブ・バキューム・サイエンス・アンド・テクノロジ
ー(Jouenal of Vacuum Scienceand Technology)第16
巻2号315-318頁に記載のBaTiO3に関する論文が報告さ
れている。
(発明が解決しようとする課題) 上記のように高誘電率を得るためには高い成膜温度を必
要とするが、従来シリコン電極上に作成されているBaTi
O3等の誘電体薄膜は約100Åの二酸化シリコン(SiO2
に等価な層が界面に形成されてしまうと報告されてい
る。この界面層は誘電率が低い層であるため、結果とし
てシリコン上に形成した高誘電率薄膜の実効的な誘電率
は大きく低下してしまい、高誘電率材料を用いる利点が
ほとんど損なわれていた。
(課題を解決するための手段) 本発明はシリコン電極上に導電層、誘電体、上部電極が
順次形成された構造の薄膜コンデンサにおいて、導電層
がシリコン上に形成される第1層とその上に形成される
第2層とから構成され、第1層がレニウム、オスミウ
ム、ロヂウム、イリヂウム、及びこれらのシリサイドあ
るいは酸化物から選ばれる少なくとも1種以上の材料で
あり、第2層が白金、パラヂウム、ロヂウムの高融点貴
金属から選ばれる少なくとも1種以上の材料であること
を特徴とする集積回路用薄膜コンデンサとその製造方法
である。
(実施例1) 以下、本発明の実施例について図面を参照して説明す
る。
第1図は本実施例の薄膜コンデンサの構造図である。単
結晶シリコン1の表面の一部にリンを高濃度にドーピン
グして低抵抗層2が形成され、その上に層間絶縁膜とし
て酸化シリコン膜3が形成されている。酸化シリコン膜
の一部は、低抵抗層を通じて下部電極を引き出すための
コンタクトホールが2箇所形成されており、一方のコン
タクトホールは多結晶シリコン膜4で埋められ、もう一
方のコンタクトホールはAl膜5で埋められている。従っ
て、Al膜5は下部電極の端子となる。下部電極膜4はコ
ンタクトホールを埋めると共にその一部が酸化シリコン
膜上へ形成されていてもよい。下部電極膜4上には導電
層第1層6、第2層7が形成され、その上にBaTiO3膜8
が形成され、その上には上部電極としてAl9が形成され
ている。
導電層は直流マグネトロンスパッタ法で第1層の酸化レ
ニウム、第2層の白金をそれそれReO3、Ptターゲットを
用いて順次に作製した。Arガス雰囲気、4×10-3Torr、
基板温度100℃で行い、白金、酸化ルテニウムの膜厚は
いずれも1500Åとした。BaTiO3膜は化学量論組成の粉末
ターゲットを用い、高周波マグネトロンスパッタ法で30
00Åの膜厚のものを作製した。Ar-O2混合ガス中、1×1
0-2Torr、基板温度600℃でスパッタ成膜した。上部電極
には5000ÅのAlを直流スパッタ法により成膜した。本コ
ンデンサの有効面積は250μm2である。つぎに導電層と
して本方法の白金、酸化レニウムを用いた場合、高融点
貴金属である白金膜だけを用いた場合、更に導電層を形
成しない場合のBaTiO3膜の特性の違いについて述べる。
第2図(a)は本方法の白金と酸化レニウムの多層膜を
用いた場合のBaTiO3膜の、(b)は膜厚3000Åの白金膜
を用いた場合の、(c)は膜厚3000Åでシート抵抗100
Ω/cm2の多結晶シリコン膜を用いた場合のBaTiO3膜の
膜厚による誘電率の変化を調べたものである。本方法の
多層膜を用いた場合のBaTiO3膜の誘電率はその膜厚に依
存せず一定であるのに対し、白金膜あるいは多結晶シリ
コン膜を用いた場合には誘電体膜の膜厚が小さくなるに
つれて誘電率が著しく減少してしまう。
多結晶シリコン膜での誘電率の低下は従来報告されてい
る通り、誘電体と電極の界面におけるシリコンの酸化層
の形成、あるいは誘電体膜成長初期の低誘電率層の形成
が原因である。(b)の白金膜での場合には誘電体膜成
膜後のX線回折により白金のシリサイド化が確認され
た。これは600℃での誘電体の成膜時にシリコンが白金
と反応し、シリサイド化合物を形成しながら最表面に達
したことを意味している。従って、電極の最表面にはシ
リコンが存在し、多結晶シリコン膜の場合と同様な状態
で低誘電率層を形成したものと考えられる。これに対し
て、同じくX線回折によれば、白金と酸化レニウムの多
層膜では誘電体の成膜後も白金がシリサイド化せず元の
状態で存在している。即ち、シリコンは酸化レニウム層
でその拡散が抑えられて白金層に達しておらす、前述の
ようなシリコンの酸化による低誘電率層の形成が起こら
なかったと考えられる。
白金と酸化レニウムとの密着性を向上させることを目的
に、一般に行われているように白金と酸化レニウムとの
間にチタンなどの密着層を挿入した構造としても本発明
の効果が損なわれることはない。白金の代わりにパラジ
ウム、あるいはロヂウムの高融点貴金属を用いても同様
な結果が得られた。
また、酸化レニウムの代わりに酸化オスミウム、酸化ロ
ヂウム、酸化イリヂウムを用いても、その上に形成され
たBaiO3膜の誘電率はその膜厚に依存せず約220の値が得
られた。
(実施例2) 実施例1の薄膜コンデンサにおいて、導電層の第1層に
レニウムシリサイドを用い、BaTiO3膜の誘電率の膜厚依
存性を調べた。レニウムシリサイドはRe/Si=1/1組成の
焼結体ターゲットを用いて直流スパッタ法で成膜し、膜
厚1500Åとした。
実施例1と同様にBaTiO3膜の誘電率はその膜厚に依存せ
ず本来の値約220が得られた。但し、誘電体膜成膜後の
X線回折によれば、酸化レニウムの場合とは異なり、白
金がシリサイド化していることが確認された。このこと
から、レニウムシリサイドは少なくとも酸化レニウムの
ようにシリコンの拡散を抑止する効果はなくシリコンは
電極の最表面まで達するが、その上に形成された誘電体
膜の膜質は実施例1(b)の白金膜上に形成された膜と
は異なると考えられる。
本実施例でレニウムシリサイドの代わりにレニウムとオ
スミウム、ロヂウム、イリヂウムあるいはこれらのシリ
サイド用いた場合にも同様な結果が得られることを確認
した。
(実施例3) 実施例1の薄膜コンデンサにおいて、導電層の第2層に
白金、パラヂウム、ロヂウムの高融点貴金属からなる合
金膜、あるいは多層膜を用いた。第1表に本実施例で用
いた材料をまとめた。
本実施例においても実施例1と同様に、BaTiO3膜の誘電
率はその膜厚に依存せず約220の値が得られ、界面での
低誘電率層の形成を防止できた。また、X線回折によっ
て、第2層の高融点貴金属の合金あるいは多層膜がシリ
サイド化していないことを確認した。
(実施例4) 実施例2と同様に導電層の第1層にレニウムシリサイド
を直流スパッタ法で1500Å成膜した後、500℃、酸素ガ
ス雰囲気で熱処理してレニウムシリサイド膜を酸化し、
しかる後に実施例1と同様に白金、BaTiO3、Alを形成し
た。
実施例1、2と同様にBaTiO3膜の誘電率はその膜厚に依
存せず約220の値が得られた。誘電体成膜後のX線回折
によれば白金はシリサイド化しておらず、その点で実施
例2の結果と異なる。即ち、レニウムシリサイドを酸化
した膜はシリコンを多量に含有するにもかかわらず、白
金へのシリコンの拡散を抑止している。レニウムシリサ
イド膜を酸化する温度としては400℃以上か必要であ
る。ルテニウムシリサイド膜のシート抵抗は酸化温度に
依存し、400℃から600℃までは約1Ω/□であるが、63
0℃から増加し始め、700℃より高温で酸化すると著しく
増大して100Ω/□以上となる。薄膜コンデンサにおい
て電極の抵抗は小さいほどよく、従って、レニウムシリ
サイドの酸化処理温度は400℃以上、700℃以下がよい。
本実施例において作製されたレニウム−シリコン酸化物
膜は、実施例1で作製された酸化レニウム膜よりもシリ
コン電極との密着性に優れていることが特徴である。例
えば本実施例と同様にシリコン基板上に膜厚1500Åのレ
ニウム−シリコンから成る酸化物膜を形成しその上にBa
TiO3膜2μmをスパッタ成膜しても膜の剥離は起こらな
かったが、実施例1のようにシリコン電極上に膜厚1500
Åスパッタ成膜した酸化レニウム膜の上に3500Å以上の
BaTiO3を成膜すると、酸化レニウムとシリコン電極の間
で全面剥離を生じた。
また、本実施例のレニウムシリサイド膜の代わりにレニ
ウム膜とオスミウム、ロヂウム、イリヂウムあるいはこ
れらのシリサイド膜を用いても同様な結果が得られた。
即ち、誘電率が膜厚に依存せず約220の値を有するBaTiO
3膜を形成でき、しかも、これらの酸化膜とシリコン電
極の密着性が改善された。
以上の実施例はBaTiO3膜について説明したが、この他に
SrTiO3、PbTiO3、PbZrO3、LiNbO3、Bi3Ti4O12及び固溶体(B
a,Sr)TiO3、(Ba,Pb)TiO3、Pb(Zr,Ti)O3についても同様の
作製、評価を行った結果、膜厚によらず誘電体膜本来の
誘電率が得られた。
(発明の効果) 本発明は以上説明したように、シリコン電極上に形成さ
れた薄膜コンデンサにおいてシリコン電極と誘電体膜の
間にレニウム、オスミウム、ロヂウム、イリヂウム、及
びそれらのシリサイドもしくは酸化物から選ばれる少な
くとも1種以上の材料からなる膜と高融点貴金属膜から
なる導電層を形成することにより、低誘電率層の形成を
防ぎ、高誘電率の薄膜コンデンサを提供することができ
る。
【図面の簡単な説明】
第1図は本発明における実施例1の薄膜コンデンサの断
側面図、第2図はBaTiO3膜の膜厚と誘電率の関係を示す
図。 1は単結晶シリコン基板、2は単結晶シリコンの低抵抗
層、3は酸化シリコン、4は多結晶シリコン膜、5、9
はAl、6は導電層第1層、7は導電層第2層、8はBaTi
O3誘電体膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01G 4/33 H01L 21/822 9174−5E H01G 1/015 9174−5E 4/06 102

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】シリコン電極上に導電層、誘電体、上部電
    極が順次積層形成された構造の薄膜コンデンサにおい
    て、導電層がシリコン上に形成される第1層とその上に
    形成される第2層とから構成され、第1層がレニウム、
    レニウムシリサイド、酸化レニウムから選ばれる少なく
    とも1種以上の材料であり、第2層が白金、パラヂウ
    ム、ロヂウムの高融点貴金属から選ばれる少なくとも1
    種以上の材料であることを特徴とする薄膜コンデンサ。
  2. 【請求項2】シリコン電極上に導電層の第1層としてレ
    ニウムあるいはレニウムシリサイドを形成した後400℃
    以上700℃以下の酸素雰囲気で熱処理して導電層第1層
    の一部または全体を酸化し、しかる後に導電層第2層と
    して白金、パラヂウム、ロヂウムの高融点貴金属から選
    ばれる少なくとも1種以上の材料を形成し、その上に誘
    電体、上部電極を順次形成することを特徴とする請求項
    1に記載の薄膜コンデンサの製造方法。
  3. 【請求項3】シリコン電極上に導電層、誘電体、上部電
    極が順次積層形成された構造の薄膜コンデンサにおい
    て、導電層がシリコン上に形成される第1層とその上に
    形成される第2層とから構成され、第1層がオスミウ
    ム、オスミウムシリサイド、酸化オスミウムから選ばれ
    る少なくとも1種以上の材料であり、第2層が白金、パ
    ラヂウム、ロヂウムの高融点貴金属から選ばれる少なく
    とも1種以上の材料であることを特徴とする薄膜コンデ
    ンサ。
  4. 【請求項4】シリコン電極上に導電層の第1層としてオ
    スミウムあるいはオスミウムシリサイドを形成した後40
    0℃以上700℃以下の酸素雰囲気で熱処理して導電層第1
    層の一部または全体を酸化し、しかる後に導電層第2層
    として白金、パラヂウム、ロヂウムの高融点貴金属から
    選ばれる少なくとも1種以上の材料を形成し、その上に
    誘電体、上部電極を順次形成することを特徴とする請求
    項3に記載の薄膜コンデンサの製造方法。
  5. 【請求項5】シリコン電極上に導電層、誘電体、上部電
    極が順次積層形成された構造の薄膜コンデンサにおい
    て、導電層がシリコン上に形成される第1層とその上に
    形成される第2層とから構成され、第1層がロヂウム、
    ロヂウムシリサイド、酸化ロヂウムから選ばれる少なく
    とも1種以上の材料であり、第2層か白金、パラヂウ
    ム、ロヂウムの高融点貴金属から選ばれる少なくとも1
    種以上の材料であることを特徴とする薄膜コンデンサ。
  6. 【請求項6】シリコン電極上に導電層の第1層としてロ
    ヂウムあるいはロヂウムシリサイドを形成した後400℃
    以上700℃以下の酸素雰囲気で熱処理して導電層第1層
    の一部または全体を酸化し、しかる後に導電層第2層と
    して白金、パラヂウム、ロヂウムの高融点貴金属から選
    ばれる少なくとも1種以上の材料を形成し、その上に誘
    電体、上部電極を順次形成することを特徴とする請求項
    5に記載の薄膜コンデンサの製造方法。
  7. 【請求項7】シリコン電極上に導電層、誘電体、上部電
    極が順次積層形成された構造の薄膜コンデンサにおい
    て、導電層がシリコン上に形成される第1層とその上に
    形成される第2層とから構成され、第1層がイリヂウ
    ム、イリヂウムシリサイド、酸化イリヂウムから選ばれ
    る少なくとも1種以上の材料であり、第2層が白金、パ
    ラヂウム、ロヂウムの高融点貴金属から選ばれる少なく
    とも1種以上の材料であることを特徴とする薄膜コンデ
    ンサ。
  8. 【請求項8】シリコン電極上に導電層の第1層としてイ
    リヂウムあるいはイリヂウムシリサイドを形成した後40
    0℃以上700℃以下の酸素雰囲気で熱処理して導電層第1
    層の一部または全体を酸化し、しかる後に導電層第2層
    として白金、パラヂウム、ロヂウムの高融点貴金属から
    選ばれる少なくとも1種以上の材料を形成し、その上に
    誘電体、上部電極を順次形成することを特徴とする請求
    項7に記載の薄膜コンデンサの製造方法。
JP2051010A 1989-08-30 1990-03-01 薄膜コンデンサ及びその製造方法 Expired - Fee Related JPH0712074B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2051010A JPH0712074B2 (ja) 1990-03-01 1990-03-01 薄膜コンデンサ及びその製造方法
DE69017802T DE69017802T2 (de) 1989-08-30 1990-08-30 Dünnfilmkondensator und dessen Herstellungsverfahren.
EP90309478A EP0415751B1 (en) 1989-08-30 1990-08-30 Thin film capacitor and manufacturing method thereof
US07/574,778 US5053917A (en) 1989-08-30 1990-08-30 Thin film capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2051010A JPH0712074B2 (ja) 1990-03-01 1990-03-01 薄膜コンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH03253065A JPH03253065A (ja) 1991-11-12
JPH0712074B2 true JPH0712074B2 (ja) 1995-02-08

Family

ID=12874812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2051010A Expired - Fee Related JPH0712074B2 (ja) 1989-08-30 1990-03-01 薄膜コンデンサ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0712074B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3954339B2 (ja) * 1994-01-13 2007-08-08 ローム株式会社 誘電体キャパシタ
JP3981142B2 (ja) * 1994-01-13 2007-09-26 ローム株式会社 強誘電体キャパシタおよびその製造方法
JP3954635B2 (ja) * 1994-01-13 2007-08-08 ローム株式会社 誘電体キャパシタの製造方法
JP3954390B2 (ja) * 1994-01-13 2007-08-08 ローム株式会社 誘電体キャパシタ
JP3526651B2 (ja) * 1995-04-28 2004-05-17 ローム株式会社 半導体装置および配線方法
JP3929513B2 (ja) 1995-07-07 2007-06-13 ローム株式会社 誘電体キャパシタおよびその製造方法
US5973342A (en) * 1996-04-25 1999-10-26 Rohm Co., Ltd. Semiconductor device having an iridium electrode
KR100318453B1 (ko) * 1998-06-29 2002-03-08 박종섭 이리듐막및백금막의이중막구조의하부전극을갖는캐패시터형성방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62222616A (ja) * 1986-03-25 1987-09-30 宇部興産株式会社 耐熱性電極薄膜

Also Published As

Publication number Publication date
JPH03253065A (ja) 1991-11-12

Similar Documents

Publication Publication Date Title
US5053917A (en) Thin film capacitor and manufacturing method thereof
US5122923A (en) Thin-film capacitors and process for manufacturing the same
EP0618597B1 (en) Lightly donor doped electrodes for high-dielectric-constant materials
US5003428A (en) Electrodes for ceramic oxide capacitors
KR100386539B1 (ko) 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법
US5789268A (en) Method of forming a electrode structure for ferroelectric capacitors for integrated circuits
JPH08116032A (ja) マイクロ電子構造体とその製造法
JPH0864786A (ja) マイクロ電子構造体とその製造法
US7382013B2 (en) Dielectric thin film, dielectric thin film device, and method of production thereof
JPH0687491B2 (ja) 薄膜コンデンサ
JPH0712074B2 (ja) 薄膜コンデンサ及びその製造方法
JPH0687493B2 (ja) 薄膜コンデンサ
JP2785126B2 (ja) 誘電体薄膜形成方法及びこれを用いた半導体装置の製造方法
JPH08335676A (ja) 複合酸化物の結晶性薄膜の製造方法
JPH0687492B2 (ja) 薄膜コンデンサ及びその製造方法
JPH09246490A (ja) 半導体装置及びその製造方法
JPH0687490B2 (ja) 薄膜コンデンサおよびその製造方法
JP3120568B2 (ja) 薄膜キャパシタ
JP2751864B2 (ja) 酸素拡散バリア性電極とその製造方法
US6927166B2 (en) Method for manufacturing semiconductor devices and integrated circuit capacitors whereby degradation of surface morphology of a metal layer from thermal oxidation is suppressed
JPH0644601B2 (ja) 薄膜コンデンサおよびその製造方法
JPH04349657A (ja) 半導体装置
JPH0624222B2 (ja) 薄膜コンデンサの製造方法
JPH0748448B2 (ja) 薄膜キャパシタとその製造方法
JP2003318369A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080208

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees